KR20020072986A - 부정합 보상에 의한 영상 주파수 제거 특성을 갖는 믹서 - Google Patents

부정합 보상에 의한 영상 주파수 제거 특성을 갖는 믹서 Download PDF

Info

Publication number
KR20020072986A
KR20020072986A KR1020010013099A KR20010013099A KR20020072986A KR 20020072986 A KR20020072986 A KR 20020072986A KR 1020010013099 A KR1020010013099 A KR 1020010013099A KR 20010013099 A KR20010013099 A KR 20010013099A KR 20020072986 A KR20020072986 A KR 20020072986A
Authority
KR
South Korea
Prior art keywords
mixer
local oscillation
oscillation frequency
signal
gain
Prior art date
Application number
KR1020010013099A
Other languages
English (en)
Other versions
KR100437742B1 (ko
Inventor
김영진
이귀로
Original Assignee
인티그런트 테크놀로지즈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인티그런트 테크놀로지즈(주) filed Critical 인티그런트 테크놀로지즈(주)
Priority to KR20010013099A priority Critical patent/KR100437742B1/ko
Priority to US09/952,102 priority patent/US7031686B2/en
Publication of KR20020072986A publication Critical patent/KR20020072986A/ko
Application granted granted Critical
Publication of KR100437742B1 publication Critical patent/KR100437742B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009—Compensating quadrature phase or amplitude imbalances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/18—Modifications of frequency-changers for eliminating image frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 위버 구조의 영상 주파수 제거용 믹서(Image Rejection Mixer : IRM)에 관한 것이다. 이러한 목적을 달성하기 위하여 본 발명은, 영상 주파수 제거용 믹서(Image Rejection Mixer : IRM)에 있어서, 입력 신호를 제1 국부 발진 주파수 정위상 신호 및 상기 제1 국부 발진 주파수 정위상 신호보다 90° 지연된 제1 국부 발진 주파수 직교 위상 신호와 각각 믹싱하며 제1 이득 및 제2 이득을 각각 갖는 제1 믹서 및 제2 믹서, 상기 제1 믹서 및 제2 믹서의 출력 신호를 각각 아날로그 디지털 변환하는 제1 아날로그 디지털 변환부 및 제2 아날로그 디지털 변환부, 상기 제1 아날로그 디지털 변환부의 출력 신호를 제2 국부 발진 주파수 정위상 신호 및 상기 제2 국부 발진 주파수 정위상 신호보다 90° 지연된 제2 국부 발진 주파수 직교 위상 신호와 각각 믹싱하며 제3 이득 및 제4 이득을 각각 갖는 제3 믹서 및 제4 믹서, 상기 제2 아날로그 디지털 변환부의 출력 신호를 제2 국부 발진 주파수 정위상 신호 및 상기 제2 국부 발진 주파수 정위상 신호보다 90° 지연된 제2 국부 발진 주파수 직교 위상 신호와 각각 믹싱하며 제5 이득 및 제6 이득을 각각 갖는 제5 믹서 및 제6 믹서, 상기 제3 믹서 및 상기 제6 믹서의 출력을 감하는 감산기, 상기 제4 믹서 및 상기 제5 믹서의 출력을 가하는 가산기, 상기 감산기 및 가산기의 출력을 보상하여 상기 제1 믹서 및 제2 믹서간의 이득 차로 인한 영향을 보상하기 위한 수단, 및 상기 감산기 및 가산기의 출력을 보상하여 상기 제1 국부 발진 주파수 정위상 신호 및 상기 제1 국부 발진 주파수 직교 위상 신호간의 위상차 및 90°간의 위상차로 인한 영향을 보상하기 위한 수단을 포함한다.

Description

위버 구조를 갖는 영상 주파수 제거용 믹서{IMAGE REJECTION MIXER}
본 발명은 영상 주파수(image frequency)를 제거하는 영상 주파수 제거용 믹서(Image Rejection Mixer : IRM)에 관한 것으로서 특히, 위버(weaver) 구조를 갖는 영상 주파수 제거용 믹서에 관한 것이다.
슈퍼헤테로다인 방식의 수신에 있어서, 희망하는 수신 주파수로부터 중간 주파수의 2배의 주파수만큼 떨어진 주파수를 영상 주파수라 칭한다. 영상 주파수는중간 주파수의 신호를 왜곡시키는 원인이 된다. 따라서, 영상 주파수를 제거할 필요성이 있는 것이다.
영상 주파수를 제거하는 방법으로 밴드 패스 필터를 이용하는 방법이 있다. 이 방법에서는 안테나에 수신된 신호 내에 포함되어 있는 영상 주파수를 밴드 패스 필터로 제거함으로써 영상 주파수에 의한 중간 주파수 신호의 왜곡을 방지한다. 그러나, 밴드 패스 필터를 이용하는 방법은 밴드 패스 필터의 가격이 고가이므로 비용이 많이 든다는 문제가 있다.
영상 주파수를 제거하기 위한 또 다른 방법으로서, 이미지 리젝션 믹서(IRM) 구조가 제시된 바 있다. IRM 구조는 크게 하트래이(Hattley) 구조와 위버(weaver) 구조로 나뉘어 진다. 위버 구조는 최소 4개 이상의 믹서가 필요하다는 단점이 있지만 하트래이 구조보다 넓은 밴드 폭에 걸쳐서 효과적으로 영상 주파수를 제거한다.
도 1은 종래의 위버 구조의 IRM을 개념적으로 도시한 블록도이고, 도 2는 도 1에 도시된 회로의 동작을 설명하기 위한 도면이다.
도 1에 도시된 바와 같이, 입력 고주파수 신호(RFIN) 신호는 믹서(M1)에서 소정의 주파수값을 갖는 제1 국부 발진 주파수(cos(ωLO1t)) 신호와 믹싱되고, 믹서(M2)에서 제1 국부 발진 주파수(ωLO1t)가 90°지연된 주파수 신호(sin(ωLO1t))와 믹싱된다. 따라서, 믹서(M1)는 입력 주파수와 제1 국부 발진 주파수(ωLO1t)의 차 값에 대응하는 제1 중간 주파수(IF1)의 동위상 신호(I)를 출력하고, 믹서(M2)는 제1 중간 주파수(IF1)의 Quadrature-phsae 신호(Q)를 출력한다.
믹서(M1) 및 믹서(M2)의 출력은 각각 믹서(M3)와 믹서(M4) 및 믹서(M5)와 믹서(M6)으로 제공된다.
믹서(M3)는 믹서(M1)에서 출력된 신호(I)를 소정의 주파수값을 갖는 제2 국부 발진 주파수 신호(cos(ωLO2t))와 믹싱하여, 그 차 값인 제2 중간 주파수(IF2)를 갖는 동위상 신호(II)를 출력한다. 믹서(M4)는 주파수 신호(cos(ωd1t))를 제2 국부 발진 주파수(ωLO2t)가 90°지연된 주파수 신호(sin(ωLO2t))와 믹싱하여, 제2 중간 주파수(IF2)의 직교 위상 신호(IQ)를 출력한다.
마찬가지로, 믹서(M5)는 믹서(M2)에서 출력된 주파수 신호(sin(ωd1t))를 제2 국부 발진 주파수(cos(ωLO2t))와 믹싱하여, 그 차값인 제2 중간 주파수(IF2)를 갖는 동위상 신호(QI)를 출력한다. 믹서(M6)는 주파수 신호(sin(ωd1t))를 제2 국부 발진 주파수(ωLO2t)가 90°지연된 주파수 신호(sin(ωLO2t))와 믹싱하여 제2 중간 주파수(IF2)의 직교 위상 신호(QQ)를 출력한다.
감산기는 믹서(M3)의 출력(II) 및 믹서(M6)의 출력(QQ)을 감산하여 I-경로 신호를 출력한다. 가산기는 믹서(M4)의 출력(IQ) 및 믹서(M5)의 출력(QI)을 가산하여 Q-경로 신호를 출력한다.
입력 신호로서 영상 주파수(cos(ωimaget)) 신호가 입력되는 경우의 동작을 도 2를 참조하여 설명한다. 영상 주파수(cos(ωimaget)) 신호는 믹서(M1)에서 소정의 주파수값을 갖는 제1 국부 발진 주파수(cos(ωLO1t)) 신호와 믹싱되고, 믹서(M2)에서 제1 국부 발진 주파수(ωLO1t)가 90°지연된 주파수 신호(sin(ωLO1t))와 믹싱된다. 따라서, 믹서(M1)는 영상 주파수(ωimaget)와 제1 국부 발진 주파수(ωLO1t)의 차 값에 대응하는 주파수 신호(cos(ωd1t))를 출력하고, 믹서(M2)는 믹서(M1)의 출력 주파수에 대하여 90°위상이 지연된 주파수 신호(sin(ωd1t))를 출력한다.
믹서(M1) 및 믹서(M2)의 출력은 각각 믹서(M3)와 믹서(M4) 및 믹서(M5)와 믹서(M6)으로 제공된다.
믹서(M3)는 믹서(M1)에서 출력된 주파수 신호(cos(ωd1t)를 소정의 주파수값을 갖는 제2 국부 발진 주파수 신호(cos(ωLO2t))와 믹싱하여, 그 차 값인 주파수를 갖는 신호(cos(ωd2t))를 출력한다. 믹서(M4)는 주파수 신호(cos(ωd1t))를 제2 국부 발진 주파수(ωLO2t)가 90°지연된 주파수 신호(sin(ωLO2t))와 믹싱하여, 믹서(M1)의 출력에 대하여 90°위상이 지연된 주파수 신호(sin(ωd2t))를 출력한다.
마찬가지로, 믹서(M5)는 믹서(M2)에서 출력된 주파수 신호(sin(ωd1t))를 제2 국부 발진 주파수(cos(ωLO2t))와 믹싱하여, 그 차값인 주파수를 갖되 믹서(M3)의 출력에 대하여 90°위상이 지연되는 주파수 신호(sin(ωd2t))를 출력한다. 믹서(M6)는 믹서(M2)에서 출력된 주파수 신호(sin(ωd1t))를 제2 국부 발진 주파수(ωLO2t)가 90°지연된 주파수 신호(sin(ωLO2t))와 믹싱하여 그 차 값인 주파수를 갖는 신호(cos(ωd2t))를 출력한다.
상술한 설명으로부터 알 수 있는 바와 같이 믹서(M3),(M6)는 출력이 동일하므로 감산기(A1)로서 이들을 가산하여 소거시킬 수 있다. 이때, 믹서(M4,M5)는 주파수(sin(ωd2t))를 출력하나, 여기서, 믹서(M5)의 주파수(sin(ωd2t))는 믹서(M4)의 주파수(sin(ωd2t))에 대하여 180°위상이 반전된 상태이므로 이들을 가산기(A2)로 가산함으로써 소거시킬 수 있다.
상술한 믹서(M1~M6)들의 출력은 상술한 출력 외의 고역대의 신호 즉 입력 신호와 국부 발진 신호의 가산 신호를 포함하지만, 이들은 별도의 로우 패스 필터로서 제거할 수 있다.
한편, 상술한 방법을 통해 영상 주파수를 충실히 소거하기 위해서는 믹서(M1~M6)들의 이득 값이 상호 동일하여야 한다. 또한, 믹서(M1)과 믹서(M2)에 인가되는 제1 국부 발진 주파수(LO1)가 서로 동일하여야 하고, 믹서(M3) 내지 믹서(M6)에 인가되는 제2 국부 발진 주파수(LO2)가 서로 동일하여야 한다. 위버 구조에서 영상 주파수를 완벽하게 제거하지 못하는 가장 큰 이유는 믹서(M1 ~ M6)들간의 이득 차가 발생한다는 것과 믹서(M1) 및 믹서(M2)간, 믹서(M3) 및 믹서(M4)간 및 믹서(M5) 및 믹서(M6)간에는 정확히 90°의 위상차가 발생하는 국부 발진 주파수(LO1, LO2)가 제공되어야 하나 그렇지 못하다는 데에 있다.
따라서, 영상 주파수를 완벽하게 제거하기 위해서는 믹서(M1 ~ M6)들간의 이득을 정확히 일치시키고, 믹서(M1) 및 믹서(M2)간, 믹서(M3) 및 믹서(M4)간 및 믹서(M5) 및 믹서(M6)간에 정확히 90°의 위상차가 나는 국부 발진 주파수를 제공할 필요가 있다. 30 내지 40dB의 영상 주파수를 제거하기 위해서는 위상 부정합가 1~5°이득 부정합가 0.2~0.6dB에 들어야 한다. 따라서 회로의 설계 및 레이 아웃 기술만으로는 60dB이상의 영상 주파수를 제거하는 데에는 한계가 있다.
본 발명은 상술한 문제를 해결하기 위한 것으로서, 본 발명의 목적은 내부의 믹서간의 게인 오류 및 국부 발진 주파수의 위상 부정합를 보상함으로써 영상 주파수를 완벽히 제거할 수 있는 위버 구조의 영상 주파수 제거용 믹서를 제공하는데 있다.
이러한 목적을 달성하기 위하여 본 발명은, 영상 주파수 제거용 믹서(Image Rejection Mixer : IRM)에 있어서, 입력 신호를 제1 국부 발진 주파수 정위상 신호 및 상기 제1 국부 발진 주파수 정위상 신호보다 90° 지연된 제1 국부 발진 주파수 직교 위상 신호와 각각 믹싱하며 제1 이득 및 제2 이득을 각각 갖는 제1 믹서 및 제2 믹서, 상기 제1 믹서 및 제2 믹서의 출력 신호를 각각 아날로그 디지털 변환하는 제1 아날로그 디지털 변환부 및 제2 아날로그 디지털 변환부, 상기 제1 아날로그 디지털 변환부의 출력 신호를 제2 국부 발진 주파수 정위상 신호 및 상기 제2 국부 발진 주파수 정위상 신호보다 90° 지연된 제2 국부 발진 주파수 직교 위상 신호와 각각 믹싱하며 제3 이득 및 제4 이득을 각각 갖는 제3 믹서 및 제4 믹서, 상기 제2 아날로그 디지털 변환부의 출력 신호를 제2 국부 발진 주파수 정위상 신호 및 상기 제2 국부 발진 주파수 정위상 신호보다 90° 지연된 제2 국부 발진 주파수 직교 위상 신호와 각각 믹싱하며 제5 이득 및 제6 이득을 각각 갖는 제5 믹서 및 제6 믹서, 상기 제3 믹서 및 상기 제6 믹서의 출력을 감하는 감산기, 상기 제4 믹서 및 상기 제5 믹서의 출력을 가하는 가산기, 상기 감산기 및 가산기의 출력을 보상하여 상기 제1 믹서 및 제2 믹서간의 이득 차로 인한 영향을 보상하기 위한 수단, 및 상기 감산기 및 가산기의 출력을 보상하여 상기 제1 국부 발진 주파수 정위상 신호 및 상기 제1 국부 발진 주파수 직교 위상 신호간의 위상차 및 90°간의 위상차로 인한 영향을 보상하기 위한 수단을 포함한다.
도 1은 종래의 위버 구조의 IRM을 개념적으로 도시한 블록도.
도 2는 도 1에 도시된 회로의 동작을 설명하기 위한 도면.
도 3는 본 발명에 따른 회로의 일실시예의 동작을 설명하기 위한 도면.
도 4 는 본 발명에 따라서, 아날로그 도메인의 이득 부정합으로 인한 영향을 최소화하는 과정을 설명하기 위한 도면.
도 5 는 본 발명에 따라서, 아날로그 도메인의 국부 발진 주파수의 위상 부정합으로 인한 영향을 최소화하는 과정을 설명하기 위한 도면.
도 6은 안테나를 통해 영상 주파수와 동일한 단일 주파수의 코사인 정현파가 수신될 때 아날로그 도메인에서 생긴 부정합을 찾아가는 과정을 설명하기 위한 도면.
도 7은 상술한 바와 같이 아날로그 영역에서의 이득 및 위상 부정합을 디지털 영역에서 이득 보상값(ΔA2) 및 위상 보상값(Øε2)을 가변시킴으로써 보상할 수 있는 본 발명에 따른 영상 제거 믹서 회로의 블럭도.
도 8의 국부 발진기(15)를 통하여 국부 발진 주파수 신호가 제공되는 과정을 설명하기 위한 도면.
도 9는 원하는 데이터 주파수 입력에 대한 II-QQ 패스의 스펙트럼을 플로트(plot)한 결과를 도시한 도면.
도 10은 영상신호 주파수 입력에 대한 II-QQ의 프렉트럼을 플로트한 결과를 도시한 도면.
<도면의 주요부분에 대한 부호의 설명>
M1-M6 : 믹서 11 : 국부 발진기
12 ; 위상 시프터 13, 14 : 아날로그/디지탈 변환기
15 : 국부 발진기 16 : 위상 시프터
17 : 위상 조정기 18-21 : 로우 패스 필터
22, 23 : 가변 증폭기 A1 : 감산기
A2 : 가산기
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 도 3는 본 발명에 따른 회로의 일실시예의 동작을 설명하기 위한 도면이다.
도면에 도시된 바와 같이, 본 발명에 따른 회로는 아날로그 회로 부분과 디지털 회로 부분을 포함한다. 아날로그 회로 부분은 안테나를 통해 입력된 입력 신호가 입력되는 믹서(M1) 및 믹서(M2)를 포함한다. 믹서(M1) 및 믹서(M2)의 출력은 각각 제1 아날로그 디지털 변환부(ADC) 및 제2 아날로그 디지털 변환부(ADC)를 거쳐 디지털 신호로 변환된다. 디지털 회로 부분은 제1 ADC의 출력이 입력되는 믹서(M3) 및 믹서(M4)와 제2 ADC의 출력이 입력되는 믹서(M3) 및 믹서(M4)를 포함한다. 믹서(M3) 및 믹서(M6)의 차 신호 및 믹서(M4) 및 믹서(M5)의 합 신호인 각각 I-경로 신호 및 Q-경로 신호를 형성한다. 디지털 회로 부분은 또한 I-경로 신호 및Q-경로 신호로부터 이득 및 위상의 부정합을 추정 부정합 추정부(310)와 추정된 부정합값에 따라서 부정합을 보상하는 부정합 보상부(320)를 포함한다.
입력 고주파수 신호(RFIN) 신호는 믹서(M1)에서 소정의 주파수값을 갖는 제1 국부 발진 주파수(cos(ωLO1t)) 신호와 믹싱되고, 믹서(M2)에서 제1 국부 발진 주파수(ωLO1t)가 90°지연된 주파수 신호(sin(ωLO1t))와 믹싱된다. 본 명세서에서는 제1 국부 발진 주파수 신호를 제1 국부 발진 주파수 정위상 신호라 칭하고, 제1 국부 발진 주파수 정위상 신호보다 90°지연된 국부 발진 주파수 신호를 제1 국부 발진 주파수 직교 위상 신호라 칭한다.
따라서, 믹서(M1)는 입력 주파수와 제1 국부 발진 주파수(ωLO1t)의 차 값에 대응하는 제1 중간 주파수(IF1)의 동위상 신호(I)를 출력하고, 믹서(M2)는 제1 중간 주파수(IF1)의 직교 위상 신호(Q)를 출력한다.
믹서(M1) 및 믹서(M2)의 출력은 각각 제1 아날로그 디지털 변환부(ADC) 및 제2 아날로그 디지털 변환부(ADC)를 거쳐 디지털 신호로 변환된다. 제1 및 제2 ADC는 샘플링 회로 및 저대역 필터 회로 등을 통해 구현될 수 있으며, 당업자에게 자명한 범위 내에서 다양한 구현 방식이 있을 수 있다.
제1 ADC 및 제2 ADC의 출력은 각각 믹서(M3)와 믹서(M4) 및 믹서(M5)와 믹서(M6)으로 제공된다.
믹서(M3)는 제1 ADC에서 출력된 신호(I)를 소정의 주파수값을 갖는 제2 국부발진 주파수 신호(cos(ωLO2t))와 믹싱하여, 그 차 값인 제2 중간 주파수(IF2)를 갖는 동위상 신호(II)를 출력한다. 믹서(M4)는 제1 ADC에서 출력된 신호(I)를 제2 국부 발진 주파수(ωLO2t)가 90°지연된 주파수 신호(sin(ωLO2t))와 믹싱하여, 제2 중간 주파수(IF2)의 직교 위상 신호(IQ)를 출력한다.
마찬가지로, 믹서(M5)는 제2 ADC에서 출력된 신호(Q)를 제2 국부 발진 주파수(cos(ωLO2t))와 믹싱하여, 그 차값인 제2 중간 주파수(IF2)를 갖는 동위상 신호(QI)를 출력한다. 믹서(M6)는 제2 ADC에서 출력된 신호(Q)를 제2 국부 발진 주파수(ωLO2t)가 90°지연된 주파수 신호(sin(ωLO2t))와 믹싱하여 제2 중간 주파수(IF2)의 직교 위상 신호(QQ)를 출력한다.
본 명세서에서는 제2 국부 발진 주파수 신호를 제2 국부 발진 주파수 정위상 신호라 칭하고, 제2 국부 발진 주파수 정위상 신호보다 90°지연된 국부 발진 주파수 신호를 제2 국부 발진 주파수 직교 위상 신호라 칭한다.
감산기는 믹서(M3)의 출력(II) 및 믹서(M6)의 출력(QQ)을 감산하여 I-경로 신호를 출력한다. 가산기는 믹서(M4)의 출력(IQ) 및 믹서(M5)의 출력(QI)을 가산하여 Q-경로 신호를 출력한다.
디지털 회로 부분의 부정합 추정부(310)는 I-경로 신호 및 Q-경로 신호로부터 회로 내의 믹서(M1 내지 M6)의 이득 부정합 및 국부 발진 주파수의 위상 부정합을 보상하기 위한 보상값을 추정한다. 이들 이득 부정합 및 위상 부정합는 아날로그 도메인에서 주로 발생하는 것이다.
부정합 보상부(320)는 부정합 추정부(310)에서 추정된 추정치에 따라서 I-경로 신호 및 Q-경로 신호를 보상한다. 부정합 보상부(320)의 보상 동작은 디지털 도메인에서 이루어진다.
본 발명의 한 실시예에 따르면, I-경로 신호 및 Q-경로 신호를 보상하여 믹서(M1) 및 믹서(M2)간의 이득 차로 인한 영향을 보상하기 위한 수단을 구비한다. 또한, 제1 국부 발진 주파수 정위상 신호 및 제1 국부 발진 주파수 직교 위상 신호간의 위상차 및 90°간의 위상차로 인한 영향을 보상하기 위한 수단을 구비한다.
이로써, 종래의 회로에서는 믹서의 이득 부정합과 국부 발진 주파수의 위상 부정합를 보상하기 위한 대책이 없었으나, 본 발명에 따르면 믹서의 이득 부정합와 국부 발진 위상 부정합을 보상하여 영상 주파수 신호의 제거 효과가 우수하다.
도 4 는 본 발명에 따라서, 아날로그 도메인의 믹서(M1, M2)의 이득 부정합(△A1)을 추정하고, 이를 보상하는 이득 보상값(△A2)을 디지털 도메인의 믹서(M5, M6)에 반영하여, 최종 출력(II, IQ, QI, QQ)에 있어서, 아날로그 도메인의 이득 부정합으로 인한 영향을 최소화하는 과정을 설명하기 위한 도면이다. 도 4에 도시된 실시예에 따르면, 디지털 도메인에서 믹서(M5) 및 믹서(M6)의 이득을 믹서(M3) 및 믹서(M4)와 소정의 이득 보상값(△A1) 만큼 차이가 나도록 한 후, 이득 보상값(△A1)을 점차적으로 변화시켜가며 출력값에 있어서 믹서(M1) 및 믹서(M2) 간의 이득 부정합으로 인한 영향을 최소화시킨다.
도 5 는 본 발명에 따라서, 아날로그 도메인의 국부 발진 주파수(ωLO1I,ωLO1Q)의 위상 부정합(Øε1)을 추정하고, 이를 보상하는 위상 보상값(Øε2)을 디지털 도메인의 국부 발진 주파수(ωLO2I, ωLO2Q)에 반영하여, 최종 출력(II, IQ, QI, QQ)에 있어서, 아날로그 도메인의 국부 발진 주파수의 위상 부정합으로 인한 영향을 최소화하는 과정을 설명하기 위한 도면이다. 도 5에 도시된 실시예에 따르면, 디지털 도메인에서 제2 국부 발진 주파수 정위상 신호 및 제2 국부 발진 주파수 직교 위상 신호간의 위상차가 90°보다 소정의 위상 보상값(Øε2) 만큼 차이가 나도록 한 후, 위상 보상값(Øε2)을 점차적으로 변화시켜가며, 출력값에 있어서 제1 국부 발진 주파수 정위상 신호 및 제1 국부 발진 주파수 직교 위상 신호 간에 90° 보다 소정의 위상 부정합으로 인한 영향을 최소화시킨다.
이하에서는, 본 발명의 개념을 보다 구체적으로 설명하기 위해, 안테나를 통해 영상 주파수와 동일한 단일 주파수의 코사인 정현파가 수신될 때 아날로그 도메인에서 생긴 부정합을 찾아가는 과정을 도 6를 참조하여 설명한다.
영상 주파수 신호(cos(ωimaget))를 도 3의 회로에 제공하였을 때에 영상 주파수 신호(cos(ωimaget))는 믹서(M1) 및 믹서(M2)를 거쳐 I 및 Q 경로를 통과한다.이어서, ADC를 거친 후 믹서(M3 내지 M6)을 거쳐 II패스, IQ 패스, QI패스 및 QQ 패스를 각각 통과한다. 여기서 I패스는 동위상 경로, 즉 신호의 형태가 코사인 함수인 경우를 의미하고, Q패스는 직교 위상 경로, 즉 사인 함수인 경우를 의미하는 것으로 종래 기술의 설명 부분을 참조함으로써 용이하게 이해될 것이다.
도 6에 도시된 바와 같이, 영상 주파수(cos(ωimaget))가 도 3의 회로에서 믹싱되는 과정에서 아날로그 영역에 존재하는 믹서(M1, M2)은 이득에 있어서 믹서(M1)이 믹서(M2)보다 소정의 이득 부정합(△A1)만큼 큰 경우를 설명한다. 또한, 믹서(M1)에 제공되는 국부 발진 주파수(ωLO1I)가 믹서(M2)에 제공되는 국부 발진 주파수(ωLO1Q) 보다 소정의 위상 부정합(Øε1)만큼 앞서는 경우를 설명한다.
여기서, 국부 발진 주파수(ωLO1I)에서 I는 정 위상 신호, 즉 코사인 함수를 의미하며, (ωLO1Q)는 부호에 Q를 부가함으로써 직교 위상 신호, 즉 국부 발진 주파수(ωLO1I)와 90°위상 차를 갖는 사인 함수를 의미하는 것으로 사용하였다. 도 6에서는 상술한 바와 같이, 종래의 위버 구조의 IRM에서는 믹서(M1, M2)간의 이득 부정합(△A1)과 국부 발진 주파수의 위상 부정합(Øε1)에 의하여 영상 주파수(cos(ωimaget))를 완벽하게 제거할 수 없다.
본 발명에 따르면, 아날로그 도메인에서의 이득 부정합을 보상하기 위해서, 디지털 영역의 믹서(M5, M6)에서 소정 이득 보상값(△A2)으로 이득 부정합를 보상한다. 또한, 아날로그 도메인에서의 위상 부정합을 보상하기 위해서, 디지털 영역의 믹서(M3, M4)에 대하여 위상 보상값(Øε2)으로 위상 부정합를 보상한다.
다시 말하여, 아날로그 영역에서 이득 부정합(△A1) 및 국부 발진 주파수의 위상 부정합(Øε1)이 어느 정도 발생하였는지 알 수 없으나, 본 발명에서는 디지털영역에서 아날로그 영역의 이득 부정합(△A1)와 국부 발진 주파수의 위상 부정합(Øε1)를 탐색하여 그 오류를 보상할 수 있는 최적의 이득 보상값(△A2)와 국부 발진 주파수의 위상 보상값(Øε2)을 검출하여 이득 부정합와 위상 부정합를 보상하는 수단을 제공한다. 이득 보상값(△A2) 및 위상 보상값(Øε2)을 검출하는 방법을 이하에서 설명한다.
도 6에서 각 패스 즉, I I패스, I Q 패스, Q I패스 및 Q Q 패스의 출력단 노드의 전압 파형은 수학식 1과 같이 표현된다.
여기서, 상술한 바와 같이 ΔA1은 믹서(M1과 M2)간의 이득 부정합를 의미하며, Øε1는 믹서(M1,M2)에 제공되는 국부 발진 주파수(ωLO1I)과 (ωLO1Q) 간의 위상 부정합을 의미한다. ΔA2은 믹서(M3)과 믹서(M6)간 그리고 믹서(M4) 와 믹서(M5)간의 이득 차이를 의미하는 것으로서 믹서(M1, M2)간의 이득 부정합값(△A1)을 보상하기 위한 이득 보상값이다. Øε2는 믹서(M3) 및 믹서(M6) 그리고 믹서(M4) 및 믹서(M5)에 제공되는 국부 발진 주파수(ωLO2I)과 (ωLO2Q) 사이에서의 위상 차이를 의미하는 것으로서 믹서(M1,M2)간의 위상차 Øε1를 보상하기 위한 위상 보상값이다.
수학식 1에서 II 패스의 출력과 QQ패스의 출력을 감산기(A1)로 감산하면 수학식 2와 같이 쓸 수 있다.
또한, 수학식 1에서 IQ 패스의 출력과 QI패스의 출력을 가산기(A2)로 감산하면 수학식 3과 같이 쓸 수 있다.
수학식 2에서 (II-QQ)(t) 가 최소가 되는 조건을 구하면 수학식 4와 같다.
수학식 3에서 (IQ+QI)(t) 가 최소가 되는 조건을 구하면 수학식 5와 같다.
수학식 4 및 수학식 5로부터 아날로그 영역에서의 이득 부정합(△A1)와 국부 발진 주파수의 위상 부정합(Øε1)가 있을 때 (II-QQ)(t) 과 (IQ+QI)(t) 의 최소 조건이 서로 다름을 알 수 있다. 따라서, 영상 주파수를 제거할 수 있도록 한 쪽의 조건을 설정한다고 하여도 다른 쪽에는 동일한 조건을 적용할 수 없다. 그러나, 본 발명자는 디지털 영역 내 IQ패스의 위상 보상값(Øε2)을 수학식 6과 같이 변형(IQ-m)함으로써 (II-QQ)(t) 과 (IQ+QI)(t) 패스를 최소화 할 수 있는 조건이 동일하게 될 수 있음을 알게 되었다.
수학식 6를 이용하여 수학식 2 및 수학식 3을 수학식 7, 8로 다시 정리 하면 다음과 같다.
따라서, (II-QQ)(t) 과 (IQ+QI)(t) 경로의 신호가 동시에 최소화되는 조건은 수학식 9 및 10과 같다.
그러나, 이득 부정합(ΔA1) 및 위상 부정합(Øε1)의 값을 알 수 없으므로 수학식 9 및 10의 조건만으로는 수학식 9 및 10이 최소화되도록 하는 이득 보상값(ΔA2) 및 위상 보상값(Øε2)을 찾아낼 수 없다. 본 발명에 따르면, 이득 보상값(ΔA2)및 위상 보상값(Øε2)을 점차적으로 변화시킴으로써 아날로그 영역에서의 발생을 보상할 수 있는 최적의 조건을 검출한다. 이러한 조건은 수학식 11로 표현할 수 있다.
수학식 11에서 아날로그 영역에서의 오류를 이득 보상값(ΔA2 ) 및 위상 보상값(Øε2)을 점차적으로 변화시키면서 아날로그 영역에서 발생하는 이득 부정합 및 위상 부정합을 보상할 수 있는 최적의 조건을 검출할 수 있음을 알 수 있다.
도 7에는 상술한 바와 같이 아날로그 영역에서의 이득 및 위상 부정합을 디지털 영역에서 이득 보상값(ΔA2) 및 위상 보상값(Øε2)을 가변시킴으로써 보상할 수 있는 본 발명에 따른 영상 제거 믹서 회로의 블럭도가 도시되어 있다.
도시된 바와 같이 영상 주파수(cos(ωimaget))(예컨데, 2,400MHz)는 믹서(M1, M2)에 제공되는 국부 발진 주파수(ωLO1I) 및 (ωLO1Q)(예컨데 1.875MHz)에 의하여제1 중간 주파수 신호(1.875MHz)로 천이된다. 여기서, 믹서(M1, M2)는 수동 믹서로 구현되며, 국부 발진기 주파수(ωLO1I)를 제공하는 국부 발진기(11)는 브랜치 라인 커플러(branch line coupler)로 제공할 수 있다. 위상 시프터(12)는 국부 발진기(11)의 주파수(ωLO1I)를 90°위상 시프트하여 주파수(ωLO1Q)를 믹서(M2)로 제공하기 위한 것이다.
1.875MHz의 제1 중간 주파수 신호는 15MHz의 샘플링 주파수를 갖는 아날로그/디지탈 변환기(13,14)에서 12 비트의 디지털 신호로 변환되며, 디지털 영역의 믹서(M3-M6)는 국부 발진 주파수(ωLO2I) 및 (ωLO2Q)를 이용하여 제1 중간 주파수 신호를 0.1875MHz로 천이시킨다. 여기서, 믹서(M3, M5)에 제공되는 국부 발진 주파수(ωLO2I)는 도 8의 국부 발진기(15)를 통하여 제공되며, 위상 시프터(16)는 국부 발진기(15)의 주파수(ωLO2I)를 90°위상 시프트하여 주파수(ωLO2Q)를 제공하기 위한 것이다. 위상 시프터(16)에는 도시된 바와 같이 위상 조정기(17)가 연결되어 있으며, 위상 조정기(17)는 상술한 설명에서 알 수 있는 바와 같이 위상 보상값(±Øε2)을 발생시키기 위한 것이다.
믹서(M3-M6)로부터의 제2 중간 주파수 신호는 로우 패스 필터(18-21)에 제공되며, 로우 패스 필터(18-21)는 믹서(M3-M6)의 위상 천이 과정에서 발생하는 제2 중간 주파수의 상측 주파수 신호를 제거하기 위한 것이다. 아날로그/디지탈 변환부(13,14)에서 설명하지 않았으나, 아날로그/디지탈 변환부(13,14)에도 내부에는 로우 패스 필터가 구성되어야 함은 본 발명의 기술 분야에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.
로우 패스 필터(20,21)에는 가변 증폭기(22,23)가 연결되어 있으며, 가변 증폭기(22,23)는 필터링된 믹서(M5,M6)의 이득을 가변시키기 위한 것으로서, 아날로그 영역에서의 이득차를 보상할 수 있도록 하는 이득 보상(ΔA2)을 위한다.
본 발명의 한 실시예에 따르면, 위상 조정기(17) 및 가변 증폭기(22, 23)를 점차적으로 조정하기 위한 수단을 디지털 회로를 통해 구현할 수 있다. 본 발명의 다른 실시예에 따르면, 사용자는 위상 조정기(17) 및 가변 증폭기(22,23)를 조정함으로서, 영상 주파수(cos(ωimaget))를 최소화할 수 있다.
본 발명자는 로직 분석기를 이용하여 아날로그 1.875MHz를 아날로그/디지탈 변환기에서 8배 샘플링한 신호 2400포인트, 즉 3000주기(period I,Q)를 측정하였다. 그리고, 측정된 데이터를 매트랩(matlab) 프로그램의 입력으로 사용하여 시뮬레이션하였다. 도 9는 원하는 데이터 주파수 입력에 대한 II-QQ 패스의 스펙트럼을 플로트(plot)한 결과를 도시한 것이며, 도 10은 영상신호 주파수 입력에 대한 II-QQ의 프렉트럼을 플로트한 결과이다. 도 9와 도 10에서 상대적인 차이에서 71.39dB(I패스), 73.34dB(Q패스)로 영상 주파수를 제거할 수 있었으며, 이때의 위상 에러(Øε2) 는 7.668°와 게인 에러(ΔA2)는 4.98%를 얻을 수 있었다.
이와 같이 본 발명에서는 위버 구조의 IIM에서 효과적으로 영상 주파수를 소거시킬 수 있다는 효과가 있다.

Claims (7)

  1. 영상 주파수 제거용 믹서(Image Rejection Mixer : IRM)에 있어서,
    입력 신호를 제1 국부 발진 주파수 정위상 신호 및 상기 제1 국부 발진 주파수 정위상 신호보다 90° 지연된 제1 국부 발진 주파수 직교 위상 신호와 각각 믹싱하며 제1 이득 및 제2 이득을 각각 갖는 제1 믹서 및 제2 믹서,
    상기 제1 믹서 및 제2 믹서의 출력 신호를 각각 아날로그 디지털 변환하는 제1 아날로그 디지털 변환부 및 제2 아날로그 디지털 변환부,
    상기 제1 아날로그 디지털 변환부의 출력 신호를 제2 국부 발진 주파수 정위상 신호 및 상기 제2 국부 발진 주파수 정위상 신호보다 90° 지연된 제2 국부 발진 주파수 직교 위상 신호와 각각 믹싱하며 제3 이득 및 제4 이득을 각각 갖는 제3 믹서 및 제4 믹서,
    상기 제2 아날로그 디지털 변환부의 출력 신호를 제2 국부 발진 주파수 정위상 신호 및 상기 제2 국부 발진 주파수 정위상 신호보다 90° 지연된 제2 국부 발진 주파수 직교 위상 신호와 각각 믹싱하며 제5 이득 및 제6 이득을 각각 갖는 제5 믹서 및 제6 믹서,
    상기 제3 믹서 및 상기 제6 믹서의 출력을 감하는 감산기,
    상기 제4 믹서 및 상기 제5 믹서의 출력을 가하는 가산기,
    상기 감산기 및 가산기의 출력을 보상하여 상기 제1 믹서 및 제2 믹서간의 이득 차로 인한 영향을 보상하기 위한 수단
    을 포함하는 영상 주파수 제거용 믹서 회로.
  2. 제1항에 있어서,
    상기 보상 수단은 상기 제5 믹서 및 제6 믹서의 이득을 상기 제3 믹서 및 제4 믹서와 소정의 이득 보상값 만큼 차이가 나도록 한 후, 상기 이득 보상값을 점차적으로 변화시켜가며 출력값에 있어서 상기 제1 믹서 및 상기 제2 믹서 간의 이득 부정합으로 인한 영향을 최소화시키는 영상 주파수 제거용 믹서.
  3. 제 2항에 있어서,
    상기 보상 수단은, 상기 제 3 및 제 4 믹서의 출력 이득을 가변하여 상기 감산기 및 가산기에 제공하는 가변 증폭기를 포함하는 영상 주파수 제거용 믹서.
  4. 영상 주파수 제거용 믹서(Image Rejection Mixer : IRM)에 있어서,
    입력 신호를 제1 국부 발진 주파수 정위상 신호 및 상기 제1 국부 발진 주파수 정위상 신호보다 90° 지연된 제1 국부 발진 주파수 직교 위상 신호와 각각 믹싱하며 제1 이득 및 제2 이득을 각각 갖는 제1 믹서 및 제2 믹서,
    상기 제1 믹서 및 제2 믹서의 출력 신호를 각각 아날로그 디지털 변환하는 제1 아날로그 디지털 변환부 및 제2 아날로그 디지털 변환부,
    상기 제1 아날로그 디지털 변환부의 출력 신호를 제2 국부 발진 주파수 정위상 신호 및 상기 제2 국부 발진 주파수 정위상 신호보다 90° 지연된 제2 국부 발진 주파수 직교 위상 신호와 각각 믹싱하며 제3 이득 및 제4 이득을 각각 갖는 제3 믹서 및 제4 믹서,
    상기 제2 아날로그 디지털 변환부의 출력 신호를 제2 국부 발진 주파수 정위상 신호 및 상기 제2 국부 발진 주파수 정위상 신호보다 90° 지연된 제2 국부 발진 주파수 직교 위상 신호와 각각 믹싱하며 제5 이득 및 제6 이득을 각각 갖는 제5 믹서 및 제6 믹서,
    상기 제3 믹서 및 상기 제6 믹서의 출력을 감하는 감산기,
    상기 제4 믹서 및 상기 제5 믹서의 출력을 가하는 가산기,
    상기 감산기 및 가산기의 출력을 보상하여 상기 제1 국부 발진 주파수 정위상 신호 및 상기 제1 국부 발진 주파수 직교 위상 신호간의 위상차 및 90°간의 위상차로 인한 영향을 보상하기 위한 수단
    을 포함하는 영상 주파수 제거용 믹서 회로.
  5. 제4항에 있어서,
    상기 제2 국부 발진 주파수 정위상 신호 및 제2 국부 발진 주파수 직교 위상 신호간의 위상차가 90°보다 소정의 위상 보상값 만큼 차이가 나도록 한 후, 위상 보상값을 점차적으로 변화시켜가며, 출력값에 있어서 상기 제1 국부 발진 주파수 정위상 신호 및 제1 국부 발진 주파수 직교 위상 신호 간에 90° 보다 소정의 위상값의 부정합으로 인한 영향을 최소화시키는 영상 주파수 제거용 믹서 회로.
  6. 제5항에 있어서, 상기 보상 수단은,
    상기 제2 국부 발진 주파수 정위상 신호를 발진하는 발진기;
    상기 발진기의 제2 국부 발진 주파수 정위상 신호의 위상을 90°지연시키는 위상 시프터와;
    상기 위상 시프터의 출력 위상을 가변시키는 위상 조정기, 및
    상기 발진기의 출력을 상기 제 3 및 제 5 믹서에 제공하고, 상기 위상 조정기의 출
    력을 상기 제 4 및 제 6 믹서에 제공하는 수단
    을 더 포함하는 영상 주파수 제거용 믹서.
  7. 영상 주파수 제거용 믹서(Image Rejection Mixer : IRM)에 있어서,
    입력 신호를 제1 국부 발진 주파수 정위상 신호 및 상기 제1 국부 발진 주파수 정위상 신호보다 90° 지연된 제1 국부 발진 주파수 직교 위상 신호와 각각 믹싱하며 제1 이득 및 제2 이득을 각각 갖는 제1 믹서 및 제2 믹서,
    상기 제1 믹서 및 제2 믹서의 출력 신호를 각각 아날로그 디지털 변환하는 제1 아날로그 디지털 변환부 및 제2 아날로그 디지털 변환부,
    상기 제1 아날로그 디지털 변환부의 출력 신호를 제2 국부 발진 주파수 정위상 신호 및 상기 제2 국부 발진 주파수 정위상 신호보다 90° 지연된 제2 국부 발진 주파수 직교 위상 신호와 각각 믹싱하며 제3 이득 및 제4 이득을 각각 갖는 제3 믹서 및 제4 믹서,
    상기 제2 아날로그 디지털 변환부의 출력 신호를 제2 국부 발진 주파수 정위상 신호 및 상기 제2 국부 발진 주파수 정위상 신호보다 90° 지연된 제2 국부 발진 주파수 직교 위상 신호와 각각 믹싱하며 제5 이득 및 제6 이득을 각각 갖는 제5 믹서 및 제6 믹서,
    상기 제3 믹서 및 상기 제6 믹서의 출력을 감하는 감산기,
    상기 제4 믹서 및 상기 제5 믹서의 출력을 가하는 가산기,
    상기 감산기 및 가산기의 출력을 보상하여 상기 제1 믹서 및 제2 믹서간의 이득 차로 인한 영향을 보상하기 위한 수단,
    상기 감산기 및 가산기의 출력을 보상하여 상기 제1 국부 발진 주파수 정위상 신호 및 상기 제1 국부 발진 주파수 직교 위상 신호간의 위상차 및 90°간의 위상차로 인한 영향을 보상하기 위한 수단
    을 포함하는 영상 주파수 제거용 믹서 회로.
KR20010013099A 2001-03-14 2001-03-14 부정합 보상에 의한 영상 주파수 제거 특성을 갖는 믹서 KR100437742B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20010013099A KR100437742B1 (ko) 2001-03-14 2001-03-14 부정합 보상에 의한 영상 주파수 제거 특성을 갖는 믹서
US09/952,102 US7031686B2 (en) 2001-03-14 2001-09-13 Image rejection mixer with mismatch compensation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20010013099A KR100437742B1 (ko) 2001-03-14 2001-03-14 부정합 보상에 의한 영상 주파수 제거 특성을 갖는 믹서

Publications (2)

Publication Number Publication Date
KR20020072986A true KR20020072986A (ko) 2002-09-19
KR100437742B1 KR100437742B1 (ko) 2004-06-26

Family

ID=19706916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20010013099A KR100437742B1 (ko) 2001-03-14 2001-03-14 부정합 보상에 의한 영상 주파수 제거 특성을 갖는 믹서

Country Status (2)

Country Link
US (1) US7031686B2 (ko)
KR (1) KR100437742B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468359B1 (ko) * 2002-10-31 2005-01-27 인티그런트 테크놀로지즈(주) 국부 발진 신호 경로를 통한 동 위상 및 직교 위상 신호간 부정합 보정 회로를 이용한 국부 발진기 및 이를이용한 수신 장치
KR100477041B1 (ko) * 2002-04-10 2005-03-18 가부시끼가이샤 도시바 반도체 집적 회로 장치
KR100544777B1 (ko) * 2004-04-07 2006-01-23 삼성탈레스 주식회사 Ｉ／ｑ 부정합 보상 방법 및 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6850749B2 (en) * 2001-05-30 2005-02-01 Rf Micro Devices, Inc. Local oscillator architecture to reduce transmitter pulling effect and minimize unwanted sideband
KR100792236B1 (ko) * 2001-12-29 2008-01-07 엘지전자 주식회사 이미지 신호제거 수신기
US20030220086A1 (en) * 2002-05-23 2003-11-27 Icefyre Semiconductor Corporation Oscillator frequency offsets
DE10228757A1 (de) * 2002-06-27 2004-01-22 Infineon Technologies Ag Empfängeranordnung, insbesondere für den Mobilfunk
DE10360470B4 (de) * 2003-12-22 2010-11-18 Infineon Technologies Ag Verfahren und Vorrichtung zum Demodulieren eines Empfangssignals
US7482885B2 (en) * 2005-12-29 2009-01-27 Orca Systems, Inc. Method of frequency synthesis for fast switching
US7519349B2 (en) * 2006-02-17 2009-04-14 Orca Systems, Inc. Transceiver development in VHF/UHF/GSM/GPS/bluetooth/cordless telephones
WO2008029999A1 (en) * 2006-09-05 2008-03-13 Lg Innotek Co., Ltd Signal processing apparatus
TWI369878B (en) * 2008-06-16 2012-08-01 Realtek Semiconductor Corp Transmitter, receiver and adjusting method for reducing i/q mismatch
US9008248B2 (en) * 2008-09-18 2015-04-14 Broadcom Corporation Variable low IF receiver for multi-channel applications
US7973685B1 (en) * 2009-01-26 2011-07-05 Marvell International Ltd Method and apparatus for filtering digital signals
CN102783024B (zh) * 2010-01-11 2016-08-31 弗雷斯科微芯片股份有限公司 具有用于图像抑制的可变中频的信号调谐和方法
EP2434640B1 (en) * 2010-09-24 2012-12-05 Telefonaktiebolaget L M Ericsson (PUBL) Correction of imbalances in a complex intermediate frequency mixer
US9577689B2 (en) * 2014-02-18 2017-02-21 Analog Devices, Inc. Apparatus and methods for wide bandwidth analog-to-digital conversion of quadrature receive signals
US9331634B2 (en) * 2014-08-01 2016-05-03 Nxp B.V. Frequency down-conversion
US10097396B2 (en) * 2014-08-22 2018-10-09 Texas Instruments Incorporated TX IQ mismatch pre-compensation
US10680794B2 (en) * 2018-07-22 2020-06-09 SiliconIntervention Inc. Sample rate conversion by Gaussian blur

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330290B1 (en) * 1998-09-25 2001-12-11 Lucent Technologies, Inc. Digital I/Q imbalance compensation
US6731917B1 (en) * 1999-11-03 2004-05-04 Texas Instruments Incorporated Method and apparatus for minimizing image power in the output of a receiver circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477041B1 (ko) * 2002-04-10 2005-03-18 가부시끼가이샤 도시바 반도체 집적 회로 장치
KR100468359B1 (ko) * 2002-10-31 2005-01-27 인티그런트 테크놀로지즈(주) 국부 발진 신호 경로를 통한 동 위상 및 직교 위상 신호간 부정합 보정 회로를 이용한 국부 발진기 및 이를이용한 수신 장치
KR100544777B1 (ko) * 2004-04-07 2006-01-23 삼성탈레스 주식회사 Ｉ／ｑ 부정합 보상 방법 및 장치

Also Published As

Publication number Publication date
US7031686B2 (en) 2006-04-18
US20020160741A1 (en) 2002-10-31
KR100437742B1 (ko) 2004-06-26

Similar Documents

Publication Publication Date Title
KR100437742B1 (ko) 부정합 보상에 의한 영상 주파수 제거 특성을 갖는 믹서
KR100475124B1 (ko) 위상 및 이득 부정합 보상 기능을 가지는 직접 변환방식의 무선신호 수신 장치
US6330290B1 (en) Digital I/Q imbalance compensation
US7376170B2 (en) Digital imbalance correction method and device in a receiver for multi-carrier applications
CA2583654C (en) A receiver architecture with digitally generated intermediate frequency
JP4593430B2 (ja) 受信機
US8175565B1 (en) Image rejection scheme for receivers
KR100429329B1 (ko) 부정합 보상에 의해 스퓨리어스 신호가 제거된 믹서 회로
JP2004343753A (ja) 通信受信機および送信機
US20090286499A1 (en) High dynamic range receiver
US7889812B2 (en) Direct digital frequency synthesizer with phase error correction, method therefor, and receiver using same
US9431962B2 (en) Coefficient estimation for digital IQ calibration
KR20020027530A (ko) 대역 통과 및 기저 대역 혼성의 델타-시그마 변조기
JP4817092B2 (ja) 直交装置におけるミスマッチの補償
JPH11136038A (ja) 無線受信機と無線受信機のための方法
US6356747B1 (en) Intermediary low-frequency frequency-conversion radiofrequency reception
US20020049044A1 (en) Phase-linear wide band frequency conversion
US8630380B2 (en) Receiver apparatus, image signal attenuating method, and mismatch compensating method
US8532224B2 (en) Signal processing circuit and method with frequency up- and down-conversion
JP4332113B2 (ja) ダイレクトコンバージョン受信機
CN115833957A (zh) 一种零中频接收机iq不平衡的校正方法
Singh et al. Digitally enhanced wideband I/Q downconversion receiver with 2-channel time-interleaved ADCs
Nezami Performance assessment of baseband algorithms for direct conversion tactical software defined receivers: I/Q imbalance correction, image rejection, DC removal, and channelization
KR100544777B1 (ko) Ｉ／ｑ 부정합 보상 방법 및 장치
WO2022054398A1 (ja) 受信機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130327

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140306

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee