JPH09191238A - ５０パーセント・デューティ・サイクル・クロック - Google Patents

Abstract

(57)【要約】 【課題】 集積回路のＰＶＴの変化にデューティ・サイ
クルが左右されないクロック信号を生じること。 【解決手段】 直列に接続された第１及び第２のインバ
ータ（１６、２６）は、未訂正のクロック信号（１
４’）を受け取り、５０％のデューティ・サイクルを有
する訂正済のクロック信号（２８’）を与える。この訂
正済のクロック信号は、ローパスフィルタ（３２）に印
加され、その出力は、比較的低いゲインを有する演算増
幅器（４４）によって、Ｖ_DD／２に等しい基準電圧と比
較される。演算増幅器は、所望の５０％のデューティ・
サイクルからのずれを示す電圧信号を出力し、この電圧
信号が、第１及び第２のインバータの間にある加算接合
点に負帰還として印加される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、広くは、クロック
回路に関する。詳しくは、本発明は、デジタル集積回路
のクロックに関する。更に詳しくは、本発明は、プロセ
ス条件、温度、及び電源電圧（ＰＶＴ）が広範に変動す
るという条件の下で５０パーセントのデューティ・サイ
クルを与えるフィードバック回路を有する集積回路クロ
ックに関する。

【０００２】

【従来の技術】クロッキング（ｃｌｏｃｋｉｎｇ）は、
高速デジタル・システムにおける主な関心である。ＣＰ
Ｕにおいては、クロック周波数が、データ処理の速度を
支配する。命令が実行される速度は、命令当たりのクロ
ック・サイクルの平均の数に対するクロック周波数の比
によって決定される。入力／出力（Ｉ／Ｏ）及びメモリ
・バスでは、クロック周波数が、データ送信速度を決定
する。この場合には、データ送信速度は、バスの幅とク
ロック周波数との積によって決定される。

【０００３】これらの応用の多くでは、大きな関心は、
クロックに対して、信頼できる５０パーセントのデュー
ティ・サイクルを得ることである。すなわち、クロック
信号は、時間の半分ではハイで、時間の半分ではローで
なければならない。更に、クロック・ハイとクロック・
ローとの間のトランジションは、矩形信号形式のショル
ダを有するシャープなトランジションであって、実現可
能な限りほとんど垂直（時間幅がゼロ）であるトランジ
ションでなければならない。

【０００４】

【発明が解決すべき課題】集積回路のクロックに対して
５０パーセントのデューティ・サイクルを得ようとする
ための従来の方法は、クロック回路におけるすべてのト
ランジスタのサイズを非常に注意深く決定することであ
る。ここで、「得ようとする」という表現にしたのは、
その試みが一般に成功しないからである。このアプロー
チを用いて設計される回路は、プロセス、電圧及び温度
のある１つの特定の組合せでは満足できる動作をするか
もしれない。しかし、このアプローチでは、結果的に
は、プロセス、温度、及び集積回路が動作している電源
電圧のそれぞれの変動に対して依然として非常に敏感な
クロック時間を有するクロックが生じる。

【０００５】これらのクロックのデューティ・サイクル
に対する関心は、高い周波数のシステムの動作を考える
場合には更に重要となる。例えば、１又は複数のカスケ
ード接続された反転クロック・バッファの列は、その入
力では、５０パーセントのデューティ・サイクルのクロ
ック信号が観察され、プロセス、電圧及び温度に関する
何らかの条件で、その出力においては、対応する５０パ
ーセントのデューティ・サイクルのクロック信号を生じ
る。しかし、別のＰＶＴ条件下になると、そして、十分
に高い入力周波数では、このクロック・バッファの出力
におけるクロック信号のデューティ・サイクルは、ゼロ
・パーセント（すなわち、出力が信号ハイと信号ローと
の値の間で切り換わらない）まで低下することもあり得
る。

【０００６】従来技術の短所を考慮すると、本発明の主
要な目的は、これらの短所を克服することである。

【０００７】

【課題を解決するための手段】従って、本発明は、その
１つの特徴によれば、可変のデューティ・サイクルを有
し時間的に交代する信号ハイ及び信号ロー・レベルの未
訂正のクロック信号を提供するクロック回路と、前記未
訂正のクロック信号を受け取り応答的に反転されたクロ
ック信号を提供する第１のインバータと、前記反転され
たクロック信号と可変のアナログ・デューティ・サイク
ル調整信号とを受け取り調整された平均電圧レベルの反
転されたクロック信号を提供する加算接合点（ｓｕｍｍ
ｉｎｇｊｕｎｃｔｉｏｎ）と、調整された平均電圧レベ
ルの前記反転されたクロック信号を受け取り応答的に公
称５０パーセントの訂正されデューティ・サイクル調整
済のクロック信号を提供する第２のインバータと、前記
訂正されデューティ・サイクル調整済のクロック信号を
受け取り応答的に前記クロック信号のデューティ・サイ
クルを示す電圧レベル出力信号を提供するローパスフィ
ルタと、前記ローパスフィルタから前記電圧レベル出力
信号を受け取り、また、基準電圧レベル信号を受け取る
増幅器であって、前記電圧レベル出力信号と前記基準電
圧レベル信号との比較に応答して前記電圧レベル出力信
号と前記基準電圧レベル信号との差を示す意味を有する
電流レベル出力信号を前記デューティ・サイクル調整信
号として前記加算接合点に提供する増幅器と、を有する
閉ループ・フィードバック・クロック回路を与える。

【０００８】本発明の更なる目的と効果とは、次に述べ
る本発明の１つの好適実施例の記述と添付の図面とから
明らかになろう。図面では、複数の図を通じて、同じ特
徴又は構成又は機能において類似する特徴には、同じ参
照番号が付されている。

【０００９】

【実施例】図１を参照すると、本発明を具体化する閉ル
ープ・クロック回路が、矢線付きの参照番号１０で示さ
れている。クロック回路１０は、従来型のクロック回路
１２を含み、このクロック回路１２は、導体１４上に、
時間的に交代する信号ハイ部分と信号ロー部分とを有す
る未訂正又は生のクロック信号（図１での１４’と図２
ａとによって、図解的に示されている）を提供する。図
１の１４’から分かるように、このクロック信号は、５
０パーセントのデューティ・サイクルを有していない。
すなわち、信号１４’の信号ハイ部分は、この場合に
は、明らかに、このクロック信号のサイクル時間の半分
より多くを表している。この場合、クロック信号１４’
は、クロック・サイクルの半分よりも多くが信号ハイで
あるのだから、５０パーセントより大きなデューティ・
サイクルを有する。当業者であれば理解するように、ク
ロック信号１４’は単に例示であり、このクロック信号
は５０パーセントよりも小さなデューティ・サイクルを
有することもある。また、やはり当業者であれば理解す
るように、５０パーセントのデューティ・サイクルへの
言及は、単に例示の目的によるものであり、また、クロ
ック信号に対する公称値への言及である。本発明を具体
化する特定のクロックのデューティ・サイクルは、４９
パーセント又は５１パーセント又は５０パーセントに近
接する任意の他のデューティ・サイクルであり得る。更
に、信号１４’に対して信号ハイ又は信号ローであるサ
イクル時間のパーセンテージは、多数の外的ファクタに
応答して変動し得る。上述したように、クロック信号１
４’のデューティ・サイクルは、関連する回路のための
動作条件、温度、電源電圧及びプロセスと共に変動し得
る。

【００１０】クロック信号１４’は、第１のインバータ
１６に印加され、第１のインバータ１６は、第１の（未
訂正の）反転された信号を導体１８上に与える。この信
号は、１８’と称する。図２ｂを参照すると、第１の未
訂正の反転された信号１８’は５０パーセントよりも小
さなデューティ・サイクルを有し、この信号の所望の５
０パーセントのデューティ・サイクルからのずれ（ｄｅ
ｖｉａｔｉｏｎ）は、信号１４’の場合と実質的に同じ
であることが分かる。すなわち、導体１８上の第１の反
転された信号１８’は、信号１４’の反転のように見え
る。第１の反転された信号１８’は、（インバータ１６
の出力に関連している）固有抵抗（ｉｎｔｒｉｎｓｉｃ
ｒｅｓｉｓｔａｎｃｅ）２１を介して加算接合点２０
に、この加算接合点への支配的な入力信号として、印加
される。固有抵抗２１は、図１において破線で示されて
おり、この抵抗が物理的な抵抗としては存在していない
ことを示している。しかし、当業者であれば理解するよ
うに、この位置に物理的な抵抗が存在してもよい。加算
接合点２０は、また、第２の負の入力として、導体２２
上のアナログで可変であり直流の電圧レベル・デューテ
ィ・サイクル調整信号を受け取る。このデューティ・サ
イクル調整信号は、別の固有抵抗２３を介して受け取ら
れるが、これについては、以下で説明する。このデュー
ティ・サイクル調整信号は、信号２２’と称することに
する。このアナログ電圧レベル・デューティ・サイクル
調整信号２２’の元についても、以下で説明する。導体
２２上のデューティ・サイクル調整信号２２’は、イン
バータ１６からの第１の未訂正の反転されたクロック信
号１８’の電圧レベルを上向き又は下向きに調整する。
加算接合点２０からの信号に対する電圧レベルのこの調
整の重要性については、以下で、すぐに述べる。

【００１１】結果として生じる電圧レベル調整済のクロ
ック信号は、導体２４上に与えられる（信号２４’）。
すなわち、図２ｃを参照すると、導体２４上の電圧レベ
ル調整済の信号は、導体２２上のアナログ・デューティ
・サイクル調整信号の影響により、電圧レベルがオフセ
ットされる。特に、この電圧レベル調整済の信号の波形
は、図２ｂ及び図２ｃの両方において水平方向の破線で
示されている基準電圧レベルに対して、（この場合は、
上向きに）オフセットされる。図２ｃから分かるよう
に、この破線は、（時間的に）均一に離間した位置で信
号２４’を反復的に横方向に切断している。この導体２
４上の電圧レベル調整済のクロック信号２４’は、第２
のインバータ２６に印加される。この第２のインバータ
は、図２ｂ及び図２ｃの両方において破線を用いて示さ
れる、切り換わる電流レベル・スレショルドを有する。
この第２のインバータ２６は、次に、（信号１４’と同
じ意味に訂正されている）反転された信号を導体２８上
に与える（信号２８’）。図２ｄから分かるように、導
体２８上の信号２８’は、導体２２上に与えられたデュ
ーティ・サイクル調整信号に従って、デューティ・サイ
クルを調整されている。すなわち、信号２８’は、公称
５０パーセントのデューティ・サイクルを有し、信号２
４’が図２ｃにおいて破線と交差する点に時間的に対応
する信号ハイ及び信号ロー・レベルの間のトランジショ
ンを有する。

【００１２】アナログ・デューティ・サイクル調整信号
を導体２２上に与えるために、クロック回路１０は、
（５０パーセントの公称デューティ・サイクルを有す
る）クロック信号２８’をローパスフィルタ３２に通信
する導体３０を含む。このローパスフィルタ３２は、図
１に回路の概略が示されており、抵抗３４とコンデンサ
３６とを含む。しかし、当業者であれば理解するよう
に、ローパスフィルタ３２は、図１によって与えられて
いるこのローパスフィルタの単純で代表的な回路図とは
異なる様々な他の又は付加的な回路素子を含み得る。ロ
ーパスフィルタ３２は、クロック１２のためのクロック
周波数の周期よりもはるかに長い（すなわち、大きさの
オーダーが１又は２だけ異なる）時定数を有する。

【００１３】ローパスフィルタ３２は、信号２８’のデ
ューティ・サイクルが５０パーセントよりも小さい場合
には基準電圧源４２によって導体４０に与えられる基準
電圧（好ましくは、Ｖ_DD／２）よりも低く、信号２８’
のデューティ・サイクルが５０パーセントよりも大きい
場合にはこの基準電圧よりも大きなフィードバック電圧
信号（すなわち、電圧信号３８’）を、導体３８上に与
える。導体４０上の基準電圧（好ましくは、Ｖ_DD／２）
と導体３８上のフィードバック電圧信号３８’は、演算
増幅器４４の反対の入力接続に与えられる。また、基準
電圧は、Ｖ_DD／２とは異なる電圧レベルでもあり得る。
すなわち、例えば、基準電圧は、４８パーセントのデュ
ーティ・サイクルのクロック信号に対しては、０．４８
Ｖ_DDであり得るし、５２パーセントのデューティ・サイ
クルのクロック信号に対しては、０．５２Ｖ_DDであり得
る。また、基準電圧信号が別の方法で与えられ、閉ルー
プ・クロック回路１０のデューティ・サイクルを制御す
ることもあり得る。この演算増幅器４４は、電圧比較機
能を実行し、この比較の結果に基づく特定の意味を有す
るアナログ信号を出力する。この演算増幅器４４は、約
１００たらずのゲインを有し、高い出力抵抗を有する。

【００１４】演算増幅器４４は、加算接合点２０まで伸
長する導体２２（可変で直流のデューティ・サイクル調
整信号２２’を運ぶ）からの出力接続を有する。また、
演算増幅器４４は、固有の出力抵抗を有し、これは、図
１では抵抗２３として示されている。やはり、固有抵抗
２３は図１では破線で示されており、この抵抗が物理的
な抵抗としては存在しないことを示す。しかし、当業者
であれば理解するように、この位置に物理的な抵抗を配
置してもかまわない。固有抵抗は、図１では、説明目的
で示されている。インバータ１６と演算増幅器４４の出
力段（図示せず）とのサイズを適切に設定することによ
って、抵抗２１、２３は、物理的な抵抗としては存在し
ないが、インバータ１６に（抵抗２１）、また、演算増
幅器４４に（抵抗２３）に、真に固有となる。

【００１５】演算増幅器４４に対して更に高いゲインを
用いることもできるが、その場合には、ローパスフィル
タ３２の時定数は、素子２０、２６、３２、４４によっ
て定義されるループにおける動的な安定性を維持するた
めに、適切に増加させなければならない。閉ループ・ク
ロック回路１０は、演算増幅器４４のゲインにおおよそ
等しいファクタだけ信号１４’の所望の５０パーセント
のデューティ・サイクルからの変動を削減する。このよ
うに、信号１４’のデューティ・サイクルにおけるかな
りの変動があっても、信号３４’のデューティ・サイク
ルは、所望の５０パーセントのデューティ・サイクルの
ほんの数パーセンテージの地点に維持される。本発明に
よる閉ループ・クロック回路の数学的なモデル化及びシ
ミュレーションによって、出力クロック信号３４’のデ
ューティ・サイクルは、ＰＶＴのすべての動作条件の下
で、５０パーセントの２パーセンテージの地点以内に保
持されることが確認される。

【００１６】図３を参照すると、本発明の別の実施例が
電気回路形式で示されている。この図３に示されている
別の実施例の説明に用いる参照番号を決める際に、上述
した本発明の特徴と同一であったり構造又は機能が類似
している特徴に関しては、既に用いた参照番号に１００
を加えたものを使用している。図３に示された閉ループ
・クロック回路を参照すると、２つの付加的なインバー
タ４６、４８が、公称５０パーセントのデューティ・サ
イクル・クロック信号を依然として達成しながらクロッ
ク信号１３０の駆動強度を非常に大きくする手段を提供
していることが分かる。これは、インバータ１２６、４
６、４８のサイズを、最小のものから最大のものへのサ
イズの順に、連続的に増加させることによって達成され
る。図３の回路は上述したように動作するが、その理由
は、ローパスフィルタ１３２への入力が、公称５０パー
セントのデューティ・サイクル・クロックを示すことが
望まれるクロック信号であるからである。この効果は、
信号１２４と信号１３０’との間の実質的に任意の奇数
個のインバータを用いることにより達成され得る。更
に、任意の偶数個のインバータを、演算増幅器１４４へ
の入力における極性を単に反転させることにより、用い
ることができる。

【００１７】以上で本発明を示し説明し特定の好適実施
例を参照することによって定義したが、このように参照
することは本発明を制限することを意味しておらず、い
かなる制限も意図していない。本発明は、当業者であれ
ば理解するように、その形態及び機能において、かなり
の修正、改変及び均等の可能性がある。ここで示し説明
した本発明の好適実施例は、単なる例示であり、本発明
の範囲を尽くしてはいない。従って、本発明は、冒頭の
特許請求の技術思想と範囲とによってのみ画定されるも
のであり、あらゆる点に関する均等物も考慮されてい
る。

【図面の簡単な説明】

【図１】本発明を具体化するクロック回路の回路図であ
る。

【図２】２ａから２ｄまでの図は、２つの未訂正すなわ
ち生のクロック信号と、１つの未訂正のクロック信号
と、本発明による回路の動作によって訂正された１つの
クロック信号を示す、関連したタイミング図である。

【図３】本発明を具体化する別のクロック回路の回路図
である。

Claims (11)

【特許請求の範囲】
1. 【請求項１】 可変のデューティ・サイクルを有し時間
   的に交代する信号ハイ及び信号ロー・レベルの未訂正の
   クロック信号を提供するクロック回路と、 前記未訂正のクロック信号を受け取り、応答して、反転
   されたクロック信号を提供する第１のインバータと、 前記反転されたクロック信号と可変のアナログ・デュー
   ティ・サイクル調整信号とを受け取り、調整された電圧
   レベルの反転されたクロック信号を提供する加算接合点
   と、 調整された電圧レベルの前記反転されたクロック信号を
   受け取り、応答して、公称５０パーセントの訂正されデ
   ューティ・サイクルを調整済のクロック信号を提供する
   第２のインバータと、 前記訂正されデューティ・サイクルを調整済のクロック
   信号を受け取り、応答して、前記クロック信号のデュー
   ティ・サイクルを示す電圧レベル出力信号を提供するロ
   ーパスフィルタと、 前記ローパスフィルタから前記電圧レベル出力信号を受
   け取り、また、基準電圧レベル信号を受け取る増幅器で
   あって、前記電圧レベル出力信号と前記基準電圧レベル
   信号との比較に応答して前記電圧レベル出力信号と前記
   基準電圧レベル信号との差を示す意味を有する電圧レベ
   ル出力信号を前記デューティ・サイクル調整信号として
   前記加算接合点に提供する増幅器と、 を備えることを特徴とする閉ループ・フィードバック・
   クロック回路。
2. 【請求項２】 請求項１記載の閉ループ・フィードバッ
   ク・クロック回路において、前記ローパスフィルタは、
   抵抗／コンデンサ・ネットワークを含むことを特徴とす
   る閉ループ・フィードバック・クロック回路。
3. 【請求項３】 請求項１記載の閉ループ・フィードバッ
   ク・クロック回路において、前記増幅器は、演算増幅器
   を含むことを特徴とする閉ループ・フィードバック・ク
   ロック回路。
4. 【請求項４】 請求項３記載の閉ループ・フィードバッ
   ク・クロック回路において、前記増幅器は、実質的に１
   ００であるゲインを有することを特徴とする閉ループ・
   フィードバック・クロック回路。
5. 【請求項５】 請求項１記載の閉ループ・フィードバッ
   ク・クロック回路において、前記クロックはクロック周
   波数を有し、前記ローパスフィルタは、前記クロック周
   波数の周期よりも少なくとも１オーダーだけ大きさの長
   い時定数を有することを特徴とする閉ループ・フィード
   バック・クロック回路。
6. 【請求項６】 請求項３記載の閉ループ・フィードバッ
   ク・クロック回路において、前記演算増幅器は、前記基
   準電圧レベル信号として、Ｖ_DD／２に等しい電圧レベル
   を受け取ることを特徴とする閉ループ・フィードバック
   ・クロック回路。
7. 【請求項７】 請求項１記載の閉ループ・フィードバッ
   ク・クロック回路において、前記第２のインバータと直
   列接続された第３及び第４のインバータを更に含み、前
   記第３のインバータは、前記第２のインバータから公称
   ５０パーセントのデューティ・サイクルの前記訂正され
   デューティ・サイクルを調整済のクロック信号を受け取
   り、応答して、改善された質の反転されたクロック信号
   を提供し、前記第４のインバータは、前記第３のインバ
   ータから改善された質の前記反転されたクロック信号を
   受け取り、応答して、前記閉ループ・フィードバック・
   クロック回路からの出力クロック信号として改善された
   質を有する訂正されたクロック信号を提供することを特
   徴とする閉ループ・フィードバック・クロック回路。
8. 【請求項８】 集積回路において、前記集積回路のプロ
   セス、動作温度、及び温度（ＰＶＴ）の変動にもかかわ
   らず、公称５０パーセントのデューティ・サイクルのク
   ロック信号を提供する方法において、 未訂正クロック回路を用いて、前記集積回路のＰＶＴ条
   件に伴い可変であるデューティ・サイクルを有し時間的
   に交代する信号ハイ及び信号ロー・レベルの未訂正のク
   ロック信号を提供するステップと、 第１のインバータを用いて、前記未訂正のクロック信号
   を受け取り、応答して、反転されたクロック信号を提供
   するステップと、 前記第１のインバータからの前記反転されたクロック信
   号と可変のアナログ・デューティ・サイクル調整信号と
   を受け取る加算接合点を提供し、前記加算接合点を用
   い、応答して、調整された電圧レベルの反転されたクロ
   ック信号を提供するステップと、 第２のインバータを用いて、調整された電圧レベルの前
   記反転されたクロック信号を受け取り、応答して、公称
   ５０パーセントの訂正されデューティ・サイクルを調整
   済のクロック信号を提供するステップと、 前記訂正されデューティ・サイクルを調整済のクロック
   信号を受け取るローパスフィルタを提供し、前記ローパ
   スフィルタを用い、応答して、公称５０パーセントのデ
   ューティ・サイクルの前記デューティ・サイクル調整済
   のクロック信号のデューティ・サイクルを示す電圧レベ
   ル出力信号を提供するステップと、 増幅器を用いて、前記ローパスフィルタから前記電圧レ
   ベル出力信号を受け取り、また、基準電圧レベル信号を
   受け取り、更に、前記増幅器を用いて、前記電圧レベル
   出力信号と前記基準電圧レベル信号との比較に応答し
   て、前記電圧レベル出力信号と前記基準電圧レベル信号
   との差を示す意味を有する電圧レベル出力信号を前記デ
   ューティ・サイクル調整信号として前記加算接合点に提
   供するステップと、 を含むことを特徴とする方法。
9. 【請求項９】 請求項８記載の方法において、前記演算
   増幅器に実質的に１００であるゲインを提供するステッ
   プを更に含むことを特徴とする方法。
10. 【請求項１０】 請求項８記載の方法において、前記ク
    ロックに動作クロック周波数を提供し、前記ローパスフ
    ィルタに、前記クロックの前記動作周波数の周期よりも
    少なくとも１オーダーだけ大きさの長い時定数を提供す
    るステップを更に含むことを特徴とする方法。
11. 【請求項１１】 請求項８記載の方法において、前記第
    ２のインバータと直列接続された第３及び第４のインバ
    ータを提供し、前記第３のインバータを用いて前記第２
    のインバータから公称５０パーセントのデューティ・サ
    イクルの前記訂正されデューティ・サイクル調整済のク
    ロック信号を受け取り、応答して、前記第３のインバー
    タを用いて改善された質の反転されたクロック信号を提
    供し、前記第４のインバータを用いて前記第３のインバ
    ータから改善された質の前記反転されたクロック信号を
    受け取り、応答して、前記第４のインバータを用いて前
    記閉ループ・フィードバック・クロック回路からの出力
    クロック信号として改善された質を有する訂正されたク
    ロック信号を提供するステップを更に含むことを特徴と
    する方法。