KR0179854B1

KR0179854B1 - 랜덤펄스 발생회로

Info

Publication number: KR0179854B1
Application number: KR1019950039346A
Authority: KR
Inventors: 양일석
Original assignee: 문정환; 엘지반도체주식회사
Priority date: 1995-11-02
Filing date: 1995-11-02
Publication date: 1999-04-01
Also published as: KR970031287A

Abstract

본 발명은 불규칙적인 펄스를 발생하는 기술에 관한 것으로, 종래의 램덤펄스 발생회로에 있어서는 PLL을 이용하여 랜덤펄스를 발생하게 되므로 자유롭게 랜덤펄스를 변화시킬 수 없을 뿐더러 구성이 복잡하고 고가의 부품을 사용하게 되어 원가가 많이 소요되는 결함이 있었는 바, 본 발명은 이를 해결하기 위하여 입력신호(V_in)에 대해 각기 다른 클럭신호를 사용하는 복수개의 샘플/홀드부와 합산기를 이용하여 혼돈응답신호(CR)를 발생하는 혼돈회로(21)와, 상기 혼돈회로(21)에서 출력되는 혼돈응답신호(CR)에 따라 출력 펄스폭을 변화시켜 최종의 랜덤펄스로 출력하는 펄스폭 변조부(22)로 랜덤펄스 발생회로를 구현하였다.

Description

랜덤 펄스 발생회로

제1도는 일반적인 랜덤펄스 발생 블록도.

제2도는 본 발명의 랜덤펄스 발생회로에 대한 전체 블록도.

제3도는 제2도에서 혼돈회로의 일실시예를 보인 상세 블록도.

제4도의 (a),(b)는 제3도의 샘플/홀드부에 공급되는 클럭신호의 파형도.

제5도는 제3도에서 샘플/홀드부의 일실시 예시 회로도.

제6도는 제3도에서 비선형회로의 일실시 예시 회로도.

제7도는 제3도에서 비선형회로의 출력특성을 보인 파형도.

제8도는 제3도에서 합산기의 일실시 예시 회로도.

제9도는 제2도에서 펄스폭 변조부의 일실시 예시 회로도.

제10도의 (a),(b)는 제2도에서 펄스폭변조부의 입,출력파형도.

* 도면의 주요부분에 대한 부호의 설명

21 : 혼돈회로 22 : 펄스폭변조부

31 : 제1샘플/홀드부 32 : 비선형회로

33 : 합산기 34 : 제2샘플/홀드부

본 발명은 불규칙적인 펄스를 발생하는 기술에 관한 것으로, 특히 혼돈회로의 혼돈 응답신호를 펄스폭변조회로로 제어하여 간단하게 여러개의 랜덤한 펄스를 발생하는데 적당하도록한 랜덤펄스 발생회로에 관한 것이다.

제1도는 PLL(Phase Locked Loop)을 이용하여 랜덤펄스를 발생하는 일반적인 랜덤펄스 발생 블록도로서 이에 도시한 바와 같이, 브이씨오(14)를 통해 궤환되는 피드백루프신호(f_vco)를 입력신호(f_tn)에 동기시키는 위상검출기(11)와, 상기 위상검출기(11)에서 출력되는 신호를 저역필터링하는 루프필터(12)와, 상기 루프필터(12)의 출력신호를 소정 레벨로 증폭하는 증폭기(13)와, 상기 증폭기(13)의 출력신호{V_o(t)}의 레벨에 따른 발진주파수를 생성하는 브이씨오(14)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.

입력신호(f_tn)가 공급될때 위상검출기(11)는 브이씨오(14)를 통해 궤환되는 피드백 루프신호(f_vco)가 그 입력신호(f_tn)에 동기되도록 제어하게 되고, 이렇게 동기된 신호가 루프필터(12)를 통해 저역필터링된 다음 증폭기(13)를 통해 적정 수준으로 증폭되어 외부로 공급된다. 결국, 상기 증폭기(13)로부터 외부로 공급되는 출력신호{V_o(t)}는 입력신호(f_tn)에 추종하여 변화된다.

한편, 상기 입력신호(f_tn)가 공급되지 않을때 상기 위상검출기(11)에서는 영전위를 출력하게 되므로 상기 증폭기(13)의 출력전압도 영전위가 되며, 이에 따라 상기 브이씨오(13)는 자유발진주파수 W_o= 2πf_o를 발생시킨다. 그러나, 상기 입력신호(f_tn)가 0이 아니면 상기 브이씨오(14)의 자유발진주파수 f_vco= f_o+KV_o를 발생시킨다.

그러나, 이와 같은 종래의 램덤펄스 발생회로에 있어서는 PLL을 이용하여 랜덤펄스를 발생하게 되므로 자유롭게 랜덤펄스를 변화시킬 수 없을 뿐더러 구성이 복잡하고 고가의 부품을 사용하게 되어 원가가 많이 소요되는 결함이 있었다.

따라서, 본 발명의 목적은 혼돈회로를 사용하여 간단하게 회로를 구성하고 보다 불규칙적인 펄스를 발생시키는 램덤펄스 발생회로를 제공함에 있다.

제2도는 본 발명 랜덤펄스 발생회로에 대한 개략적인 전체블록도로서 이에 도시한 바와 같이, 입력신호(V_in)에 대해 각기 다른 플럭신호를 사용하는 복수개의 샘플/홀드부와 합산기를 이용하여 혼돈응답신호(CR)를 발생하는 혼돈회로(21)와, 상기 혼돈회로(21)에서 출력되는 혼돈응답신호(CR)에 따라 출력 펄스폭을 변화시켜 최종의 랜덤펄스로 출력하는 펄스폭 변조부(22)로 구성하였다.

제3도는 상기 제2도에서 혼돈회로의 일실시 예를 보인 상세 블록도로 이에 도시한 바와 같이, 제2샘플/홀드부(34)로 부터 궤환되는 혼돈응답신호(CR)를 클럭신호(CLK1)로 샘플링/홀드하는 제1샘플/홀드부(31)와, 상기 제1샘플/홀드부(31)의 출력신호를 비선형적으로 처리하는 비선형회로(32)와, 상기 비선형회로(32)의 출력전압(V₁)을 외부로 부터 입력되는 전압(V₂)과 합산하여 출력하는 합산기(33)와, 상기 클럭신호(CLK1)와 오버랩되지 않는 클럭신호(CLK2)를 이용하여 상기 합산기(33)의 출력신호를 샘플링/홀드하는 제2샘플/홀드부(34)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제4도 내지 제10도를 참조하여 상세히 설명하면 다음과 같다.

혼돈회로(21)에서 출력되는 혼돈응답신호(CR)가 제1샘플/홀드부(31)의 입력단으로 궤환되어 전송게이트(TR51)의 입력신호(IN)로 공급되고, 그 전송게이트(TR51)의 출력신호가 출력단(OUT)을 통해 비선형회로(32)에 공급됨과 아울러 3상태 인버터(152)를 통해 그 전송게이트(TR51의 입력신호(IN)로 궤환되는데, 제4도의 (a)와 같은 클럭신호(CLK1가 직접 그 전송게이트(TR51의 제어단자(C) 및 3상태 인버터(152)의 제어단자에 공급되고, 다른 한편으로는 인버터(151)를 통해 반전되어 상기 전송게이트(TR51의 제어단자()에 공급되므로 결국, 그 클럭신호(CLK)에 의해 입력신호(IN)가 출력되거나 홀딩된다.

상기 제1샘플/홀드부(31)에서 출력되는 신호는 다시 제6도와 같은 비선형회로(32)에 공급되어서는 가변저항(VR6l-VR64) 및 연산증폭기(OP6l)에 의해 비선형적으로 처리되어 이의 출력신호(V_out)는 제7도와 같은 파형으로 출력되는데, 이의 출력특성을 식으로 표현하면 하기와 같다.

상기 비선형 회로(32)에서 출력되는 전압(V₁)이 제8도와 같은 합산기(33)에 공급되어서는 가변저항(VR8l-VR83) 및 연산증폭기(OP81)에 의해 외부로 부터 입력되는 전압(V₂)와 더해져 출력전압(V3)이 생성되고, 이는 제2샘플/홀드부(34)에 공급되어 상기 제1샘플/홀드부(31)와 같이 처리되는데, 이때, 그 제2샘플/홀드부(34)에 제4도의 (b)와 같은 클럭신호(CLK2)가 공급되어 이로부터 제10도의 (a)와 같은 혼돈응답신호(CR)가 출력된다.

참고로, 상기 클럭신호(CLK1)와 클럭신호(CLK2)는 제4도의 (a) 및 (b)에서와 같이 서로 오버랩핑되는 부분이 없어야 한다.

한편, 상기 제2샘플/홀드부(34)에서 출력되는 혼돈응답신호(CR)가 제9도와 같이 구성된 펄스폭변조부(22)에 공급되어 펄스폭변조된다.

예로써, 상기 펄스폭변조부(22)에서 제10도의 (a)와 같은 혼돈응답신호(CR)가 출력되어 상기 펄스폭변조부(22)의 입력단자(V_in)에 공급되고 그 펄스폭변조부(22)의 트랜지스터(Q91)의 턴온전압 즉, 드레쉬홀드전압(V_T)이 0.6V인 경우, 그 트랜지스터(Q91)의 턴온전압 즉, 드레쉬홀드전압(V_T)이 0.6V인 경우, 그 트랜지스터(Q91)베이스-에미터간 전압(V_BE)이 0.6V 이상으로 공급될때에는 그 트랜지스터(Q91)가 온되어 출력단자(V_out)에 로우가 출력되고, 0.6V 이하로.공급될때에는 오프되어 전원단자전압(V_DD) 레벨의 하이가 출력되므로 결국, 그 출력단자(V_out)에 제10도의 (b)와 같은 형태의 랜덤한 펄스신호가 출력된다.

이상에서 상세히 설명한 바와 같이, 본 발명은 혼돈회로를 이용하여 불규칙한 응답신호를 얻고, 이를 펄스폭변조부의 입력신호로 공급하여 최종의 랜덤한 신호를 얻도록 함으로써 회로가 간단하게 구현되어 원가가 절감되고, 보다 랜덤한 신호를 얻을 수 있는 효과가 있다.

Claims

제2샘플/홀드부(34)로 부터 궤환되는 혼돈응답신호(CR)를 클럭신호(CLK1)로 샘플링/홀드하는 제1샘플/홀드부(31)와, 상기 제1샘플/홀드부(31)의 출력신호를 비선형적으로 처리하는 비선형회로(32)와, 상기 비선형회로(32)의 출력전압(V₁)을 외부로 부터 입력되는 전압(V₂)과 합산하여 출력하는 합산기(33)와, 상기 클럭신호(CLK1)와 오버랩되지 않는 클럭신호(CLK2)를 이용하여 상기 합산기(33)의 출력신호를 샘플링/홀드하는 제2샘플/홀드부(34)와, 상기 제2샘플/홀드부(34)에서 출력되는 혼돈응답신호(CR)에 따라 출력 펄스폭을 변화시켜 최종의 랜덤펄스로 출력하는 펄스폭 변조부(22)로 구성한 것을 특징으로 하는 랜덤펄스 발생회로.
제1항에 있어서, 제1샘플/홀드부(31)는 입력단자(IN)를 전송게이트(TR51)를 통해 출력단자(OUT)에 접속함과 아울러 그 접속점을 3상태 인버터(152)를 통해 그 전송게이트(TR51)의 입력단에 접속하고, 클럭단자(CLK)를 직접 상기 전송게이트(TR51)의 제어단자(C) 및 3상태 인버터(152)의 제어단자에 공통접속하고, 그 클럭단자(CLK)를 인버터(152)를 통해서는 그 전송게이트(TR51)의 제어단자()에 접속하여 구성한 것을 특징으로 하는 랜덤펄스 발생회로.
제1항에 있어서, 비선형회로(32)는 입력단자(V_in)를 가변저항(VR61)을 통해 비반전입력단자가 접지된 연산증폭기(OP61)의 반전입력단자에 접속하여 이의 출력단자를 가변저항(VR63)을 통해 출력단자(V_out)에 접속하고, 그 접속점을 가변저항(VR62)을 통해서는 반접입력단자에 접속하며, 가변저항(VR64)을 통해서는 상기 입력단자(V_in)에 접속하여 구성한 것을 특징으로 하는 랜덤펄스 발생회로.
제1항에 있어서, 합산기(33)는 상기 비선형 회로(32)의 출력단자(V₁)와 외부 출력단자(V₂)를 가변저항(VR81),(VR82)을 각기 통해 반전입력단자가 접지된 연산증폭기(OP81)의 비반전입력단자에 공통접속하여 그 연산증폭기(OP81)의 출력 단자를 출력단자(V₃)에 접속하고, 그 접속점을 가변저항(VR83)을 통해 상기 비반전입력단자에 접속하여 구성한 것을 특징으로 하는 랜덤펄스 발생회로.
제1항에 있어서, 펄스폭변조부(22)는 입력단자(V_in)를 저항(R91)을 통해 에미터가 접지된 트랜지스터(Q91)의 베이스에 접속하고, 전원단자(V_DD)를 저항(R92)을 통해 상기 트랜지스터(Q91)의 콜렉터에 접속하여 그 접속점을 출력단자(V_out)에 접속하여 구성한 것을 특징으로 하는 랜덤펄스 발생회로.