JP3134390B2

JP3134390B2 - デジタルゲイン可変装置

Info

Publication number: JP3134390B2
Application number: JP03239747A
Authority: JP
Inventors: 肇小日向
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-09-19
Filing date: 1991-09-19
Publication date: 2001-02-13
Anticipated expiration: 2016-02-13
Also published as: JPH0583054A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、１ビット方式のデジタ
ル・アナログ変換器と称されるデジタル・アナログ変換
器に適用されるデジタルゲイン可変装置に関する。

【０００２】

【従来の技術】従来、デジタルオーディオ信号をアナロ
グオーディオ信号に変換するデジタル・アナログ変換器
の周辺に、出力オーディオ信号のレベル調整を行うゲイ
ン可変装置を構成することが行われている。図５は、そ
の一例を示す図で、図中１はデジタルオーディオ信号出
力端子を示し、この出力端子１に得られるデジタルオー
ディオ信号を、デジタル乗算器２に供給する。そして、
ゲイン設定信号入力端子３に得られるゲイン設定信号
（デジタルデータ）を、このデジタル乗算器２に供給
し、デジタルオーディオ信号のレベルデータとゲイン設
定信号とを乗算する。そして、この乗算出力をデジタル
・アナログ変換器４に供給し、このデジタル・アナログ
変換器４でデジタルオーディオ信号をアナログオーディ
オ信号に変換する処理を行う。そして、デジタル・アナ
ログ変換器４で変換されたアナログオーディオ信号を、
アナログオーディオ信号出力端子５に供給する。

【０００３】このようにすることで、デジタルオーディ
オ信号がアナログ信号に変換される前に、ゲイン調整が
行われ、ゲイン設定信号の値を変化させるだけでゲイン
調整が行われ、いわゆる電子ボリュームが構成される。

【０００４】また、別の構成として、例えば図６に示す
ように、デジタル・アナログ変換器４が出力するアナロ
グオーディオ信号を、所定の抵抗を介して出力回路を構
成する演算増幅器６の反転側入力端子に供給し、この演
算増幅器６の非反転側入力端子を接地する。そして、こ
の演算増幅器６の反転側入力端子側を、トランジスタ等
よりなる複数の半導体スイッチ７ａ，７ｂ‥‥７ｉの一
端に接続する。この場合、複数ビットのゲイン設定信号
の入力端子８ａ，８ｂ‥‥８ｉに得られる各ビットのゲ
イン設定信号を、それぞれの半導体スイッチ７ａ，７ｂ
‥‥７ｉの制御端子に供給する。そして、この各半導体
スイッチ７ａ，７ｂ‥‥７ｉの他端を、それぞれ異なる
抵抗値の抵抗器９ａ，９ｂ‥‥９ｉを介して共通に接続
し、この接続点を演算増幅器６の出力端子に接続する。
そして、この演算増幅器６の出力端子を、アナログオー
ディオ信号出力端子５に接続する。

【０００５】このようにすることで、入力端子８ａ，８
ｂ‥‥８ｉに得られるゲイン設定信号に応じた半導体ス
イッチ７ａ，７ｂ‥‥７ｉの接続状態により、演算増幅
器６の反転側入力端子側と出力端子側とを接続する抵抗
器の抵抗値が変化し、出力端子５に得られるアナログオ
ーディオ信号のゲインが変化する。

【０００６】ところで、このようなゲイン可変装置を構
成すると、出力されるアナログオーディオ信号が劣化す
る虞れがあった。即ち、図５に示すように、デジタル乗
算器によりデジタル的に減衰させる場合には、デジタル
・アナログ変換器のダイナミックレンジに限界があるの
で、減衰量が大きくなるほど歪率が悪化してしまう。ま
た、図６に示すように、半導体スイッチ等のアナログス
イッチによりゲインを切換える場合には、アナログスイ
ッチの特性の非直線性により歪率が悪化したりして、音
質が悪化してしまう。

【０００７】この問題点を解決するために、本出願人は
先に特願平２−２７４７０９号において、音質を悪化さ
せることのないこの種のゲイン可変装置を提案した。

【０００８】このゲイン可変装置について説明すると、
この例ではデジタル・アナログ変換器として、１ビット
方式のデジタル・アナログ変換器を使用してゲイン調整
を行うもので、まずこの１ビット方式のデジタル・アナ
ログ変換器について説明する。この１ビット方式のデジ
タル・アナログ変換器は、変換された出力として、数又
は幅が変化するパルス信号が得られるもので、このパル
ス信号の数又は幅が変化する出力を、ローパスフィルタ
に供給して平均化することで、アナログオーディオ信号
が得られる。この場合、デジタル・アナログ変換器が出
力するパルス波形は、レベルがハイレベル又はローレベ
ルの２値の何れかであり、入力デジタルデータに応じて
パルス波形の数が変化するものがパルス数変調（ＰＮ
Ｍ）と称され、パルス波形の幅が変化するものがパルス
幅変調（ＰＷＭ）と称される。このような方式のデジタ
ル・アナログ変換器によると、変換時に発生する歪みを
最小限に抑えることができ、歪みのない良好なアナログ
オーディオ信号に変換することができる。

【０００９】この１ビット方式のデジタル・アナログ変
換器を使用したものに適用されるゲイン可変装置とした
もので、図７に全体構成を示す。この図７において、１
１はデジタルオーディオ信号入力端子を示し、このデジ
タルオーディオ信号入力端子１１に得られるデジタルオ
ーディオ信号を、１ビット方式のデジタル・アナログ変
換器１２に供給する。そして、このデジタル・アナログ
変換器１２が変換して出力するパルス信号を、複数の論
理ゲート１３ａ，１３ｂ‥‥１３ｉに供給する。この論
理ゲートとしては、ＡＮＤゲート，トライステートゲー
ト，フリップフロップ等の各種ゲート素子が考えられる
が、以下の説明ではＡＮＤゲートとして説明する。

【００１０】また、図中１４ａ，１４ｂ‥‥１４ｉは、
ゲイン設定信号入力端子を示し、この入力端子１４ａ，
１４ｂ‥‥１４ｉに、複数ビットのゲイン設定信号のそ
れぞれのビットデータが供給される。この場合、ゲイン
設定信号は、このデジタル・アナログ変換器が組み込ま
れたオーディオ機器の制御回路（図示せず）から供給さ
れ、設定されるゲインに応じていくつかのビットだけが
ハイレベル信号“１”とされ、他のビットはローレベル
信号“０”とされる。そして、入力端子１４ａ，１４ｂ
‥‥１４ｉに得られるそれぞれのビットのゲイン設定信
号を、論理ゲート１３ａ，１３ｂ‥‥１３ｉに供給す
る。そして、それぞれの論理ゲート１３ａ，１３ｂ‥‥
１３ｉの出力端子を、それぞれ抵抗値が異なる抵抗器２
０ａ，２０ｂ‥‥２０ｉの一端に接続する。そして、こ
のそれぞれの抵抗器２０ａ，２０ｂ‥‥２０ｉの他端
を、演算増幅器２１の反転側入力端子に共通に接続す
る。そして、演算増幅器２１の非反転側入力端子を接地
し、演算増幅器２１の反転側入力端子と出力端子とを、
抵抗器２２で接続する。

【００１１】そして、演算増幅器２１の出力端子をロー
パスフィルタ２３に接続し、演算増幅器２１側から供給
されるパルス信号をローパスフィルタ２３で平均化して
アナログオーディオ信号とし、このアナログオーディオ
信号を出力端子２４に供給する。

【００１２】この図７に示す構成によると、デジタル・
アナログ変換器１２でパルス信号に変換されたデジタル
オーディオ信号は、論理ゲート１３ａ，１３ｂ‥‥１３
ｉに供給され、ゲイン設定信号としてハイレベル信号
“１”が供給されている論理ゲートだけから、このパル
ス信号化されたオーディオ信号が出力されるようにな
る。即ち、ゲイン設定信号としてローレベル信号“０”
が供給される論理ゲートは、デジタル・アナログ変換器
１２側から供給されるパルス信号の状態に係わらず、常
に論理積出力がローレベル信号“０”になる。そして、
ゲイン設定信号としてハイレベル信号“１”が供給され
ている論理ゲートからは、パルス信号がハイレベル信号
“１”であるときハイレベル信号“１”となる論理積出
力が得られ、出力としてパルス信号の信号状態を変化さ
せない。

【００１３】従って、ゲイン設定信号としてハイレベル
信号“１”が供給されている論理ゲートに接続された抵
抗器（抵抗器２０ａ，２０ｂ‥‥２０ｉの何れか）を介
して、パルス信号化されたオーディオ信号が演算増幅器
２１側に供給されるようになり、この接続された抵抗器
の抵抗値に応じてパルス信号のレベル（即ちハイレベル
信号“１”の電位）が調整される。このため、ローパス
フィルタ２３で平均化されて得られるオーディオ信号
は、ゲインが接続された抵抗器の抵抗値に応じて変化
し、ゲイン設定信号により接続させる抵抗器を選定する
ことで、ゲイン調整を行うことができる。

【００１４】このようにして行われるゲイン調整は、１
ビットデジタル・アナログ変換器１２の出力パルスのレ
ベル調整を行うだけであり、抵抗器の切換え自体も論理
ゲートによる論理演算で行われ、ゲインの調整により歪
率が変化することがなく、出力端子２４に良好なアナロ
グオーディオ信号が得られる。

【００１５】ところで、このようなゲイン調整回路を組
む場合、実際にはデジタル・アナログ変換器の正転出力
と反転出力とを加算する構成にするのが一般的である。
この反転加算するようにした構成を図８に示すと、１ビ
ット方式のデジタル・アナログ変換器１２の正転出力
を、複数個の論理ゲート（ここでは説明を簡単にするた
め３個の論理ゲート３１ａ，３１ｂ，３１ｃで示す）に
供給し、ゲイン設定信号入力端子３２ａ，３２ｂ，３２
ｃに得られるゲイン設定信号をそれぞれの論理ゲート３
１ａ，３１ｂ，３１ｃに供給する。そして、各論理ゲー
ト３１ａ，３１ｂ，３１ｃの出力をそれぞれ異なる抵抗
値の抵抗器３３ａ，３３ｂ，３３ｃを介して演算増幅器
３４の反転側入力端子に供給する。この演算増幅器３４
は、非反転側入力端子が接地してあると共に、反転側入
力端子と出力端子とが抵抗器３５により接続してあり、
演算増幅器３４の出力を抵抗器３６を介して反転加算用
の演算増幅器５１の反転側入力端子に供給する。

【００１６】また、デジタル・アナログ変換器１２の反
転出力を、論理ゲート４１ａ，４１ｂ，４１ｃに供給
し、ゲイン設定信号入力端子４２ａ，４２ｂ，４２ｃに
得られるゲイン設定信号をそれぞれの論理ゲート４１
ａ，４１ｂ，４１ｃに供給する。そして、各論理ゲート
４１ａ，４１ｂ，４１ｃの出力をそれぞれ異なる抵抗値
の抵抗器４３ａ，４３ｂ，４３ｃを介して演算増幅器４
４の反転側入力端子に供給する。この演算増幅器４４
は、非反転側入力端子が接地してあると共に、反転側入
力端子と出力端子とが抵抗器４５により接続してあり、
演算増幅器４４の出力を抵抗器４６を介して反転加算用
の演算増幅器５１の非反転側入力端子に供給する。この
場合、各抵抗器４３ａ，４３ｂ，４３ｃの抵抗値は、抵
抗器３３ａ，３３ｂ，３３ｃに対応させてある。

【００１７】そして、演算増幅器５１の反転側入力端子
と出力端子とを抵抗器５２で接続すると共に、非反転側
入力端子を抵抗器５３を介して接地する。そして、演算
増幅器５１で反転加算された信号をローパスフィルタ５
４に供給し、ローパスフィルタ５４で平滑化された信号
を出力端子５５に供給する。

【００１８】このように構成したことで、デジタル・ア
ナログ変換器１２の正転出力が、ゲイン設定信号に基づ
いた各論理ゲート３１ａ，３１ｂ，３１ｃの制御で、ゲ
イン調整が行われ、同様にデジタル・アナログ変換器１
２の反転出力が、ゲイン設定信号に基づいた各論理ゲー
ト４１ａ，４１ｂ，４１ｃの制御で、ゲイン調整が行わ
れる。そして、それぞれのゲイン調整された出力が演算
増幅器５１で反転加算され、この反転加算出力をローパ
スフィルタ５４で平滑化することで、良好なアナログオ
ーディオ信号が得られる。

【００１９】

【発明が解決しようとする課題】ところが、このような
反転加算を行うゲイン調整装置では、出力端子５５に得
られるアナログオーディオ信号に、大レベルのスパイク
ノイズが発生する不都合があった。即ち、上述した回路
でゲイン設定信号によりゲインを変更させるとき、この
ゲインが変わる瞬間にスパイクノイズが発生するが、こ
のスパイクノイズはそれぞれの出力（即ち正転出力と反
転出力）に発生し、このそれぞれの出力のスパイクノイ
ズが反転加算により２倍のレベルになり、出力されるア
ナログオーディオ信号に大レベルのスパイクノイズが発
生してしまう。

【００２０】このスパイクノイズの発生状況を、図９を
参照して説明すると、デジタル・アナログ変換器１２の
正転出力が図９のＡに示すパルス信号であるとき、反転
出力は図９のＣに示すパルス信号となる。このとき、ゲ
インの設定状態が図９のＥに示すように、ｇ１，ｇ２，
ｇ３‥‥と変化したとき、正転出力には図９のＢに示す
下向きのスパイクノイズが発生し、反転出力には図９の
Ｄに示す上向きのスパイクノイズが発生する。このスパ
イクノイズは、ゲイン設定信号ｇ１，ｇ２，ｇ３‥‥が
変化するタイミングで発生する。そして、それぞれの出
力を演算増幅器５１で反転加算することで、演算増幅器
５１の出力に図９のＦに示す両ノイズを加算したスパイ
クノイズが含まれてしまう。

【００２１】このようなノイズ成分が出力オーディオ信
号に重畳されると、この出力アナログオーディオ信号を
再生するときに、ゲインを変える毎に大レベルのノイズ
が出力されてしまう。

【００２２】本発明はかかる点に鑑み、この種のゲイン
可変装置において、ゲイン変更時のノイズを抑えること
を目的とする。

【００２３】

【課題を解決するための手段】本発明は、例えば図１に
示すように、デジタル入力信号に対応して出力パルスの
数又は幅が変化する１ビット方式のデジタル・アナログ
変換器１２の出力ゲインを変化させるデジタルゲイン可
変装置において、デジタル・アナログ変換器１２の正転
出力と反転出力とのそれぞれを、論理ゲート素子３１ａ
〜３１ｃ，４１ａ〜４１ｃの制御により異なる抵抗器３
３ａ〜３３ｃ，４３ａ〜４３ｃが接続された回路に選択
的に供給することでゲイン調整を行い、このゲイン調整
された信号を演算増幅器５１の反転側入力端子及び非反
転側入力端子に供給して反転加算し、この反転加算され
た信号をローパスフィルタ５４に供給することで、アナ
ログ出力信号を得るようにすると共に、抵抗器３３ａ〜
３３ｃ，４３ａ〜４３ｃが接続された回路を、論理ゲー
ト素子３１ａ〜３１ｃ，４１ａ〜４１ｃの制御により切
換えてゲイン調整量を変えるとき、正転出力が供給され
る側の回路（抵抗器３３ａ〜３３ｃの回路）と反転出力
が供給される側の回路（抵抗器４３ａ〜４３ｃの回路）
とで、切換えるタイミングを異ならしめて、切換え時に
発生するノイズがローパスフィルタ５４で打ち消される
ようにしたものである。

【００２４】

【作用】このようにしたことで、デジタル・アナログ変
換器１２の出力の直流成分が演算増幅器２１に供給され
るので、接続される抵抗器（即ち抵抗値）が変化して
も、演算増幅器２１で直流成分の変動が打ち消され、ロ
ーパスフィルタ２３の出力として直流成分一定のアナロ
グ信号が得られる。

【００２５】

【実施例】以下、本発明の一実施例を、図１を参照して
説明する。

【００２６】本例においては、上述した図８に示したデ
ジタルゲイン可変装置に適用したもので、図１に示すよ
うに構成する。この図１において、図８に対応する部分
には同一符号を付し、その詳細説明は省略する。

【００２７】本例においては、図１に示すように、ゲイ
ン設定信号入力端子３２ａ，３２ｂ，３２ｃに得られる
ゲイン設定信号を、それぞれＤフリップフロップ３７
ａ，３７ｂ，３７ｃのＤ入力端に供給すると共に、Ｄフ
リップフロップ４７ａ，４７ｂ，４７ｃのＤ入力端にも
供給する。そして、Ｄフリップフロップ３７ａ，３７
ｂ，３７ｃのクロック入力ＣＫに、１ビット方式のデジ
タル・アナログ変換器１２の正転出力を供給する。さら
に、Ｄフリップフロップ４７ａ，４７ｂ，４７ｃのクロ
ック入力ＣＫに、１ビット方式のデジタル・アナログ変
換器１２の反転出力を供給する。

【００２８】そして、Ｄフリップフロップ３７ａ，３７
ｂ，３７ｃのＱ出力を、それぞれ対応した論理ゲート３
１ａ，３１ｂ，３１ｃに供給する。また、Ｄフリップフ
ロップ４７ａ，４７ｂ，４７ｃのＱ出力を、それぞれ対
応した論理ゲート４１ａ，４１ｂ，４１ｃに供給する。
従って、各Ｄフリップフロップ３７ａ〜３７ｃ，４７ａ
〜４７ｃでは、デジタル・アナログ変換器１２のパルス
出力（正転出力又は反転出力）が立ち上がるタイミング
で、供給されるゲイン設定信号がラッチされる。ここ
で、Ｄフリップフロップ３７ａ〜３７ｃに供給されるパ
ルス信号と、Ｄフリップフロップ４７ａ〜４７ｃに供給
されるパルス信号とでは、位相が逆なので、両系統のＤ
フリップフロップでゲイン設定信号がラッチされるタイ
ミングが逆になる。

【００２９】その他の部分は、図８に示したデジタルゲ
イン可変装置と同様に構成する。

【００３０】次に、この図１に示す構成のデジタルゲイ
ン可変装置でゲイン調整を行う場合の出力状態を図２を
参照して説明する。まず、デジタル・アナログ変換器１
２の正転出力が図２のＡに示すパルス信号であるとき、
反転出力は図２のＤに示すパルス信号となる。このと
き、端子３２ａ〜３２ｃに得られるゲイン設定信号が、
ｇ１，ｇ２，ｇ３‥‥と随時変化するとすると、正転出
力を処理する系統のＤフリップフロップ３７ａ〜３７ｃ
では、図２のＢに示すように、正転出力の立ち上がりに
同期して変化するゲイン設定信号となる。また、反転出
力を処理する系統のＤフリップフロップ４７ａ〜４７ｃ
では、図２のＥに示すように、反転出力の立ち上がりに
同期して変化するゲイン設定信号となる。そして、それ
ぞれの系統の回路で、ゲイン設定信号に基づいたゲイン
調整を行うことで、ゲイン設定信号の変化時に下向きの
スパイクノイズが発生する。即ち、正転出力を処理する
系統の回路では、演算増幅器３４の出力に図２のＣに示
すスパイクノイズが発生し、反転出力を処理する系統の
回路では、演算増幅器４４の出力に図２のＦに示すスパ
イクノイズが発生する。

【００３１】ここで、ラッチされた両ゲイン設定信号を
比較すると、正転出力を処理する系統に比べ、反転出力
を処理する系統では、デジタル・アナログ変換器１２の
出力パルスの半周期分ゲイン設定信号が遅れる。従っ
て、両系統の回路で発生するスパイクノイズも出力パル
スの半周期分遅れ、反転加算を行う演算増幅器５１の出
力に含まれるスパイクノイズ成分も、図２のＧに示すよ
うに、両系統の信号がずれて加算される。そして、この
演算増幅器５１の出力に含まれるスパイクノイズ成分
は、ローパスフィルタ５４で平滑化されることで、図２
のＨに示すように、ほぼ平坦なものになり、スパイクノ
イズ成分の出力アナログオーディオ信号への影響がほと
んどなくなる。

【００３２】なお、１ビット方式のデジタル・アナログ
変換器が、ＰＷＭ方式（即ちパルス幅変調方式）のもの
であるときには、変換器の出力パルスの立ち上がりタイ
ミング及び立ち下がりタイミングが変動するので、ゲイ
ン設定信号を直接変換器の出力パルスで行うことは出来
ず、別の構成とする必要がある。

【００３３】図３はこの場合の回路構成例を示す図で、
図中１２′は１ビットＰＷＭ方式のデジタル・アナログ
変換器を示し、このデジタル・アナログ変換器１２′の
正転出力及び反転出力を、論理ゲート３１ａ〜３１ｃ及
び４１ａ〜４１ｃの制御により、ゲイン調整する。この
場合、ゲイン設定信号生成回路５６によりゲイン設定信
号を生成させる。このゲイン設定信号生成回路５６に
は、デジタル・アナログ変換器１２′から変換用クロッ
クが供給され、このクロックに同期したタイミングで変
化するゲイン設定信号が作成される。そして、生成回路
５６が出力する３ビットのゲイン設定信号を、Ｄフリッ
プフロップ３７ａ，３７ｂ，３７ｃのＤ入力端に供給
し、このＤフリップフロップ３７ａ〜３７ｃに供給され
るデジタル・アナログ変換器１２′の正転出力によりラ
ッチされたゲイン設定信号を、論理ゲート３１ａ〜３１
ｃに供給する。

【００３４】また、生成回路５６が出力する３ビットの
ゲイン設定信号を、Ｄフリップフロップ４８ａ，４８
ｂ，４８ｃのＤ入力端に供給する。このＤフリップフロ
ップ４８ａ〜４８ｃのクロック入力端には、デジタル・
アナログ変換器１２′の変換用クロックがインバータゲ
ート５７を介して供給される。従って、デジタル・アナ
ログ変換器１２′の変換クロックの反転信号により、Ｄ
フリップフロップ４８ａ〜４８ｃでゲイン設定信号がラ
ッチされる。

【００３５】そして、Ｄフリップフロップ４８ａ〜４８
ｃでラッチされたゲイン設定信号を、Ｄフリップフロッ
プ４７ａ，４７ｂ，４７ｃのＤ入力端に供給し、このＤ
フリップフロップ４７ａ〜４７ｃに供給されるデジタル
・アナログ変換器１２′の反転出力によりラッチされた
ゲイン設定信号を、論理ゲート４１ａ〜４１ｃに供給す
る。

【００３６】その他の部分は、図１に示したデジタルゲ
イン可変装置と同様に構成する。

【００３７】次に、この図３に示す構成のデジタルゲイ
ン可変装置でゲイン調整を行う場合の出力状態を図４を
参照して説明する。まず、デジタル・アナログ変換器１
２′の正転出力が図４のＡに示すパルス信号であると
き、反転出力は図４のＢに示すパルス信号となる。ここ
で、デジタル・アナログ変換器１２′はＰＷＭ方式であ
るので、出力パルスの幅が変化するもので、入力データ
の状態により、図４のＡ，Ｂに斜線を付して示す範囲内
で立ち上がり及び立ち下がりのタイミングが変動する。
このように出力パルスは変動するが、デジタル・アナロ
グ変換器１２′の変換クロックは、図４のＣに示すよう
に一定周期のパルスであり、このクロックに基づいたタ
イミングで図４のＤに示すようにゲイン設定信号が生成
される。即ち、ゲイン設定信号がｇ１，ｇ２，ｇ３‥‥
と随時変化する場合、この変化する時点で変換器１２′
の出力パルスの状態が確定している。このタイミングの
ゲイン設定信号に基づいて、正転出力を処理する系統で
ゲイン調整が行われる。

【００３８】また、このゲイン設定信号が図４のＥに示
すように反転されたものに基づいて、反転出力を処理す
る系統でゲイン調整が行われる。この場合にも、ゲイン
設定信号がｇ１，ｇ２，ｇ３‥‥と変化するとき、この
変化する時点で変換器１２′の出力パルス（反転出力）
の状態が確定している。

【００３９】このようにしてタイミング制御が行われる
ことで、出力パルスの幅が変化するＰＷＭ方式のデジタ
ル・アナログ変換器の出力も、良好にゲイン調整ができ
る。この場合、各論理ゲート３１ａ〜３１ｃ及び４１ａ
〜４１ｃの制御によるゲイン調整は図１の例と同様に行
われるので、図１の例と同様に、スパイクノイズ成分の
出力アナログオーディオ信号への影響がほとんどない。

【００４０】

【発明の効果】本発明のゲイン可変装置によると、論理
ゲート素子の制御で、１ビットデジタル・アナログ変換
器の出力パルスのレベル調整によるゲイン調整が行わ
れ、簡単な構成で歪率が悪化することのない良好なゲイ
ン調整が行え、ゲイン調整された良好なアナログオーデ
ィオ信号が得られると共に、このゲイン切換え時に出力
アナログオーディオ信号にノイズ成分がほとんど重畳さ
れない。

【図面の簡単な説明】

【図１】本発明の一実施例を示す構成図である。

【図２】一実施例の説明に供するタイミング図である。

【図３】本発明の他の実施例を示す構成図である。

【図４】他の実施例の説明に供するタイミング図であ
る。

【図５】従来のゲイン可変装置の一例を示す構成図であ
る。

【図６】従来のゲイン可変装置の一例を示す構成図であ
る。

【図７】従来のゲイン可変装置の一例を示す構成図であ
る。

【図８】本発明が適用される従来のゲイン可変装置の一
例を示す構成図である。

【図９】図８の例の説明に供するタイミング図である。

【符号の説明】

１１デジタルオーディオ信号入力端子１２１ビット方式のデジタル・アナログ変換器１２′ １ビットＰＷＭ方式のデジタル・アナログ変換
器３１ａ，３１ｂ，３１ｃ，４１ａ，４１ｂ，４１ｃ論
理ゲート３２ａ，３２ｂ，３２ｃゲイン設定信号入力端子３７ａ，３７ｂ，３７ｃ，４７ａ，４７ｂ，４７ｃＤ
フリップフロップ５１反転加算用演算増幅器５４ローパスフィルタ５５アナログオーディオ信号出力端子

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03G 1/00 - 3/18 H03M 1/08

Claims

(57)【特許請求の範囲】

【請求項１】デジタル入力信号に対応して出力パルス
の数又は幅が変化する１ビット方式のデジタル・アナロ
グ変換器の出力ゲインを変化させるデジタルゲイン可変
装置において、上記デジタル・アナログ変換器の正転出力と反転出力と
のそれぞれを、論理ゲート素子の制御により異なる抵抗
器が接続された回路に選択的に供給することでゲイン調
整を行い、該ゲイン調整された信号を演算増幅器の反転
側入力端子及び非反転側入力端子に供給して反転加算
し、該反転加算された信号をローパスフィルタに供給す
ることで、アナログ出力信号を得るようにすると共に、上記抵抗器が接続された回路を、上記論理ゲート素子の
制御により切換えてゲイン調整量を変えるとき、上記正
転出力が供給される側の回路と上記反転出力が供給され
る側の回路とで、切換えるタイミングを異ならしめて、
切換え時に発生するノイズが上記ローパスフィルタで打
ち消されるようにしたことを特徴とするデジタルゲイン
可変装置。