KR102109598B1 - 비트 수의 확장이 가능한 디지털/아날로그 변환기 - Google Patents

비트 수의 확장이 가능한 디지털/아날로그 변환기 Download PDF

Info

Publication number
KR102109598B1
KR102109598B1 KR1020190001705A KR20190001705A KR102109598B1 KR 102109598 B1 KR102109598 B1 KR 102109598B1 KR 1020190001705 A KR1020190001705 A KR 1020190001705A KR 20190001705 A KR20190001705 A KR 20190001705A KR 102109598 B1 KR102109598 B1 KR 102109598B1
Authority
KR
South Korea
Prior art keywords
digital
output
analog
bit
bits
Prior art date
Application number
KR1020190001705A
Other languages
English (en)
Inventor
이현창
Original Assignee
공주대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 공주대학교 산학협력단 filed Critical 공주대학교 산학협력단
Priority to KR1020190001705A priority Critical patent/KR102109598B1/ko
Application granted granted Critical
Publication of KR102109598B1 publication Critical patent/KR102109598B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M2201/625—
    • H03M2201/718—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환기(Digital-to-analog converter ; DAC)에 관한 것으로, 본 발명에 따르면, 비트 수의 확장이 불가능하여 1개 비트만 확장이 필요한 경우에도 2 ~ 3배 이상 비싼 가격의 상위 소자를 사용해야만 했던 종래기술의 디지털/아날로그 변환회로의 문제점을 해결하기 위해, 기존의 디지털/아날로그 변환소자에 간단한 외부 소자를 추가하여 아날로그 출력을 반전/비반전 제어하는 것에 의해 간단한 구성 및 저렴한 비용으로 기존에는 불가능했던 디지털/아날로그 소자의 비트 수를 1개 비트 확장하여 분해능을 2배로 증가시킬 수 있는 동시에, 추가된 외부소자에 오차가 발생하더라도 생성되는 아날로그 전압에서 전압역전 현상이 발생하지 않도록 구성됨으로써, 1개 비트만 확장이 필요한 경우에 고가의 상위 소자를 사용할 필요가 없으므로 원가절감에 크게 기여할 수 있도록 구성되는 비트 수의 확장이 가능한 디지털/아날로그 변환기가 제공된다.

Description

비트 수의 확장이 가능한 디지털/아날로그 변환기{Digital-to-analog converter capable of expanding the number of bits}
본 발명은 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환기(Digital-to-Analog Converter, 이하, "DAC"라고도 함)에 관한 것으로, 더 상세하게는, 비트 수의 확장이 불가능하여 1개 비트만 확장이 필요한 경우에도 2 ~ 3배 이상 비싼 가격의 상위 소자를 사용해야만 했던 종래기술의 디지털/아날로그 변환회로의 문제점을 해결하기 위해, 기존의 디지털/아날로그 변환소자에 간단한 외부 소자를 추가하는 것만으로 아날로그 출력을 반전/비반전 제어함으로써, 간단한 구성 및 저렴한 비용으로 디지털/아날로그 변환소자의 1비트 확장을 구현 가능하도록 구성되는 비트 수의 확장이 가능한 디지털/아날로그 변환기에 관한 것이다.
또한, 본 발명은, 상기한 바와 같이 외부 소자를 추가하여 간단한 구성 및 저렴한 비용으로 기존에는 불가능했던 디지털/아날로그 소자의 비트 수를 1개 비트 확장하여 분해능을 2배로 증가시킬 수 있는 동시에, 추가된 외부소자에 오차가 발생하더라도 생성되는 아날로그 전압에서 전압역전 현상이 발생하지 않도록 구성됨으로써, 1개 비트만 확장이 필요한 경우에 고가의 상위 소자를 사용할 필요가 없으므로 원가절감에 크게 기여할 수 있도록 구성되는 비트 수의 확장이 가능한 디지털/아날로그 변환기에 관한 것이다.
일반적으로, 아날로그/디지털 변환회로(A/D Converter)는 아날로그 신호가 입력되면 그에 해당하는 디지털 신호를 출력하며, 이와 반대로, 디지털/아날로그 변환회로(D/A Converter)는 디지털 신호가 입력되면 이에 해당하는 아날로그 신호를 출력하도록 구성되는 회로를 의미한다.
아울러, 이러한 아날로그와 디지털 사이의 신호변환은 멀티미디어 분야나 자동제어 분야, 측정 분야 등 광범위한 분야에 걸쳐 매우 다양하고 중요하게 사용되고 있다.
즉, 예를 들면, 컴퓨터에서 사용되는 데이터 변환의 예로서, 전형적인 아날로그 신호인 음향신호는 wave나 MP3 디지털 파일로 변환되고, 영상신호는 avi나 wmv 등의 디지털 파일로 변환되며, 이를 전송받은 수신측은 wave나 MP3 디지털 파일을 "사운드 카드(Sound Card)"라는 디지털/아날로그 변환회로(D/A Converter)에서 원래의 아날로그 신호인 소리로 복원하여 스피커로 출력하고, avi나 wmv 디지털 파일은 사운드 카드에서 소리신호를 복원함은 물론 "VGA 카드"라는 디지털/아날로그 변환회로에서 원래의 아날로그 신호인 영상으로 복원하여 모니터로 출력한다.
또한, 상기한 바와 같은 디지털/아날로그 변환기 및 이를 포함하여 구성되는 기기들에 대한 종래기술의 예로는, 예를 들면, 한국 등록특허공보 제10-1820481호에 따르면, 출력 주파수를 설정하기 위해 키조작 신호를 출력하도록 구성된 조작패널; 기준 주파수 신호를 입력받아 위상 고정된 클록 신호를 출력하도록 구성된 PLL 회로; 조작패널로부터 키조작 신호를 입력받고, 이에 상응하여 기준 주파수 신호를 생성하여 PLL 회로에 제공하며, PLL 회로의 체배 배율을 조절하고, PLL 회로로부터 출력되는 클록 신호의 분주비를 조절하여 출력하며, 파형 선택신호, 어드레스 수 선택 신호 및 필터 선택신호를 출력하는 마이크로프로세서; 마이크로프로세서로부터 클록 신호를 입력받아 카운팅하여 어드레스 신호를 출력하는 동기식 카운터; 동기식 카운터로부터 어드레스 신호를 입력받고 마이크로프로세서에 의해 파형이 선택됨과 함께 어드레스 수가 선택되어 상응하는 디지털 데이터를 출력하는 조견표 롬; 조견표 롬으로부터 출력되는 디지털 데이터를 입력받아 아날로그 전압파형을 출력하는 D/A 변환기; 및 D/A 변환기로부터 아날로그 전압 파형을 입력받아 필터링하고 증폭시키는 필터/증폭기를 포함하여, 출력 주파수를 용이하고 정확하게 조정할 수 있고 생산단가를 낮출 수 있도록 구성되는 디지털 방식 함수발생장치가 제시된 바 있다.
아울러, 상기한 바와 같은 디지털/아날로그 변환기 및 이를 포함하여 구성되는 기기들에 대한 종래기술의 다른 예로는, 예를 들면, 한국 등록특허공보 제10-1189278호에 따르면, 외부로부터 데이터 신호를 입력받는 디코더부; 복수의 계조전압을 생성하는 저항열; 및 디코더부로부터의 출력에 기초하여 계조전압 중 하나를 선택하는 전압 선택부를 포함하고, 상기한 디코더부는 전원전압을 이용하여 출력을 생성하는 제 1 부스트 회로 및 전원전압, 제 1 및 제 2 클록신호를 이용하여 출력을 생성하는 제 2 부스트 회로를 각각 포함하는 복수의 디코더를 포함하여, DC/DC 변환기가 필요하지 않도록 구성되는 디지털/아날로그 변환기 및 표시장치의 구동방법이 제시된 바 있다.
상기한 바와 같이, 종래, 디지털/아날로그 변환기 및 이를 포함하여 구성되는 기기들에 관한 여러 가지 기술내용이 제시된 바 있으나, 상기한 바와 같은 종래기술의 내용들은 다음과 같은 문제점이 있는 것이었다.
더 상세하게는, 일반적으로, 디지털/아날로그 변환기의 비트 수가 1개 증가하면 해상도가 2배 증가하므로, 비트 수가 높을수록 분해능이 증가하여 더 미세한 제어가 가능해지나, 종래기술의 디지털/아날로그 변환기는, 예를 들면, 8-비트 또는 16-비트 등과 같이, 처음부터 고정된 비트수를 가지는 경우가 대부분으로, 이와 같이 미리 정해진 비트 수를 증가시키는 것이 불가능한 한계를 가지는 단점이 있었다.
더욱이, 비트 수를 확장하려면 반드시 전압역전 현상이 발생하지 않는 오차를 가져야 하므로 비트 수가 높아질수록 고급형 소자를 사용해야 하는 제약이 있으며, 그로 인해, 디지털/아날로그 변환소자의 가격이 매우 비싸지고, 소자의 크기 또한 증가하여 디지털/아날로그 변환소자가 탑재되는 기기의 전체적인 비용절감 및 소형화가 어려워지는 문제가 있다.
즉, 종래의 디지털/아날로그 변환회로는 일반적으로 8-비트, 10-비트, 12-비트, 16-비트 등과 같이 미리 정해진 규격으로만 제조되는 것이 대부분이며, 이에, 예를 들면, 9-비트의 해상도가 필요한 경우는 10-비트급 소자를 선정하여 1개 비트를 생략하고 사용하고 있는 실정이다.
더 상세하게는, 상기한 선행기술문헌 1의 디지털 방식 함수발생장치에 사용되는 디지털/아날로그 변환소자의 경우, 8-비트로 구성하면 실제 사용현장에 적용시 약간 부족한 성능을 나타내게 되고, 9-비트 급이면 충분한 성능을 얻을 수 있으나, 실제로는 상기한 바와 같이 9-비트 소자가 생산되고 있지 않으므로 10-비트 변환기를 사용하여야 하며, 이 경우, 불필요하게 과도한 정밀도를 가지는 데 더하여, 소자 가격 및 크기도 크게 증가하게 된다.
이에, 상기한 바와 같이 비트 수의 확장이 불가능하여 1개 비트만 확장이 필요한 경우에도 2 ~ 3배 이상 비싼 가격의 상위 소자를 사용해야만 했던 종래기술의 디지털/아날로그 변환소자들의 문제점을 해결하기 위하여는, 보다 간단한 구성 및 저렴한 비용으로 용이하게 비트 수를 확장시킬 수 있도록 구성되는 새로운 구성의 디지털/아날로그 변환기를 제시하는 것이 바람직하나, 아직까지 그러한 요구를 모두 만족시키는 장치나 방법은 제시되지 못하고 있는 실정이다.
[선행기술문헌]
1. 한국 등록특허공보 제10-1820481호 (2018.01.15.)
2. 한국 등록특허공보 제10-1189278호 (2012.10.02.)
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하고자 하는 것으로, 따라서 본 발명의 목적은, 비트 수의 확장이 불가능하여 1개 비트만 확장이 필요한 경우에도 2 ~ 3배 이상 비싼 가격의 상위 소자를 사용해야만 했던 종래기술의 디지털/아날로그 변환회로의 문제점을 해결하기 위해, 기존의 디지털/아날로그 변환소자에 간단한 외부 소자를 추가하는 것만으로 아날로그 출력을 반전/비반전 제어함으로써, 간단한 구성 및 저렴한 비용으로 디지털/아날로그 변환소자의 1비트 확장을 구현 가능하도록 구성되는 비트 수의 확장이 가능한 디지털/아날로그 변환기를 제공하고자 하는 것이다.
또한, 본 발명의 다른 목적은, 상기한 바와 같이 외부 소자를 추가하여 간단한 구성 및 저렴한 비용으로 기존에는 불가능했던 디지털/아날로그 소자의 비트 수를 1개 비트 확장하여 분해능을 2배로 증가시킬 수 있는 동시에, 추가된 외부소자에 오차가 발생하더라도 생성되는 아날로그 전압에서 전압역전 현상이 발생하지 않도록 구성됨으로써, 1개 비트만 확장이 필요한 경우에 고가의 상위 소자를 사용할 필요가 없으므로 원가절감에 크게 기여할 수 있도록 구성되는 비트 수의 확장이 가능한 디지털/아날로그 변환기를 제공하고자 하는 것이다.
상기한 바와 같은 목적을 달성하기 위해, 본 발명에 따르면, 비트 수의 확장이 가능한 디지털/아날로그 변환기에 있어서, 디지털/아날로그 변환기의 전체적인 동작을 제어하기 위한 마이크로 컨트롤러; 상기 마이크로 컨트롤러에 연결되고 입력된 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환회로부; 상기 디지털/아날로그 변환회로부로부터 출력되는 전류신호를 전압신호로 변환하는 전류-전압 변환회로부; 및 상기 마이크로 컨트롤러로부터 수신되는 제어신호에 따라 상기 전류-전압 변환회로부로부터 출력되는 전압신호를 그대로 출력할지 또는 반전시켜 출력할 것인지를 제어하는 반전제어부를 포함하여 구성되는 것을 특징으로 하는 비트 수의 확장이 가능한 디지털/아날로그 변환기가 제공된다.
여기서, 상기 디지털/아날로그 변환회로부는, 기존의 상용 디지털/아날로그 변환기 소자를 이용하여 구성되는 것을 특징으로 한다.
또한, 상기 전류-전압 변환회로부는, 상기 디지털/아날로그 변환회로부의 출력단에 -단자가 연결되고 +단자는 접지되는 연산증폭기; 및 상기 연산증폭기의 - 단자와 출력단 사이에 연결되는 저항을 포함하여 이루어지는 전류-전압 변환회로 구성되고, 상기 저항의 저항값에 의해 전압의 크기가 결정되도록 구성되는 것을 특징으로 한다.
아울러, 상기 반전제어부는, 2극성 증폭기(Dual Polarity Amplifier) 또는 반전/비반전 증폭기(Switchable Non-inverting/Inverting Amplifier)를 이용하여, 상기 마이크로 컨트롤러로부터 수신되는 스위치 제어신호에 따라 상기 전류-전압 변환회로부로부터 출력되는 전압을 반전 또는 비반전으로 선택하여 출력할 수 있도록 구성되는 것을 특징으로 한다.
더욱이, 상기 반전제어부는, 상기 전류-전압 변환회로부의 출력단에 - 단자가 연결되고 + 단자는 접지되는 연산증폭기; 상기 전류-전압 변환회로부의 출력단과 상기 연산증폭기의 - 단자 사이에 연결되는 제 1 저항; 상기 전류-전압 변환회로부의 출력단과 상기 연산증폭기의 + 단자 사이에 연결되는 제 2 저항; 상기 연산증폭기의 - 단자와 상기 연산증폭기의 출력단 사이에 연결되는 제 3 저항; 및 상기 연산증폭기의 + 단자와 접지 사이에 연결되고 상기 마이크로컨트롤러로부터 수신되는 제어신호에 의해 on, off 제어되는 스위치를 포함하여 구성되고, 상기 제 1 저항, 상기 제 2 저항 및 상기 제 3 저항은 동일한 저항값을 가지도록 구성되는 것을 특징으로 한다.
또한, 상기 디지털/아날로그 변환기는, 아날로그로 출력할 데이터가 Unsigned 9-bit(0 ~ +511의 양수 데이터)로 구성된 경우, 입력된 데이터가 255보다 크면 입력된 데이터에서 256을 뺄셈하여(입력된 데이터 - 256) 입력된 데이터를 0부터 255 사이로 조정한 후 출력하고, 스위치 비트를 off로 설정하여 비반전출력이 되도록 제어하며, 입력된 데이터가 255 이하이면 256으로부터 입력된 데이터를 뺄셈 연산하여(256 - 입력된 데이터) 입력된 데이터를 1부터 255 사이로 조정하고 반전하여 출력하고, 스위치 비트를 on으로 설정하여 반전 출력이 되도록 제어하는 처리가 상기 마이크로프로세서에 의해 수행되도록 구성되는 것을 특징으로 한다.
아울러, 상기 디지털/아날로그 변환기는, 아날로그로 출력할 데이터가 Signed 9-bit(-255 ~ +255의 데이터)로 구성된 경우, 입력된 데이터가 0보다 작으면(음수) 0에서 입력된 데이터를 뺄셈하여(0 - 입력된 데이터) 입력된 데이터를 반전하여 출력하고, 스위치 비트를 on으로 설정하여 반전출력이 되도록 제어하며, 입력된 데이터가 0보다 작지 않으면(양수)이면 입력된 데이터를 그대로 출력하고 스위치 비트를 off로 설정하여 비반전 출력이 되도록 제어하는 처리가 상기 마이크로프로세서에 의해 수행되도록 구성되는 것을 특징으로 한다.
더욱이, 본 발명에 따르면, 상기에 기재된 비트 수의 확장이 가능한 디지털/아날로그 변환기를 포함하여 구성되는 것을 특징으로 하는 전자기기가 제공된다.
상기한 바와 같이, 본 발명에 따르면, 기존의 디지털/아날로그 변환소자에 간단한 외부 소자를 추가하여 아날로그 출력을 반전/비반전 제어하는 것에 의해 간단한 구성 및 저렴한 비용으로 디지털/아날로그 변환소자의 1비트 확장을 구현 가능하도록 구성되는 비트 수의 확장이 가능한 디지털/아날로그 변환기가 제공됨으로써, 비트 수의 확장이 불가능하여 1개 비트만 확장이 필요한 경우에도 2 ~ 3배 이상 비싼 가격의 상위 소자를 사용해야만 했던 종래기술의 디지털/아날로그 변환회로의 문제점을 해결할 수 있다.
또한, 본 발명에 따르면, 상기한 바와 같이 외부 소자를 추가하여 간단한 구성 및 저렴한 비용으로 기존에는 불가능했던 디지털/아날로그 소자의 비트 수를 1개 비트 확장하여 분해능을 2배로 증가시킬 수 있는 동시에, 추가된 외부소자에 오차가 발생하더라도 생성되는 아날로그 전압에서 전압역전 현상이 발생하지 않도록 구성되는 비트 수의 확장이 가능한 디지털/아날로그 변환기가 제공됨으로써, 1개 비트만 확장이 필요한 경우에 고가의 상위 소자를 사용할 필요가 없으므로 원가절감에 크게 기여할 수 있다.
도 1은 본 발명의 실시예에 따른 비트 수의 확장이 가능한 디지털/아날로그 변환기의 동작 원리에 대한 기본적인 개념을 개략적으로 나타내는 도면이다.
도 2는 입력된 파형을 반전 또는 비반전으로 선택하여 출력할 수 있도록 구성되는 증폭기 회로의 전체적인 구성을 개략적으로 나타내는 도면이다.
도 3은 도 2에 나타낸 증폭기 회로에서 SW1이 off일 경우의 등가회로를 나타낸 도면이다.
도 4는 도 3에 나타낸 등가회로에서의 전류 경로를 각각 개략적으로 나타낸 도면이다.
도 5는 도 2에 나타낸 증폭기 회로에서 SW1이 on일 경우의 등가회로를 나타낸 도면이다.
도 6은 본 발명의 실시예에 따른 비트 수의 확장이 가능한 디지털/아날로그 변환기의 전체적인 구성을 개략적으로 나타내는 도면이다.
도 7은 마이크로컨트롤러에서 아날로그로 출력할 데이터가 Unsigned 9-bit(0부터 511의 양수 데이터)로 구성된 경우의 처리과정을 개략적으로 나타내는 도면이다.
도 8은 마이크로컨트롤러에서 아날로그로 출력할 데이터가 Unsigned 9-bit(0부터 511의 양수 데이터)로 구성된 경우의 처리과정을 개략적으로 나타내는 플로차트이다.
도 9는 마이크로컨트롤러에서 아날로그로 출력할 데이터가 Signed 9-bit(-255 ~ +255의 데이터)로 구성된 경우의 처리과정을 개략적으로 나타내는 도면이다.
도 10은 마이크로컨트롤러에서 아날로그로 출력할 데이터가 Signed 9-bit(-255 ~ +255의 데이터)로 구성된 경우의 처리과정을 개략적으로 나타내는 플로차트이다.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 비트 수의 확장이 가능한 디지털/아날로그 변환기의 구체적인 실시예에 대하여 설명한다.
여기서, 이하에 설명하는 내용은 본 발명을 실시하기 위한 하나의 실시예일 뿐이며, 본 발명은 이하에 설명하는 실시예의 내용으로만 한정되는 것은 아니라는 사실에 유념해야 한다.
또한, 이하의 본 발명의 실시예에 대한 설명에 있어서, 종래기술의 내용과 동일 또는 유사하거나 당업자의 수준에서 용이하게 이해하고 실시할 수 있다고 판단되는 부분에 대하여는, 설명을 간략히 하기 위해 그 상세한 설명을 생략하였음에 유념해야 한다.
즉, 본 발명은, 후술하는 바와 같이, 비트 수의 확장이 불가능하여 1개 비트만 확장이 필요한 경우에도 2 ~ 3배 이상 비싼 가격의 상위 소자를 사용해야만 했던 종래기술의 디지털/아날로그 변환회로의 문제점을 해결하기 위해, 기존의 디지털/아날로그 변환소자에 간단한 외부 소자를 추가하는 것만으로 아날로그 출력을 반전/비반전 제어함으로써, 간단한 구성 및 저렴한 비용으로 디지털/아날로그 변환소자의 1비트 확장을 구현 가능하도록 구성되는 비트 수의 확장이 가능한 디지털/아날로그 변환기에 관한 것이다.
아울러, 본 발명은, 후술하는 바와 같이, 외부 소자를 추가하여 간단한 구성 및 저렴한 비용으로 기존에는 불가능했던 디지털/아날로그 소자의 비트 수를 1개 비트 확장하여 분해능을 2배로 증가시킬 수 있는 동시에, 추가된 외부소자에 오차가 발생하더라도 생성되는 아날로그 전압에서 전압역전 현상이 발생하지 않도록 구성됨으로써, 1개 비트만 확장이 필요한 경우에 고가의 상위 소자를 사용할 필요가 없으므로 원가절감에 크게 기여할 수 있도록 구성되는 비트 수의 확장이 가능한 디지털/아날로그 변환기에 관한 것이다.
여기서, 본 발명에 따른 비트 수의 확장이 가능한 디지털/아날로그 변환기의 구체적인 내용에 대하여 설명하기 전에, 먼저, 디지털/아날로그 변환회로의 분해능에 대하여 설명하면, 디지털/아날로그 변환회로의 분해능이란 특정범위의 전압을 몇 단계로 표현하는지를 나타내는 것으로서, 분해능을 결정하는 요소는 디지털 데이터의 비트 수이다.
즉, 예를 들면, 어떤 디지털 값을 0V부터 8V 사이의 아날로그 전압으로 변환하는 경우를 상정하면, 디지털 1-비트라면 '0(2)'(괄호의 (2)는 2진수임을 나타낸다)일 때는 0V, '1(2)'일 때는 8V의 2가지 전압으로 나타낼 수 있고, 디지털이 2-비트라면 '00'일 때는 0V, '01(2)'이면 2V, '10(2)'이면 4V, '11(2)'이면 6V와 같이, 2V 단위씩 4단계로 구분해 출력한다.
마찬가지로, 3-비트라면 1V 단위 8단계로 출력할 수 있으며, 따라서 8-비트라면 8V 사이의 전압을 1/256인 0.03125V 단위 256 단계로 제어하고, 16-비트 변환회로이면 1/65,536인 1.2207mV 단위 65,536 단계로 매우 미세하게 제어하므로 비트 수가 높을수록 더 미세한 제어가 가능해진다.
여기서, 비트 수의 증가가 어려운 이유는, 디지털 데이터의 각 비트는 아날로그 출력전압을 제어하는데, 예를 들면, 3-비트 변환기를 예로서 살펴보면, 가장 낮은 자리인 D0는 1V 단위, D1은 2V 단위, D2는 4V 단위의 제어를 행하며, 이들의 조합에 의해 8가지 조합의 전압을 생성할 수 있다.
이때, 최상위 비트 D2를 담당하는 회로에서 허용되는 오차는 최하위에서 제어하는 전압인 1V보다 작아야 하며, 더 정확하게는 최하위 제어전압의 절반인 0.5V보다 작아야 출력에 심각한 영향을 미치지 않는다.
예를 들면, 최상위 비트 D2에서 오차가 발생하여 3V가 출력되고 있다면, "011" 상태에서는 3V가 출력되었지만 다음 상태인 "100" 상태에서도 역시 동일한 3V가 나타나는 오류가 발생하게 되며, 만약, 최상위 비트 D2에서 더 큰 오차가 발생하여 2.5V를 출력한다면 전압이 오히려 역전되는 현상이 발생하기도 한다.
이러한 내용을 수식으로 나타내면, 먼저, 디지털 데이터의 비트 수를 n이라 할 때, 최하위 비트(Least Significant Bit ; LSB)가 제어하는 전압(VLSB)과 최상위 비트(Most Significant Bit ; MSB)가 제어하는 전압(VMSB)은 이하의 [수학식 1]과 같은 관계를 가진다.
[수학식 1]
Figure 112019001737608-pat00001
즉, 예를 들면, 상기한 예와 같이 3-비트로 구성된 소자의 경우, 최상위 비트가 4V를 제어한다면 최하위 비트는 이하의 [수학식 1]와 같이 계산되어 1V를 제어한다.
[수학식 2]
Figure 112019001737608-pat00002
여기서, 최상위 비트의 오차가 최하위 비트의 전압에 큰 영향을 미치지 않으려면 오차전압이 최하위 비트의 제어전압보다 절반 이하로 작아야 하므로, 최상위 비트가 가져야 할 최소 오차(εMSB)는 이하의 [수학식 3]과 같다.
[수학식 3]
Figure 112019001737608-pat00003
따라서 만약 이 소자에 1개 비트를 더 확장할 경우에는 해상도가 2배 증가하므로 비트 확장에 사용할 소자들은 [수학식 3] 보다 절반 이하인 [수학식 4]와 같은 오차를 가져야 한다.
[수학식 4]
Figure 112019001737608-pat00004
또한, [수학식 3] 및 [수학식 4]에 의해 최상위 비트가 가져야 할 최소오차(이하, "제한오차"라 한다)와 비트 확장시 적용될 제한오차의 계산예를 이하의 [표 1]에 나타내었다.
[표 1]
Figure 112019001737608-pat00005
[표 1]에 나타낸 바와 같이, 4-비트인 경우 이를 5-비트로 확장하려면 확장에 사용할 소자들은 3.125% 이하의 오차를 가져야 하므로 고급형 개별 소자를 사용해야 한다.
여기서, 고급 저항소자의 경우 제한오차는 1%이므로 5-비트를 6-비트로 확장하는 것까지는 가능하나, 8-비트를 9-비트로 확장하려면 0.195% 이하의 오차를 가져야 하므로 소자의 가격이 매우 비싸지고 사실상 확장이 불가능하며, 일반적인 개별소자를 이용하는 경우 반드시 전압역전 현상이 발생한다.
이때, IC(Integrated Circuit)에서는 소자 특성을 이용하여 큰 비트의 변환기를 비교적 쉽게 구성 가능하며, 즉, IC화된 변환기들은 대부분 멀티플라잉(Multiplying) 방식을 사용하는데, 이는 전류미러(Current Mirror)라는 회로를 이용하여 트랜지스터 1개 당 1의 전류가 흐른다면 바로 위 비트는 트랜지스터를 2개 사용하여 2의 전류가 흐르도록, 그 위 비트는 트랜지스터를 4개 사용하여 4의 전류가 흐르도록, 8-비트 째에서는 128개의 트랜지스터를 이용하여 128의 전류가 흐르도록 구성한다.
이 경우, 8-비트 변환기는 트랜지스터가 최소 256개 이상, 16-비트 변환기는 65,536개 이상이 사용되며, IC 제작 기술에서 보통 수만개 ~ 수십만개 정도의 트랜지스터를 집적(Integrate)하는 것은 비교적 쉬운 일이나, 이를 개별 소자를 이용하여 구성할 경우 엄청난 비용이 발생한다.
상기한 바와 같은 요인에 의해, IC화 되어 있는 소자의 가격은 디지털 비트 수가 클수록 크게 비싸지고, 최근의 주요 소자들의 개략적인 가격은, 신호 변환속도나 소자의 형태 및 시장 동향에 따라 달라질 수 있으나, 대략 8-비트의 경우 1,500 ~ 2,000원이고, 10-비트의 경우 4,000 ~ 6,000원이며, 12-비트의 경우 7,000 ~ 9,000원이고, 16-비트의 경우 10,000 ~ 13,000원이다.
즉, 종래, IC로 생산되는 디지털/아날로그 변환회로는 8-비트, 10-비트, 12-비트, 16-비트가 주류를 이루며, 어떤 기기에서 만약 9-비트 정도의 해상도가 필요한 경우, 실제 소자 시장에서 9-비트급 같은 홀수 비트급들은 거의 생산되지 않음으로 인해 16-비트급보다 더 비싸므로, 실제로는 10-비트급 소자를 선정하여 1개 비트를 생략하고 사용하는 것이 일반적이다.
또한, 디지털/아날로그 변환소자는 직렬전송형과 병렬전송형이 있는데, 병렬전송형의 경우 비트 수가 커지면 소자와 접속할 핀의 수가 많아져 소자의 크기도 증가한다.
예를 들면, 8-비트 급 소자의 경우 대부분 16-핀으로 구성된 패키지에 내장되는데 비해 10-비트 이상부터는 부가기능 등의 추가에 의해 크기가 매우 커져 기기의 소형화에도 크게 불리한 문제도 있다.
더 상세하게는, 상기한 선행기술문헌 1의 디지털 방식 함수발생장치에 사용되는 디지털/아날로그 변환소자의 경우, 파형 모양이 디지털 형태로 저장된 ROM으로부터 디지털 데이터가 출력되면 이를 D/A 변환기에서 아날로그 전압으로 변환해 출력하도록 구성되어 있으며, 이러한 경우는 ROM 소자로부터의 출력이 곧바로 디지털/아날로그 변환회로로 공급되는 형태이므로 반드시 병렬형 디지털/아날로그 변환소자를 사용해야 한다.
이 경우 8-비트로 구성하면 256 단계의 아날로그 전압 출력이 발생하는데, 실제 사용현장에 이 기기를 적용할 경우 파형에 약간의 계단 모양이 관찰된다.
예를 들면, 상기한 기기는 최대전압이 +12V부터 -12V까지 24V 크기의 전압을 256 단계로 출력하므로 0.09375V, 즉 0.1V 단위로 출력되어 해상도가 약간 부족한 상황이며, 이러한 경우 0.05V 단위로 출력되는 9-비트 급이면 충분한 성능을 얻을 수 있다.
이를 보완하기 위해 10-비트 변환기를 사용하면 0.025V 단위로 제어되어 과다하게 정밀하며, 상기한 바와 같이 가격이 3배 이상이고, 소자의 크기 또한 증가한다.
이에, 본 발명에서는, 기존의 8-비트급 소자의 출력은 그대로 사용하고, 단지 이 출력을 그대로 출력할 것인지, 또는 뒤집어 출력할 것인지를 제어하여 해상도를 2배로 높이도록 구성되는 새로운 구성의 디지털/아날로그 변환소자를 제안하였다.
계속해서, 도면을 참조하여, 본 발명에 따른 비트 수의 확장이 가능한 디지털/아날로그 변환기의 구체적인 내용에 대하여 설명한다.
먼저, 도 1을 참조하면, 도 1은 본 발명의 실시예에 따른 비트 수의 확장이 가능한 디지털/아날로그 변환기의 동작 원리에 대한 기본적인 개념을 개략적으로 나타내는 도면이다.
도 1에 나타낸 바와 같이, 본 발명의 실시예에 따른 비트 수의 확장이 가능한 디지털/아날로그 변환기는, 기존의 8-비트급 소자의 출력은 그대로 사용하고, 단지 이 출력을 그대로 출력할 것인지, 또는, 뒤집어 출력할 것인지를 제어하여 해상도를 2배로 높이도록 구성되는 것이다.
이와 같이 제어할 경우 본래 8-비트 디지털/아날로그 변환기의 256단계 출력이 512단계로서 1개 비트 증가되는 효과가 발생하며, 특히, 제어회로에서는 단지 파형을 비반전으로 또는 반전으로 통과시키는 제어만 하므로, 설령 제어회로에서 약간의 오차가 있다 할지라도 이는 도 1의 상단 파형과 하단 파형의 크기에 오차가 발생할 뿐, 파형을 구성하는 각 비트들 사이에 영향을 미치지 않아 전압역전 현상이 발생하지 않는다.
더 상세하게는, 도 2를 참조하면, 도 2는 상기한 바와 같이 입력된 파형을 반전 또는 비반전으로 선택하여 출력할 수 있도록 구성되는 증폭기 회로의 전체적인 구성을 개략적으로 나타내는 도면이다.
즉, 도 2는 2극성 증폭기(Dual Polarity Amplifier) 또는 반전/비반전 증폭기(Switchable Non-inverting/Inverting Amplifier)라고 불리는 증폭기 회로를 나타낸 것이며, 도 2에 나타낸 회로에 있어서 R1, R2, R3의 저항값은 모두 동일하다.
따라서 도 2에 나타낸 바와 같은 증폭기 회로를 이용하면, 입력된 파형이 반전, 즉, 파형이 뒤집어 나올 것인지와 비반전, 즉, 파형이 정상 파형으로 나타날 것인지를 스위치 SW1에 의해 선택할 수 있다.
더 상세하게는, 도 3 및 도 4를 참조하면, 도 3은 도 2에 나타낸 증폭기 회로에서 SW1이 off일 경우의 등가회로를 나타낸 도면이고, 도 4는 도 3에 나타낸 등가회로에서의 전류 경로를 각각 개략적으로 나타낸 도면이다.
연산 증폭기의 정의에서 연산증폭기 입력 임피던스는 무한대이므로 연산증폭기의 (+)입력(Vi(+))은 전류가 흐르지 않아 이하의 [수학식 5]와 같이 입력전압 Vi와 동일하다.
[수학식 5]
Figure 112019001737608-pat00006
한편, 연산증폭기의 (-)입력(Vi(-))은 R3에 의해 부귀환 상태이고, 이 증폭기는 (-)입력과 (+)입력을 항상 동일하게 유지하도록 노력하므로 이하의 [수학식 6]과 같다.
[수학식 6]
Figure 112019001737608-pat00007
따라서 [수학식 6]에 [수학식 5]를 대입하면 이하의 [수학식 7]과 같다.
[수학식 7]
Figure 112019001737608-pat00008
또한, 도 3에 나타낸 회로의 전류경로는 도 4와 같이 이루어지므로, 전류(ii)는 이하의 [수학식 8]과 같다.
[수학식 8]
Figure 112019001737608-pat00009
여기서, [수학식 8]에 [수학식 7]을 대입하면 이하의 [수학식 9]와 같다.
[수학식 9]
Figure 112019001737608-pat00010
따라서 [수학식 9]를 Vo에 대해 정리하면 [수학식 10]과 같다.
[수학식 10]
Figure 112019001737608-pat00011
즉, 도 2에 나타낸 증폭기 회로에 있어서, SW1이 off이면 출력전압 Vo는 입력전압 Vi와 동일한 신호가 출력되는 버퍼(buffer)로서 동작한다.
다음으로, 도 5를 참조하면, 도 5는 도 2에 나타낸 증폭기 회로에서 SW1이 on일 경우의 등가회로를 나타낸 도면이다.
도 5에 나타낸 바와 같이, 저항 R2는 한쪽이 접지되므로 회로의 입력전압에 영향을 미치지 않고, 연산증폭기의 (+)입력 또한 접지되어 이 회로는 이하의 [수학식 11]로 표현되는 전형적인 반전증폭기(Inverting Amplifier)가 된다.
[수학식 11]
Figure 112019001737608-pat00012
여기서, 도 2에 나타낸 증폭기 회로의 조건에서 R1 = R2 = R3이므로, 이를 [수학식 11]에 대입하면 이하의 [수학식 12]와 같다.
[수학식 12]
Figure 112019001737608-pat00013
즉, 도 2에 나타낸 증폭기 회로에서 SW1이 on일 경우, 입력전압이 반전되지만 크기는 변화하지 않는 반전 버퍼로 동작한다.
여기서, 도 2에 나타낸 증폭기 회로에서 오차가 발생되는 근원은 3개의 저항소자들인데, 상기한 [수학식 10]에 의하면 비반전인 경우 저항은 회로에 영향을 미치지 않음을 알 수 있다.
반면, 상기한 [수학식 11]의 과정에서는 R1과 R3 저항들이 완전하게 동일하지 않으면 오차가 발생할 수 있으나, 이 오차는 입력전압이 출력으로 나타날 때 전체적인 크기에 영향을 미치는 것이므로 파형의 위쪽과 아래쪽의 크기 비에 약간의 영향을 미칠 뿐, 디지털/아날로그 변환의 비트 사이에 영향을 미치지 않아 전압역전 현상은 발생하지 않는다.
또한, 연산증폭기는 가장 간단하고 저렴한 종류를 사용하더라도 연산증폭기의 순전압이득이 보통 1,000,000배 이상이므로 오차는 1/1,000,000 이내가 되어 연산증폭기 자체에서는 오차가 거의 발생하지 않는다.
이에, 본 발명에서는, 도 2에 나타낸 바와 같은 2극성 증폭기를 이용하여 1-비트 확장한 디지털/아날로그 변환회로를 마이크로컨트롤러에 접속하는 것에 의해 비트 수의 확장이 가능한 디지털/아날로그 변환기를 구현하였다.
더 상세하게는, 도 6을 참조하면, 도 6은 본 발명의 실시예에 따른 비트 수의 확장이 가능한 디지털/아날로그 변환기(60)의 전체적인 구성을 개략적으로 나타내는 도면이다.
도 6에 나타낸 바와 같이, 본 발명의 실시예에 따른 비트 수의 확장이 가능한 디지털/아날로그 변환기(60)는, 크게 나누어, 디지털/아날로그 변환기의 전체적인 동작을 제어하기 위한 마이크로 컨트롤러(61), 마이크로 컨트롤러(61)에 연결되는 디지털/아날로그 변환기(D/A C)를 포함하여 이루어지는 디지털/아날로그 변환회로부(62), 디지털/아날로그 변환기(D/A C)로부터 출력되는 전류신호를 전압신호로 변환하는 전류-전압 변환회로부(63) 및 도 2에 나타낸 바와 같이 이루어지는 2극성 증폭기를 이용하여, 마이크로 컨트롤러(61)의 제어신호에 따라 전류-전압 변환회로부(63)로부터 출력되는 전압신호를 그대로 출력할지 또는 반전시켜 출력할 것인지를 제어하는 반전제어부(64)를 포함하여 이루어진다.
여기서, 도 6에 나타낸 회로 구성에 있어서, 마이크로컨트롤러(61)의 포트-A의 8개 비트는 디지털/아날로그 변환회로부(62)로 접속되고, 포트-B의 1개 비트는 반전제어부(64)를 구성하는 2극성 증폭기의 스위치(SW1)를 제어하도록 구성되며, 이때, 마이크로컨트롤러(61) 및 디지털/아날로그 변환회로부(62)는 기존의 일반적인 상용 소자들을 이용하여 필요에 따라 적절하게 구성될 수 있다.
또한, 스위치(SW1)는 아날로그 스위치(Analog switch) 소자로서, 예를 들면, 4016이나 4066 등과 같이, 일반적인 CMOS 소자를 사용하거나, 또는, 1개의 MOSFET 소자를 이용하여 구성될 수 있다.
아울러, 전류-전압 변환회로부(63)는 각각 1개의 연산증폭기와 저항(R4)으로 구성되는 전류-전압 변환회로로서, 디지털/아날로그 변환회로부(62)로부터 출력되는 전류신호를 전압신호로 변환하는 역할을 수행하며, R4 값에 의해 전압의 크기가 결정된다.
여기서, 상기한 디지털/아날로그 변환소자의 설명에서는 설명의 편의성을 위해 전압의 출력으로 예를 들어 설명했으나, 실제 생산되는 소자에서는 내부 구성 상 대부분 전류의 형태로 출력이 나타나므로, 본 실시예에서는, 도 6에 나타낸 바와 같이, 연산증폭기와 저항(R4)을 이용하여 전류를 전압의 형태로 변환하도록 구성된다.
계속해서, 상기한 바와 같이 하여 생성된 전압신호는 R1, R2, R3, SW1, U1으로 구성된 2극성 증폭기에서 그대로 통과할 것인지 또는 뒤집어 통과할 것인지를 제어하며, 이에 따라 본래의 8-비트 디지털/아날로그 변환기의 출력은 발생전압이 0부터 +255의 256 단계로 구성되나, 본 실시예의 회로는 매우 간단한 외부 회로의 추가만으로 -255부터 +255의 511 단계(본래 512 단계이지만 +0과 -0이 존재하므로 -0은 제외하여 511단계)로 구성되므로 정밀도가 2배로 향상된다.
다음으로, 상기한 바와 같이 하여 구성되는 본 발명의 실시예에 따른 비트 수의 확장이 가능한 디지털/아날로그 변환기(60)에서 출력되는 2가지 경우(0 ~ +511 및 -255 ~ +255)의 데이터를 제어하기 위해 마이크로컨트롤러(61)에 의해 수행되는 출력 소프트웨어의 처리과정에 대하여 설명한다.
먼저, 도 7을 참조하면, 도 7은 마이크로컨트롤러(61)에서 아날로그로 출력할 데이터가 Unsigned 9-bit(0부터 511의 양수 데이터)로 구성된 경우의 처리과정을 개략적으로 나타내는 도면이다.
도 7에 나타낸 바와 같이, 마이크로컨트롤러(61)에서 아날로그로 출력할 데이터가 Unsigned 9-bit(0 ~ +511의 양수 데이터)로 구성된 경우는 데이터에 따라 2가지 처리경로가 존재한다.
즉, 데이터가 255보다 큰 경우에는 (a)의 경로와 같이 데이터를 0부터 255 사이 값으로 조정한 후 비반전으로 출력하고, 데이터가 255 이하인 경우에는 (b)의 경로와 같이 데이터를 1부터 255 사이로 조정하면서 뒤집고 이를 반전으로 출력하도록 제어한다.
더 상세하게는, 도 8을 참조하면, 도 8은 마이크로컨트롤러(61)에서 아날로그로 출력할 데이터가 Unsigned 9-bit(0부터 511의 양수 데이터)로 구성된 경우의 처리과정을 개략적으로 나타내는 플로차트이다.
도 8에 나타낸 바와 같이, 입력된 데이터가 255보다 큰 경우, 입력된 데이터에서 256을 뺄셈하면 데이터가 0부터 255 사이로 조정되므로 이를 출력하고, 스위치 비트를 off로 설정하여 비반전출력이 되도록 제어한다.
또한, 입력된 데이터가 255 이하이면 256으로부터 뺄셈 연산하여 데이터를 뒤집고 이를 출력하며, 스위치 비트를 on으로 설정하여 반전 출력이 되도록 제어한다.
다음으로, 도 9를 참조하면, 도 9는 마이크로컨트롤러(61)에서 아날로그로 출력할 데이터가 Signed 9-bit(-255 ~ +255의 데이터)로 구성된 경우의 처리과정을 개략적으로 나타내는 도면이다.
도 9에 나타낸 바와 같이, 마이크로컨트롤러(61)에서 아날로그로 출력할 데이터가 -255부터 +255와 같이 부호를 사용하는 데이터(Signed 9-bit)인 경우에도 데이터에 따라 2가지 처리경로가 존재한다.
즉, 데이터가 0보다 큰 경우, 즉, 양수인 경우에는 (a)의 경로와 같이 데이터를 그대로 비반전으로 출력하고, 데이터가 음수인 경우에는 (b)의 경로와 같이 데이터를 뒤집고 이를 반전으로 출력하도록 제어한다.
더 상세하게는, 도 10을 참조하면, 도 10은 마이크로컨트롤러(61)에서 아날로그로 출력할 데이터가 Signed 9-bit(-255 ~ +255의 데이터)로 구성된 경우의 처리과정을 개략적으로 나타내는 플로차트이다.
도 10에 나타낸 바와 같이, 입력된 데이터가 0보다 작으면, 즉, 음수이면 0에서 뺄셈하여 데이터를 뒤집어 이를 출력하고, 스위치 비트를 on으로 설정하여 반전출력이 되도록 제어한다.
또한, 입력된 데이터가 0보다 작지 않으면, 즉, 양수이면 데이터를 그대로 출력하고 스위치 비트를 off로 설정하여 비반전 출력이 되도록 제어한다.
따라서 상기한 바와 같은 내용으로부터, 본 발명의 실시예에 따른 비트 수의 확장이 가능한 디지털/아날로그 변환기를 이용하면, 매우 저렴한 외부 소자의 추가로 본래 불가능했던 기존 디지털/아날로그 소자의 비트 수를 1개 비트 확장하여 분해능을 2배로 확장할 수 있다.
또한, 추가된 외부소자에 오차가 발생하더라도 생성되는 아날로그 전압에서 전압역전 현상이 발생하지 않으며. 이에 따라 1개 비트만 확장이 필요한 응용의 경우 2배 ~ 3배 이상 비싼 가격의 소자를 사용할 필요가 없어 기기의 원가절감에 크게 기여할 수 있다.
여기서, 상기한 본 발명의 실시예에서는, 도 2에 나타낸 바와 같은 2극성 증폭기를 이용하여 8-비트 디지털/아날로그 변환기를 1-비트 확장하는 것에 의해 본 발명에 따른 비트 수의 확장이 가능한 디지털/아날로그 변환기를 구현한 경우를 예로 하여 본 발명을 설명하였으나, 본 발명은 반드시 상기한 실시예의 경우로만 한정되는 것은 아니며, 즉, 본 발명은, 상기한 실시예의 경우 이외에도 필요에 따라 다양한 형태로 구성될 수 있는 것임에 유념해야 한다.
따라서 상기한 바와 같이 하여 본 발명에 따른 비트 수의 확장이 가능한 디지털/아날로그 변환기를 구현할 수 있다.
또한, 상기한 바와 같이 하여 본 발명에 따른 비트 수의 확장이 가능한 디지털/아날로그 변환기를 구현하는 것에 의해, 본 발명에 따르면, 기존의 디지털/아날로그 변환소자에 간단한 외부 소자를 추가하여 아날로그 출력을 반전/비반전 제어하는 것에 의해 간단한 구성 및 저렴한 비용으로 디지털/아날로그 변환소자의 1비트 확장을 구현 가능하도록 구성되는 비트 수의 확장이 가능한 디지털/아날로그 변환기가 제공됨으로써, 비트 수의 확장이 불가능하여 1개 비트만 확장이 필요한 경우에도 2 ~ 3배 이상 비싼 가격의 상위 소자를 사용해야만 했던 종래기술의 디지털/아날로그 변환회로의 문제점을 해결할 수 있다.
아울러, 본 발명에 따르면, 상기한 바와 같이 외부 소자를 추가하여 간단한 구성 및 저렴한 비용으로 기존에는 불가능했던 디지털/아날로그 소자의 비트 수를 1개 비트 확장하여 분해능을 2배로 증가시킬 수 있는 동시에, 추가된 외부소자에 오차가 발생하더라도 생성되는 아날로그 전압에서 전압역전 현상이 발생하지 않도록 구성되는 비트 수의 확장이 가능한 디지털/아날로그 변환기가 제공됨으로써, 1개 비트만 확장이 필요한 경우에 고가의 상위 소자를 사용할 필요가 없으므로 원가절감에 크게 기여할 수 있다.
이상, 상기한 바와 같은 본 발명의 실시예를 통하여 본 발명에 따른 비트 수의 확장이 가능한 디지털/아날로그 변환기의 상세한 내용에 대하여 설명하였으나, 본 발명은 상기한 실시예에 기재된 내용으로만 한정되는 것은 아니며, 따라서 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 설계상의 필요 및 기타 다양한 요인에 따라 여러 가지 수정, 변경, 결합 및 대체 등이 가능한 것임은 당연한 일이라 하겠다.
60. 비트 수의 확장이 가능한 디지털/아날로그 변환기
61. 마이크로 컨트롤러
62. 디지털/아날로그 변환회로부
63. 전류-전압 변환회로부
64. 반전제어부

Claims (8)

  1. 비트 수의 확장이 가능한 디지털/아날로그 변환기에 있어서,
    디지털/아날로그 변환기의 전체적인 동작을 제어하기 위한 마이크로 컨트롤러;
    상기 마이크로 컨트롤러에 연결되고 입력된 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환회로부;
    상기 디지털/아날로그 변환회로부로부터 출력되는 전류신호를 전압신호로 변환하는 전류-전압 변환회로부; 및
    상기 마이크로 컨트롤러로부터 수신되는 제어신호에 따라 상기 전류-전압 변환회로부로부터 출력되는 전압신호를 그대로 출력할지 또는 반전시켜 출력할 것인지를 제어하는 반전제어부를 포함하고,
    상기 전류-전압 변환회로부는,
    상기 디지털/아날로그 변환회로부의 출력단에 -단자가 연결되고 +단자는 접지되는 연산증폭기; 및
    상기 연산증폭기의 - 단자와 출력단 사이에 연결되는 저항을 포함하여 이루어지는 전류-전압 변환회로로 구성되며,
    상기 저항의 저항값에 의해 전압의 크기가 결정되도록 구성되는 것을 특징으로 하는 비트 수의 확장이 가능한 디지털/아날로그 변환기.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 반전제어부는,
    2극성 증폭기(Dual Polarity Amplifier) 또는 반전/비반전 증폭기(Switchable Non-inverting/Inverting Amplifier)를 이용하여, 상기 마이크로 컨트롤러로부터 수신되는 스위치 제어신호에 따라 상기 전류-전압 변환회로부로부터 출력되는 전압을 반전 또는 비반전으로 선택하여 출력할 수 있도록 구성되는 것을 특징으로 하는 비트 수의 확장이 가능한 디지털/아날로그 변환기.
  5. 제 1항에 있어서,
    상기 반전제어부는,
    상기 전류-전압 변환회로부의 출력단에 - 단자가 연결되고 + 단자는 접지되는 연산증폭기;
    상기 전류-전압 변환회로부의 출력단과 상기 연산증폭기의 - 단자 사이에 연결되는 제 1 저항;
    상기 전류-전압 변환회로부의 출력단과 상기 연산증폭기의 + 단자 사이에 연결되는 제 2 저항;
    상기 연산증폭기의 - 단자와 상기 연산증폭기의 출력단 사이에 연결되는 제 3 저항; 및
    상기 연산증폭기의 + 단자와 접지 사이에 연결되고 상기 마이크로컨트롤러로부터 수신되는 제어신호에 의해 on, off 제어되는 스위치를 포함하여 구성되고,
    상기 제 1 저항, 상기 제 2 저항 및 상기 제 3 저항은 동일한 저항값을 가지도록 구성되는 것을 특징으로 하는 비트 수의 확장이 가능한 디지털/아날로그 변환기.
  6. 제 1항에 있어서,
    상기 디지털/아날로그 변환기는,
    아날로그로 출력할 데이터가 Unsigned 9-bit(0 ~ +511의 양수 데이터)로 구성된 경우, 입력된 데이터가 255보다 크면 입력된 데이터에서 256을 뺄셈하여(입력된 데이터 - 256) 입력된 데이터를 0부터 255 사이로 조정한 후 출력하고, 스위치 비트를 off로 설정하여 비반전출력이 되도록 제어하며,
    입력된 데이터가 255 이하이면 256으로부터 입력된 데이터를 뺄셈 연산하여(256 - 입력된 데이터) 입력된 데이터를 1부터 255 사이로 조정하고 반전하여 출력하고, 스위치 비트를 on으로 설정하여 반전 출력이 되도록 제어하는 처리가 상기 마이크로 컨트롤러에 의해 수행되도록 구성되는 것을 특징으로 하는 비트 수의 확장이 가능한 디지털/아날로그 변환기.
  7. 제 1항에 있어서,
    상기 디지털/아날로그 변환기는,
    아날로그로 출력할 데이터가 Signed 9-bit(-255 ~ +255의 데이터)로 구성된 경우, 입력된 데이터가 0보다 작으면(음수) 0에서 입력된 데이터를 뺄셈하여(0 - 입력된 데이터) 입력된 데이터를 반전하여 출력하고, 스위치 비트를 on으로 설정하여 반전출력이 되도록 제어하며,
    입력된 데이터가 0보다 작지 않으면(양수)이면 입력된 데이터를 그대로 출력하고 스위치 비트를 off로 설정하여 비반전 출력이 되도록 제어하는 처리가 상기 마이크로 컨트롤러에 의해 수행되도록 구성되는 것을 특징으로 하는 비트 수의 확장이 가능한 디지털/아날로그 변환기.
  8. 삭제
KR1020190001705A 2019-01-07 2019-01-07 비트 수의 확장이 가능한 디지털/아날로그 변환기 KR102109598B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190001705A KR102109598B1 (ko) 2019-01-07 2019-01-07 비트 수의 확장이 가능한 디지털/아날로그 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190001705A KR102109598B1 (ko) 2019-01-07 2019-01-07 비트 수의 확장이 가능한 디지털/아날로그 변환기

Publications (1)

Publication Number Publication Date
KR102109598B1 true KR102109598B1 (ko) 2020-05-12

Family

ID=70679407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190001705A KR102109598B1 (ko) 2019-01-07 2019-01-07 비트 수의 확장이 가능한 디지털/아날로그 변환기

Country Status (1)

Country Link
KR (1) KR102109598B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110038601A (ko) * 2008-07-01 2011-04-14 마이크로칩 테크놀로지 인코포레이티드 전류―시간 디지털―아날로그 변환기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110038601A (ko) * 2008-07-01 2011-04-14 마이크로칩 테크놀로지 인코포레이티드 전류―시간 디지털―아날로그 변환기

Similar Documents

Publication Publication Date Title
US8830103B2 (en) D/A converter
JP2945805B2 (ja) Ａ／ｄ変換器
JP2001077694A (ja) 可変抵抗回路及びｄ／ａ変換器
WO2011145152A1 (ja) デジタル－アナログ変換器及びデジタル－アナログ変換装置
CN105208303A (zh) Ad转换装置、固态成像装置和成像系统
JP4644760B2 (ja) Ｄａコンバータ
JP2008118375A (ja) デジタルアナログ変換回路とデータドライバ及びそれを用いた表示装置
JP2009005051A (ja) Ｄａ変換回路
KR20080012069A (ko) 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버
JP2004343746A (ja) 二重段ディジタル・アナログ変換器
JP4648779B2 (ja) ディジタル・アナログ変換器
JP2002353814A (ja) Ｄａ変換器及びｄａ変換方法
US7605735B2 (en) Digital-to-analog converter with R-2R ladder network by polarity control
JP2976200B2 (ja) Ｄ／ａコンバータのためのバイアス回路
JP2001136069A (ja) デジタルアナログ変換回路
CN108540135B (zh) 一种数模转换器及转换电路
US9287888B2 (en) Converter with an additional DC offset and method thereof
US20210184692A1 (en) Digital to analog converters
KR102109598B1 (ko) 비트 수의 확장이 가능한 디지털/아날로그 변환기
JP4004390B2 (ja) 逐次比較型ａｄコンバータおよびマイクロコンピュータ
JPH1117544A (ja) スイッチト・キャパシタ型ｄａ変換回路及びその制御方法及びｌｃｄ駆動制御回路及びｌｃｄ駆動制御方法及びｌｃｄ駆動制御用集積回路
CN109672443B (zh) 数模转换器以及显示装置
US6738001B2 (en) Semiconductor integrated circuit
US5774086A (en) Voltage amplifier having a large range of variations, and A/D converter comprising such an amplifier
JP2017515419A (ja) デジタル・アナログコンバータ

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant