JPS598112A - スライスレベル調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）技術分野 本発明は、ＤＡＤ（デジタル・オーディオ−デスク）シ
ステムに於いて、ディスクから読み出された高周波信号
（ＨＦ信号）から、その高周波信号の周期に基いた方形
波を作成する波形整形回路のスイッチングレベルの調整
に関する。

（−技術の背景 近年、ＤＡＤシステムの開発が盛んに行われ、ＣＤ（コ
ンパクト・ディスク）方式と呼ばれる方式が提案されて
いる。ＣＤ方式では、ディスクに設けられたピットの長
さとピットの間隔によって、情報が記録され、その情報
は、線速度１．２ｍ／ｓで回転しているディスクにレー
ザー光を当て、ピットによる反射の変化によりて、高周
波信号（ＨＦ信号）として得られる。ピットの長さ及び
ピットの間隔は、最小で０．８３μｍであり、この０．
８３μｍを３とすると、４．５．６・・・１１　　に相
当する９種類のピット長とビット間隔があり、これらが
組み合わされて記録されている。従って、ディスクから
読み出されるＨＦ信号は、７２０．３　ＫＨｚ〜１９６
．５ＫＨｚの周波数範囲に分布し、また、Ｔ”　４．３
２Ｔ−８μｓ　とすると周期は、３Ｔ〜１１Ｔとなる。

第１図（ａ）ＫＨＦ信号の一例を示す。第１図（ａ）に
示された様なＨＦ信号をゼロクロスで同期をとってシン
クロスコープで観測すると、第２図に示される様なアイ
パターンと呼ばれる波形が見もれる。そして、ＨＦ信号
をアイパターンの中心レベルで“’Ｈ“と“Ｌ”に分け
ることにより、第１図（ｂ）に示される様な、周期３Ｔ
〜１．ＩＴに対応する方形波が得られる。この方形波は
ＥＦＭ（エイト・トウ・フォーティーン・モジュレーシ
ョン）信号と呼ばれ、デジタル的に変調された信号であ
る。

ＤＡＤの再生に於いては、ＥＦＭ信号をデジタル処理す
ることにより、量子化されたデジタル信号が取り出せる
のである。

ところが、ディスクの製作上のバラツキにより、アイパ
ターンの中心レベルが必ず正確なスライスレベルとは限
らず、規格上、中心から全振巾に対して±２０％の範囲
までのズレが許容されている。

従って、ＨＦ信号からＥＦＭ信号を作る場合には、スラ
イスレベルを自動的に調整しなければならなＸ、為。

（ハ）発明の目的 本発明は上述した点に鑑みて為されたものであり、正確
なスライスレベルで作られたＥＦＭ信号には、方式上の
特性として、゛１″レベルと“０“レベルとが均等な割
合で存在する、即ち、デユーティ比の平均が５０％にな
っていることに着目し、Ｅ’ＦＭＣａ号を積分回路で積
分し、その精分出力と基準電圧とを比較し、ＨＦ信号か
らＥＦＭ信号を作る波形整形回路のスライスレベルを設
定する制御電圧を作ることにより、常にＥＦＭ信号のデ
−ティ比の平均が５０％になる様に自動的に調整する回
路を提供することを目的とする。

に）実施例の説明 第３図は１本発明の実施例を示す回路図であり、（１）
は入力端子ＩＮにディスクから読み出されたＨＦ信号が
印加され、ＥＦＭ信号を出力する波形整形回路、（２）
は波形整形回路（１）の出力、即ち、ＥＦＭ信号を積分
する積分回路、（３）は積分出力と基準電圧■１　が印
加された増幅回路である。

波形整形回路（１）は、コンデンサ（４）を介してＨＦ
信号がゲートに印加されるＦ１シＴ（５）と、ＦするＴ
（５）のソースに接続された抵抗（６）の電圧が印加さ
れるＣ−ＭＯＳインバータ（７）と、Ｃ−ＭＯＳインバ
ータ（７）に縦続接続されたＣ−ＭＯＳインバータ（８
）（９）とから成り、Ｆ　Ｅ　Ｔ　（５）の電源電圧は
＋１２Ｖ、Ｃ−ＭＯＳインバータ（７）（８１（９１の
電源電圧は＋５■が用いられる。ＨＦ信号の入力レベル
は、２ＶＲＭＳと大きくＦＥＴ（５）はそのバッファと
して働き、抵抗（６）の両端に発生する電圧は、Ｏｖ〜
１２Ｖの範囲であり、Ｃ−ＭＯＳインバータ（７）の入
力耐圧範囲内としている。また、Ｆ　Ｅ　Ｔ　（５）の
ゲートには、抵抗顛を介して増幅回路（３）の出力電圧
が印加され、バイアスを決定している。従って、Ｃ−Ｍ
ＯＳインバータ（７）に印加されるＨＦ信号の電圧レベ
ルは、バイアス電圧が高くなると電源電圧方向にシフト
され、バイアス電圧が低くなると接地方向にシフトされ
る。一方、Ｃ−ＭＯＳインバータ（力のスレッショルド
電圧■１は、電源電圧＋５■の半分、即ち、＋　２．５
　Ｖで固定されているので、ＦＥＴ（５）のバイアスを
変えることにより、ＨＦ信号のスライスレベルが変わり
、ＥＦＭ信号の反転する周期が変化する。Ｃ−ＭＯＳイ
ンバータ（７）の一段では、その立ち上り時及び立ち下
り時の波形が鈍いので、Ｃ−ＭＯＳインバータ（８１（
９）を縦続接続することにより、波形を鋭くしている。

尚、縦続接続されるＣ−ＭＯＳインバータ（８１（９）
の数を多くすると、伝達時間が長（なり好ましくない。

本実施例の場合、伝達時間は、２００ｎ８程度であり、
全く問題ない。

Ｃ−ＭＯＳインバータ（９）から出力されるＥＦＭ信号
は、抵抗α０及びコンデンサ←りから成る積分回路に印
加される。ＥＦＭ信号は、ＣＤ方式の特性上、正しいス
ライスレベルが設定されていれば、デユーティ比の平均
は５０％になるものであり、この場合、積分回路（２）
のコンデンサ住ｚの端子には、＋２．５Ｖの電圧が生じ
る。しかし、スライスレベルがずれると、ＥＦＭ信号は
、１“レベルの期間が長くなるか、１０″レベルの期間
が長くなる。この場合には、コンデンサａ２の端子電圧
は、２．５Ｖ以上か、あるいは２．５Ｖ以下となる。

増幅回路（３）は、オペアンプαりと、オペアンプ０３
）の一端子と出力端子とに接続された帰還抵抗圓と、出
力抵抗（＋５）及びコンデンサＱ６）とから成り、オペ
アンプ（１３）の十端子には、コンデンサ（１２の端子
電圧が印加され、一端子には基準電圧■ｆ　が印加され
ている。基準電圧■ｆ　は電圧＋５■を可変抵抗器（１
７）で分割した電圧である。オペアンプ（１３１は基準
電圧■ｆ　　とコンデンサ（１６）の端子電圧との差に
相当する出力電圧を抵抗α９を介し゛Ｃゴンデンサ０６
）に充電し、コンデンサα（へ）の端子電圧は抵抗Ｑｆ
ｆｌを介してＰＥＴ（５）のゲートに印加される。

第４図（ａ）はＦ　Ｅ　Ｔ　（５）のソース電圧に生じ
るＨＦ信号を示し、第４図（ｂ）はＣ−Ｍ　ＯＳインバ
ータ（９）から出力されるＥＦＭ信号を示す波形図であ
る。

る部分がクリップしている。

今、積分回路（２）のコンデンサ０りの端子電圧が２．
５Ｖ以上である場合、即ち、ＥＦＭ信号の“１゛レベル
の期間が長い場合、オペアンプ（１３１の出力電圧は上
昇し、Ｆ　Ｅ　Ｔ　（５）のバイアス電圧も上昇する。

すると、第４図（ａ）に示されたＨＦ信号は、電源電圧
方向にシフトするため、＋２．５Ｖ以下になる期間が短
くなり、ＥＦＭ信号の“１°゛レベルの期間が短くなっ
て、ＥＦＭ信号のデユーティ比が５０％電圧が２．５ｖ
以下の場合、即ち、Ｅ　ｌ”　Ｍ信号の“０゛レベルの
期間が長い場合は、オペアンプ０りの出力電圧は下降し
、Ｆ　Ｅ　Ｔ　（５）のバイアス電圧も減少する。する
と、第４図（ａ）に示された波形は、接地電位方向にシ
フトし、２．５Ｖ以上となる期間が短（なり、第４図（
ｂ）に示されたＥＦＭ信号の“０“レベルの期間が短く
なって、デー−ティ比の平均が５０％となる所に落着き
、自動的に適正なスライスレベルが得られるのである。

（ホ）発明の効果 本発明によれば、ＥＦＭ信号のデユーティ比が平均的に
５０％となる様に、バイアス電圧を自動　　・調整する
ことにより、ディスクから読み出されたＨＦ信号の適正
スライスレベルに１２０％のバラツキがある場合でも、
必ず、正確なＥＦＭ信号が得られるものであり、また、
回路的にも簡単な構成となるため、製作上及び価格上の
利点が生じる。

【図面の簡単な説明】

第１図（ａ）はディスクから読み出されたＨ　Ｆ信号の
波形図、第１図（ｂ）はＥＦＭ信号を示す波形図、第２
図はアイパターンを示す波形図、第３図は本発明の実施
例を示す回路図、第４図（ａ）及び（ｂ）は第３図に示
された回路の波形図である。 主な図番の説明 （１）・・・波形整形回路、（２）・・・積分回路、（
３）・・・増幅回路。

Claims (1)

【特許請求の範囲】
1. １、ディスクから読み出された高周波信号を入力し、該
   高周波信号の所定レベルで反転する方形波を出力する波
   形整形回路と、前記方形波出力を入力する積分回路と、
   該積分回路の出力及び基準電圧とが印加された増幅器と
   を備え、該増幅器の出力を前記波形整形回路のスライス
   レベルを設定する制御電圧として印加し、前記方形波出
   力のデー−ティが平均的に５０％となる様にスライスレ
   ベルを設定することを特徴とするスライスレベル調整回
   路。