CN103825606A - 本机振荡器信号的工作周期调整 - Google Patents

本机振荡器信号的工作周期调整 Download PDF

Info

Publication number
CN103825606A
CN103825606A CN201410094182.3A CN201410094182A CN103825606A CN 103825606 A CN103825606 A CN 103825606A CN 201410094182 A CN201410094182 A CN 201410094182A CN 103825606 A CN103825606 A CN 103825606A
Authority
CN
China
Prior art keywords
signal
local oscillator
voltage
work period
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410094182.3A
Other languages
English (en)
Other versions
CN103825606B (zh
Inventor
维诺德·V·潘尼卡斯
刘立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103825606A publication Critical patent/CN103825606A/zh
Application granted granted Critical
Publication of CN103825606B publication Critical patent/CN103825606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Superheterodyne Receivers (AREA)
  • Pulse Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明涉及本机振荡器信号的工作周期调整。本发明提供一种本机振荡器(LO)模块，其包含本机振荡器和反馈电路。在供应电压下偏置的所述本机振荡器产生具有一工作周期的本机振荡器信号。所述反馈电路响应于第一电压信号与第二电压信号之间的差而对所述本机振荡器信号的所述工作周期进行绝对调整，所述第一电压信号表示所述本机振荡器信号的电压电平，所述第二电压信号表示对应于所述本机振荡器信号的所要工作周期的所述供应电压的一部分的电压电平。

Description

本机振荡器信号的工作周期调整
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2009年11月25日、申请号为200980145963.8、发明名称为“本机振荡器信号的工作周期调整”的发明专利申请案。
技术领域
本发明一般涉及射频(RF)通信。更特定来说，本发明涉及调整用于RF通信中的本机振荡器信号的工作周期。
背景技术
在射频(RF)通信应用中，RF接收器或RF收发器的接收器部分为从天线接收输入并使用电子滤波器将所关注的无线电信号与由天线接收的所有其它无线电信号分开的电子电路。放大器将所关注的无线电信号放大到适于处理的电平。本机振荡器产生本机振荡器信号以供混频器将经放大的所关注无线电信号转换到不同频率。经转换的频率信号进一步经滤波、放大、解调和解码成可用形式，例如声音、图片、数字数据、测量值、导航位置等。
可需要RF接收器容忍位于对应于所关注的通信信道的通带内的大的干扰信号的存在。这些干扰信号可源自邻近信道中的用户和/或源自发射源，所述发射源可在频率上离所关注信道相对远，但其大的发射功率仍可引起显著干扰问题。这些干扰信号可被称为阻断器且其与所要信号的频率和/或检测功率相对的频率和/或检测功率可基于发射方案和/或操作条件而改变。所关注信道中的干扰信号的效应可导致(例如)数字RF系统中的位错误率(BER)降级和模拟RF系统中的可听和/或可视信噪比(SNR)降级。
当二阶和/或三阶失真效应日益成为无线接收器所利用的电路的限制时，可难以实现提供容忍干扰的RF接收器设计的能力。举例来说，混频器和/或可用以将所关注的频率信号下变频到零中频(IF)信号或低IF信号的其它电路可由于二阶和/或三阶非线性而从阻断器信号(其可为直流(DC)或接近直流)产生频谱分量。这些频谱分量的效应可将DC偏移引入到处于零IF的所要信号，此可导致信号饱和或(如上文所提及)导致例如由噪声系数表示的系统噪声性能的显著降级。
线性和噪声系数的概念为RF接收器设计领域的技术人员所众所周知的。二阶和/或三阶非线性通常由第二和第三截点(IP2和IP3)表示。噪声系数(NF)为由RF接收器中的组件引起的信噪比(SNR)的降级的度量。噪声系数为RF接收器的输出噪声功率与其可归因于标准噪声温度T0(通常为290开尔文度)下输入终端中的热噪声的一部分的比。因此，噪声系数为实际输出噪声与在RF接收器自身未引入噪声的情况下将存在的输出噪声的比。
本机振荡器信号的工作周期影响RF接收器的噪声系数和线性(例如，IP2)。传统上，RF接收器的IP2校准是通过在制造环境中使用测试装备来调整混频器偏置电压来执行以改进RF接收器的线性。
经由比较这些系统与如参看图式在本申请案的其余部分中所阐述的本发明的一些方面，RF接收器设计领域的技术人员将容易明白常规和传统方法的其它限制和缺点。
发明内容
根据本发明的一个方面，本机振荡器(LO)模块包含本机振荡器和反馈电路。在供应电压下偏置的所述本机振荡器产生具有一工作周期的本机振荡器信号。所述反馈电路响应于第一电压信号(表示所述本机振荡器信号的电压电平)与第二电压信号(表示对应于所述本机振荡器信号的所要工作周期的所述供应电压的一部分的电压电平)之间的差而对所述本机振荡器信号的所述工作周期进行绝对调整。
根据本发明的其它方面，本发明使用一设备、一方法、一系统和一计算机可读存储器。
将从附图并从以下详细描述明白本发明的这些和其它方面。
附图说明
本发明的方面是以实例的方式说明且不限于附图的各图，各图中相同参考数字标示对应元件。
图1说明根据本发明的一个方面的射频(RF)收发器的方框图表示。
图2说明根据本发明的一个方面的可用于图1中所示的RF收发器中的本机振荡器(LO)模块的方框图表示的第一实例。
图3说明根据本发明的一个方面的可用于图1中所示的RF收发器中的本机振荡器(LO)模块的方框图表示的第二实例。
图4说明根据本发明的一个方面的用于调整本机振荡器信号的脉冲宽度的方法，其可分别与图2或图3中所示的第一或第二本机振荡器(LO)模块一起使用。
具体实施方式
以下描述和图式说明本发明的方面和实例，且不应将其解释为限制本发明。描述了众多具体细节以提供对本发明的透彻理解。然而，在某些例子中，并未描述众所周知的或常规细节以便避免使本发明的描述模糊不清。本发明中对一个实施例或一实施例的参考未必针对同一实施例，且此些参考可包括一个或一个以上实施例。
图1说明根据本发明的一个方面的射频(RF)收发器100的方框图表示。RF收发器100包括天线102、接收器模块104、发射器模块106、天线切换模块108、本机振荡器(LO)模块110和存储器112。实际上，不是每个RF收发器设计都将具有图1中所示的全部元件，也不是图1中所示的RF收发器100都传达其它RF收发器设计的复杂性。
接收器模块104进一步包括接收器滤波器模块114、低噪声放大器(LNA)116、下变频模块118、滤波和增益模块120、模/数转换器(ADC)122、数字接收器处理模块124和数据输出模块126。在接收器模块104中，如数字RF收发器设计领域的技术人员所众所周知的，在ADC122的输出处提供数字接收格式化数据。
发射器模块106进一步包括数据输入模块128、数字发射器处理模块130、数/模转换器(DAC)132、滤波和增益模块134、上变频模块136、功率放大器(PA)138和发射器滤波器模块140。在发射器模块106中，如数字RF收发器设计领域的技术人员所众所周知的，在DAC132的输入处提供数字发射格式化数据。
天线切换模块108允许单一天线102在接收器模块104与发射器模块106之间切换。或者，如RF收发器设计领域的技术人员所众所周知的，天线150和天线152可分别直接耦合到接收器模块104和发射器模块106，借此准许消除单一天线102和天线切换模块108。
LO模块110产生用于接收器模块104和发射器模块106的一个或一个以上LO信号，且包括分别用于产生Rx LO信号142和Tx LO信号144的Rx LO模块和Tx LO模块。
如数字RF收发器设计领域的技术人员所众所周知的，接收器模块104、发射器模块106和LO模块110中的每一者可处理、提供或产生一对或一对以上数字信号，例如同相(“I”)和正交相位(Q)信号。
如RF收发器设计领域的技术人员所众所周知的，存储器112提供供接收器模块104和发射器模块106使用的所存储指令和/或数据的源和/或目的地。
RF收发器100中所示的每一个别元件或块的设计、功能和/或目的以及RF收发器100中的所述元件或块之间的互连是RF收发器设计领域的技术人员所众所周知的。
本发明的方面涉及LO模块110，且具体来说，由LO模块110产生以供接收器模块104使用的LO信号(Rx LO)142。
一般来说，LO模块110产生在接近由接收器模块104接收和检测的信号的频率的频率下的信号。通常，下变频模块118中的一个或一个以上混频器将由LO模块110产生的LO信号(Rx LO)142与存在于LNA116的输出处的所接收信号混频，以通常在下变频模块118的输出处提供一个或一个以上经混频信号。
如设计RF收发器和通信系统领域的技术人员所众所周知的，RF收发器100可用于通信系统中，例如全球导航卫星系统(GNSS)(未图示)、蜂窝式系统(未图示)、陆上电话系统(未图示)。通信系统为移动台提供无线通信，且不限于蜂窝式通信系统、固定无线通信系统、PCS通信系统或卫星通信系统。
蜂窝式系统通常包括多个蜂窝式基站(“基站”或“BS”)(未图示)、移动交换中心(未图示)和定位服务器(未图示)，定位服务器另外被称为位置确定实体(PDE)。蜂窝式系统可提供根据任何标准或协议(例如CDMA、TDMA、FDMA、或GSM或其组合)的多址通信。RF收发器100可用于蜂窝式系统的基站中。
可将RF收发器100用作或用于蜂窝式移动台(“移动台”或“MS”)。发射器模块106将通信信号发射到BS接收器(未图示)。接收器模块104从BS发射器(未图示)接收通信信号。
移动台可为固定的(即，静止的)和/或移动的(即，便携的)。移动台可以多种形式来实施，包括(但不限于)以下各者中的一者或一者以上：个人计算机(PC)、桌上型计算机、膝上型计算机、工作站、微型计算机、大型计算机、超级计算机、基于网络的装置、数据处理器、个人数字助理(PDA)、智能卡、蜂窝式电话、寻呼机和腕表。
图2说明根据本发明的一个方面的可用于图1中所示的RF收发器中的本机振荡器(LO)模块200的方框图表示的第一实例。LO模块200包括压控振荡器(VCO)201、分频器202、本机振荡器(LO)缓冲器204、低通滤波器206、电阻器梯形网络208、模/数转换器(ADC)210、处理器212、信息源214、串行总线接口(SBI)216、数/模转换器(DAC)218和控制装置221、223、225和227。
如VCO设计领域的技术人员所众所周知的，VCO产生分别表示为VCO_P252和VCO_N254的正VCO信号和负VCO信号。
如分频器设计领域的技术人员所众所周知的，分频器对正VCO信号252和负VCO信号254进行分频。分频器可通过任何数分频(例如，二分)，且具有任何工作周期(例如，25％工作周期)，借此产生四个表示为IP_25256、IN_25258、QP_25260和QN_25262的经分频信号。
LO缓冲器204进一步包括缓冲器222、224、226和228。四个LO缓冲器222、224、226和228接收并缓冲四个经分频信号(分别表示为IP_25256、IN_25258、QP_25260和QN_25262)以产生四个LO输出信号(分别表示为IP_OUT264、IN_OUT266、QP_OUT268和QN_OUT270)。LO缓冲器的数目通常对应于从分频器202接收的分频器信号的数目(其中每一缓冲器接收并缓冲一个经分频信号)，在图2中的实例中为四个经分频信号。如RF收发器设计领域的技术人员所众所周知的，四个LO输出信号(表示为IP_OUT264、IN_OUT266、QP_OUT268和QN_OUT270)通常共同表示图1中的RF收发器100中所示的LO信号(Rx LO142)，且与下变频模块118一起操作。
四个LO缓冲器222、224、226和228中的每一者还接收本机电压供应(VDD_local)272以为四个LO缓冲器中的每一者提供偏置电压。本机电压供应(VDD_local)272为LO模块200本机的供应电压，且通常并非为RF收发器100中别处的另一功能本机的供应电压，以提供对LO模块200的最有利效果。在一个实例中，本机电压供应(VDD_local)272为1.3V±5％，包括1.25V到1.35V的电压范围。
如本文将在下文进一步描述，四个LO缓冲器222、224、226和228还接收用于控制对应的四个LO缓冲器222、224、226和228的控制信号CS1、CS2、CS3和CS4。如本文将在下文进一步描述，根据本发明的方面，响应于接收控制信号CS1、CS2、CS3和CS4而调整四个LO输出信号(表示为IP_OUT264、IN_OUT266、QP_OUT268和QN_OUT270)中的每一者的脉冲宽度。
如滤波器设计领域的技术人员个别众所周知的，当个别地与电容器238组合使用时，低通滤波器206进一步包括电阻器230、232、234和236。由电阻器230和电容器238表示的低通滤波器确定缓冲器输出信号(由QN_OUT270表示)的平均电压电平。由电阻器232和电容器238表示的低通滤波器确定缓冲器输出信号(由QP_OUT268表示)的平均电压电平。由电阻器234和电容器238表示的低通滤波器确定缓冲器输出信号(由IN_OUT266表示)的平均电压电平。由电阻器236和电容器238表示的低通滤波器确定缓冲器输出信号(由IP_OUT264表示)的平均电压电平。每一缓冲器输出信号的电压电平是在一个周期内的高信号与低信号的平均。举例来说，对于具有25％工作周期的LO信号，电压在25％的时间周期中为高(例如，1.3V)，且在75％的时间周期中为低(例如，0V)。因此，在此实例中，每一缓冲器输出信号的平均电压电平为约0.325V(即，1.3V×.25)。
因为四个电阻器230、232、234和236各自连接到电容器238上的同一端子，所以低通滤波器206的输出为表示四个低通滤波器的所有平均电压电平的平均电压电平的共模电压(VCM)信号276。换句话说，VCM信号276为由四个LO输出信号(表示为IP_OUT264、IN_OUT266、QP_OUT268和QN_OUT270)的平均电压电平一起相加并四分所表示的平均电压电平。在理想情况下，在本机电压供应(VDD_local)272为1.3V±5％或1.25V到1.35V的实例中，当LO输出信号的工作周期为百分之二十五(25％)时，VCM信号276可为约0.325V(即，1.3V经4分)。然而，因为情况通常并不理想，所以在此实例中，VCM信号276可(例如)在约0.3125V与0.3375V之间变化。可使用用于确定LO输出信号的电压电平的其它电路或方法来替代低通滤波器206。
电阻器梯形网络208进一步包括电阻器240、242、244和246。电阻器梯形网络208的顶部耦合到本机电压供应(VDD_local)272，本机电压供应(VDD_local)272为四个LO缓冲器222、224、226和228中的每一者提供偏置电压。电阻器梯形网络208的底部耦合到接地电位。本机参考电压供应信号(VREF_local)274在电阻器244与246之间从电阻器梯形网络208分接。在图2中所示的电阻器梯形网络208的实例中，电阻器240、242、244和246中的每一者大体上具有相同电阻值。在此实例中，对于具有25％工作周期的LO信号，本机参考电压供应信号(VREF_local)274表示本机电压供应(VDD_local)272的约1/4或四分之一。在理想情况下，在本机电压供应(VDD_local)272为1.3V±5％或1.25V到1.35V的实例中，本机参考电压供应信号(VREF_local)274可为约0.325V(即，1.3V经4分)。在另一实例中，对于具有50％工作周期的LO信号，当VREF_local274在电阻器242与244之间从电阻器梯形网络208分接时，VREF_local274表示本机电压供应(VDD_local)272的约二分之一。因此，本机电压供应272的部分的经确定的电压电平对应于本机振荡器信号的所要工作周期。可使用用于确定本机参考电压供应信号(VREF_local)274的分数或部分的其它电路或方法来替代电阻器梯形网络208。
ADC210接收VCM信号276和本机参考电压供应信号(VREF_local)274并产生数字电压信号278。当ADC210出于一个或一个以上目的而在LO模块200和/或RF收发器100中执行ADC功能时，ADC210可被称为内务处理ADC或HKADC。在一个实例中，ADC210可使用十(10)个位以用于将VCM信号276和本机参考电压供应信号(VREF_local)274从模拟信号转换到数字信号。在一个实例中，ADC210可使用切换功能以用于响应于数字选择信号286而选择性地接收VCM信号276或本机参考电压供应信号(VREF_local)274以将所选信号提供到处理器212。可使用用于转换VCM信号276或本机参考电压供应信号(VREF_local)274、在其VCM信号276与本机参考电压供应信号(VREF_local)274切换或提供VCM信号276或本机参考电压供应信号(VREF_local)274的其它电路或方法来替代ADC210。
处理器212接收VCM信号276和本机参考电压供应信号(VREF_local)274中的每一者。处理器212比较VCM信号276与本机参考电压供应信号(VREF_local)274。举例来说，处理器212可一次从ADC210接收一者的情况下将所接收的VCM信号276和所接收的本机参考电压供应信号(VREF_local)274存储于存储器中，或可在从两个单独ADC接收的情况下比较所接收的VCM信号276与所接收的本机参考电压供应信号(VREF_local)274而不将其存储于存储器中。
处理器212确定VCM信号276与本机参考电压供应信号(VREF_local)274之间的差(如果存在)。在理想情况下，VCM信号276与本机参考电压供应信号(VREF_local)274应相同，因为在本实例中，四个LO缓冲器输出信号264、266、268和270中的每一者的平均电压电平以及所有四个输出信号264、266、268和270的平均电压电平应等于本机电压供应(VDD_local)272的四分之一。之所以这样是因为在此实例中，当LO信号具有25％工作周期时，VCM信号276应等于本机电压供应(VDD_local)272的四分之一(1/4)。在另一实例中，当LO信号具有50％工作周期时，VCM信号276应等于本机电压供应(VDD_local)272的二分之一(1/2)。
然而，理想情况并非总是存在，此致使四个LO缓冲器输出信号264、266、268和270中的一者或一者以上的脉冲宽度改变，进而致使四个LO缓冲器输出信号264、266、268和270中的一者或一者以上的对应工作周期改变。LO信号(由图1中的Rx LO142表示)的工作周期的此变化可对图1中的RF收发器100中的性能参数(例如，噪声系数和线性)具有不利影响。在非理想条件下(例如集成电路工艺、供应电压范围和温度(即，PVT))，对LO信号的工作周期的智能和准确控制将准许RF收发器100在将实现图1中的RF收发器100中的性能参数的所要平衡的所要工作周期下操作LO信号。
为实现对LO信号的工作周期的智能和准确控制，处理器努力调整(即，修改、改变、移位等)LO信号的脉冲宽度，以最小化VCM信号276与本机参考电压供应信号(VREF_local)274之间的差(如果存在)。换句话说，处理器212调整LO信号的脉冲宽度以将两个信号之间的电压差操纵(即，引导、调谐、修改等)到零电压差。零电压差将表示四个LO信号264、266、268和270的平均电压电平与本机电压供应(VDD_local)272的电压电平的四分之一(或(例如)对于具有50％工作周期的LO信号来说是二分之一)相同。
处理器212响应于来自信息源214的一个或一个以上输入而调整LO信号的脉冲宽度。此些输入可包括引起非理想条件的事物，例如，集成电路工艺(例如，CMOS)、供应电压范围、温度、操作参数(例如，频率通道带)、性能参数(例如，快速或慢速芯片)等。可能静态地或动态地确定所述输入。静态输入可包括(例如)实验室中的多个集成电路的数据测量值、确定或其概要，其存储于图1中所示的RF收发器100的存储器112、接收器模块104或LO模块110中。换句话说，在制造RF收发器100之前确定静态输入。动态输入可包括(例如)在RF收发器100、接收器模块104或LO模块110制造和操作之后所进行的确定的数据测量值。可在任何时间(例如，实时、时间上周期性地、在特定操作时间(例如改变频带或在加电时等)、在输入值改变时等)确定动态输入。
处理器212使用(例如)软件(即，存储于存储器中的可编程指令)中的二进制搜索算法(即，进程或方法)执行调整。二进制搜索算法是进行软件调整领域的技术人员所众所周知的，且涉及：在数据集中间开始，接着确定是向上还是向下移动一半路径，和接着确定是向上还是向下移动四分之一路径，接着确定是向上还是向下移动八分之一路径等，直到在大概五到六步(例如，对于128位数据集：64、32、16、8、4、2)中作出适当确定为止。二进制搜索算法有利地准许作出迅速确定。可使用用于执行调整的其它电路或方法来替代二进制搜索算法。
SBI216进一步包括许多寄存器，包括寄存器1218和寄存器2250。处理器212(例如)以指令282的形式将脉冲宽度调整提供到SBI216。处理器212还将(例如)指令282提供到SBI216以用于控制本文在上文所描述的数字选择信号286。SBI216接收用于脉冲宽度调整和ADC210的指令，并分别控制寄存器1248和寄存器2250以分别提供数字调整信号284和数字选择信号286。SBI的操作和设计为接口通信领域的技术人员个别众所周知的。可使用用于提供数字调整信号284和数字选择信号286的其它电路或方法来替代SBI216。
DAC218将数字调整信号284从数字信号转换到模拟信号以提供模拟电压信号288。在一个实例中，DAC218可具有六个位。模拟电压信号288提供对本机振荡器缓冲器222、224、226、228的模拟或连续反馈控制。
控制装置221、223、225和227(其可被表示为(例如)N型场效应晶体管(FET)或P型FET)中的每一者接收同一模拟电压信号288并分别提供控制信号CS1、CS2、CS3和CS4。模拟电压信号288调整从本机电压供应272经由每一缓冲器222、224、226和228并经由每一对应控制装置221、223、225和227到接地电压电位(控制装置内部未展示)所汲取的电流量。改变经由每一缓冲器222、224、226和228的电流改变了四个LO输出信号264、266、268和270中的每一者的转换速率。因此，控制装置221、223、225和227分别将控制信号CS1、CS2、CS3和CS4分别提供到LO缓冲器222、224、226和228中的每一者，以分别调整四个LO输出信号264、266、268和270中的每一者的转换速率，其又分别调整四个LO输出信号264、266、268和270中的每一者的脉冲宽度。
信号的转换速率表示电路中任一点处的信号变化的最大速率(例如，信号脉冲的斜率)。转换速率上的限制可引起电子电路中的非线性效应。调整四个LO输出信号264、266、268和270中的每一者的脉冲宽度准许调整对应四个LO输出信号264、266、268和270中的每一者的工作周期。因此，在非理想条件下(例如，集成电路工艺、供应电压范围和温度(即，PVT))，对四个LO输出信号264、266、268和270的工作周期的智能和准确控制有利地准许RF收发器100在实现图1中的RF收发器100中的性能参数(例如，线性和噪声系数)的所要平衡的所要工作周期下操作四个LO输出信号264、266、268和270。可分别使用用于提供控制信号CS1、CS2、CS3和CS4的其它电路或方法来替代控制装置221、223、225和227。
此外，控制信号CS1、CS2、CS3和CS4可直接或间接地施加于反馈环路中以分别调整四个LO输出信号264、266、268和270中的每一者的脉冲宽度。控制信号CS1、CS2、CS3和CS4通过分别施加于LO缓冲器222、224、226和228而分别直接地调整四个LO输出信号264、266、268和270中的每一者的脉冲宽度。控制信号CS1、CS2、CS3和CS4通过施加于反馈环路中的另一点(例如，施加于分频器202或施加于LO模块200的输入缓冲器)而分别间接地调整四个LO输出信号264、266、268和270中的每一者的脉冲宽度。
在LO模块200中，指令282、数字调整信号284、模拟电压信号288以及控制信号CS1、CS2、CS3和CS4各自以不同信号形式表示由处理器212确定的脉冲宽度调整。因此，这些信号中的任一者(或其它中间信号(未图示))可用以提供反馈以调整Rx LO信号142的工作周期。通常，以数字形式(例如，指令282、数字调整信号284)或以模拟形式(例如，模拟电压信号288以及控制信号CS1、CS2、CS3和CS4)表示这些信号。在图2以及图3中所示的实例中，反馈信号从数字形式转换到模拟形式以施加于LO缓冲器204。在可用于图2和图3中的另一实例中，反馈信号可保持数字形式以施加于LO缓冲器204。在此情况下，因为不再需要模拟电压信号288且控制装置221、223、225和227适于接收数字信号而非模拟信号，所以消除DAC218。举例来说，控制装置221、223、225和227可为经二进制加权控制装置(另外称为二进制库(binary bank))，其具有六(6)个位(例如，1x、2x、4x、8x、16x和32x)。控制装置中的位的数目响应于所接收的数字信号而确定控制信号CS1、CS2、CS3和CS4的分辨率。分辨率对应于反馈过程期间对Rx LO信号的工作周期的精调(即，相对小或大的调整)。
如本文在上文中所描述，低通滤波器206提供VCM信号276(表示四个LO输出信号264、266、268和270的平均)，且电阻器梯形网络208提供本机参考电压供应274(表示本机电压供应272的一部分)。图1中的LO模块200中的反馈控制环路相对简单，原因在于一个平均信号276与相对准确的信号274进行比较，且控制信号CS1、CS2、CS3和CS4分别调整四个LO输出信号264、266、268和270中的每一者的脉冲宽度。
考虑到平均信号276与相对准确的信号274进行比较以产生控制信号CS1、CS2、CS3和CS4来分别调整四个LO输出信号264、266、268和270中的每一者的脉冲宽度，此反馈控制环路(虽然经简化)可能对于四个LO输出信号264、266、268和270中的每一者并不准确。举例来说，四个LO输出信号264、266、268和270中的一者可比VCM信号276的平均电压电平高、低或与其相同。在此情况下，用于控制信号CS1、CS2、CS3和CS4中的每一者的一个模拟电压信号288可分别过多或过少地调整四个LO输出信号264、266、268和270的脉冲宽度。虽然图2中所示的简化设计对于一些或多数设计来说可为可接受的，但是一些设计可需要或有利地使用四个LO输出信号264、266、268和270中的一者的脉冲宽度的个别调整。
图3中展示四个LO输出信号264、266、268和270中的一者的脉冲宽度的此个别调整，将图3说明为根据本发明的一个方面的本机振荡器(LO)模块300的方框图表示的第二实例，本机振荡器(LO)模块300可用于图1中所示的RF收发器。
图3中所示的LO模块300与图2中所示的LO模块200之间的主要差异在于，图3中的低通滤波器206现在包括提供四个LO输出信号的四个单独平均电压电平测量值的四个单独低通滤波器。举例来说，如滤波器设计领域的技术人员个别众所周知的，低通滤波器206现在包括分别与电容器302、304、306和308组合使用的电阻器230、232、234和236以提供四个单独低通滤波器。由电阻器230和电容器302表示的低通滤波器确定缓冲器输出信号(由QN_OUT270表示)的第一平均电压电平。由电阻器232和电容器304表示的低通滤波器确定缓冲器输出信号(由QP_OUT268表示)的第二平均电压电平。由电阻器234和电容器306表示的低通滤波器确定缓冲器输出信号(由IN_OUT266表示)的第三平均电压电平。由电阻器236和电容器308表示的低通滤波器确定缓冲器输出信号(由IP_OUT264表示)的第四平均电压电平。
低通滤波器206的四个输出为共模电压(VCM)信号310、312、314和316，其分别表示四个相应LO输出信号264、266、268和270的第一、第二、第三和第四平均电压电平。可使用用于确定LO输出信号的四个个别平均电压电平的其它电路或方法来替代四个个别低通滤波器206。
图3中所示的LO模块300与图2中所示的LO模块200之间的次要差异(图3中未详细展示)包括ADC210、处理器212、SBI216、DAC218和控制装置221、223、225和227，其能够调节四个VCM信号310、312、314和316以分别产生四个单独模拟电压信号AVS4、AVS3、AVS2和AVS1。
图3中的一般过程与图2中所描述的过程的类似之处在于，处理器将四个VCM信号中的每一者与一个本机参考供应电压信号274进行比较以确定四个VCM信号中的每一者的电压差信号，进而确定对应四个LO输出信号264、266、268和270中的每一者的对应脉冲宽度调整。
DAC218(例如，四个DAC或一个DAC加四个增量DAC)分别产生用于四个控制装置221、223、225和227的四个模拟电压信号(AVS1到AVS4)，以分别将四个单独和独立控制信号(CS1到CS4)分别提供到四个LO缓冲器222、224、226、228。对四个LO缓冲器222、224、226、228的个别控制准许对四个对应LO输出信号264、266、268和270的个别控制。对四个对应LO输出信号264、266、268和270的个别控制准许对四个对应LO输出信号264、266、268和270中的每一者的脉冲宽度的个别控制，以调整四个对应LO输出信号264、266、268和270中的每一者的工作周期。换句话说，一个LO信号的脉冲宽度可被向上调整且另一LO信号的脉冲宽度可被向下调整或完全不调整。
独立LO信号脉冲宽度调整可为有利时的一个实例涉及图1中所示的接收器模块104的第二截点(IP2)的校准。接收器模块104中的IP2性能通常强烈地取决于I和Q差分LO输出信号的工作周期的歪斜或不平衡(即，归因于I和Q差分LO输出信号的工作周期的歪斜或不平衡而降级)。独立地调整LO输出信号264、266、268和270的脉冲宽度的能力有利地准许消除或减少通过使用RF收发器100外部的耗时测试装备来调整下变频模块118(图1中所展示)中的混频器偏置电压而执行的常规IP2校准，且(例如)“在运行中”(即，如本文所解释，实时、周期性地等)对RFIC或在移动台中执行IP2校准。可在工程实验室中，在RFIC制造或生产期间，在安装到最终产品(例如，移动台)中之后，在现场出售最终产品之后，或在使用最终产品期间等，执行此调整。换句话说，LO输出信号264、266、268和270的脉冲宽度的独立调整有利地准许在接收器模块104的操作期间进行IP2校准。
如参看图2所描述，控制信号CS1、CS2、CS3和CS4可呈图2和图3中所示的模拟形式或呈数字形式。对于图3中的数字实施方案，消除了DAC218且控制装置221、223、225和227适于接收数字信号，如针对图2所描述。因此，在图3中，四个数字调整信号284(共同而非个别地展示)将分别施加于四个控制装置221、223、225和227以分别提供对穿过LO缓冲器222、224、226和228中的每一者的电流的数字和独立控制，以分别提供对LO信号264、266、268和270中的每一者的工作周期的个别控制。
与相对调整相对地，在LO模块200和300中的每一者中，对LO输出信号的工作周期的调整为绝对调整。换句话说，LO输出信号的工作周期可经调整到任何特定或所要值，且并非仅经调整以减少相位差来最小化误差。此绝对工作周期调整有利地准许基于不同、各种和特定情况来调整工作周期。
图4说明根据本发明的一个方面的用于调整本机振荡器信号142的脉冲宽度的方法400，其可分别与图2或图3中所示的第一本机振荡器(LO)模块200或第二本机振荡器(LO)模块300一起使用。为额外清楚起见，图4中说明方法400的高级步骤。参看图2和图3和相关联的描述而明确或隐含地描述方法400的额外步骤和更多细节。
在方框401处，方法400开始。
在方框402处，方法400产生在供应电压272下偏置并具有一工作周期的本机振荡器信号264、266、268和270。
在方框403处，方法400响应于第一电压信号276(或310、312、314和316)与第二电压信号274之间的差而对本机振荡器信号264、266、268和270的工作周期进行绝对调整，所述第一电压信号276表示本机振荡器信号264、266、268和270的电压电平，所述第二电压信号274表示对应于本机振荡器200(或300)的所要工作周期的供应电压272的一部分的电压电平。
在方框404处，方法400结束。
总之，LO模块的第一实例200和第二实例300的一些优点包括以下内容。LO模块200和300在非理想条件下(例如，集成电路工艺、电压供应电平和温度变化)维持对四个LO输出信号264、266、268和270的工作周期的准确控制。LO模块200和300准许四个LO输出信号264、266、268和270的工作周期(例如，约25％)的最佳选择以实现接收器模块104中的噪声系数与线性性能参数之间的所要平衡。LO模块200和300使用RF收发器设计的内建式自测试(BIST)特征(例如，在集成电路(IC)芯片上)，其不需要IC芯片外部的耗时测试装备或方法。BIST准许“在运行中”进行校准。因为LO模块200和300各自使用“感测和调整”闭合环路操作，所以LO模块200和300可连续监视和调整LO输出信号264、266、268和270的工作周期。
虽然已针对在下变频模块118处应用于接收器模块104的LO模块200和300而描述了本发明的方面，但是LO模块200和300还可(例如)与发射器模块106一起使用以控制上变频模块136。
替代实施方案
本文中所含的系统、元件、模块、方法和/或进程可以硬件、软件或两者的组合来实施，且可包括一个或一个以上处理器。处理器为用于执行任务的装置和/或机器可读指令集。处理器可为能够执行体现一进程的一系列指令的任何装置，其包括(但不限于)计算机、微处理器、控制器、专用集成电路(ASIC)、有限状态机、数字信号处理器(DSP)或某一其它机构。处理器包括硬件、固件和/或软件的任何组合。处理器通过计算、操纵、分析、修改、转换或发射所存储和/或所接收的信息以供可执行应用程序或程序或信息装置使用和/或通过将所述信息路由到输出装置而作用于所述信息。
可执行应用程序包含用于(例如)响应于用户命令或输入而实施预定功能的机器程序代码或机器可读指令，所述预定功能包括(例如)操作系统、软件应用程序或其它信息处理系统的功能。
可执行程序为用于执行一个或一个以上特定进程的代码片段(即，机器可读指令)、子例程，或其它不同的代码区段，或可执行应用程序的部分，且可包括对所接收输入参数(或响应于所接收输入参数而)执行操作以及提供所得输出参数。
在各种实施例中，将可硬连线电路与软件指令组合使用以实施本发明。因此，所述技术既不限于硬件电路与软件的任何特定组合，也不限于由数据处理系统执行的指令的任何特定源。另外，在整个此描述中，将各种功能和操作描述为由软件代码执行或引起以简化描述。然而，所属领域的技术人员将认识到，此些表述所指的是，所述功能由处理器执行代码引起。
通过此描述将明白，本发明的方面可至少部分以软件体现。即，可响应于计算机系统或其它数据处理系统的处理器执行机器可读媒体中所含的指令序列而在计算机系统或其它数据处理系统中执行所述技术。
机器可读媒体包括以可由机器(例如，计算机、网络装置、个人数字助理、计算机、数据处理器、制造工具、具有一个或一个以上处理器的集合的任何装置等)存取的形式来提供(即，存储和/或发射)信息的任何机构。机器可读媒体可用以存储当由数据处理系统执行时致使所述系统执行本发明的各种方法的软件和数据。可将此可执行软件和/或数据的部分存储于各处。举例来说，机器可读媒体包括可记录/不可记录媒体(例如，只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储媒体、光学存储媒体、快闪存储器装置、非易失性存储器、高速缓冲存储器、远程存储装置等)，以及电传播信号、光学传播信号、声学传播信号或其它形式的传播信号(例如，载波、红外信号、数字信号等)等。
在前述说明书中，已参考本发明的特定示范性实施例描述了本发明。将显然的是，在不脱离如所附权利要求书中阐述的本发明的更广泛精神和范围的情况下，可对本发明作出各种修改。因此，应在说明性意义而非限制性意义上来看待本说明书和图式。

Claims (18)

1.一种本机振荡器(LO)模块，其包含：
本机振荡器，其在供应电压下经偏置，所述本机振荡器用于产生具有一工作周期的本机振荡器信号；以及
反馈电路，其用于响应于第一电压信号与第二电压信号之间的差而进行绝对调整以减小所述本机振荡器信号的所述工作周期相对于所要工作周期的变化，所述第一电压信号表示所述本机振荡器信号的电压电平，所述第二电压信号表示对应于所述本机振荡器的所要工作周期的所述供应电压的一部分的电压电平；
其中，所述反馈电路经配置以基于所述第一电压信号与所述第二电压信号确定调整信号并基于所述调整信号产生控制信号，且所述本机振荡器包含：
压控振荡器(VCO)，其用于产生VCO信号；
分频器，其用于对所述VCO信号进行分频以产生经分频信号；以及
本机振荡器缓冲器，其在所述供应电压下经偏置，所述本机振荡器缓冲器用于响应于接收到控制信号而缓冲所述经分频信号以产生表示所述本机振荡器信号的经缓冲信号。
2.根据权利要求1所述的LO模块，
其中所述本机振荡器信号包括多个本机振荡器信号，且
其中所述反馈电路响应于一个对应差而使用多个本机振荡器信号的平均电压电平来调整所述多个本机振荡器信号中的每一者。
3.根据权利要求1所述的LO模块，
其中所述本机振荡器信号包括多个本机振荡器信号，且
其中所述反馈电路响应于多个对应差而使用多个本机振荡器信号中的每一者的电压电平来独立地调整所述多个本机振荡器信号中的每一者。
4.根据权利要求1所述的LO模块，其中所述反馈电路包含：
信息源，其用于提供影响所述本机振荡器信号的所述工作周期的信息，
其中所述反馈电路响应于接收到所述信息而对所述本机振荡器信号的所述工作周期进行绝对调整。
5.一种方法，其包含：
产生在供应电压下经偏置并具有一工作周期的本机振荡器信号；
响应于第一电压信号与第二电压信号之间的差而进行绝对调整以减小所述本机振荡器信号的所述工作周期相对于所要工作周期的变化，所述第一电压信号表示所述本机振荡器信号的电压电平，所述第二电压信号表示对应于所述本机振荡器的所要工作周期的所述供应电压的一部分的电压电平；
其中，进行所述绝对调整以减小所述工作周期的变化包含基于所述第一电压信号与所述第二电压信号确定调整信号并基于所述调整信号产生控制信号；
其中产生所述本机振荡器信号包含：
产生VCO信号；
对所述VCO信号进行分频以产生经分频信号；以及
响应于接收所述控制信号而缓冲所述经分频信号以产生表示所述本机振荡器信号的经缓冲信号。
6.根据权利要求5所述的方法，其包含：
响应于一个对应差而使用多个本机振荡器信号的平均电压电平来调整所述多个本机振荡器信号中的每一者。
7.根据权利要求5所述的方法，其包含：
响应于多个对应差而使用多个本机振荡器信号中的每一者的电压电平来独立地调整所述多个本机振荡器信号中的每一者。
8.根据权利要求5所述的方法，其中对所述本机振荡器信号的所述工作周期进行所述绝对调整包含：
提供影响所述本机振荡器信号的所述工作周期的信息；以及
响应于接收到所述信息而对所述本机振荡器信号的所述工作周期进行所述绝对调整。
9.一种射频(RF)接收器，其包含：
本机振荡器(LO)模块，其包含：
本机振荡器，其在供应电压下经偏置，所述本机振荡器用于产生具有一工作周期的本机振荡器信号；以及
反馈电路，其用于响应于第一电压信号与第二电压信号之间的差而进行绝对调整以减小所述本机振荡器信号的所述工作周期相对于所要工作周期的变化，所述第一电压信号表示所述本机振荡器信号的电压电平，所述第二电压信号表示对应于所述本机振荡器的所要工作周期的所述供应电压的一部分的电压电平；以及
下变频模块，其用于响应于接收到具有经调整的工作周期的所述本机振荡器信号而将所关注的所接收信号从第一频率下变频到第二频率；
其中，所述反馈电路经配置以基于所述第一电压信号与所述第二电压信号确定调整信号并基于所述调整信号产生控制信号，且所述本机振荡器包含：
压控振荡器(VCO)，其用于产生VCO信号；
分频器，其用于对所述VCO信号进行分频以产生经分频信号；以及
本机振荡器缓冲器，其在所述供应电压下经偏置，所述本机振荡器缓冲器用于响应于接收到控制信号而缓冲所述经分频信号以产生表示所述本机振荡器信号的经缓冲信号。
10.根据权利要求9所述的RF接收器，其中所述下变频模块包含：
至少一个混频器，其用于响应于接收到具有所述经调整的工作周期的所述本机振荡器信号而将所述所关注的所接收信号从所述第一频率混频到所述第二频率。
11.根据权利要求9所述的RF接收器，其中所述本机振荡器信号的所述工作周期经调整以提供所述RF接收器中的所要线性性能和所要噪声性能。
12.一种设备，其包含：
用于产生在供应电压下经偏置并具有一工作周期的本机振荡器信号的装置；
用于响应于第一电压信号与第二电压信号之间的差而进行绝对调整以减小所述本机振荡器信号的所述工作周期相对于所要工作周期的变化的装置，所述第一电压信号表示所述本机振荡器信号的电压电平，所述第二电压信号表示对应于所述本机振荡器的所要工作周期的所述供应电压的一部分的电压电平；
其中用于进行所述绝对调整以减小所述工作周期的变化的装置经配置以基于所述第一电压信号与所述第二电压信号确定调整信号并基于所述调整信号产生控制信号，且其中所述用于产生所述本机振荡器信号的装置包含：
用于产生VCO信号的装置；
用于对所述VCO信号进行分频以产生经分频信号的装置；以及
用于响应于接收所述控制信号而缓冲所述经分频信号以产生表示所述本机振荡器信号的经缓冲信号的装置。
13.根据权利要求12所述的设备，其包含：
用于响应于一个对应差而使用多个本机振荡器信号的平均电压电平来调整所述多个本机振荡器信号中的每一者的装置。
14.根据权利要求12所述的设备，其包含：
用于响应于多个对应差而使用多个本机振荡器信号中的每一者的电压电平来独立地调整所述多个本机振荡器信号中的每一者的装置。
15.一种由计算机程序编码的非易失性计算机可读媒体，所述计算机程序包含指令以执行：
产生在供应电压下经偏置并具有一工作周期的本机振荡器信号；
响应于第一电压信号与第二电压信号之间的差而进行绝对调整以减小所述本机振荡器信号的所述工作周期相对于所要工作周期的变化，所述第一电压信号表示所述本机振荡器信号的电压电平，所述第二电压信号表示对应于所述本机振荡器的所要工作周期的所述供应电压的一部分的电压电平；
其中，进行所述绝对调整以减小所述工作周期的变化包含基于所述第一电压信号与所述第二电压信号确定调整信号并基于所述调整信号产生控制信号，且其中产生所述本机振荡器信号的所述可执行指令包含指令以执行：
产生VCO信号；
对所述VCO信号进行分频以产生经分频信号；以及
响应于接收所述控制信号而缓冲所述经分频信号以产生表示所述本机振荡器信号的经缓冲信号。
16.根据权利要求15所述的非易失性计算机可读媒体，其包含：
响应于一个对应差而使用多个本机振荡器信号的平均电压电平来调整所述多个本机振荡器信号中的每一者。
17.根据权利要求15所述的非易失性计算机可读媒体，其包含：
响应于多个对应差而使用多个本机振荡器信号中的每一者的电压电平来独立地调整所述多个本机振荡器信号中的每一者。
18.根据权利要求15所述的非易失性计算机可读媒体，其中对所述本机振荡器信号的所述工作周期进行所述绝对调整包含：
提供影响所述本机振荡器信号的所述工作周期的信息；以及
响应于接收到所述信息而对所述本机振荡器信号的所述工作周期进行所述绝对调整。
CN201410094182.3A 2008-11-25 2009-11-25 本机振荡器信号的工作周期调整 Active CN103825606B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/277,882 US8718574B2 (en) 2008-11-25 2008-11-25 Duty cycle adjustment for a local oscillator signal
US12/277,882 2008-11-25
CN200980145963.8A CN102217197B (zh) 2008-11-25 2009-11-25 本机振荡器信号的工作周期调整

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200980145963.8A Division CN102217197B (zh) 2008-11-25 2009-11-25 本机振荡器信号的工作周期调整

Publications (2)

Publication Number Publication Date
CN103825606A true CN103825606A (zh) 2014-05-28
CN103825606B CN103825606B (zh) 2017-04-19

Family

ID=41605557

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200980145963.8A Active CN102217197B (zh) 2008-11-25 2009-11-25 本机振荡器信号的工作周期调整
CN201410094182.3A Active CN103825606B (zh) 2008-11-25 2009-11-25 本机振荡器信号的工作周期调整

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200980145963.8A Active CN102217197B (zh) 2008-11-25 2009-11-25 本机振荡器信号的工作周期调整

Country Status (7)

Country Link
US (2) US8718574B2 (zh)
EP (2) EP2852061B1 (zh)
JP (2) JP5801204B2 (zh)
KR (1) KR101304354B1 (zh)
CN (2) CN102217197B (zh)
TW (1) TW201042924A (zh)
WO (1) WO2010068503A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8615205B2 (en) * 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
US8970272B2 (en) * 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
US8712357B2 (en) * 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US8090327B2 (en) * 2008-12-02 2012-01-03 Broadcom Corporation Configurable baseband processing for receiver and transmitter and methods for use therewith
US8847638B2 (en) * 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8791740B2 (en) * 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction
US20120191966A1 (en) * 2011-01-25 2012-07-26 Qualcomm Incorporated Methods and apparatus for changing the duty cycle of mobile device discovery based on environmental information
US9679664B2 (en) * 2012-02-11 2017-06-13 Samsung Electronics Co., Ltd. Method and system for providing a smart memory architecture
US9154077B2 (en) 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider
US9143121B2 (en) * 2012-08-29 2015-09-22 Qualcomm Incorporated System and method of adjusting a clock signal
US20140103984A1 (en) * 2012-10-17 2014-04-17 Qualcomm Incorporated Quadrature symmetric clock signal generation
CN103810141A (zh) * 2012-11-09 2014-05-21 辉达公司 处理器和包括其的电路板
US10925503B2 (en) * 2013-11-19 2021-02-23 The Regents Of The University Of California Saturation-tolerant electrophysical recording interface
JP2015159374A (ja) * 2014-02-21 2015-09-03 ソニー株式会社 受信回路、および、受信装置
US9484900B2 (en) * 2014-11-07 2016-11-01 Qualcomm Incorporated Digital-to-phase converter
EP3823170A1 (en) * 2015-04-27 2021-05-19 Telefonaktiebolaget LM Ericsson (publ) Digital phase controlled plls
US9866208B2 (en) 2015-06-15 2018-01-09 Microsoft Technology Lincensing, LLC Precision measurements and calibrations for timing generators
US9755678B2 (en) 2015-12-01 2017-09-05 Analog Devices Global Low noise transconductance amplifiers
US9712113B2 (en) 2015-12-01 2017-07-18 Analog Devices Global Local oscillator paths
US9985618B2 (en) 2015-12-23 2018-05-29 Qualcomm Incorporated Digital duty cycle correction for frequency multiplier
US9680461B1 (en) 2016-03-01 2017-06-13 Cognitive Systems Corp. Generating local oscillator signals in a wireless sensor device
US9712198B1 (en) 2016-03-18 2017-07-18 Samsung Electronics Co., Ltd Apparatus and method for providing background real-time second order input intercept point calibration
US10855317B2 (en) 2018-04-05 2020-12-01 Swiftlink Technologies Inc. Broadband receiver for multi-band millimeter-wave wireless communication
JP7441240B2 (ja) * 2019-04-19 2024-02-29 スウィフトリンク テクノロジーズ インコーポレイテッド マルチバンド・ミリ波無線通信用広帯域受信機
CN112152618B (zh) * 2020-09-25 2022-10-11 中国电子科技集团公司第五十四研究所 一种基于tdma通信系统参考脉冲的晶体振荡器校准方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0398751A2 (en) * 1989-05-18 1990-11-22 Compaq Computer Corporation Negative feedback circuit to control the duty cycle of a logic system clock
US6426660B1 (en) * 2001-08-30 2002-07-30 International Business Machines Corporation Duty-cycle correction circuit
US6967514B2 (en) * 2002-10-21 2005-11-22 Rambus, Inc. Method and apparatus for digital duty cycle adjustment
CN2836373Y (zh) * 2005-12-08 2006-11-08 东南大学 用于电视调频电路的锁相环
US7474715B1 (en) * 2004-05-27 2009-01-06 Rf Micro Devices, Inc. Variable load circuit for reducing quadrature phase error

Family Cites Families (179)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4061882A (en) 1976-08-13 1977-12-06 Quadracast Systems, Inc. Quadrature multiplying four-channel demodulator
US4333020A (en) 1979-05-23 1982-06-01 Motorola, Inc. MOS Latch circuit
JPS598112A (ja) * 1982-07-06 1984-01-17 Sanyo Electric Co Ltd スライスレベル調整回路
FR2548487B1 (fr) 1983-06-29 1985-10-25 Labo Electronique Physique Diviseur de frequence par deux
US4555777A (en) 1984-08-14 1985-11-26 Texas Instruments Incorporated Sense amplifier circuit for dynamic read/write memory
JPH0430817Y2 (zh) * 1986-02-27 1992-07-24
US4716320A (en) 1986-06-20 1987-12-29 Texas Instruments Incorporated CMOS sense amplifier with isolated sensing nodes
JPS6378610A (ja) * 1986-09-22 1988-04-08 Nec Corp ２逓倍クロツク発生回路
JPH0194723A (ja) 1987-10-06 1989-04-13 Nec Corp デイジタル信号の分周装置
JPH0260330U (zh) * 1988-10-26 1990-05-02
JPH02131615A (ja) * 1988-11-11 1990-05-21 Sharp Corp 波形再生回路
US4995589A (en) 1990-01-29 1991-02-26 Sequioa Controls Company, Ltd. Bellows valve
JP2687655B2 (ja) 1990-03-13 1997-12-08 日本電気株式会社 フリップフロップ回路
US5103114A (en) 1990-03-19 1992-04-07 Apple Computer, Inc. Circuit technique for creating predetermined duty cycle
JPH0496416A (ja) * 1990-08-10 1992-03-27 Nec Ic Microcomput Syst Ltd デューティ比５０％補正回路
US5103144A (en) 1990-10-01 1992-04-07 Raytheon Company Brightness control for flat panel display
US5097157A (en) 1990-11-01 1992-03-17 Hewlett-Packard Company Fast cmos bus receiver for detecting low voltage swings
CA2073347C (en) 1990-12-21 1995-05-09 Mark F. Hilbert Apparatus and method for generating quadrature signals
US5103116A (en) 1991-04-15 1992-04-07 California Institute Of Technology CMOS single phase registers
JPH0567951A (ja) * 1991-09-06 1993-03-19 Sony Corp デジタルクロツク信号のインタフエース回路
US5192875A (en) 1991-11-04 1993-03-09 Motorola, Inc. Analog frequency divider utilizing two amplifiers and a LC resonant circuit
US5375258A (en) 1992-12-07 1994-12-20 Motorola, Inc. Circuit for generating signals in phase quadrature and associated method therefor
US8089323B2 (en) 2006-08-05 2012-01-03 Min Ming Tarng Green technology: green circuit and device designs of green chip
EP0637134B1 (en) 1993-07-30 1998-09-23 STMicroelectronics, Inc. Inverter with variable impedance delay element
US5477180A (en) 1994-10-11 1995-12-19 At&T Global Information Solutions Company Circuit and method for generating a clock signal
JP2002515190A (ja) 1994-12-30 2002-05-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 正確な直角信号を発生する回路及び方法
JP3642079B2 (ja) 1995-02-13 2005-04-27 直 柴田 半導体集積回路
US5534803A (en) 1995-04-12 1996-07-09 International Business Machines Corporation Process insensitive off-chip driver
JPH09153741A (ja) 1995-09-13 1997-06-10 Fujitsu Ltd 変調器、間接変調型変調器、及び周波数逓倍器
KR100466457B1 (ko) 1995-11-08 2005-06-16 마츠시타 덴끼 산교 가부시키가이샤 신호전송회로,신호수신회로및신호송수신회로,신호전송방법,신호수신방법및신호송수신방법과반도체집적회로및그제어방법
JPH09191238A (ja) * 1995-11-13 1997-07-22 Lsi Logic Corp ５０パーセント・デューティ・サイクル・クロック
TW325608B (en) 1996-04-17 1998-01-21 Toshiba Co Ltd Timing signal generation circuit and a display device using such a circuit
CA2224767A1 (en) 1996-12-31 1998-06-30 Huang Chaogang Variable cmos vernier delay
JP3856892B2 (ja) 1997-03-03 2006-12-13 日本電信電話株式会社 自己同期型パイプラインデータパス回路および非同期信号制御回路
JP3114649B2 (ja) 1997-04-18 2000-12-04 日本電気株式会社 ラッチ回路
US6247138B1 (en) 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
WO1999012259A2 (en) 1997-09-05 1999-03-11 Rambus Incorporated Duty cycle correction circuit using two differential amplifiers
US5983082A (en) 1997-10-31 1999-11-09 Motorola, Inc. Phase quadrature signal generator having a variable phase shift network
US6014047A (en) 1998-01-07 2000-01-11 International Business Machines Corporation Method and apparatus for phase rotation in a phase locked loop
JP3653170B2 (ja) 1998-01-27 2005-05-25 三菱電機株式会社 ラッチ回路およびフリップフロップ回路
JP3510507B2 (ja) 1998-11-27 2004-03-29 Ｎｅｃマイクロシステム株式会社 ラッチ回路
JP4030213B2 (ja) 1999-02-22 2008-01-09 株式会社ルネサステクノロジ 半導体回路装置
TW420452U (en) 1999-02-23 2001-01-21 Silicon Integrated Sys Corp Bi-directional edge triggered flip-flop
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
JP4146965B2 (ja) 1999-05-17 2008-09-10 株式会社アドバンテスト 遅延信号生成装置および半導体試験装置
US6188291B1 (en) 1999-06-30 2001-02-13 Lucent Technologies, Inc. Injection locked multi-phase signal generator
US6166571A (en) 1999-08-03 2000-12-26 Lucent Technologies Inc. High speed frequency divider circuit
US6191629B1 (en) 1999-09-27 2001-02-20 Conexant Systems, Inc. Interlaced master-slave ECL D flip-flop
US6417711B2 (en) 1999-10-19 2002-07-09 Honeywell Inc. High speed latch and flip-flop
US6316987B1 (en) 1999-10-22 2001-11-13 Velio Communications, Inc. Low-power low-jitter variable delay timing circuit
US6674772B1 (en) 1999-10-28 2004-01-06 Velio Communicaitons, Inc. Data communications circuit with multi-stage multiplexing
JP2001245007A (ja) 2000-02-29 2001-09-07 Matsushita Electric Ind Co Ltd 直流オフセット補正機能付受信機及び受信機における直流オフセット補正方法
JP2001312328A (ja) 2000-04-28 2001-11-09 Mitsubishi Electric Corp クロック信号生成回路
JP2001313228A (ja) 2000-04-28 2001-11-09 Matsushita Electric Ind Co Ltd 積層体の製造方法及び製造装置
JP2002043900A (ja) 2000-07-24 2002-02-08 Kenwood Corp スライス回路
JP3641782B2 (ja) 2000-08-16 2005-04-27 日本電信電話株式会社 クロック逓倍回路
US6320438B1 (en) 2000-08-17 2001-11-20 Pericom Semiconductor Corp. Duty-cycle correction driver with dual-filter feedback loop
US6674998B2 (en) 2000-10-02 2004-01-06 Intersil Americas Inc. System and method for detecting and correcting phase error between differential signals
JP3636657B2 (ja) 2000-12-21 2005-04-06 Ｎｅｃエレクトロニクス株式会社 クロックアンドデータリカバリ回路とそのクロック制御方法
FI111489B (fi) 2000-12-22 2003-07-31 Iws Int Oy Valinnaisella lähtöjännitteellä toimiva älykäs virranjakelujärjestelmä
JP2002218283A (ja) * 2001-01-15 2002-08-02 Sony Corp チューナを備えた電子機器
US6462585B1 (en) 2001-02-20 2002-10-08 International Business Machines Corporation High performance CPL double-gate latch
US6661269B2 (en) 2001-02-23 2003-12-09 Intel Corporation Selectively combining signals to produce desired output signal
US6542015B2 (en) 2001-03-28 2003-04-01 Texas Instruments Incorporated Duty cycle correction circuit and apparatus and method employing same
US6535725B2 (en) 2001-03-30 2003-03-18 Skyworks Solutions, Inc. Interference reduction for direct conversion receivers
US6433589B1 (en) 2001-04-12 2002-08-13 International Business Machines Corporation Sense amplifier and method for sensing signals in a silicon-on-insulator integrated circuit
JP2003101397A (ja) 2001-09-25 2003-04-04 Toshiba Corp 半導体セル
US6904538B2 (en) 2001-11-20 2005-06-07 Agere Systems Inc. System and method for differential data detection
US6737927B2 (en) 2001-12-04 2004-05-18 Via Technologies, Inc. Duty cycle correction circuit for use with frequency synthesizer
US6593789B2 (en) 2001-12-14 2003-07-15 International Business Machines Corporation Precise and programmable duty cycle generator
KR100441463B1 (ko) 2001-12-26 2004-07-23 한국전자통신연구원 저역통과필터 및 고역통과필터 특성의 로드를 이용한 능동직교위상신호 발생기
US7110469B2 (en) 2002-03-08 2006-09-19 Broadcom Corporation Self-calibrating direct conversion transmitter
JP3649194B2 (ja) 2002-01-31 2005-05-18 ソニー株式会社 Ｐｌｌ回路および光通信受信装置
CA2375291C (en) 2002-03-08 2005-05-17 Sirific Wireless Corporation Generation of virtual local oscillator inputs for use in direct conversion radio systems
US7116729B2 (en) * 2002-04-29 2006-10-03 Broadcom Corporation Trimming of local oscillation in an integrated circuit radio
AU2003247544A1 (en) 2002-06-17 2003-12-31 California Institute Of Technology Multi-phase frequency generator using injection-locked frequency dividers
KR100475736B1 (ko) 2002-08-09 2005-03-10 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법
US20040036541A1 (en) 2002-08-26 2004-02-26 Fang Sher Jiun Differential CMOS latch and digital quadrature LO generator using same
US6667703B1 (en) 2002-08-30 2003-12-23 Lsi Logic Corporation Matching calibration for digital-to-analog converters
US7715836B2 (en) 2002-09-03 2010-05-11 Broadcom Corporation Direct-conversion transceiver enabling digital calibration
TWI283515B (en) 2002-10-02 2007-07-01 Via Tech Inc Method and device for adjusting reference level
CN1209875C (zh) 2002-10-30 2005-07-06 威盛电子股份有限公司 可调整占空比的缓冲器及其操作方法
DE60209983T2 (de) 2002-11-04 2006-12-21 Sony Deutschland Gmbh Korrektur von I/Q Ungleichheiten in einem Quadratur-Sender-Empfänger
TW586263B (en) 2003-01-29 2004-05-01 Mediatek Inc Analog demodulator in a low-IF receiver
JP3906173B2 (ja) 2003-03-17 2007-04-18 松下電器産業株式会社 可変利得増幅回路
CN1720621A (zh) 2003-04-11 2006-01-11 国际商业机器公司 可编程半导体器件
US6836240B1 (en) 2003-05-13 2004-12-28 Sandia Corporation Waveform synthesis for imaging and ranging applications
US7099643B2 (en) 2003-05-27 2006-08-29 Broadcom Corporation Analog open-loop VCO calibration method
US7307461B2 (en) 2003-09-12 2007-12-11 Rambus Inc. System and method for adaptive duty cycle optimization
JP4319502B2 (ja) 2003-10-01 2009-08-26 株式会社ルネサステクノロジ 通信用半導体集積回路および無線通信システム
KR100545148B1 (ko) 2003-12-09 2006-01-26 삼성전자주식회사 듀티 사이클 보정회로 및 그것을 사용한 지연동기루프회로 및듀티 사이클 보정방법
US6933759B1 (en) 2004-02-05 2005-08-23 Texas Instruments Incorporated Systems and methods of performing duty cycle control
ITVA20040005A1 (it) 2004-02-06 2004-05-06 St Microelectronics Sa Rete di attenuazione variabile
JP2005244416A (ja) * 2004-02-25 2005-09-08 Oki Electric Ind Co Ltd デューティ調整回路
TWI288531B (en) 2004-02-26 2007-10-11 Mediatek Inc Phase locked loop for generating an output signal
US7075377B2 (en) 2004-06-10 2006-07-11 Theta Microeletronics, Inc. Quadrature voltage controlled oscillators with phase shift detector
KR101165485B1 (ko) 2004-07-06 2012-07-13 에이씨피 어드밴스드 써킷 퍼슛 에이지 균형 혼합기를 사용하는 장비 일체
JP2004336822A (ja) 2004-08-06 2004-11-25 Toshiba Corp 無線機
KR100551478B1 (ko) 2004-08-13 2006-02-14 삼성전자주식회사 중간 주파수 수신기의 이미지 리젝션을 위한 다운 컨버팅장치 및 방법
US7457605B2 (en) 2004-09-10 2008-11-25 Silicon Laboratories, Inc. Low noise image reject mixer and method therefor
US7616938B2 (en) 2004-09-10 2009-11-10 Broadcom Corporation Mixer offset cancellation without generating I/Q imbalance
US7266707B2 (en) 2004-09-16 2007-09-04 International Business Machines Corporation Dynamic leakage control circuit
JP4642417B2 (ja) 2004-09-16 2011-03-02 ルネサスエレクトロニクス株式会社 半導体集積回路装置
GB0420842D0 (en) 2004-09-20 2004-10-20 Frontier Silicon Ltd Low intermediate frequency (if) radio receiver circuits
JPWO2006033203A1 (ja) 2004-09-21 2008-05-15 株式会社アドバンテスト 遅延ロックループ回路、位相ロックループ回路、タイミング発生器、半導体試験装置及び半導体集積回路
US8144806B2 (en) 2004-09-27 2012-03-27 Marvell International Ltd. Device, system and method of I/Q mismatch correction
JP4335113B2 (ja) 2004-10-14 2009-09-30 パナソニック株式会社 Ｄｃオフセットキャリブレーションシステム
JP3954059B2 (ja) 2004-10-21 2007-08-08 シャープ株式会社 発振器、通信装置
US7102417B2 (en) 2004-11-05 2006-09-05 International Business Machines Corporation Integrated circuit die including a temperature detection circuit, and system and methods for calibrating the temperature detection circuit
DE102004058300B4 (de) 2004-12-02 2016-09-15 Austriamicrosystems Ag Schaltungsanordnung zur Erzeugung eines komplexen Signals und Verwendung in einem Hochfrequenz-Sender oder -Empfänger
US7233211B2 (en) 2004-12-06 2007-06-19 Broadcom Corporation Method to improve high frequency divider bandwidth coverage
US7521976B1 (en) 2004-12-08 2009-04-21 Nanoamp Solutions, Inc. Low power high speed latch for a prescaler divider
JP2006173897A (ja) 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 直接直交復調器及び無線通信装置
JP4152969B2 (ja) 2005-01-07 2008-09-17 富士通株式会社 ラッチ回路および４相クロック発生器
US7123103B1 (en) 2005-03-31 2006-10-17 Conexant Systems, Inc. Systems and method for automatic quadrature phase imbalance compensation using a delay locked loop
JP4492415B2 (ja) 2005-04-04 2010-06-30 株式会社豊田自動織機 オフセット調整回路
US7323944B2 (en) 2005-04-11 2008-01-29 Qualcomm Incorporated PLL lock management system
JP2006314029A (ja) 2005-05-09 2006-11-16 Renesas Technology Corp 無線通信用半導体集積回路装置
JP4696701B2 (ja) 2005-06-07 2011-06-08 ソニー株式会社 抵抗回路
JP2008545320A (ja) 2005-06-30 2008-12-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 他ビットのプログラマブル分周器
FI20055401A0 (fi) 2005-07-11 2005-07-11 Nokia Corp Parannuksia integroituihin RF-piireihin
GB2429351B (en) 2005-08-17 2009-07-08 Wolfson Microelectronics Plc Feedback controller for PWM amplifier
JP2007102483A (ja) 2005-10-04 2007-04-19 Toshiba Corp 半導体集積回路
GB0522477D0 (en) 2005-11-03 2005-12-14 Analog Devices Inc Modulator
US7554380B2 (en) 2005-12-12 2009-06-30 Icera Canada ULC System for reducing second order intermodulation products from differential circuits
KR100701704B1 (ko) 2006-01-12 2007-03-29 주식회사 하이닉스반도체 듀티 교정 회로
US7315220B1 (en) 2006-01-27 2008-01-01 Xilinx, Inc. Voltage controlled oscillator
KR100889742B1 (ko) 2006-02-08 2009-03-24 한국전자통신연구원 Ｉ/ｑ 변조 장치 및 방법
JP2007281139A (ja) 2006-04-05 2007-10-25 Toshiba Corp 温度制御システム
US7336114B2 (en) 2006-04-05 2008-02-26 Wionics Research High-speed latching technique and application to frequency dividers
US7587190B2 (en) * 2006-05-08 2009-09-08 Texas Instruments Incorporated Systems and methods for low power clock generation
US7501851B2 (en) 2006-05-26 2009-03-10 Pmc Sierra Inc. Configurable voltage mode transmitted architecture with common-mode adjustment and novel pre-emphasis
US7603094B2 (en) 2006-06-14 2009-10-13 Freescale Semiconductor Inc. DC offset correction for direct conversion receivers
FI125577B (en) 2006-06-22 2015-11-30 Wärtsilä Finland Oy A method for handling a crankshaft
JP2008011132A (ja) 2006-06-29 2008-01-17 Nec Electronics Corp ９０度移相器
US7352229B1 (en) 2006-07-10 2008-04-01 Altera Corporation Reference clock receiver compliant with LVPECL, LVDS and PCI-Express supporting both AC coupling and DC coupling
KR100861919B1 (ko) 2006-07-18 2008-10-09 삼성전자주식회사 다 위상 신호 발생기 및 그 방법
KR100791934B1 (ko) 2006-07-24 2008-01-04 삼성전자주식회사 고속 신호 전송 시스템의 고전압 출력 버퍼 회로
EP1901430B1 (en) 2006-08-23 2013-06-05 STMicroelectronics International N.V. High speed level shifter
JP2008054134A (ja) 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd リング発振器及びそれを備えた半導体集積回路及び電子機器
US7996584B2 (en) 2006-11-02 2011-08-09 Redmere Technology Ltd. Programmable cable with deskew and performance analysis circuits
JP4773318B2 (ja) 2006-11-13 2011-09-14 日本無線株式会社 ダイレクトコンバージョン復調器のローカル周波数信号検出回路
KR100824785B1 (ko) 2006-11-22 2008-04-24 삼성전자주식회사 아이피투 교정기 및 아이피투 교정방법
US7773968B2 (en) 2006-11-30 2010-08-10 Silicon Laboratories, Inc. Interface/synchronization circuits for radio frequency receivers with mixing DAC architectures
US20080180139A1 (en) 2007-01-29 2008-07-31 International Business Machines Corporation Cmos differential rail-to-rail latch circuits
JP5086660B2 (ja) 2007-02-27 2012-11-28 株式会社日立製作所 論理回路
JP4241847B2 (ja) * 2007-03-15 2009-03-18 セイコーエプソン株式会社 テレビ接続検出装置および画像表示装置
TW200840226A (en) 2007-03-22 2008-10-01 Univ Nat Taiwan Science Tech Injection locked frequency divider
US8285508B2 (en) 2007-07-10 2012-10-09 Nec Corporation Signal processing apparatus and signal processing method
TWI339505B (en) 2007-08-01 2011-03-21 Univ Nat Taiwan Science Tech Injection-locked frequency divider
US7941115B2 (en) 2007-09-14 2011-05-10 Qualcomm Incorporated Mixer with high output power accuracy and low local oscillator leakage
KR101134331B1 (ko) 2007-09-14 2012-04-13 퀄컴 인코포레이티드 조정가능한 사이즈를 갖는 국부 발진기 버퍼 및 믹서
TWI348281B (en) 2007-10-18 2011-09-01 Univ Nat Taiwan Direct injection locked frequency divider circuit with inductive-coupling feedback
US20090108885A1 (en) 2007-10-31 2009-04-30 International Business Machines Corporation Design structure for CMOS differential rail-to-rail latch circuits
US7821315B2 (en) 2007-11-08 2010-10-26 Qualcomm Incorporated Adjustable duty cycle circuit
US20090131006A1 (en) 2007-11-20 2009-05-21 Mediatek Inc. Apparatus, integrated circuit, and method of compensating iq phase mismatch
JP4982350B2 (ja) 2007-12-17 2012-07-25 ルネサスエレクトロニクス株式会社 送受信機
US8615205B2 (en) 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
TWI348280B (en) 2008-01-21 2011-09-01 Univ Nat Taiwan Dual injection locked frequency dividing circuit
KR101533679B1 (ko) 2008-03-11 2015-07-03 삼성전자주식회사 개선된 구조를 갖는 플립플롭, 이를 이용한 주파수 분주기및 알 에프 회로
US7965111B2 (en) 2008-04-29 2011-06-21 Qualcomm Incorporated Method and apparatus for divider unit synchronization
US8970272B2 (en) 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
TWI369878B (en) 2008-06-16 2012-08-01 Realtek Semiconductor Corp Transmitter, receiver and adjusting method for reducing i/q mismatch
JP5515240B2 (ja) 2008-06-20 2014-06-11 凸版印刷株式会社 半導体装置
US8095103B2 (en) 2008-08-01 2012-01-10 Qualcomm Incorporated Upconverter and downconverter with switched transconductance and LO masking
US7808329B2 (en) * 2008-08-07 2010-10-05 Agere Systems Inc. Methods and apparatus for improved phase linearity in a multi-phase based clock/timing recovery system
US7932844B1 (en) 2008-08-19 2011-04-26 Marvell International Ltd. Circuits and methods for calibrating a frequency response of a filter
US7683682B1 (en) 2008-08-28 2010-03-23 Korea Electronics Technology Institute Frequency divider for wireless communication system and driving method thereof
US8712357B2 (en) 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US8031019B2 (en) 2009-02-02 2011-10-04 Qualcomm Incorporated Integrated voltage-controlled oscillator circuits
US8847638B2 (en) 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8791740B2 (en) 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
US8212592B2 (en) 2009-08-20 2012-07-03 Qualcomm, Incorporated Dynamic limiters for frequency dividers
US8487670B2 (en) 2009-09-03 2013-07-16 Qualcomm, Incorporated Divide-by-two injection-locked ring oscillator circuit
KR20110034433A (ko) 2009-09-28 2011-04-05 삼성전자주식회사 Ｉ/ｑ 부정합을 보상하는 발진 신호 발생기 및 이를 포함하는 통신 시스템
US8164361B2 (en) 2009-12-08 2012-04-24 Qualcomm Incorporated Low power complementary logic latch and RF divider
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction
US9154077B2 (en) 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0398751A2 (en) * 1989-05-18 1990-11-22 Compaq Computer Corporation Negative feedback circuit to control the duty cycle of a logic system clock
US6426660B1 (en) * 2001-08-30 2002-07-30 International Business Machines Corporation Duty-cycle correction circuit
US6967514B2 (en) * 2002-10-21 2005-11-22 Rambus, Inc. Method and apparatus for digital duty cycle adjustment
US7474715B1 (en) * 2004-05-27 2009-01-06 Rf Micro Devices, Inc. Variable load circuit for reducing quadrature phase error
CN2836373Y (zh) * 2005-12-08 2006-11-08 东南大学 用于电视调频电路的锁相环

Also Published As

Publication number Publication date
US8718574B2 (en) 2014-05-06
US8717077B2 (en) 2014-05-06
EP2852061B1 (en) 2019-11-06
CN102217197B (zh) 2014-04-16
KR101304354B1 (ko) 2013-09-11
JP2014161086A (ja) 2014-09-04
WO2010068503A1 (en) 2010-06-17
EP2371064A1 (en) 2011-10-05
US20100130139A1 (en) 2010-05-27
KR20110091027A (ko) 2011-08-10
EP2371064B1 (en) 2015-02-25
JP2012510238A (ja) 2012-04-26
CN102217197A (zh) 2011-10-12
TW201042924A (en) 2010-12-01
JP5801204B2 (ja) 2015-10-28
EP2852061A1 (en) 2015-03-25
CN103825606B (zh) 2017-04-19
US20130012150A1 (en) 2013-01-10
JP5922177B2 (ja) 2016-05-24

Similar Documents

Publication Publication Date Title
CN102217197B (zh) 本机振荡器信号的工作周期调整
US20080139123A1 (en) Method and System for Single Chip WLAN and Bluetooth Radios on a Single CMOS Substrate
US7869777B2 (en) Method and system for a second order input intercept point (IIP2) correction
US7702294B2 (en) Notch filter and apparatus for receiving and transmitting radio-frequency signals incorporating same
US7929938B2 (en) DC-compensated IP2 calibration for WCDMA receiver
US20110275341A1 (en) Ip2 calibration measurement and signal generation
US20030076139A1 (en) Semiconductor Integrated circuit
US8384485B2 (en) Reducing spurs in injection-locked oscillators
CN101091316A (zh) Vco中心频率调谐和限制增益变化
CN101207389A (zh) 一种通过无线通信媒介接收和/或发送信号的方法和系统
US20120034895A1 (en) Circuit and Method for Peak Detection with Hysteresis
US6731101B2 (en) Modulation semiconductor integrated circuit device and testing method for oscillation circuit
US8036316B2 (en) Method and system for independent I and Q loop amplitude control for quadrature generators
KR100602192B1 (ko) 위상 오차를 보정하기 위한 링 오실레이터 및 위상 오차 보정 방법
US8102953B2 (en) Method and system for calibrating a plurality of modules in a communication system
KR100994272B1 (ko) 자동 전력 레벨 제어용 집적 ｒｆ 신호 레벨 검출기
US8620249B2 (en) Method and system for process, voltage, and temperature (PVT) measurement and calibration

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant