JP2002515190A - 正確な直角信号を発生する回路及び方法 - Google Patents
正確な直角信号を発生する回路及び方法Info
- Publication number
- JP2002515190A JP2002515190A JP52082596A JP52082596A JP2002515190A JP 2002515190 A JP2002515190 A JP 2002515190A JP 52082596 A JP52082596 A JP 52082596A JP 52082596 A JP52082596 A JP 52082596A JP 2002515190 A JP2002515190 A JP 2002515190A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- phase
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
入力信号は、入力信号を基準電圧VRと比較する比較器に供給される。比較器の出力は、次に、そこに入力された信号の2分の1の周波数の各直角信号を生成する分周器に接続される。両方の信号は、次に、2個の信号の位相が正確に90°ずれていないならば、位相差と相関させられたパルス列を出力する位相検波器に入力される。パルス列は、次に、調節された基準電圧VRを得るためローパスフィルタと、積分器の中を通される。VRは、2個の信号に直角関係を生じさせるため比較器のゼロ交差を調節する。
Description
【発明の詳細な説明】
正確な直角信号を発生する回路及び方法
本発明は、広帯域直角信号発生用の電子回路に係り、特に、直角信号発生に使
用される制御信号を調節することにより、2個の信号の間の位相差を正確に90
°にするため略直角である2個の信号の間の位相誤差を補正する電子回路に関す
る。
過去数年の間に、個人的な通信システムの効率的な利用のためのディジタル変
調の利点が明らかにされている。直角位相シフトキーイング(QPSK)変調の
種々の形式は、広い帯域幅に亘って、直角、即ち、互いに位相が90°ずれた2
個の信号を出力する局部発振器を必要とする。低周波の上記信号の発生は、簡単
な2分周のフリップフロップによって実現される。
関連する技術によれば、入力信号は、最初に、負側の入力が電圧基準VRに接
続された比較器に供給される。比較器の出力は、次に、入力信号の2分の1の周
波数の2個の信号を生成する分周回路に供給される。システムへの入力信号が対
照的な方形波であるならば、この方法及び装置は、低周波で非常に優れた性能を
発揮する。しかし、高周波(100MHzを上回る周波数)の場合、完全に対称
的な波形を発生することは、(たとえ、高調波成分を含まなくても)非常に難し
い。その上、不均等な伝搬遅延は別の位相誤差を発生させる。例えば、2個の4
00MHzの直角信号を生成すべき800MHzの入力信号の場合には、同相信
号と直角信号の間に7ピコ秒の不整合と伝搬遅延が発生し、信号の位相は、90
°ずれるのではなく、89°ずれる。その上、800MHzの到来信号が、ゼロ
交差の間隔を不均等化する秒のオーダーの高調波成分を有するならば、付加的な
位相誤差が更に生じる。高周波入力信号の場合には、高調波の影響も考慮する必
要がある。従って、高調波の影響を除去する
ため入力信号を除波する必要があり、除波されていない入力信号が復調されたと
きに、入力信号の高調波成分が復調された信号と干渉し、分散された信号を生成
する可能性がある。
高周波において、1オクターブよりも小さい帯域幅に亘って、RC及びCR回
路網の位相差、又は、2個の全通過位相シフト回路網の間の位相差が、直角の2
個の信号を出力するため使用される。その上、最近になって開発された別の方法
は、直角の2個の信号を発生するため、不均等な位相を有する2個の同じ振幅の
信号の和と差を使用する。後者の技術は広域の帯域幅に亘って使用され得るが、
後者の技術は方形波信号に対し動作しない。従って、その用途は制限される。必
要とされるのは、高周波入力信号に基づいて直角信号を発生し、信号間の位相差
を維持するシステムである。
本発明の目的は、入力信号に基づいて、互いの位相が正確に90°ずれた2個
の信号を生成することである。
本発明は広帯域直角信号発生用の装置及び方法である。本発明の方法及び装置
において、略直角、即ち、位相が90°ずれている2個の信号の間の位相誤差が
測定され、略直角である2個の信号の間の位相差を補正するため帰還され、2分
周回路によって供給された第1の信号のデューティサイクルを調節することによ
り、2個の信号の間の位相差を正確に90°にする。
本発明の第1の実施例において、入力信号は、2分周のフリップフロップ回路
に出力が接続され、同相信号(I)と直交信号(Q)の2個の出力信号を生成す
る比較器の正側の端子に入力される。I及びQ信号は位相検波器に入力され、位
相検波器は、I信号とQ信号の間の誤差を表わす間隔のある狭いパルスを出力す
る。I及びQ信号が正確に90°だけ位相がずれているならば、I及びQ信号の
間の直角出力には位相誤差がなく、位相検波器の出力は零である。位相検波器の
出力はローパスフィルタに供給され、ローパスフィルタの出力が積分器に供給さ
れ、次いで、積分器の出力が比較器の負
側の端子に供給される。これにより、フリップフロップのスイッチングをトリガ
ーするため比較器が使用する基準レベルが調節される。従って、I信号とQ信号
の間の誤差が、比較器に帰還され、I信号とQ信号の間に正確に90°の位相の
ずれを形成するため使用される。
本発明の付加的な利点は、たとえ入力信号が変調されても、2個の信号の間の
位相を決定、調節し得ることである。
本発明の他の利点は、フィルタリングの必要性を減少させるため、復調されて
いる信号の高調波成分を縮小又は除去することである。
以下、明らかにされる他の目的及び利点と共に、上記目的及び利点は、以下の
説明と請求の範囲とによって、この一部を形成し、全体的に同じ番号が同じ部品
を示す添付図面を参照して完全に記載されているように構成と動作の細部にある
。
以下、添付図面を用いて本発明の更なる詳細を説明する。添付図面において;
図1は本発明によるレベルロックドループのブロック図であり;
図2A−2Cは、低周波数で、90°の位相差のあるI及びQ信号を生成する
完全な正弦波を例示するタイミングチャートであり;
図3A−3Cは、IとQの位相差に誤差を生じる入力信号の2次高調波成分を
表わすタイミングチャートであり;
図4は、本発明に対する典型的な入力信号を表わす図であり;
図5A−5Eは、本発明の動作のシステムタイミングを表わすタイミングチャ
ートである。
本発明は、直角出力信号を発生するため使用される入力信号に対し設定された
ゼロ交差レベルを調節することにより位相トラッキングを行う。ゼロ交差レベル
が調節されると共に、デューティサイクル、即ち、直角信号の間の位相差が変化
する。位相差の変化が検出
され、直角出力信号の間で90°の位相差を保つべく基準レベルを調節するため
使用される。
図1に示されているように、本発明によれば、高周波正弦波信号、例えば、8
00メガヘルツ(MHz)の周波数を有する正弦波信号でもよい入力信号V1が
レベルロックドループ4に入力される。レベルロックドループ4は、直角信号発
生回路6と、位相検波及び基準レベル調節回路8とに分割されている。レベルロ
ックドループ4の上記実施例において、入力信号が従来の比較器10の正側の端
子に接続される。比較器10は、入力信号を、負側の入力に供給された基準レベ
ル信号Vrと比較する。入力信号が基準信号のレベルを横切るとき、比較器10
は、その出力信号CDの2進数の値を変える。比較器10の出力は、従来の2分
周回路12に接続される。2分周回路12は、信号CDの周波数を半分に分周し
、2分周出力1(DBTO1)と2分周出力2(DBTO2)の2個の信号を出
力する。上記2個の信号DBTO1とDBTO2は、正確に90°位相がずらさ
れた出力直角信号であり、夫々、同相(I)信号又は直角(Q)信号である。各
出力信号DBTO1及びDBTO2は、入力周波数信号CDの2分の1の周波数
を有し、互いに約90°位相がずれている。
好ましい一実施例において、図1に示された2分周回路12は、種々の論理回
路の形式で実現可能であり、或いは、進行波分周器である。2分周回路12は、
好ましくは、フリップフロップから形成される。フリップフロップは信号CDの
前縁及び後縁によってトリガーされるので、フリップフロップの出力は90°位
相がずれる。
DBTO1及びDBTO2は、次に、2個の信号の間の位相差を検出する従来
の位相検波器14に入力される。位相検波器14は、位相トラッキング誤差信号
(PTE)を出力する。信号PTEは、DBTO1とDBTO2の位相差と、9
0°との間の“誤差”を表わすパルス列である。DBTO1及びDBTO2が互
いに正確に9
0°位相がずれているならば、DBTO1とDBTO2の間には位相誤差がなく
、PTEは、パルスのないPTEとして出力された一定電圧である。DBTO1
がDBTO2よりも90°を上回る位相が進んでいるならば、位相検波器14は
第1の極性のパルスを出力し、DBTO1がDBTO2よりも90°未満の位相
が進んでいるならば、位相検波器は、第1の極性とは逆の第2の極性のパルスを
生成する。信号PTEの間隔、又は、幅は、正確に90°位相がずれたDBTO
1とDBTO2の間の誤差の量に対応する。PTEのパルスが狭くなるにつれて
、DBTO1とDBTO2は、位相のずれが正確に90°に近くなる。
図1の位相検波器14は従来のローパスフィルタ16に接続され、信号PTE
はローパスフィルタ16に入力される。ローパスフィルタ16は、入力信号PT
Eの直流レベルである直流レベル信号(DCL)を出力する。本発明において、
DBT01とDBT02が正確に90°の位相のずれに近づくにつれて、PTE
のパルスがより狭くなり、DCLの直流レベルがより小さくなる。図1に示され
ているようにローパスフィルタ16は、従来の積分器18に接続されている。D
CLは、基準電圧Vrを出力する積分器18に入力される。本発明において、Vr
は正弦波SDのゼロ交差レベルである電圧レベルを表わす基準電圧である。Vr
は、パルス列PTEのデューティサイクルに関係し、位相トラッキング誤差信号
PTEの直流電圧である。本発明において、Vrは、比較器10の負側の端子に
入力される。基準レベル信号Vrのレベルは、位相差が変化すると共に変化し、
これにより、上記帰還配置において、位相差が正確に90°に向けて調節される
。従って、図1に示されているように、本発明の回路は、90°の位相差を生成
するため必要な電圧レベルVrを検出し、“ロック”する。Vrは、入力正弦波信
号がVrを横切る際に50%のデューティサイクルを有する基準電圧レベルであ
る。本発明のレベルロックドループは、Vrが検出され、“ロッ
ク”されたならば、1度未満の誤差を伴う90°位相がずれた2個の信号I及び
Qを出力する。
図2A−2Cは、正確に90°位相がずれたI及びQ信号を生成する完全な2
f入力正弦波を表わすタイミングチャートである。“ゼロ交差”とは、正弦波状
のパスに従う信号2fのような信号が“交差”する任意の電圧レベルである。図
2Aにおいて、信号2fは、50%のデューティサイクルを有し、均等に空けら
れた間隔で“ゼロ交差”を横切る。図2A−2Cにおいて、信号2fがゼロ交差
の下側からゼロ交差の上側に横切るとき、Iは論理状態0から論理状態1に変わ
り、Qは論理状態0のままである。次に、図2A−2Cにおいて、信号2fがゼ
ロ交差の上側からゼロ交差の下側に横切るとき、Iは論理状態1のままであり、
Qは論理状態0から論理状態1に変わる。信号2fがゼロ交差の下側からゼロ交
差の上側に進むとき、即ち、1サイクルを終了したとき、信号Iは論理状態1か
ら論理状態0に変わり、信号Qは論理状態1を保つ。従って、信号I及びQは、
互いに90°位相がずれる。
図3A−3Cは、比較器10の閾値がV0に設定されたならば、I信号とQ信
号の間の位相差に誤差を生じさせる2次の高調波成分を有する入力信号2fを表
わすタイミングチャートである。図3A−3Cに示されているように、信号Iが
論理状態0から論理状態1に変化した後に90°を過ぎて、V0のゼロ交差線を
横切ることにより正の状態から負の状態に遷移する入力信号2fに基づいて、信
号Qが論理状態0から論理状態1に変化する。
更に、図3A−3Cに示されているように、本発明によれば、比較器の閾値が
Vrに設定されたならば、ゼロ閾値交差としてVrを横切ることにより入力信号2
fが負の状態から正の状態に遷移した後の90°で、入力信号2fが正の状態か
ら負の状態に遷移する。図3Aに示されたような波形の状況において、本発明は
、図示されているように、ゼロ交差をVrに調節する。従って、本発明によれ
ば、ゼロ交差線がV0のレベルからVrのレベルに移されたとき、IとQは90°
位相がずれる。従って、図1のレベルロックドループは、信号2fが50%のデ
ューティサイクルを有する電圧レベルである電圧レベルVrを決定し、かつ、“
ロック”する。更に、Vrは、信号2fのゼロ電圧交差が均等に間隔を空けられ
た電圧レベルである。
図4は入力信号Viの図である。入力信号VIは、周波数ω2を有する信号Liと
、周波数ω1を有する入力信号Viとの組み合わせであり、信号Liに重畳される
。従って、入力信号V1には一定の電圧入力がない。
図4に示されているように、図1のレベルロックドループは、入力信号V1と
共に使用されるべく設計される。この場合、入力信号V1の電圧レベルは、図4
に示されているように、一定ではなく、かつ、信号Liに重畳されている。図1
における別の信号に対する上記説明のように、(図4の)V1は、信号CDを出
力する比較器10に入力される。図1に示されたように、比較器10は、2分周
回路12に接続されている。2分周回路12は、DBTO1及びDBTO2の2
個の信号を出力する。DBTO1及びDBTO2は、次いで、信号PTEを出力
する位相検波器14に入力される。PTEは、上記の如く、信号DCLを出力す
るローパスフィルタ16に入力される。信号DCLは、以下に説明するVoutと
等価である。信号DCLは、次いで、積分器18に入力され、積分器は、R及びCは、夫々、抵抗及び容量の値であり、Sは複素周波数jωである。ωは
2πfと一致する。積分器18は、Vrと類似し、比較器10の負側の端子に入
力される信号Lfを出力する。
上記の如く、図1に示されたレベルロックドループが800MHzの正弦波入
力信号に関し動作するのに伴って、図1のレベルロッ
クドループは、図4に示された入力信号V1に関し動作する。以下、図1のレベ
ルロックドループに対する式を説明する。もし、
0<A2<A1のとき、
V1=A1Sinω1t+A2Sinω2t (1)
であるならば、
Li=A2Sinω2t (2)
であり、従って、入力信号Liの小さい範囲に対し、図5A−5Eは、Li、Lf
、CD、Q及びVoutの間の関係を表わす。
図5Aにおいて、LfはLiよりも高い電圧レベルである。入力信号A1Sin
ω1tは、図1のレベルロックドループに入力される。次いで、CDが、Lfを横
切るA1Sinω1tによってドライブされたパルス列として出力される。CDに
対するパルス列の幅は、図5Bに示されているように、φ1である。図5Cに示
されているように、A1Sinω1tが負の値から正の値に変化し、Lfを横切る
とき、Iは論理状態0から論理状態1に変化する。次に、図5Dに示されている
ように、A1Sinω1tが正から負の値に変化し、Lfを横切るとき、Qは論理
状態0から論理状態1に変化し、信号CDの1パルスの幅、即ち、φ1でIから
位相偏移させられる。従って、図5Eに示されているように、上記の如く、信号
PTEが出力される。Voutは一定のレベルを維持する。Voutの最大値は、パル
ス列PTEの高さである。
V1がLfと一致すると仮定すると、
Lf−Li=A1Sinω1t (3)
である。
ω1t1に対して解くことにより、
が得られる。従って、
が得られる。
次に、
が得られる。従って、周波数域において、
が得られ、式中、Bは積分器18の低周波利得であり、Rは積分器18の抵抗で
あり、Cは積分器18の容量である。
が得られる。従って、周波数域では、
が得られる。従って、Lf(S)の値を挿入し、Vout(S)を解くことにより、
図1に示されたレベルロックドループの伝達関数は:
で表わされる。
本発明によれば、Aが小さい2次高調波成分を表わす場合に、
Sin(ωt)+Acos(ωt)
と一致する到来信号に対し、入力信号が50%のデューティサイクルを有する電
圧レベルである0交差点を決定するため、
Sin(ωt)+Acos(2ω)=0
が得られる。従って、
−2ASin2(ωt)+Sin(ωt)+A=0
である。ここで、
Sin(ωt)=(1−(1+8A2)0.5)4A
が得られ、この式は、
Sin(ωt)=A
のように近似してもよい。
A<<1の場合を想定すると、ωt=−Aである。ωt=1°の場合に、A=
0.0174又は−35.2dBである。従って、直角信号I及びQの1度未満
の位相誤差を得るため、800MHzの正弦波入力の2次高調波成分は、最悪の
条件下で35dBc未満である。
上記の如く、本発明のレベルロックドループは、入力信号の形状に依存した挙
動を有する非常に非線形の回路である。入力信号が、図4及び1に示されたよう
に、低周波正弦波ω2に依存する周波数ω1の正弦波である場合には、均等に間隔
が空けられたゼロ交差のレベルがLiとして定義される。図1のレベルロックド
ループにより供給される帰還信号はLfであり、位相検波後に、図1のレベルロ
ックドループの最終的な出力はローパスフィルタの出力のVoutである。
上記の如く、本発明は、基準レベルが直角信号発生用のゼロ交差として使用さ
れたとき、直角信号の間の直角位相関係を維持するため必要とされる基準レベル
に追従する。
本発明の多数の特徴及び利点が詳細な説明から明らかになるので、添付された
請求の範囲の記載は、本発明の本来の精神と範囲から逸脱することなく、かかる
本発明の全ての特徴及び利点に及ぶことが意図されている。更に、当業者によっ
て多数の改良及び変更が容易に行われるので、本発明は、例示され、かつ、説明
がなされた通り
の構成及び動作に限定されるべきではなく、従って、本発明の範囲を逸脱するこ
となく、あらゆる適当な変形、等価な構成及び動作が再現される。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ベーバハニ,ファーボッド ベーバハニ
アメリカ合衆国,カリフォルニア州
90302,イングルウッド,ウエスト・フェ
アヴュー・ブルバード 141番
(72)発明者 ハジミリ,アリー
アメリカ合衆国,カリフォルニア州
94309,スタンフォード,ピー・オー・ボ
ックス 8478(番地なし)
Claims (1)
- 【特許請求の範囲】 1. 発振器信号を発生する発振器からなる直角信号を発生する回路であって、 上記発振器信号から、制御信号によって定められたデューティサイクルを有す る第1の信号を得るデューティサイクル変調器と、 90°の相互の位相差を有する第2の信号及び第3の信号を発生する2分周回 路と、 上記第2及び第3の信号の間の直角誤差を表わす直角誤差信号を発生する位相 検波器と、 上記直角誤差信号から上記制御信号を得る制御手段とを更に有することを特徴 とする回路。 2. 上記デューティサイクル変調器が、上記入力された信号と上記制御信号の 差に依存して上記第1の信号を得る比較器からなることを特徴とする請求項1記 載の回路。 3. 上記発振器信号が正弦波であることを特徴とする請求項1又は2記載の回 路。 4. 上記正弦波が800MHz以上の周波数を有することを特徴とする請求項 3記載の回路。 5. 上記発振器信号が、異なる周波数の2個の信号の合計であることを特徴と する請求項1又は2記載の回路。 6. 入力信号から直角信号を発生する回路であって、 上記入力信号から制御信号によって定められたデューティサイクルを有する第 1の信号を得るデューティサイクル変調器と、 90°の相互の位相差を有する第2の信号及び第3の信号を発生する2分周回 路と、 上記第2及び第3の信号の間の直角誤差を表わす直角誤差信号を発生する位相 検波器と、 上記位相誤差信号から上記制御信号を得る制御手段とからなることを特徴とす る回路。 7. 上記デューティサイクル変調器が、上記入力信号と上記制御信号の差に依 存して上記第1の信号を得る比較器からなることを特徴とする請求項1記載の回 路。 8. 入力信号から直角信号を発生する方法であって、 上記入力信号から制御信号によって定められたデューティサイクルを有する第 1の信号を得る段階と、 上記第1の信号から90°の相互の位相差を有する第2の信号及び第3の信号 を発生する段階と、 上記第2及び第3の信号の間の直角誤差を表わす直角誤差信号を発生する段階 と、 上記位相誤差信号から上記制御信号を得る制御手段とからなることを特徴とす る回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US36655094A | 1994-12-30 | 1994-12-30 | |
US08/366,550 | 1994-12-30 | ||
PCT/IB1995/001141 WO1996021270A1 (en) | 1994-12-30 | 1995-12-20 | Circuit and method for generating accurate quadrature signals |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002515190A true JP2002515190A (ja) | 2002-05-21 |
Family
ID=23443498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52082596A Pending JP2002515190A (ja) | 1994-12-30 | 1995-12-20 | 正確な直角信号を発生する回路及び方法 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0753216A1 (ja) |
JP (1) | JP2002515190A (ja) |
KR (1) | KR970701952A (ja) |
CN (1) | CN1146259A (ja) |
WO (1) | WO1996021270A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7085548B1 (en) * | 2001-07-13 | 2006-08-01 | Advanced Micro Devices, Inc. | Harmonic mixer |
CN100433541C (zh) * | 2002-09-10 | 2008-11-12 | 华邦电子股份有限公司 | 频率信号产生装置及其方法 |
US7885623B2 (en) | 2004-06-08 | 2011-02-08 | Nxp B.V. | Frequency tunable arrangement |
CN101454649B (zh) * | 2005-09-21 | 2011-04-27 | Rjs科技公司 | 宽动态范围感光元件或阵列系统和方法 |
JP4982350B2 (ja) * | 2007-12-17 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | 送受信機 |
US8615205B2 (en) | 2007-12-18 | 2013-12-24 | Qualcomm Incorporated | I-Q mismatch calibration and method |
US8970272B2 (en) | 2008-05-15 | 2015-03-03 | Qualcomm Incorporated | High-speed low-power latches |
US8712357B2 (en) | 2008-11-13 | 2014-04-29 | Qualcomm Incorporated | LO generation with deskewed input oscillator signal |
US8718574B2 (en) | 2008-11-25 | 2014-05-06 | Qualcomm Incorporated | Duty cycle adjustment for a local oscillator signal |
US8847638B2 (en) | 2009-07-02 | 2014-09-30 | Qualcomm Incorporated | High speed divide-by-two circuit |
US8791740B2 (en) | 2009-07-16 | 2014-07-29 | Qualcomm Incorporated | Systems and methods for reducing average current consumption in a local oscillator path |
US8854098B2 (en) | 2011-01-21 | 2014-10-07 | Qualcomm Incorporated | System for I-Q phase mismatch detection and correction |
US9154077B2 (en) | 2012-04-12 | 2015-10-06 | Qualcomm Incorporated | Compact high frequency divider |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4696017A (en) * | 1986-02-03 | 1987-09-22 | E-Systems, Inc. | Quadrature signal generator having digitally-controlled phase and amplitude correction |
GB2196195B (en) * | 1986-09-16 | 1990-12-19 | Plessey Co Plc | Quadrature signal generator |
ES2079397T3 (es) * | 1989-06-09 | 1996-01-16 | Telefunken Microelectron | Disposicion de un circuito para la conversion de frecuencias. |
CA2073347C (en) * | 1990-12-21 | 1995-05-09 | Mark F. Hilbert | Apparatus and method for generating quadrature signals |
US5375258A (en) * | 1992-12-07 | 1994-12-20 | Motorola, Inc. | Circuit for generating signals in phase quadrature and associated method therefor |
-
1995
- 1995-12-20 JP JP52082596A patent/JP2002515190A/ja active Pending
- 1995-12-20 WO PCT/IB1995/001141 patent/WO1996021270A1/en not_active Application Discontinuation
- 1995-12-20 EP EP95938580A patent/EP0753216A1/en not_active Withdrawn
- 1995-12-20 KR KR1019960704891A patent/KR970701952A/ko not_active Application Discontinuation
- 1995-12-20 CN CN95192565A patent/CN1146259A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN1146259A (zh) | 1997-03-26 |
KR970701952A (ko) | 1997-04-12 |
WO1996021270A1 (en) | 1996-07-11 |
EP0753216A1 (en) | 1997-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4162010B2 (ja) | 2値位相シフトキーイング(bpsk)信号のコヒーレント復調のためのシステム | |
JP2002515190A (ja) | 正確な直角信号を発生する回路及び方法 | |
US5640428A (en) | Direct conversion receiver | |
WO2001001577A8 (en) | Adjustable bandwidth phase locked loop with fast settling time | |
CA2073347C (en) | Apparatus and method for generating quadrature signals | |
JP2005521298A (ja) | デジタル位相変調(psk)信号をデジタル振幅変調(ask)信号に変換するためのシステムとその方法 | |
US4319204A (en) | Phase modulated square wave generator | |
US4540957A (en) | Amplitude modulator forms two phase-shifted pulse trains and combines them | |
US6229359B1 (en) | Low phase noise clock multiplication | |
JPS6130814A (ja) | デジタル式位相検波器 | |
EP0199389B1 (en) | Ssb pulse modulator | |
US5063577A (en) | High-speed bit synchronizer | |
US4497063A (en) | FM stereo demodulator | |
JP3712141B2 (ja) | 位相同期ループ装置 | |
KR890004208B1 (ko) | 광대역 90도 위상편이기 | |
US7205816B2 (en) | Variable-gain-amplifier based limiter to remove amplitude modulation from a VCO output | |
JPS5822346Y2 (ja) | 位相同期発振器 | |
TW584989B (en) | Analog integrated circuit demodulator for frequency modulation | |
JP2606651B2 (ja) | 4相信号発生回路 | |
JPS62118660A (ja) | 搬送波再生回路 | |
JP2517028B2 (ja) | 周波数検波回路 | |
JPH09270771A (ja) | 通信装置の秘話回路 | |
JPS6125305A (ja) | Fm復調回路 | |
JPH0133964B2 (ja) | ||
Aldera | A study of the minimum shift keying modulation scheme |