JP7441240B2 - マルチバンド・ミリ波無線通信用広帯域受信機 - Google Patents

マルチバンド・ミリ波無線通信用広帯域受信機 Download PDF

Info

Publication number
JP7441240B2
JP7441240B2 JP2021562321A JP2021562321A JP7441240B2 JP 7441240 B2 JP7441240 B2 JP 7441240B2 JP 2021562321 A JP2021562321 A JP 2021562321A JP 2021562321 A JP2021562321 A JP 2021562321A JP 7441240 B2 JP7441240 B2 JP 7441240B2
Authority
JP
Japan
Prior art keywords
signal
differential
coupled
loi
loq
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021562321A
Other languages
English (en)
Other versions
JP2022529195A (ja
Inventor
ミン-ユ ホアン
トーマス チェン
Original Assignee
スウィフトリンク テクノロジーズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/414,480 external-priority patent/US10855317B2/en
Application filed by スウィフトリンク テクノロジーズ インコーポレイテッド filed Critical スウィフトリンク テクノロジーズ インコーポレイテッド
Publication of JP2022529195A publication Critical patent/JP2022529195A/ja
Application granted granted Critical
Publication of JP7441240B2 publication Critical patent/JP7441240B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16Multiple-frequency-changing
    • H03D7/165Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B27/00Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1441Balanced arrangements with transistors using field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1458Double balanced arrangements, i.e. where both input signals are differential
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1483Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/18Modifications of frequency-changers for eliminating image frequencies
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001Circuit elements of demodulators
    • H03D2200/0019Gilbert multipliers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0043Bias and operating point
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/294Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/451Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/541Transformer coupled at the output of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transceivers (AREA)
  • Superheterodyne Receivers (AREA)
  • Amplifiers (AREA)
  • Circuits Of Receivers In General (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

(関連出願)
本出願は、2019年4月19日に出願された米国仮特許出願第62/836,295号及び2019年5月16日に出願された米国非仮特許出願第16/414,480号の利益を主張する。上記出願の開示内容は、引用によりその全体が本明細書に組み込まれる。
(技術分野)
本発明の実施形態は、一般に、無線通信装置に関する。より詳細には、本発明の実施形態は、通信装置のマルチバンドイメージ除去受信機に関する。
次世代5G通信デバイスでは、拡張現実(AR)/仮想現実(VR)、及び第5世代(5G)多入力多出力(MIMO)など、多くのアプリケーションでより高いデータ転送速度が求められている。ミリ波(mm波)への設計変更により、このより高いデータ転送速度に対応する。一方で、より高いデータ転送速度のためには、より広い帯域幅が必要となる。例えば、広帯域は、24GHz、28GHz、37GHz、39GHz周波数帯を含む、5Gスペクトルをカバーしなくてはならない。
フリッカーノイズ及びDCオフセットなどのゼロIFダウンコンバージョン受信機の欠点を回避するための通信装置として、低中間周波数(IF)受信機アーキテクチャが一般的に使用することができる。しかしながら、低IF受信機のためのミリ波広帯域同相直交(IQ)局部発振器(LO)の生成は、損失が極めて大きく、受信機のダウンコンバージョンミキサの性能を低下させる可能性がある。ミリ波周波数の広帯域イメージ除去を備えたオンチップ受信機の必要性がある。
本発明の実施形態は、同じ参照符号が同じ要素を示す添付図面の図に限定ではなく例示として示されている。
一実施形態による無線通信装置の一例を示すブロック図である。 一実施形態によるRFフロントエンド集積回路の一例を示すブロック図である。 一実施形態によるRFトランシーバ集積回路を示すブロック図である。 一実施形態による広帯域受信機回路の一例を示す概略図である。 一実施形態によるトランスベースのIQジェネレータの一例を示す概略図である。 一実施形態による異なる負荷抵抗器を用いた電圧利得のシミュレーション結果を示す図である。 一実施形態によるトランスベースのIQジェネレータのレイアウトの一例を示すブロック図である。 一実施形態によるミキサの一例を示す概略図である。 一実施形態によるT/RスイッチとLNAの間のインピーダンス整合ネットワークを示す概略図である。
本発明の様々な実施形態及び態様について、後述する詳細事項を参照して説明し、添付図面は、この様々な実施形態を例示している。以下の説明及び図面は、本発明の例証であり、本発明を限定するものとして解釈されるべきではない。本発明の様々な実施形態の完全に理解するために、多数の具体的な詳細事項が記載されている。しかしながら、場合によっては、本発明の実施形態を簡潔に説明するために、周知の又は従来の詳細事項は記載されていない。
本明細書中の「1つの実施形態」又は「実施形態」への言及は、実施形態に関連して記載される特定の特徴、構造、又は特性が本発明の少なくとも1つの実施形態に含めることができることを意味する。本明細書の様々な箇所における「1つの実施形態にて」という表現が表れるが、必ずしも全てが同じ実施形態を指している訳ではない。
尚、実施形態の対応する図面では、信号を線で表されている点に留意されたい。一部の線は、より多くの構成信号経路を示すために太線にされ、及び/又は信号の流れ方向を示すために、1又は2以上の端部に矢印を有する場合がある。このような表示は、限定を意図するものではない。むしろ、線は、回路又は論理ユニットの理解を容易にするために、1又は2以上の例示的な実施形態に関連して使用される。表される何れかの信号は、設計上の要求又は選好によって決定付けられるように、どちらの方向にも進むことができる1又は2以上の信号を実際に含むことができ、任意の適切なタイプの信号方式で実装することができる。
本明細書中及び特許請求の範囲全体を通じて、「接続された」という用語は、中間装置なしで、接続されているものの間の直接的な電気的接続を意味する。用語「結合」とは、接続されたものの間の直接的な電気的接続、又は1又は2以上の受動的又は能動的仲介装置を介した間接的な接続を意味する。用語「回路」とは、所望の機能を提供するために互いに協働するように配置された1又は2以上の受動的及び/又は能動的構成要素を意味する。用語「信号」とは、少なくとも1つの電流信号、電圧信号、又はデータ/クロック信号を意味する。「a」、「an」、「the」の意味は複数形を含む。「in」の意味は、「in」及び「on」を含む。
本明細書で使用される場合、別段の定めがない限り、「第1」、「第2」、「第3」その他の序列形容詞を使用して共通の対象物を説明することは、単に同じ対象物の異なる事例が参照されていることを示すだけであり、このように説明された対象物が時間的、空間的、順位的又は他の何れかの方法で所与の順序でなければならないことを意味するものではない。本明細書において用語「実質的に」とは、目標の10%内であることを意味する。
本明細書に記載された実施形態において、特に指定されない限り、トランジスタは、金属酸化物半導体(MOS)トランジスタであり、ドレイン端子、ソース端子、ゲート端子、及びバルク端子を含む。ソース端子及びドレイン端子は同一の端子であってもよく、本明細書では互換的に使用される。当業者であれば、本開示の範囲を逸脱することなく、他のトランジスタ、例えば、Bi-polar junction transistor-BJT PNP/NPN、BiCMOS、CMOS、その他を使用することができることは理解されるであろう。
本発明の一態様によれば、RF受信機(RF receiver)は、RF信号を受け取って増幅する低雑音増幅器(low-noise amplifier)(LNA)、トランスベースのIQジェネレータ回路(transformer-based IQ generator circuit)、1又は2以上の負荷抵抗器(load resisters)、及び1又は2以上のミキサを有するダウンコンバータを含む。トランスベースのIQジェネレータは、局部発振器(LO)から受け取ったLO信号に基づいて、差動同相局部発振器(differential in-phase local oscillator)(LOI)信号と差動直交(differential quadrature)(LOQ)信号を生成するように構成されている。負荷抵抗器は、トランスベースのIQジェネレータの出力に接続されている。負荷抵抗器の各々は,差動LOI信号及びLOQ信号の一方を所定のバイアス電圧に結合するように構成されている。ミキサは、LNAとトランスベースのIQジェネレータに接続されて、LNAにより増幅されたRF信号を受け取って差動LOI及びLOQ信号と混合し、増幅されたRF信号をIF信号にダウンコンバートし(down convert)、これを信号処理モジュール又はデジタル信号プロセッサ(DSP)などの信号プロセッサによって処理することができる。
一実施形態によれば、トランスベースのIQジェネレータは、LO信号に基づいてLOI+信号を生成するための正のLOI(LOI+)ポートを含む。トランスベースのIQジェネレータは、LO信号に基づいてLOI-信号を生成するための負のLOI(LOI-)ポートを更に含む。LOI+信号とLOI-信号は、差動LOI信号を表す。トランスベースのIQジェネレータは更に、LO信号に基づいてLOQ+信号を生成する正のLOQ(LOQ+)ポートと、LO信号に基づいてLOQ-信号を生成する負のLOQ(LOQ-)ポートとを含む。LOQ+信号及びLOQ-信号は差動LOQ信号を表す。
一実施形態では、ミキサは、第1のミキサ及び第2のミキサを含む。ダウンコンバータは、第1のミキサに結合されてRF信号をLOI+信号と混合して正の同相IF(IFI+)信号を生成する第1のローパスフィルタと、第2のミキサに結合されてRF信号をLOI-信号と混合して負の同相IF(IFI-)信号を生成する第2のローパスフィルタと、第1及び第2のローパスフィルタに結合されてIFI+及びIFI-信号を増幅して第1の差動IF信号を生成する第1のIF増幅器とを含む。
一実施形態では、ミキサは、第3のミキサ及び第4のミキサを更に含む。ダウンコンバータは、第3のミキサに結合され、RF信号とLOQ+信号を混合して正の直交IF(IFQ+)信号を生成する第3のローパスフィルタと、第4のミキサに結合され、RF信号とLOQ-信号を混合して負の直交IF(IFQ-)信号を生成する第4のローパスフィルタと、第3及び第4のローパスフィルタに結合され、IFQ+及びIFQ-信号を増幅して第2の差動IF信号を生成する第2のIF増幅器とを更に含む。1つの実施形態では、ダウンコンバータは、第1のIF増幅器及び第2のIF増幅器に結合されて第1及び第2の差動IF信号に基づいて第3の差動IF信号を生成する多相フィルタ(poly-phase filter)(PPF)と、PPFに結合されて第3の差動IF信号を増幅して第4の差動IF信号を生成する第3のIF増幅器と、を更に含み、第4の差動IF信号が信号処理モジュールによって処理される。
一実施形態では、負荷抵抗器は、LOI+ポートと所定のバイアス電圧の間に結合された第1の負荷抵抗器、LOI-ポートと所定のバイアス電圧の間に結合された第2の負荷抵抗器、LOQ+ポートと所定のバイアス電圧の間に結合された第3の負荷抵抗器、及びLOQ-ポートと所定のバイアス電圧の間に結合された第4の負荷抵抗器を含む。負荷抵抗器の各々は,50~500Ωの範囲である。差動LOI信号及び差動LOQ信号は,25~50ギガヘルツ(GHz)の範囲である。
一実施形態では、ミキサの各々は、第1段増幅器(first stage amplifier)を含み、ここで、第1段増幅器は、第1のトランジスタ及び第2のトランジスタを有する第1の差動トランジスタ(又は金属酸化膜半導体電界効果トランジスタ、略してMOSFET)ペアを含み、第1のトランジスタの第1のゲート端子と第2のトランジスタの第2のゲート端子が共に混合される差動RF入力信号を受け取る差動RF入力ポートを形成し、ミキサの各々はまた、第1段増幅器に結合された第2段増幅器(second stage amplifier)を含み、ここで第2段増幅器が、第3のゲート端子を備えた第3のトランジスタと第4のゲート端子を備えた第4のトランジスタとを有する第2差動トランジスタ(又はMOSFET)ペアと、第5のゲート端子を備えた第5のトランジスタと第6ゲート端子を備えた第6のトランジスタとを有する第3の差動トランジスタペアとを含み、第3のゲート端子は第5のゲート端子に結合され、第4のゲート端子は第6のゲート端子に結合され、第3のゲート端子及び第5のゲート端子は、ミキサを駆動するための差動LO駆動信号を受け取る差動LO入力ポートを形成する。
別の実施形態では、第1の差動トランジスタペアの第1のトランジスタの第1のドレイン端子は、第1のインダクタを介して第2の差動トランジスタペアの第3及び第4のトランジスタのソース端子に結合され、第1の差動トランジスタペアの第2のトランジスタの第2のドレイン端子は、第2のインダクタを介して第3の差動トランジスタペアの第5及び第6のトランジスタのソース端子に結合され、ここで第1のインダクタと第2のインダクタは差動インダクタペアを形成している。別の実施形態では,第3のトランジスタのドレイン端子が、第1の出力として第5のトランジスタのドレイン端子に結合され、第4のトランジスタのドレイン端子が、第2の出力として第6のトランジスタのドレイン端子に結合され、第1及び第2の出力が差動出力ポートを形成して差動混合信号を出力する。
別の態様によれば、RFフロントエンド回路(RF frontend circuit)は、アンテナに結合される送受信(T/R)スイッチと、RF送信機と、RF受信機とを含み、T/Rスイッチは、特定の時点でRF送信機又はRF受信機をアンテナに結合するように構成されている。RF受信機は、上述した構成要素の少なくとも一部を含む。更なる態様によれば、モバイルデバイスは、アンテナ、RF受信機、及び信号プロセッサを含む。RF受信機は、上述の構成要素の少なくとも幾つかを含む。
図1は、本発明の一実施形態による無線通信装置の一例を示すブロック図である。図1を参照すると、単に無線装置とも呼ばれる無線通信装置100は、とりわけ、RFフロントエンドモジュール101及びベースバンドプロセッサ102を含む。無線装置100は、例えば、携帯電話、ラップトップ、タブレット、ネットワーク家電機器(例えば、Internet of thing又はIOT家電機器)など、何れかの種類の無線通信装置とすることができる。
ラジオ受信機回路において、RFフロントエンドは、アンテナからミキサ段までの回路の全ての総称である。RFフロントエンドは、より低い周波数(例えば、IF)に変換される前に、元の到来無線周波数で信号を処理する受信機における全ての構成要素からなる。マイクロ波及び衛星放送の受信機では、RFフロントエンドは、低雑音ブロック(LNB)又は低雑音ダウンコンバータ(LND)と呼ばれることが多く、アンテナからの信号をより扱いやすい中間周波数で受信機の他の部分に転送できるように、アンテナ又はその近傍に配置されることが多い。ベースバンドプロセッサは、ネットワークインターフェースにおいて、全ての無線機能(アンテナを必要とする全ての機能)を管理するデバイス(チップ又はチップの一部)である。
一実施形態では、RFフロントエンドモジュール101は、1又は2以上のRF送受信機を含み、RF送受信機の各々は、複数のRFアンテナのうちの1つを介して特定の周波数帯(例えば、非重複周波数レンジなどの特定の周波数レンジ)内のRF信号を送受信する。RFフロントエンドICチップ101は更に、RF送受信機に結合されたIQジェネレータ及び/又は周波数シンセサイザを含む。IQジェネレータ又は生成回路は、LO信号を生成してRF送受信機各々に供給し、RF送受信機が、対応する周波数帯内のRF信号を混合、変調、及び/又は復調できるようにする。RF送受信機及びIQ生成回路は、単一のRFフロントエンドICチップ又はパッケージとして単一のICチップ内に統合することができ、これは以下で詳細に説明する。
図2は、本発明の一実施形態によるRFフロントエンド集積回路の一例を示すブロック図である。図2を参照すると、RFフロントエンド101は、とりわけ、マルチバンドRF送受信機211に結合されたIQジェネレータ及び/又は周波数シンセサイザ200を含む。送受信機211は、RFアンテナ221を介して、1又は2以上の周波数帯又は広範囲のRF周波数内でRF信号を送受信するように構成されている。一実施形態では、送受信機211は、IQジェネレータ及び/又は周波数シンセサイザ200から1又は2以上のLO信号を受信するように構成されている。LO信号は、1又は2以上の対応する周波数帯に対して生成される。このLO信号は、対応する周波数帯内のRF信号を送受信するために、送受信機により混合、変調、復調するのに利用される。1つだけの送受信機及びアンテナが示されているが、各周波数帯に1つずつ、複数ペアの送受信機及びアンテナを実装することができる。
図3は、一実施形態によるRF送受信機集積回路(IC)を示すブロック図である。RF送受信機300は、図2のRF送受信機211を表すことができる。図3を参照すると、周波数シンセサイザ300は、上述の周波数シンセサイザ200を表すことができる。一実施形態では、RF送受信機300は、周波数シンセサイザ300、送信機301、及び受信機302を含むことができる。周波数シンセサイザ300は、LO信号を提供するために、送信機301及び受信機302に通信可能に結合される。送信機301は、幾つかの周波数帯においてRF信号を送信することができる。受信機302は、幾つかの周波数帯においてRF信号を受信することができる。
受信機302は、低雑音増幅器(LNA)306、ミキサ(複数可)307、及びフィルタ(複数可)308を含む。LNA306は、アンテナ310を介して遠隔の送信機からRF信号を受信し、受信したRF信号を増幅するものである。増幅されたRF信号は、IQジェネレータ317によって提供されるLO信号に基づいて、ミキサ307(ダウンコンバートミキサとも呼ばれる)によって復調される。IQジェネレータ317は、上述のIQジェネレータ200を表すことができる。一実施形態では、IQジェネレータ317は、単一の集積回路として広帯域受信機302に統合される。復調された信号は、次に、ローパスフィルタとすることができるフィルタ308によって処理される。一実施形態では、送信機301及び受信機302は、送受信(T/R)スイッチ309を介してアンテナ310を共有する。T/Rスイッチ309は、送信機301と受信機302を切り替えて、特定の時点でアンテナ310を送信機301又は受信機302の何れかに結合するように構成されている。送信機及び受信機のペアが1つ示されているが、複数ペアの送信機及び受信機及び/又はスタンドアロン受信機を実装することができる。一実施形態では、アンテナ310を除いて、図示の全ての構成要素は、集積回路(例えば、RFフロントエンドIC)内に実装することができる。
図4は、一実施形態によるRF受信機の一例を示すブロック図である。図4を参照すると、RF受信機302は、とりわけ、RF信号を受信して増幅する低雑音増幅器(LNA)306、トランスベースのIQジェネレータ317、1又は2以上の負荷レジスタ(図示せず)、1又は2以上のミキサ307、及びダウンコンバータを含む。トランスベースのIQジェネレータ317は、LO315から受信した局部発振器(LO)信号に基づいて、差動同相局部発振器(LOI)信号及び差動直交(LOQ)信号を生成するように構成されている。負荷抵抗器は、トランスベースのIQジェネレータ317の出力に結合されている。負荷抵抗器の各々は、差動LOI及びLOQ信号(例えば、この例ではLOI+、LOI-、LOQ+、又はLOQ-信号)の一方を所定のバイアス電圧(図示せず)に結合するように構成されている。ミキサ307は、LNA306及びトランスベースのIQジェネレータ317に結合され、LNA306によって増幅されたRF信号を受信し、差動LOI及びLOQ信号と混合して、RF信号をIF信号にダウンコンバートし、この信号は、信号処理モジュール又はデジタル信号プロセッサ(DSP)などの信号プロセッサによって処理することができる。本実施形態では、ダウンコンバータは、ローパスフィルタ311のセット、1又は2以上のIF増幅器312(例えば、可変利得増幅器)のセット、多相フィルタ313、及び別のIF増幅器314によって表される。
この例では、LNA306の出力とトランスベースのIQジェネレータ317の出力に結合された4つのミキサがある。トランスベースのIQジェネレータ317の出力は、LO315によって提供される元のLO信号(例えば、LOIN+及びLOIN-)に基づく4つのLO信号(例えば、LOI+、LOI-、LOQ+、及びLOQ-信号)を含む。LOI+及びLOI-は、差動同相信号を表し、LOQ+及びLOQ-は、差動直交信号を表す。LOIN+及びLOIN-は、トランスベースのIQジェネレータ317への差動LO入力信号を表す。ローパスフィルタ311は、各ミキサ307に1つずつ4つのローパスフィルタを含み、対応するミキサからのRF信号にローパス演算を行って、RF信号をIF信号に、この例では、IFI+、IFI-、IFQ+、IFQ-に変換する。IFI+信号とIFI-信号のペアは、IF増幅器312Aの差動入力に供給され、IFQ+信号とIFQ-信号のペアはIF増幅器312Bの差動入力に供給される。IF増幅器312の出力(総称してIF増幅器312A、312Bで表される)は、PPF313の入力に結合されている。PPF313の出力には別のIF増幅器314が結合されて、IF信号を更に増幅する。IF増幅器314によって生成され増幅されたIF信号は、信号プロセッサ(例えば、DSP又はベースバンドプロセッサ)によって更に下流で処理することができる。
PPF313は、より高い周波数のノイズをフィルタリングすることができ、4つの同相及び直交信号をIF信号の差動ペア、例えば、IFI+、IFI-、IFQ+、及びIFQ-信号に再結合することができる。PPF313は、抵抗-キャパシタキャパシタ-抵抗(RC_CR)のPPFである。PPF313は、望ましくない信号ノイズ、例えば、IF周波数の範囲外の高周波ノイズをフィルタ除去することができ、4つの同相及び直交信号、例えば、IFI+、IFI-、IFQ+、及びIFQ-信号を差動ペアの中間IF信号に結合することができる。最後に、増幅器314は、差動中間IF信号を更に増幅して、出力としてIF+及びIF-を生成する。
図5は、一実施形態によるトランスベースのIQジェネレータの一例を示す概略図である。図5を参照すると、一実施形態によれば、トランスベースのIQネットワークとも呼ばれるトランスベースのIQジェネレータ317は、LO315から生成されたLO入力信号LOIN+及びLOIN-に基づいて、LOI+信号を生成する正のLOI(LOI+)ポートと、LOI-信号を生成する負のLOI(LOI-)ポートとを含む。LOI+信号及びLOI-信号は、差動同相信号を表し、正のLOQ(LOQ+)ポートがLOQ+信号を生成し、負のLOQ(LOQ-)ポートがLOQ-信号を生成する。LOQ+信号とLOQ-信号は、差動直交信号を表す。出力信号LOI+、LOI-、LOQ+、LOQ-は、それぞれミキサ307の入力に供給される。図7にトランスベースのIQジェネレータ317の例が示されている。
一実施形態によれば、負荷抵抗器(RL)は、出力ポート(LOI+、LOI-、LOQ+、LOQ-)の各々とバイアス電圧Vbiasとの間に結合される。トランスベースのIQジェネレータ317の出力端子に負荷抵抗器を接続することで、出力インピーダンスを高くすることができ、その結果、ミキサの入力に印加される電圧が高くなる。入力電圧が高くなることで、ミキサの変換利得が高くなる。図6は、50~500Ωの負荷抵抗器の電圧利得のシミュレーション結果を示す。
図8は、一実施形態によるミキサ回路を示す概略図である。図8を参照すると、ミキサ307は、第1のミキサ801及び第2のミキサ802を含むIQ二重平衡ミキサである。ミキサは、信号の周波数変換又は変調を行うことができる3ポートデバイスである。受信機では、ミキサが、LO信号を用いてRF信号をダウンコンバート(又は復調)し、IF信号を生成する。一実施形態では、ミキサ307は、2つの(又は二重)平衡ギルバートミキサ801及び802を含む。二重平衡ミキサ801~802は、差動LO信号を用いて差動RF信号をダウンコンバート(又は復調)し、差動IF信号を生成する。
例えば、ミキサ801は、例えばLNA306から受信した差動RF信号を表す、正のRF入力信号RF+及び負のRF入力信号RF-を受信する。入力RF信号RF+及びRF-は、差動同相LO信号(例えば、LOI+及びLOI-信号)と混合され、IFI+及びIFI-信号を生成する。LOI+信号及びLOI-信号は、図4のIQジェネレータ317のようなmm波広帯域IQ生成回路により生成される。同様に、ミキサ802は、RF+及びRF-信号を受信し、図4のIQジェネレータ317などのmm波広帯域IQ生成回路によって生成された差動直交LO信号(例えば、LOQ+及びLOQ-信号)と混合して、IFQ+及びIFQ-信号を生成する。幾つかの実施形態では、ミキサ801~802の各々は、1又は2以上の差動増幅器段を含むことができる。
図8を参照すると、2段差動増幅器の場合、増幅器は、第1段としてのソース接地差動増幅器と、第2段としてのゲート結合差動増幅器とを含むことができる。ミキサ801~802のソース接地差動増幅器段は各々、差動信号RF+及びRF-を受信することができる。ミキサ801のゲート結合型差動増幅器段は、差動同相信号LOI+及びLOI-を受信する。ミキサ802のゲート結合型差動増幅段には、差動直交信号LOQ+及びLOQ-が入力される。RF信号は、LO信号によってダウンコンバートされ、IF信号が生成される。第2段は、ミキサ801-802への高周波ノイズ注入を最小化するために、1次のローパスフィルタを含むことができる。一実施形態では、ローパスフィルタは、キャパシタと並列の負荷抵抗器を有するパッシブローパスフィルタを含む。一実施形態では、第1段の差動増幅器は、差動インダクタを介して第2段の差動増幅器に結合されている。一実施形態では、ミキサ801-802は、単一のモノリシック集積回路上の図4のmm波IQ生成回路317のようなmm波IQ生成回路と共同設計されている。一実施形態では、差動インダクタのペアを使用して、2つの差動増幅器段間の電流利得を得ることができる。4つのインダクタは、より良い性能のために含められ、例えば、2つの差動インダクタのペアは、ダブルIQミキサの各々に使用される。しかしながら、4個のインダクタはラージフットを含む。
図9は、性能を更に向上させるために、インピーダンス整合ネットワークを用いたT/Rスイッチ309及びLNA306の共設計を示す概略図である。LNA306は、広帯域フロントエンドとしての役割を果たすために、2段において異なる共振負荷で設計されている。T/Rスイッチ309及びオフ状態PAによる寄生キャパシタの負荷影響を軽減するために、TX/RX入力に個別のシャント・インダクタが適用される。RX入力シャント・インダクタLRXは、第1段LNAのLg、Ls、Cgsと更に共設計されており、広帯域入力整合のための高次ネットワークを生成する。
前述の明細書において、本発明の実施形態について、その特定の例示的な実施形態を参照して説明してきた。添付の特許請求の範囲に記載されている本発明の広範な精神及び範囲から逸脱することなく、様々な変更を加えることができることは明らかであろう。従って、本明細書及び図面は、限定の意味ではなく、例示的な意味とみなされるべきである。
302 RF受信機
306 低雑音増幅器(LNA)
307 ミキサ
308 フィルタ
309 T/Rスイッチ
311 ローパスフィルタ
312A,312B IF増幅器
313 多相フィルタ
314 IF増幅器
315 局部発振器
317 トランスベースのIQジェネレータ

Claims (14)

  1. 無線周波数(RF)受信機回路であって、
    RF信号を受け取って増幅する低雑音増幅器(LNA)と、
    局部発振器から受け取った局部発振器(LO)信号に基づいて、差動同相局部発振器(LOI)信号及び差動直交局部発信器(LOQ)信号を生成するトランスベースの同相直交(IQ)ジェネレータと、
    前記トランスベースのIQジェネレータの出力に結合された複数の負荷抵抗器であって、前記複数の負荷抵抗器の各々が前記差動LOI及び前記差動LOQ信号のうちの1つを所定のバイアス電圧に結合する、複数の負荷抵抗器と、
    前記LNA及び前記トランスベースのIQジェネレータに結合された1又は2以上のミキサを有し、前記増幅されたRF信号を受け取って前記差動LOI及び前記差動LOQ信号と混合して、前記増幅されたRF信号を中間周波数(IF)信号にダウンコンバートするダウンコンバータであって、前記IF信号は信号処理モジュールによって処理される、ダウンコンバータと、
    を含む、無線周波数(RF)受信機回路。
  2. 前記トランスベースのIQジェネレータは、
    前記LO信号に基づいてLOI+信号を生成する正のLOI(LOI+)ポートと、
    前記LO信号に基づいてLOI-信号を生成する負のLOI(LOI-)ポートであって、前記LOI+及びLOI-信号は前記差動LOI信号を表す、負のLOI(LOI-)ポートと、
    前記LO信号に基づいてLOQ+信号を生成する正のLOQ(LOQ+)ポートと、
    前記LO信号に基づいてLOQ-信号を生成する負のLOQ(LOQ-)ポートであって、前記LOQ+及びLOQ-信号は前記差動LOQ信号を表す、負のLOQ(LOQ-)ポートと、
    を含む、請求項1に記載のRF受信機回路。
  3. 前記1又は2以上のミキサは、第1のミキサ及び第2のミキサを含み、
    前記ダウンコンバータは更に、
    前記第1のミキサに結合され、前記RF信号をLOI+信号と混合して正の同相IF(IFI+)信号を生成する第1のローパスフィルタと、
    前記第2のミキサに結合され、前記RF信号をLOI-信号と混合して負の同相IF(IFI-)信号を生成する第2ローパスフィルタと、
    前記第1及び第2のローパスフィルタに結合され、前記IFI+及びIFI-信号を増幅して第1の差動IF信号を生成する第1のIF増幅器と、
    を含む、請求項2に記載のRF受信機回路。
  4. 前記1又は2以上のミキサは、第3のミキサ及び第4のミキサを更に含み、
    前記ダウンコンバータは更に、
    前記第3のミキサに結合され、前記RF信号をLOQ+信号と混合して正の直交IF(IFQ+)信号を生成する第3のローパスフィルタと、
    前記第4のミキサに結合され、前記RF信号をLOQ-信号と混合して負の直交IF(IFQ-)信号を生成する第4のローパスフィルタと、
    前記第3及び第4のローパスフィルタに結合され、前記IFQ+及びIFQ-信号を増幅して第2の差動IF信号を生成する第2のIF増幅器と、
    を含む、請求項3に記載のRF受信機回路。
  5. 前記ダウンコンバータは更に、
    前記第1のIF増幅器及び前記第2のIF増幅器に結合され、前記第1及び第2の差動IF信号に基づいて第3の差動IF信号を生成する多相フィルタ(PPF)と、
    前記PPFに結合され、前記第3の差動IF信号を増幅して第4の差動IF信号を生成する第3のIF増幅器であって、前記第4の差動IF信号は前記信号処理モジュールによって処理される、第3のIF増幅器と、
    を含む、請求項4に記載のRF受信機回路。
  6. 前記複数の負荷抵抗器は、
    前記LOI+ポートと所定のバイアス電圧の間に結合された第1の負荷抵抗器と、
    前記LOI-ポートと所定のバイアス電圧の間に結合された第2の負荷抵抗器と、
    前記LOQ+ポートと所定のバイアス電圧の間に結合された第3の負荷抵抗器と、
    前記LOQ-ポートと所定のバイアス電圧の間に結合された第4の負荷抵抗器と、
    を含む、請求項2に記載のRF受信機回路。
  7. 前記複数の負荷抵抗器の各々は、50~500Ωの範囲である、請求項1に記載のRF受信機回路。
  8. 前記差動LOI及び前記差動LOQ信号は、25~50ギガヘルツ(GHz)の範囲である、請求項1に記載のRF受信機回路。
  9. 前記1又は2以上のミキサの各々は、
    第1の及び第2のトランジスタを有する第1の差動トランジスタペアを有する第1段増幅器であって、前記第1のトランジスタの第1のゲート端子と前記第2のトランジスタの第2のゲート端子とが共に、混合される差動RF入力信号を受け取る差動RF入力ポートを形成する、第1段増幅器と、
    第3のゲート端子を備えた第3のトランジスタ及び第4のゲート端子を備えた第4のトランジスタを有する第2の差動トランジスタペアと、第5のゲート端子を備えた第5のトランジスタ及び第6のゲート端子を備えた第6のトランジスタを有する第3の差動トランジスタペアと、を有する第2段増幅器と、
    を含み、
    前記第3のゲート端子は前記第5のゲート端子に結合され、前記第4のゲート端子は前記第6のゲート端子に結合され、前記第3のゲート端子及び前記第5のゲート端子は、差動LO入力ポートを形成して、前記ミキサを駆動する差動LO駆動信号を受け取る、
    請求項1に記載のRF受信機回路。
  10. 前記第1の差動トランジスタペアの前記第1のトランジスタの第1のドレイン端子は、第1のインダクタを介して前記第2の差動トランジスタペアの前記第3の及び前記第4のトランジスタのソース端子に結合され、前記第1の差動トランジスタペアの前記第2のトランジスタの第2のドレイン端子は、第2のインダクタを介して前記第3の差動トランジスタペアの前記第5の及び前記第6のトランジスタのソース端子に結合されている、請求項9に記載のRF受信機回路。
  11. 前記第1のインダクタと前記第2のインダクタは、差動インダクタペアを形成する、請求項10に記載のRF受信機回路。
  12. 前記第3のトランジスタのドレイン端子は、第1の出力として前記第5のトランジスタのドレイン端子に結合され、前記第4のトランジスタのドレイン端子は、第2の出力として前記第6のトランジスタのドレイン端子に結合され、前記第1の及び前記第2の出力は、差動出力ポートを形成して差動混合信号を出力する、請求項9に記載のRF受信機回路。
  13. 無線周波数(RF)フロントエンド回路であって、
    アンテナに結合される送受信(T/R)スイッチと、
    前記T/Rスイッチに結合され、前記アンテナを介してRF信号を送信するRF送信機と、
    請求項1から12のいずれかに記載されるRF受信機回路であって、前記RF受信機回路は、前記T/Rスイッチに結合されて前記アンテナを介してRF信号を受信し、前記T/Rスイッチは、特定の時点で前記RF送信機又は前記RF受信機回路を前記アンテナに結合する、RF受信機回路と、
    を含む、無線周波数(RF)フロントエンド回路。
  14. モバイルデバイスであって、
    アンテナと、
    無線周波数(RF)フロントエンド回路と、
    を含み、前記無線周波数(RF)フロントエンド回路は、
    前記アンテナに結合される送受信(T/R)スイッチと、
    前記T/Rスイッチに結合され、前記アンテナを介してRF信号を送信するRF送信機と、
    請求項1から12のいずれかに記載されるRF受信機回路であって、前記RF受信機回路は、前記T/Rスイッチに結合されて前記アンテナを介してRF信号を受信し、前記T/Rスイッチは、特定の時点で前記RF送信機又は前記RF受信機回路を前記アンテナに結合する、RF受信機回路と、を含み、
    前記モバイルデバイスは、前記IF信号を処理する信号プロセッサを含む、
    モバイルデバイス。
JP2021562321A 2019-04-19 2020-04-15 マルチバンド・ミリ波無線通信用広帯域受信機 Active JP7441240B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962836295P 2019-04-19 2019-04-19
US62/836,295 2019-04-19
US16/414,480 2019-05-16
US16/414,480 US10855317B2 (en) 2018-04-05 2019-05-16 Broadband receiver for multi-band millimeter-wave wireless communication
PCT/US2020/028361 WO2020214733A1 (en) 2019-04-19 2020-04-15 Broadband receiver for multi-band millimeter-wave wireless communication

Publications (2)

Publication Number Publication Date
JP2022529195A JP2022529195A (ja) 2022-06-17
JP7441240B2 true JP7441240B2 (ja) 2024-02-29

Family

ID=72836924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021562321A Active JP7441240B2 (ja) 2019-04-19 2020-04-15 マルチバンド・ミリ波無線通信用広帯域受信機

Country Status (6)

Country Link
EP (1) EP3956981A4 (ja)
JP (1) JP7441240B2 (ja)
KR (1) KR20210148351A (ja)
CN (1) CN113491066A (ja)
CA (1) CA3137133A1 (ja)
WO (1) WO2020214733A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11677430B2 (en) * 2020-11-18 2023-06-13 Swiftlink Technologies Inc. Transformer-based current-reuse amplifier with embedded IQ generation for compact image rejection architecture in multi-band millimeter-wave 5G communication

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180634A (ja) 2005-12-27 2007-07-12 Renesas Technology Corp 直交ミキサ回路およびrf通信用半導体集積回路
JP2010056605A (ja) 2008-08-26 2010-03-11 Asahi Kasei Electronics Co Ltd ミキサ回路、ミキサ回路の製造方法及び半導体集積回路
JP2013532455A (ja) 2010-07-14 2013-08-15 アールディーエー テクノロジーズ リミテッド ローノイズブロック(lnb)ダウンコンバージョン回路およびチップ、lnbダウンコンバージョン回路および方法
WO2014136402A1 (ja) 2013-03-05 2014-09-12 パナソニック株式会社 ミキサ回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917789B1 (en) * 1999-10-21 2005-07-12 Broadcom Corporation Adaptive radio transceiver with an antenna matching circuit
US7130604B1 (en) * 2002-06-06 2006-10-31 National Semiconductor Corporation Harmonic rejection mixer and method of operation
US20050175130A1 (en) * 2004-02-10 2005-08-11 Tony Yang Current mode image rejection mixer and method thereof
US20060006921A1 (en) * 2004-07-06 2006-01-12 Tenbroek Bernard M Mixer
US7356317B2 (en) * 2004-07-14 2008-04-08 Silicon Storage Technology, Inc. Adaptive-biased mixer
US20080280585A1 (en) * 2007-05-10 2008-11-13 Broadcom Corporation, A California Corporation RF receiver front-end and applications thereof
US8718574B2 (en) * 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US9154356B2 (en) * 2012-05-25 2015-10-06 Qualcomm Incorporated Low noise amplifiers for carrier aggregation
US8787864B2 (en) * 2012-11-30 2014-07-22 Qualcomm Incorporated Receiver IIP2 analog calibration

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180634A (ja) 2005-12-27 2007-07-12 Renesas Technology Corp 直交ミキサ回路およびrf通信用半導体集積回路
JP2010056605A (ja) 2008-08-26 2010-03-11 Asahi Kasei Electronics Co Ltd ミキサ回路、ミキサ回路の製造方法及び半導体集積回路
JP2013532455A (ja) 2010-07-14 2013-08-15 アールディーエー テクノロジーズ リミテッド ローノイズブロック(lnb)ダウンコンバージョン回路およびチップ、lnbダウンコンバージョン回路および方法
WO2014136402A1 (ja) 2013-03-05 2014-09-12 パナソニック株式会社 ミキサ回路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Jong Seok Park and Hua Wang,A Transformer-Based Poly-Phase Network for Ultra-Broadband Quadrature Signal Generation,2015 IEEE MTT-S International Microwave Symposium [online],2015年,[retrieved on 2023.01.11], Retrieved from the Internet : <URL: https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=7167078>,<DOI: 10.1109/MWSYM.2015.7167078>
Pradeep B. Khannur and Koh Soo Ling,A 2.45GHz Fully-Differential CMOS Image-Reject Mixer for Bluetooth Application,2002 IEEE Radio Frequency Integrated Circuits (RFIC) Symposium. Digest of Papers (Cat. No.02CH37280) [online],2002年,pp. 439 - 442,[retrieved on 2023.01.11], Retrieved from the Internet : <URL: https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=1012086>,<DOI: 10.1109/RFIC.2002.1012086 >

Also Published As

Publication number Publication date
KR20210148351A (ko) 2021-12-07
EP3956981A1 (en) 2022-02-23
CA3137133A1 (en) 2020-10-22
CN113491066A (zh) 2021-10-08
JP2022529195A (ja) 2022-06-17
EP3956981A4 (en) 2023-01-18
WO2020214733A1 (en) 2020-10-22

Similar Documents

Publication Publication Date Title
CN110350930B (zh) 多波段毫米波5g通信的宽带镜像抑制rf接收器和前端电路
US10855317B2 (en) Broadband receiver for multi-band millimeter-wave wireless communication
JP7324233B2 (ja) ミリ波5g通信用再構成可能バンド幅を用いたワイドバンド低雑音増幅器(lna)
US11601092B2 (en) RF frequency multiplier without balun
US20190245507A1 (en) Broadband power amplifier and matching network for multi-band millimeter-wave 5g communication
JP7202398B2 (ja) ミリ波5g通信用ブロードバンドmimo受信機のための送信/受信(t/r)スイッチ及び受信機フロントエンドのワイドバンドマッチング共設計法
JP7441240B2 (ja) マルチバンド・ミリ波無線通信用広帯域受信機
US20230170861A1 (en) Integrated directional coupler for broadband amplifier
US9124346B2 (en) Switching gates mixer
US11677430B2 (en) Transformer-based current-reuse amplifier with embedded IQ generation for compact image rejection architecture in multi-band millimeter-wave 5G communication
WO2024021203A1 (zh) 具有高镜像抑制度的5g双频双向收发机
WO2023144617A1 (en) Transformer-based marchand balun amplifier for wireless communication

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230417

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20230515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240216

R150 Certificate of patent or registration of utility model

Ref document number: 7441240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150