JP2002164947A - リニアライザ - Google Patents
リニアライザInfo
- Publication number
- JP2002164947A JP2002164947A JP2000362034A JP2000362034A JP2002164947A JP 2002164947 A JP2002164947 A JP 2002164947A JP 2000362034 A JP2000362034 A JP 2000362034A JP 2000362034 A JP2000362034 A JP 2000362034A JP 2002164947 A JP2002164947 A JP 2002164947A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bias voltage
- voltage
- linearizer
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 アナログカーテシアンループ方式のリニアラ
イザにおいて、経時変化や温度変化が生じた場合におい
ても、直流バイアス電圧の変動によるＤＣオフセットの
劣化を抑えることができるリニアライザを提供する。 【解決手段】 直交変調器の入力点であって、加算アン
プ６（７）の出力点から信号を分岐し、それぞれ変調信
号成分を除去し、直流バイアス電圧だけを通過するよう
にカットオフ周波数を設定したＬＰＦ２６（２７）を設
ける。そして、直交変調器８に入力されるＩ信号（Ｑ信
号）の直流バイアス電圧をベースバンド部１に取り込
み、ＤＣトレーニングを実行した時の直流バイアス電圧
値を記憶する。そしてこの記憶した電圧値と、通常動作
中の電圧とを比較し、差分が生じた場合、制御信号２０
（２２）として補正電圧を出力し、ＤＣオフセットを補
正する構成とする。
イザにおいて、経時変化や温度変化が生じた場合におい
ても、直流バイアス電圧の変動によるＤＣオフセットの
劣化を抑えることができるリニアライザを提供する。 【解決手段】 直交変調器の入力点であって、加算アン
プ６（７）の出力点から信号を分岐し、それぞれ変調信
号成分を除去し、直流バイアス電圧だけを通過するよう
にカットオフ周波数を設定したＬＰＦ２６（２７）を設
ける。そして、直交変調器８に入力されるＩ信号（Ｑ信
号）の直流バイアス電圧をベースバンド部１に取り込
み、ＤＣトレーニングを実行した時の直流バイアス電圧
値を記憶する。そしてこの記憶した電圧値と、通常動作
中の電圧とを比較し、差分が生じた場合、制御信号２０
（２２）として補正電圧を出力し、ＤＣオフセットを補
正する構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、リニアライザに係
り、更に詳しくは、アナログカーテシアンループ方式の
リニアライザのＤＣオフセットの改善に関するものであ
る。
り、更に詳しくは、アナログカーテシアンループ方式の
リニアライザのＤＣオフセットの改善に関するものであ
る。
【０００２】
【従来の技術】従来のアナログカーテシアンループ方式
のリニアライザは、図２に示す構成のものが知られてい
る。図２に示すように、従来のリニアライザ回路は、ベ
ースバンド部１、および変調入力部ａ、ＲＦ部９、帰還
ＲＦ部１１、復調部ｂで構成される。以下に各部の動作
を示す。図中、ベースバンド部１で変調信号処理を行
い、変調信号Ｉ、Ｑを出力する。変調入力部ａでは、ベ
ースバンド部１の出力信号をうけ、ＬＰＦ２（３）で変
調信号成分以外の不要成分を除去し、差動オペアンプ４
（５）でそれぞれ差動化し、加算アンプ６（７）で帰還
信号と加算する。加算後の信号は直交変調器８に入力さ
れる。直交変調器８では、入力変調信号を直交変調し、
ＲＦ部９で規定出力に増幅し、出力する。
のリニアライザは、図２に示す構成のものが知られてい
る。図２に示すように、従来のリニアライザ回路は、ベ
ースバンド部１、および変調入力部ａ、ＲＦ部９、帰還
ＲＦ部１１、復調部ｂで構成される。以下に各部の動作
を示す。図中、ベースバンド部１で変調信号処理を行
い、変調信号Ｉ、Ｑを出力する。変調入力部ａでは、ベ
ースバンド部１の出力信号をうけ、ＬＰＦ２（３）で変
調信号成分以外の不要成分を除去し、差動オペアンプ４
（５）でそれぞれ差動化し、加算アンプ６（７）で帰還
信号と加算する。加算後の信号は直交変調器８に入力さ
れる。直交変調器８では、入力変調信号を直交変調し、
ＲＦ部９で規定出力に増幅し、出力する。
【０００３】一方、帰還ＲＦ部１１では、帰還信号を規
定のレベルに調整し、帰還部ｂの直交復調器１０で復調
し、差動出力する。この差動出力を帰還アンプ１２（１
３）を介して変調入力部ａの加算アンプ６（７）の入力
に帰還する。以上説明した構成により、カーテシアンル
ープ回路を形成する。
定のレベルに調整し、帰還部ｂの直交復調器１０で復調
し、差動出力する。この差動出力を帰還アンプ１２（１
３）を介して変調入力部ａの加算アンプ６（７）の入力
に帰還する。以上説明した構成により、カーテシアンル
ープ回路を形成する。
【０００４】通常、この種の直交変調方式の無線機で
は、直交変調器８に入力されるＩ、Ｑの各変調信号の変
調器入力点において、直流バイアス電圧を調整する必要
がある。このため、制御信号２０〜２５によって、前述
の直交変調器入力点のＩ、Ｑの各入力信号の直流バイア
ス電圧を調整する。この調整をＤＣトレーニングと称す
る。以下に、従来のＤＣトレーニングの動作を説明す
る。入力信号の直流バイアス電圧の調整は差動アンプ４
（５）の出力点で行い、帰還信号の直流バイアス電圧の
調整は帰還アンプ１２（１３）の出力点で行う。また、
変調器入力点の直流バイアス電圧の調整は加算アンプ６
（７）の出力点で行う。このように、それぞれ直流バイ
アス電圧を個別に調整する。このため、ＲＦ部９、帰還
ＲＦ部１１のゲインを最小にし、見かけ上、カーテシア
ンループを切断する。
は、直交変調器８に入力されるＩ、Ｑの各変調信号の変
調器入力点において、直流バイアス電圧を調整する必要
がある。このため、制御信号２０〜２５によって、前述
の直交変調器入力点のＩ、Ｑの各入力信号の直流バイア
ス電圧を調整する。この調整をＤＣトレーニングと称す
る。以下に、従来のＤＣトレーニングの動作を説明す
る。入力信号の直流バイアス電圧の調整は差動アンプ４
（５）の出力点で行い、帰還信号の直流バイアス電圧の
調整は帰還アンプ１２（１３）の出力点で行う。また、
変調器入力点の直流バイアス電圧の調整は加算アンプ６
（７）の出力点で行う。このように、それぞれ直流バイ
アス電圧を個別に調整する。このため、ＲＦ部９、帰還
ＲＦ部１１のゲインを最小にし、見かけ上、カーテシア
ンループを切断する。
【０００５】まず、はじめに、入力信号の直流バイアス
電圧の調整のためのＤＣトレーニングを説明する。従来
は、直流バイアス電圧の比較検出にコンパレータを用い
ており、変調信号の交流成分が存在すると、正確な直流
バイアス電圧の比較検出が困難になるため、ベースバン
ド部１のＩ、Ｑ変調出力は無信号状態とする。この状態
で、コンパレータ１４（１５）により、差動化出力Ｉ、
反転Ｉ信号（Ｑ、反転Ｑ信号）の直流バイアス電圧を比
較検出する。このとき、変調信号は無信号なので、直流
バイアスの差が比較検出される。この比較結果に基づ
き、ベースバンド部１より出力する制御信号２０（２
２）で、コンパレータ１４（１５）の出力が、Ｈから
Ｌ、若しくは、ＬからＨに変化する、しきい値となるよ
うに補正バイアス電圧を設定する。この時の制御信号２
０（２２）の電圧値をベースバンド部１にて記憶する。
電圧の調整のためのＤＣトレーニングを説明する。従来
は、直流バイアス電圧の比較検出にコンパレータを用い
ており、変調信号の交流成分が存在すると、正確な直流
バイアス電圧の比較検出が困難になるため、ベースバン
ド部１のＩ、Ｑ変調出力は無信号状態とする。この状態
で、コンパレータ１４（１５）により、差動化出力Ｉ、
反転Ｉ信号（Ｑ、反転Ｑ信号）の直流バイアス電圧を比
較検出する。このとき、変調信号は無信号なので、直流
バイアスの差が比較検出される。この比較結果に基づ
き、ベースバンド部１より出力する制御信号２０（２
２）で、コンパレータ１４（１５）の出力が、Ｈから
Ｌ、若しくは、ＬからＨに変化する、しきい値となるよ
うに補正バイアス電圧を設定する。この時の制御信号２
０（２２）の電圧値をベースバンド部１にて記憶する。
【０００６】同様に、帰還信号の直流バイアス電圧の調
整は、コンパレータ１８（１９）で各直流バイアス電圧
を比較検出し、制御信号２４（２５）により補正電圧の
設定を実行し、この補正電圧を記憶する。変調器入力点
の直流バイアス電圧の調整は、コンパレータ１６（１
７）で各直流バイアス電圧を比較検出し、制御信号２１
（２３）により補正電圧の設定を実行し、この補正電圧
を記憶する。以上の処理で各部の調整が終わると、ＤＣ
トレーニングは終了となる。
整は、コンパレータ１８（１９）で各直流バイアス電圧
を比較検出し、制御信号２４（２５）により補正電圧の
設定を実行し、この補正電圧を記憶する。変調器入力点
の直流バイアス電圧の調整は、コンパレータ１６（１
７）で各直流バイアス電圧を比較検出し、制御信号２１
（２３）により補正電圧の設定を実行し、この補正電圧
を記憶する。以上の処理で各部の調整が終わると、ＤＣ
トレーニングは終了となる。
【０００７】このようにして、設定した前述の各制御信
号の補正電圧は、ベースバンド部１で保持される。通常
動作中は常に各部に補正電圧が出力され、各部において
直流バイアス電圧値が最適に設定され、変調器入力点で
のＤＣオフセットが最適化される。
号の補正電圧は、ベースバンド部１で保持される。通常
動作中は常に各部に補正電圧が出力され、各部において
直流バイアス電圧値が最適に設定され、変調器入力点で
のＤＣオフセットが最適化される。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た従来のＤＣトレーニングでは、Ｉ、Ｑの各信号の直流
バイアス電圧の差分検出手段として、コンパレータを使
用しているため、変調信号の交流成分により正確な直流
バイアス電圧の検出が困難であり、送信動作中はＤＣオ
フセットの劣化に対応した補正動作を行えない。また、
８０〜１００ｍｓの所用時間を要するため、非常送の端
末機等で送信動作の間隔がトレーニング時間より短い場
合は送信前に随時実行することが出来ない。このため、
電源投入時等、システムの立ち上げ時に実行されるのみ
で、送信動作中や送信待機中には実行されていない。従
って、経時変化や非常に大きな温度変化が生じた場合に
は、ＤＣトレーニングで最適にしたＤＣオフセットと、
実際の状況との間に誤差を生じ、直流バイアス電圧のバ
ランスが崩れ、ＤＣオフセットが劣化する危険性を有し
ていた。
た従来のＤＣトレーニングでは、Ｉ、Ｑの各信号の直流
バイアス電圧の差分検出手段として、コンパレータを使
用しているため、変調信号の交流成分により正確な直流
バイアス電圧の検出が困難であり、送信動作中はＤＣオ
フセットの劣化に対応した補正動作を行えない。また、
８０〜１００ｍｓの所用時間を要するため、非常送の端
末機等で送信動作の間隔がトレーニング時間より短い場
合は送信前に随時実行することが出来ない。このため、
電源投入時等、システムの立ち上げ時に実行されるのみ
で、送信動作中や送信待機中には実行されていない。従
って、経時変化や非常に大きな温度変化が生じた場合に
は、ＤＣトレーニングで最適にしたＤＣオフセットと、
実際の状況との間に誤差を生じ、直流バイアス電圧のバ
ランスが崩れ、ＤＣオフセットが劣化する危険性を有し
ていた。
【０００９】本発明の目的は、変調器入力点の直流バイ
アス電圧を、通常送信動作中においても検出可能とし、
初期状態でＤＣオフセットを最適にした時の直流バイア
ス電圧値を記憶しておき、通常送信動作中も同じ直流バ
イアス電圧になるように制御信号で補正することで、経
時変化および温度変化発生時の直流バイアス電圧の変動
によるＤＣオフセットの劣化を抑えるようにしたリニア
ライザを提供することを目的とする。
アス電圧を、通常送信動作中においても検出可能とし、
初期状態でＤＣオフセットを最適にした時の直流バイア
ス電圧値を記憶しておき、通常送信動作中も同じ直流バ
イアス電圧になるように制御信号で補正することで、経
時変化および温度変化発生時の直流バイアス電圧の変動
によるＤＣオフセットの劣化を抑えるようにしたリニア
ライザを提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明では、上記の目的
を達成するために、図１中、加算アンプ６（７）の出力
点、すなわち、直交変調器入力点から信号を分岐し、そ
れぞれ変調信号成分を除去し、直流バイアス電圧だけを
通過するようにカットオフ周波数を設定したＬＰＦ２６
（２７）を設け、直交変調器８に入力されるＩ信号（Ｑ
信号）の直流バイアス電圧をベースバンド部１に取り込
み、ＤＣトレーニングを実行したときの電圧値を記憶す
るように構成したものである。そして、この記憶した電
圧値と、通常動作中の電圧値とを比較し、相違が生じた
場合、ベースバンド部１から制御信号２０（２２）とし
て補正電圧を出力し、ＤＣオフセットを補正する構成と
したものである。
を達成するために、図１中、加算アンプ６（７）の出力
点、すなわち、直交変調器入力点から信号を分岐し、そ
れぞれ変調信号成分を除去し、直流バイアス電圧だけを
通過するようにカットオフ周波数を設定したＬＰＦ２６
（２７）を設け、直交変調器８に入力されるＩ信号（Ｑ
信号）の直流バイアス電圧をベースバンド部１に取り込
み、ＤＣトレーニングを実行したときの電圧値を記憶す
るように構成したものである。そして、この記憶した電
圧値と、通常動作中の電圧値とを比較し、相違が生じた
場合、ベースバンド部１から制御信号２０（２２）とし
て補正電圧を出力し、ＤＣオフセットを補正する構成と
したものである。
【００１１】
【発明の実施の形態】以下、本発明の一実施例を図１を
参照して説明する。本実施例では、差動動作回路を用い
ているため、変調入力部ａのうち、差動化オペアンプ４
（５）から直交変調器８までと、復調部ｂでは、直流バ
イアス電圧に変動が生じても、差動動作により差動信号
の直流バイアス電圧の変動量は同じであるため、各差動
信号の直流バイアス電圧のバランスはほとんど変動しな
い。また、素子のばらつきによる直流バイアス電圧のバ
ランスの変動も無視できる程度である。
参照して説明する。本実施例では、差動動作回路を用い
ているため、変調入力部ａのうち、差動化オペアンプ４
（５）から直交変調器８までと、復調部ｂでは、直流バ
イアス電圧に変動が生じても、差動動作により差動信号
の直流バイアス電圧の変動量は同じであるため、各差動
信号の直流バイアス電圧のバランスはほとんど変動しな
い。また、素子のばらつきによる直流バイアス電圧のバ
ランスの変動も無視できる程度である。
【００１２】ここで、ベースバンド部１からの変調入力
端での直流バイアス電圧の変動は、そのまま変調器入力
点の直流バイアス電圧の変動となって現れるため、直流
バイアス電圧のバランスの変動が生じることになる。従
って、直交変調器８のＩ信号（Ｑ信号）の入力点で信号
を分岐し、変調信号成分を除去し、直流バイアス電圧だ
けを通過させるようにカットオフ周波数を設定したＬＰ
Ｆ２６（２７）を設け、ベースバンド部１に直流バイア
ス電圧を取り込む構成としたものである。以下にその動
作を説明する。
端での直流バイアス電圧の変動は、そのまま変調器入力
点の直流バイアス電圧の変動となって現れるため、直流
バイアス電圧のバランスの変動が生じることになる。従
って、直交変調器８のＩ信号（Ｑ信号）の入力点で信号
を分岐し、変調信号成分を除去し、直流バイアス電圧だ
けを通過させるようにカットオフ周波数を設定したＬＰ
Ｆ２６（２７）を設け、ベースバンド部１に直流バイア
ス電圧を取り込む構成としたものである。以下にその動
作を説明する。
【００１３】まず、はじめに、従来技術で前述したよう
に、入力信号を無信号とし、入力信号部、変調器入力
部、帰還信号部でのＤＣトレーニングを実行し、ＤＣオ
フセットが最適化されたときのＩ信号（Ｑ信号）の直流
バイアス電圧を、設置したＬＰＦ２６（２７）を介して
ベースバンド部１に取り込み、記憶する。このＬＰＦ２
６（２７）は、変調信号成分を除去し、直流バイアス電
圧だけを通過するようにカットオフ周波数を設定してあ
る。カットオフ周波数は、変調方式とシンボルレートに
よって異なるが、例えばπ／４シフトＱＰＳＫの変調方
式で、伝送レートが９．６ｋｂｐｓの場合では、変調信
号の最低周波数は６００Ｈｚとなる。このため、ＬＰＦ
２６（２７）は、この周波数成分を十分に落とすカット
オフ周波数に設定する。
に、入力信号を無信号とし、入力信号部、変調器入力
部、帰還信号部でのＤＣトレーニングを実行し、ＤＣオ
フセットが最適化されたときのＩ信号（Ｑ信号）の直流
バイアス電圧を、設置したＬＰＦ２６（２７）を介して
ベースバンド部１に取り込み、記憶する。このＬＰＦ２
６（２７）は、変調信号成分を除去し、直流バイアス電
圧だけを通過するようにカットオフ周波数を設定してあ
る。カットオフ周波数は、変調方式とシンボルレートに
よって異なるが、例えばπ／４シフトＱＰＳＫの変調方
式で、伝送レートが９．６ｋｂｐｓの場合では、変調信
号の最低周波数は６００Ｈｚとなる。このため、ＬＰＦ
２６（２７）は、この周波数成分を十分に落とすカット
オフ周波数に設定する。
【００１４】次に、通常送信動作に移行した時のＩ信号
（Ｑ信号）の直流バイアス電圧を、設置したＬＰＦ２６
（２７）を介してベースバンド部１に取り込み、前述の
記憶した基準電圧値と比較し、その差分を取る。ベース
バンド部１では、この差分を打ち消す様に、補正電圧を
制御信号２０（２２）として出力し、前述の初期状態で
の記憶した電圧値になるように制御する。これにより、
変調器入力点の直流バイアス電圧を最適に調整する。変
調器入力点は差動動作なので、それぞれの差動信号の直
流バイアス電圧の変動量は同じ量であるため、分岐取り
込みはＩ信号（Ｑ信号）のみで補正が可能である。
（Ｑ信号）の直流バイアス電圧を、設置したＬＰＦ２６
（２７）を介してベースバンド部１に取り込み、前述の
記憶した基準電圧値と比較し、その差分を取る。ベース
バンド部１では、この差分を打ち消す様に、補正電圧を
制御信号２０（２２）として出力し、前述の初期状態で
の記憶した電圧値になるように制御する。これにより、
変調器入力点の直流バイアス電圧を最適に調整する。変
調器入力点は差動動作なので、それぞれの差動信号の直
流バイアス電圧の変動量は同じ量であるため、分岐取り
込みはＩ信号（Ｑ信号）のみで補正が可能である。
【００１５】
【発明の効果】以上説明したように本発明によれば、初
期状態の無信号で行ったＤＣトレーニングで最適にした
直交変調器入力点の直流バイアス電圧に対して、経時変
化や温度変化発生時の直流バイアス電圧の変動によるＤ
Ｃオフセットの劣化を抑えることが出来る。
期状態の無信号で行ったＤＣトレーニングで最適にした
直交変調器入力点の直流バイアス電圧に対して、経時変
化や温度変化発生時の直流バイアス電圧の変動によるＤ
Ｃオフセットの劣化を抑えることが出来る。
【図１】本発明の一実施例の構成を示すブロック図。
【図２】従来技術の一例の構成を示すブロック図。
１：ベースバンド部、 ２，３：不要成分除去用ＬＰ
Ｆ、４，５：差動化オペアンプ、６，７：加算アンプ、
８：直交変調器、９：ＲＦ部、 １０：直交復調部、
１１：帰還ＲＦ部、１２，１３：帰還アンプ、 １４
〜１９：コンパレータ、２０〜２５：制御信号、 ２
６，２７：変調信号成分除去用ＬＰＦ、ａ：変調入力
部、 ｂ：復調部。
Ｆ、４，５：差動化オペアンプ、６，７：加算アンプ、
８：直交変調器、９：ＲＦ部、 １０：直交復調部、
１１：帰還ＲＦ部、１２，１３：帰還アンプ、 １４
〜１９：コンパレータ、２０〜２５：制御信号、 ２
６，２７：変調信号成分除去用ＬＰＦ、ａ：変調入力
部、 ｂ：復調部。
Claims (1)
- 【請求項１】 変換器入力信号の変調信号成分を除去す
る手段と、変調器入力信号の直流バイアス電圧のみを取
り出し、無信号入力状態でＤＣオフセットを最適化した
ときの変調器入力信号の直流バイアス電圧値を記憶する
手段と、通常送信時の変調器入力信号の直流バイアス電
圧値と前記記憶した直流バイアス電圧値と等しく制御す
る手段とを具備することを特徴とするカーテシアンルー
プ方式のリニアライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000362034A JP2002164947A (ja) | 2000-11-29 | 2000-11-29 | リニアライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000362034A JP2002164947A (ja) | 2000-11-29 | 2000-11-29 | リニアライザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002164947A true JP2002164947A (ja) | 2002-06-07 |
Family
ID=18833374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000362034A Pending JP2002164947A (ja) | 2000-11-29 | 2000-11-29 | リニアライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002164947A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7660563B2 (en) * | 2005-09-26 | 2010-02-09 | Cypress Semiconductor Corporation | Apparatus and method for calibrating mixer offset |
| US8090036B2 (en) | 2006-03-01 | 2012-01-03 | Hitachi Kokusai Electric Inc. | Transmitter and carrier leak detection method |
| JP2016054439A (ja) * | 2014-09-04 | 2016-04-14 | 株式会社日立国際電気 | 送信機 |
-
2000
- 2000-11-29 JP JP2000362034A patent/JP2002164947A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7660563B2 (en) * | 2005-09-26 | 2010-02-09 | Cypress Semiconductor Corporation | Apparatus and method for calibrating mixer offset |
| US8090036B2 (en) | 2006-03-01 | 2012-01-03 | Hitachi Kokusai Electric Inc. | Transmitter and carrier leak detection method |
| JP2016054439A (ja) * | 2014-09-04 | 2016-04-14 | 株式会社日立国際電気 | 送信機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4072061B2 (ja) | 無線受信機用ｄｃオフセット補正方式 | |
| US7106133B2 (en) | Distortion compensator | |
| JP3880329B2 (ja) | ループゲイン制御方法及び電力増幅回路 | |
| US7327191B2 (en) | Distortion compensating apparatus and method | |
| KR100864558B1 (ko) | 왜곡 보상 장치 및 왜곡 보상 방법 | |
| JP4455605B2 (ja) | 信号発生装置 | |
| JPH1022756A (ja) | 無線送信機およびその送信制御方法 | |
| EP1324503A2 (en) | Direct conversion receiver, mobile radio equipment using the same, and RF signal receiving method | |
| JP4017602B2 (ja) | Ｅｄｇｅ電力検出器／制御器 | |
| US7876853B2 (en) | Phase error de-glitching circuit and method of operating | |
| US5771263A (en) | Communication system control method and communication system using the method | |
| JPH10136048A (ja) | 負帰還増幅器 | |
| JPWO2008023414A1 (ja) | ポーラ変調送信装置及びポーラ変調送信方法 | |
| US5448203A (en) | Negative-feedback amplifier and feedback controlling method thereof | |
| JP2002164947A (ja) | リニアライザ | |
| WO2007020711A1 (ja) | Ｄｃオフセット補正装置及びその方法 | |
| JP2002314348A (ja) | 線形増幅器 | |
| JP2008236641A (ja) | 送信機 | |
| US5864586A (en) | Radio apparatus with offset compensating circuit | |
| JPH04291829A (ja) | 歪み補償回路 | |
| JP2000101662A (ja) | 帰還増幅回路及びこれを適用した送信機 | |
| JP2000244341A (ja) | カーテシアン・フィードバック回路における飽和防止回路 | |
| JP3884965B2 (ja) | デジタル無線機 | |
| GB2377103A (en) | Tuning a station | |
| JPH05206736A (ja) | Ｆｍ復調回路 |