JP2007506326A

JP2007506326A - 高性能低雑音増幅器

Info

Publication number: JP2007506326A
Application number: JP2006526731A
Authority: JP
Inventors: エルベジーンフランソワマリー
Original assignee: Koninklijke Philips NV; Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2003-09-23
Filing date: 2004-09-15
Publication date: 2007-03-15
Also published as: US20080125072A1; US7565128B2; EP1668775A1; CN1856933A; WO2005029696A1; KR20060121886A; EP1668775B1; CN1856933B

Abstract

二つの入力端子上において逆位相で一対の入力信号Sp及びSnを受信し、四つの出力端子上において逆位相で二対の出力電流SIp及びSInをもたらすための信号処理回路が提供されている。各々の入力信号Sp及びSnは増幅ユニットLNAUp及びLNAUnで増幅され、その後、分割ユニットSPLUp及びSPLUnで分割される。本発明は、二つの分割ユニットSPLUp及びSPLUnの各々が、前記増幅ユニット、すなわちそれぞれLNAUp及びLNAUnと前記出力端子の一つとの間に接続される少なくとも二つの分岐部、すなわちそれぞれBIp及びBQp並びにBIn及びBQnを含むように構成され、四つの分岐部BIp及びBQp並びにBIn及びBQnは各々、少なくとも一つのインピダンス部、すなわちそれぞれ同じ特性を有するRIp、RQp、RIn、及びRQnを含む。ミキサ回路は当該信号処理回路で容易にスタックされ得る。

Description

本発明は、無線受信器回路（radio receiver circuit）の分野に関する。より具体的には、本発明は、二つの直交ミキサ（混合器）回路（quadrature mixer circuit）でスタックされる信号処理回路の回路トポロジに関する。当該信号処理回路は二つの入力端子上において逆（位）相の（in phase opposition）一対の入力信号を受信し、四つの出力端子上において逆相の二対の出力電流をもたらし、各々の入力信号は、増幅ユニット（amplification unit）で増幅され、分割ユニット（splitting unit）で分割される。前記信号処理回路の前記出力端子はそれから、各々のミキサ回路が、逆相になる一対の信号を受信する態様で前記ミキサ回路に接続される。逆相になる当該一対の信号は差動信号とも称されることが可能であり、前記差動信号は前記対の信号を意味する。

異なる用途において、本発明は特に、例えば無線信号、電気通信信号、電話信号、音声（可聴）ベースバンド信号、ワイヤレスアナログ信号、及びビデオ信号等のような信号の受信に関する。

本発明は、当該信号のための何れの受信器及び前記受信器で実現される何れのチップにも関する。当該受信器は、例えば無線レセプタ（radio receptor）及びワイヤレスコントローラ等のようなワイヤレス標準規格ＤＥＣＴにおける電話器になり得る。

ずっとより低い信号周波数における更なる処理を可能にする周波数変換及び過度に高い雑音下限（フロア）（noise floor）で前記信号を破損させないようにするため、無線受信器回路における、図１に表されているような受信チェーン（reception chain）ＲＣで実行される第一の課題は信号の増幅にある。上記のように信号は、例えば無線周波数信号になり、逆位相Sp及びSnになる一対の入力信号から構成される。

当該受信チェーンにおいて、直交する二つの局所（ローカル）発振信号（local oscillation signal）、LOI及びLOQによって動作させられる二つのミキサ回路M_I及びM_Qの使用により、影像排除（イメージリジェクション（image rejection））が可能になり、それ故に受信の質（クオリティ）が向上させられる。多くの場合、ギルバートからの二重平衡ミキサ（double-balanced Mixer）の場合のように、ミキサ回路は自身の入力部において電流を必要とする。用語‘ミキサ回路’がこの場合、周波数変換を行う回路の部分を示し、信号処理回路が、ミキサ回路に入るための入力信号を処理（準備）する回路の部分を示すことは注意されなければならない。従って、ギルバートクワッド（Gilbert quad）は、ミキサ回路の良い例になる。

このような場合、冒頭に記載の信号処理回路ＳＰＣは、逆相の一対の信号(Sp及びSn)から二対の電流信号(SIn,SIp)及び(SQn,SQp)をもたらすために必要になり、一方はミキサM_Iのためのものであり、他方はミキサM_Qのためのものである。

各々のミキサはそれから、中間周波数において逆相の一対の信号(ISIn,ISIp)及び(ISQn,ISQp)をもたらす。二つのミキサによってもたらされる二対の信号は直交位相になり、ISInはISQnと直交し、ISIpはISQpと直交する。差動信号ISQ=ISQp-ISQnはISI=ISIp-ISInと直交するということも可能である。二つのミキサ回路は、各負荷MLD_I及びMLD_Qによって充電される。

従来技術のよく用いられる信号処理回路は、２段トポロジ（two-stage topology）を有する。第一の段は、例えば増幅器トランジスタと称されるトランジスタを使用する低雑音電圧増幅ユニット（low noise voltage amplification unit）になる。増幅された電圧はそれから、第二の段において二つのＩ及びＱ差動相互コンダクタンス（differential transconductance）を含む分割ユニットに印加される。第一の段は電圧増幅を実行する一方、第二の段は電圧から電流への変換を実行する。

線形的制約（linearity constraint）を満たさせるため、第一の段の電圧利得（ゲイン）は低くならなければならない。更に、当該２段トポロジの場合、大電圧振幅（large voltage swing）が、入力信号及びその高調波（harmonics）の周波数で第一の段の出力部上において観測される。これは局所発振信号を妨害し得る。

冒頭に記載の信号処理回路のための単一の段のトポロジは、欧州特許出願第EP0998025号公報に開示されている。図２において表されているように、I及びＱ相互コンダクタンスは、上記の２段トポロジにおいて使用されているような二つの二重増幅ユニット（duplicated amplification unit）ＬＮＡＵになる。確かに、二つの代わりに四つの増幅トランジスタを使用することにより、相互コンダクタンスとして各々の増幅トランジスタを使用することが可能になる。二つのミキサ回路は、各々のミキサ回路が逆相で一対の信号を受信する態様で増幅トランジスタTIp, TQp, TIn, 及びTQnのコレクタに直接接続される。当該１段トポロジにおいて、局所発振信号は無線信号入力部にリークする（漏れる）ことが観測される。このことは、特に局所発振信号及び入力信号の周波数が同じになるアーキテクチャにおいて問題になる。

従って一つ又はそれより多くの実施例の目的は、線形性（リニアリティ）及び雑音特性の点で改善された特性をもたらす信号処理回路のための回路トポロジを提供することにある。更に本発明は、ミキサ回路にもたらされる局所発振信号の生成における外乱(障害）を低減することを可能にする。

このため、本発明は、二つの分割ユニットの各々が、各増幅ユニットと四つの出力端子うちの一つとの間に接続される二つの分岐（ブランチ）を含み、四つの分岐はそれぞれ、同じ特性を有する少なくとも一つのインピダンス部を含むことを提案している。

本発明の当該実施例は、入力信号が入力信号の周波数において大電圧にまで増幅されないため、改善された雑音特性を可能にする。当該トポロジは、従来技術の１段トポロジよりも優れた特性を可能にする。これは、従来技術の１段トポロジの場合よりも優れた局所発振信号からの入力信号の絶縁分離をもたらす。更にこれは、入力信号によって生成され得る外乱からの局所発振信号の発生器（ジェネレータ）の優れた絶縁分離をもたらし得る。

代わりに、インピダンス部は、前記値が、スタックされたミキサ回路から独立に入力信号を分割することを決定する抵抗値を有する。確かに、電流の分割は、ミキサ回路のトランジスタの整合（マッチング）によってではなく、分割インピダンス部の整合によって決定される。これにより、当該トランジスタは小さくなり、それ故に、改善されたスイッチング速度のために速くなることが保持され得る。これにより、より優れた雑音特性がもたらされるであろう。

増幅ユニットの実現により、ベースが一つの入力端子に接続され、コレクタが前記分割ユニットに接続される少なくとも一つの増幅トランジスタが使用され得る。

本発明は、局所発振信号によって生成される外乱からの入力信号のより優れた絶縁分離をもたらす実施例も提案する。

従って、他の実施例において、四つの分岐の各々は、カスコード（縦続）トランジスタ（cascode transistor）を更に含み、前記四つのカスコードトランジスタのベースは互いに接続される。

他の実施例において、二つの増幅ユニットの各々は、ベースが一方の入力端子に接続され、コレクタがカスコードの他方のトランジスタに接続される少なくとも一つの増幅トランジスタを含み、前記カスコードのトランジスタは自身のコレクタによって各分割ユニットに接続され、自身のベースによって他の増幅ユニットのカスコードのトランジスタに接続される。

本発明は、本発明による信号処理回路を実現するチップ及び当該チップを含む受信器にも関する。

本発明の更なる目的、特徴、及び利点は、以下の詳細な説明を読むことにより、且つ添付図面を参照することにより明らかになるであろう。

以下の記載において、本発明を不明瞭にさせないため、当業者によく知られている機能又は構成は詳細に記載されない。

図１は、従来技術において知られている受信チェーンＲＣの概略図を表す。この図は既に上述されている。本発明は、信号処理回路SPCのトポロジに関する。従って、当該概略図は、信号処理回路SPCが本発明によっている本発明によるチップで実現される受信チェーンＲＣも表している。

図２は、従来技術において知られている信号処理回路を表す。当該信号処理回路を使用して、同じバイアス回路が、前記信号処理回路とミキサ回路との間で共有される。効果的なことに、ベースが入力信号に接続される四つの増幅トランジスタの出力部上にもたらされる信号は電流になる。前記増幅トランジスタは分割ユニットも構成する。これにより、電流入力を必要とするミキサ回路を直接接続することが可能になる。その結果、信号処理回路ＳＰＣとミキサ回路とは互いの上にスタック（堆積）される。ミキサ回路との共有バイアス電流の利点は本発明によってももたらされることにある。

図３は、本発明による信号処理回路ＳＰＣの第一の実施例を表す。前記信号処理回路は、二つの入力端子上において逆位相の一対の入力信号（Sn及びSp）を受信し、前記二つのミキサ回路に接続されるための四つの出力端子上において逆位相の二対の出力電流（(SIn,SIp)及び(SQn,SQp)）をもたらすためのものである。各々の入力信号Sn及びSpは、低雑音増幅ユニットLNAUn及びLNAUpによって増幅され、分割ユニットSPLUn及びSPLUpによって分割される。

例えば、前記低雑音増幅ユニットLNAUは、増幅トランジスタTp及びTnを通じて従来的に実現される。信号Snは増幅トランジスタTnのベースにもたらされ、信号Spは増幅トランジスタTpのベースにもたらされる。前記増幅トランジスタTp及びTnは、誘導性素子（inductive element）Lp及びLnを通じて前記増幅トランジスタTp及びTnのエミッタに接続されている共通バイアス電流（common biasing intensity）Ibiasによってバイアスされる。各々の増幅トランジスタTp及びTnのコレクタは、各分割ユニットSPLUp及びSPLUnに接続される。

分割ユニットSPLUは、BI 及びBQと称される二つの分岐を含む。本段落において、信号Spに対する分割ユニットSPLUpのみが記載される。本記載は、参照符号においてpをnで置換することによって信号Snに対して同じになる。二つの分岐BIp及びBQpは、前記出力端子のうちの一つ及び前記増幅ユニットLNAUpに接続されているノードEpで接続される。各々の分岐BIp及びBQpは、少なくとも一つの同じ低い値の抵抗RIp及びRQpをそれぞれ含む。このような抵抗RIp及びRQpの役割は、電流分割の精度が、ミキサ回路のトランジスタを通じてではなく、前記抵抗を通じて実現されることにある。例えばギルバートクワッドによって構成されるミキサ回路及びそれの負荷の抵抗の影響を排除するため、通常分割ユニットに印加されるべきＤＣ（直流）電圧は2.VT=50mVになる。従って、ミキサ回路及びそれの負荷の抵抗から独立に分割ユニットの抵抗によって整合がなされる。負荷抵抗の端子におけるＤＣ電圧は通常約800mVになる。従って分割ユニットの抵抗は、有利なことに、負荷抵抗よりも800/50=16倍小さくなる。従ってノードEp上にもたらされる電流は、分割ユニットの二つの抵抗の存在のために、二つの分岐の間で分割される。これらの抵抗は低い値になるため、それらは全く利得をもたらさない。更に、一つのトランジスタのみが使用され、抵抗は低い値なので、大電圧（上部）余裕（ヘッドルーム（headroom））が利用可能である。

図４は、本発明による信号処理回路の他の実施例を表す。図４の実施例は、他のカスコードのトランジスタTCp及びTCnを各々の増幅ユニットLNAUp及びLNAUnに追加することを提案している。当該カスコードのトランジスタTCp及びTCnは、局所発振信号LOから入力信号Sへのリークに対する絶縁分離機能を有する。p側の場合、前記カスコードのトランジスタTCpは、自身のエミッタによって増幅トランジスタTpに接続され、自身のコレクタによって前記分割ユニットSPLUpに接続され、自身のベースによって他の増幅ユニットLNAUnのカスコードのトランジスタTCnに接続される。電圧余裕は低減されるが、局所発振によって入力信号にもたらされる外乱は低減される。

図５は、信号処理回路の更なる他の実施例を表す。本実施例において、上記の絶縁分離は、二つの分割ユニットSPLUn及びSPLUpの各々の分岐上に挿入されるカスコードトランジスタを通じて実現される。四つのカスコードトランジスタのベースは互いに接続される。この解決策は、局所発振信号から入力信号への外乱が重要になるアーキテクチャに対して有用になり得る。

図１において一般的にもたらされている受信チェーンに対して調整されるべき主なパラメータは、雑音、線形性、局所発振外乱、消費電力、及びダイ面積である。これらのパラメータは、受信チェーンが専用的にもたらされる用途に依存して多なかれ少なかれクリティカルになる。

雑音は、主に回路のトランジスタによって生成される。主な雑音の原因は、入力トランジスタ、ベース、及びコレクタからのショット雑音（shot noise）及び熱雑音（thermal
noise）である。当該雑音はトランジスタの何れの実現態様に対しても同じである。等価な入力電圧及び電流は同じ雑音原因になる。

全てのもたらされている１段トポロジに対して線形特性は同じであり、２段トポロジに対する線形特性よりも優れている。

局所発振外乱はクリティカルである。特に、局所発振信号が入力無線信号によって妨害され得る用途（ZIF用途等）である。これは、いわゆる局所発振プルダウン現象（local oscillation pulling phenomenon ）に関しており、発振器は、それの発振周波数の近くに発生する外乱に対して必要に感度が高くなる。従って、ZIFアーキテクチャにおいて、発振周波数はRF周波数又はそれの高調波の一つと等しくなる。

消費電力は通常、全回路消費の重要な部分である。

ダイ面積は通常、この種の回路に対してあまりクリティカルパスにならない。

図６に表されているように、ミキサ回路に対して非常に普及している回路は、ギルバートからの二重平衡ミキサ、いわゆるギルバートクワッドである。ギルバートクワッドは、入力周波数INFにおける信号Sを中間周波数IFにおける信号ISに変換する。中間周波数IFはIF=INF-LOFのように局所発振信号周波数LOFに依存している。

ギルバートクワッドからの出力が電圧ではなく電流になることを注意することは重要である。このため、電流・電圧負荷（current to voltage load ）MLD_I及びMLD_Q、例えば単純な抵抗RIp, RIn, RQp, 及びRQnは、出力信号ISIp, ISIn, ISQp, 及びISQnがもたらされるミキサ出力部において接続されることを必要とする。コンデンサCI及びCQは、中間周波数IFにおいて動作しているときに存在し得るチャネル外干渉（out-of-channel interferences）をフィルタ除去（フィルタアウト）するために実現される。

更にギルバートクワッドによって処理される信号も電流である。これは信号処理回路SPCからミキサ回路に入力される信号が電流であることによる。

従って、自身の出力部において電流をもたらす信号処理回路はミキサ回路で直接スタックされ得る。それ故に、図６は二つのミキサ回路でスタックされる本発明による信号処理回路を表している。従って、このようなスタックされた回路は、本発明によるチップ上で再現される。前記チップは通常、図７に表されているような本発明の受信器の機能のための他の機能を含んでいる。

本発明及び従来技術の異なる信号処理回路実施例の特性がこの場合記載されると共に比較されるであろう。

図２に表されている信号処理回路は、特に大きなエミッタ劣化（degeneration）において、２段トポロジの一つよりも優れた雑音及び線形特性を有している。しかしながら、当該回路は上記の欠点をもたらす。

図３に表されている信号処理回路は、非常に優れた全体特性をもたらす。当該回路は大きな電圧余裕をもたらす。電流分割は、前記信号処理回路の出力部上で接続されるミキサによって、及び抵抗RIp及びRIn並びにRQp及びRQnによって決定される。電流の分割は、同じ振幅及び共通モードを有する差動局所発振信号に基づいている。図８に表されているような時間ディメンションにおいて、以下にもたらされる二つの例が可能である。

LOIp=LOQpであり、これらがLOIn=LOQnよりも優れている場合（図８における時点T1)、予測されるように、Tpによって出力される電流はRIpとRQpとの間で等しく分割される。このことはTn及びn側に対しても同様である。逆の状態における局所発振信号との全ての他の結合により、同じ２等分分割（half-half split）がもたらされる。

LOIpがLOQp=LOQnよりも大きくなる場合、すなわちLOIpがLOInよりも大きくなる場合（時点T2)、このことは、LOIが一方の状態にあると共にLOQが一方の状態から他方の状態に変化していることを意味する。これは、四つの信号LOIp, LOIn, LOQp, 及びLOQn全ては同じ連続部分DCを有しているが異なる位相を有している場合である。トランジスタのエミッタは、より高い電位（ポテンシャル）を有する方に従う。従って、Tpによって出力される電流は全体としてRIpに流れており、それからミキサ回路M_Iに流れている。その結果、ミキサM_Qがオフされるため、平衡時にミキサM_Qからくる雑音のバーストは非常に低くなる。トランジスタのエミッタ効果のために、ミキサ回路におけるトランジスタは動作中、ダイオードとして作用しないため、この利点は最新技術においてもたらされない。最新技術の他のトポロジにおいて、I側はQ側に全く影響を及ぼさない。このことは、分割ユニットの構造のために、本発明において異なる。分割ユニットにおける抵抗の存在のために、p及びn信号の和（合計）は、トランジスタのエミッタ効果に起因してばらつきをもたらす。他の利点は、一時的に利得（この場合M_Q）がないとき、ミキサにおいて電流が全く失われないことにある。これにより、全ミキサ利得はより高くなる。このことはTn及びn側に対しても同様である。

各々I及びQ側で同じ利得を有するため、I-Q利得整合は、抵抗RIとRQとの整合によって決定され、ある程度、I及びQミキサ回路のトランジスタの整合によって決定される。

図４において、カスコードトランジスタTCp及びTCnが増幅ユニットに挿入されている。それらの役割は、局所発振信号から入力信号に生成される外乱を吸収することにある。その結果、図４に記載の信号処理回路は、入力信号のより優れた絶縁分離をもたらす。

図５において、カスコードトランジスタTCIp, TCQp, TCIn, 及びTCQnは抵抗上の分割ユニットに挿入されている。それらの役割も、局所発振信号から入力信号に生成される外乱を吸収することにある。本実施例において、抵抗RIn, RIp, RQp, 及びRQnが省略される（すなわちゼロ値にセットされる）場合、利得整合はカスコードトランジスタ整合に依存し、これは大きなカスコードトランジスタを必要とする。他方で、図３における非ゼロ抵抗値はミラー効果（Miller effect）をもたらし得る。当業者によってカスコードトランジスタの大きさと抵抗の値との間で妥協が実現され得る。

図２乃至図５に記載の信号処理回路の利得は、

となる。

増幅トランジスタエミッタ劣化は利得をあまり大きく変化させない（実際、-3dB程度となり得る）ことを仮定すると共に、図２の信号処理回路の増幅トランジスタの大きさは、本発明の実施例の増幅トランジスタの大きさの半分になることを仮定して、この計算はなされる。それ故に電流密度は、全てのもたらされた回路トポロジに対して同じになる。その結果、増幅トランジスタの全体のベース抵抗は全てのトポロジに対して等しくなる。更に、ミキサ利得は理想的であると共に-4dB(2/Pi)に等しくなることが仮定される。

表記法について、
gmは増幅ユニット入力相互コンダクタンスであり、
Rはミキサ負荷である。

当該利得は、約30dBになる２段トポロジで得られる利得よりもわずかに劣っている。

低いエミッタ劣化において、従来技術のトポロジを含めて全てのトポロジの主な雑音原因は同じになる。１段トポロジは、雑音に寄与するより少ないコンポーネントしか有さない。しかしながらこのことは、わずかにより雑音が大きくなるミキサ回路によって、当該回路の前にわずかな利得しか存在していないため、均衡させられる。図３及び４に記載の実施例に関して、クワッドの整流（コミュテーション（commutation））速度に依存する雑音項はかなり低減される。その結果、図３に記載の実施例に対して、電圧余裕は、二つのスタックされたトランジスタのみでより十分なものとなる。

局所絶縁分離リークからの入力信号の絶縁分離は、図４及び５に記載の実施例にとって非常に好都合になる。

入力信号のリークからの局所発振信号の絶縁分離は、入力電圧が増幅される２段トポロジにおいて微弱になる。図５に記載の実施例は、増幅トランジスタ上の入力信号を増幅し、抵抗で電流分割がなされるとリークは発生し得る。本発明の他の実施例は優れた絶縁分離をもたらす。

本発明の一つ又はそれより多くの利点は、より低いバイアス電流におけるより優れた雑音特性にある。入力信号を局所発振信号に引く（プルする（pull））ことに対する低減された影響をもたらす実施例も提案されている。

本発明の用途は、小信号が処理されなければならないときの受信チェーンに関する。しかしながら、図６に記載の回路は、例えば優れた線形特性を有する送信チェーンにおいても使用され得る。より大きな信号が処理される場合、本発明の使用はあまりクリティカルにならず、有利となり得る。

図７は、本発明による無線周波数信号の受信器のブロック図を表す。通常、このような受信器は、アンテナANTを通じて信号を受信すると共に送信することを目的とする。整流デバイスCOMは、アンテナANTへの接続（アクセス）を制御する。前記整流デバイスCOMは少なくとも受信チェーンRX及び送信チェーンTXに接続される。前記受信チェーンRXは、本発明による少なくとも一つの信号処理回路SPC及び通常ミキサ回路から構成される周波数変換ユニットFTCRを含む。処理ユニットMCはこれらの回路に後続する。当該処理ユニットMCは、送信されるべき信号も処理し、従って少なくとも一つの周波数変換ユニットFTCR及び増幅ユニットAMPTを含む送信チェーンTXに接続される。このような受信器は、有利なことに、モバイル電話等の電気通信装置になる。

図３に記載の実施例と図４及び５に記載の実施例とは排他的なものではない。同じ目的を達成するため、他の代わり実施例が、請求の範囲において規定される本発明の原理に従って導き出され得る。

本発明の保護範囲は上述の実施例に限定されるものではなく、請求項に規定される特許請求の範囲からはずれることなく変形及び修正がなされ得ることは理解されるべきである。この点において、以下の最後の注意がもたらされる。

本発明が、使用されたトランジスタの種類に限定されないことは理解されるべきである。同様の実施例が他のトランジスタの種類、例えばＭＯＳ等を使用し得る。誘導性エミッタ劣化でなく抵抗性エミッタ劣化が使用され得る。しかしながら誘導性劣化はより優れた雑音特性を可能にする。また、多くの場合、電源からカスコードトランジスタのエミッタ、又はギルバートクワッドのエミッタに接続される純粋な抵抗として実現される電流源が追加され得る。これにより、入力対からの高入力相互コンダクタンスと、抵抗負荷の間の低電圧降下との両方を得ることが可能になる。

本発明が、上記の電気通信用途に限定されないことは理解されるべきである。本発明は、更なる処理の前に周波数変換を必要とする受信チェーンを使用するいかなる用途内においても使用され得る。従って無線周波数用途は、本発明において特に関心が払われる。

請求項の参照符号は、これらの請求項の保護範囲を限定するものではない。動詞“有する”及びその語形変化の用法は、請求項に記述される構成要素以外のいかなる構成要素又はステップの存在も排除するものではない。構成要素又はステップに先行する冠詞“a”又は“aｎ”は、当該複数の構成要素又はステップを排除するものではない。

従来技術において知られている受信チェーンの概略図を表す。従来技術において知られている信号処理回路を表す。本発明による信号処理回路の第一の実施例を表す。本発明による信号処理回路の第二の実施例を表す。本発明による信号処理回路の第三の実施例を表す。二つのミキサ回路でスタックされる本発明による信号処理回路を表す。本発明による無線周波数信号の受信器のブロック図を表す。時間ディメンションにおける局所発振信号を表す。

Claims

二つのミキサ回路でスタックされる信号処理回路であって、前記信号処理回路は、二つの入力端子上において逆相の一対の入力信号を受信し、各々のミキサ回路が逆相の一対の出力電流を受信するように前記二つのミキサ回路に接続される四つの出力端子上において逆相の二対の出力電流をもたらし、各々の入力信号は、各低雑音増幅ユニットによって増幅され、各分割ユニットによって分割される信号処理回路において、前記二つの分割ユニットの各々が、前記各増幅ユニットと前記四つの出力端子のうちの一つとの間に接続される二つの分岐部を含み、前記四つの分岐部はそれぞれ、同じ特性を有する少なくとも一つのインピダンス部を含む信号処理回路。
前記インピダンス部が抵抗値を有し、前記値は前記スタックされたミキサ回路から独立に前記入力信号の分割を決定する請求項１に記載の信号処理回路。
前記四つの分岐部の各々がカスコードトランジスタを更に含み、前記四つのカスコードトランジスタのベースは互いに接続される請求項１及び２のうちの一項に記載の信号処理回路。
前記二つの増幅ユニットの各々が少なくとも一つの増幅トランジスタを含み、前記増幅トランジスタのベースは一つの入力端子に接続され、前記増幅トランジスタのコレクタは各分割ユニットに接続される請求項１乃至３の何れか一項に記載の信号処理回路。
前記二つの増幅ユニットの各々が少なくとも一つの増幅トランジスタを含み、前記増幅トランジスタのベースは一つの入力端子に接続され、前記増幅トランジスタのコレクタは他のトランジスタにカスコードで接続され、前記カスコードのトランジスタは自身のコレクタによって各分割ユニットに接続されると共に自身のベースによって他方の前記増幅ユニットのカスコードのトランジスタに接続される請求項１及び２のうちの一項に記載の信号処理回路。
受信器において実現されるチップであって、前記チップは、少なくとも一つの信号処理回路及び直交する局所発振信号を受信する二つのミキサ回路を含み、前記信号処理回路の前記出力端子は、各々のミキサ回路が、逆相になる一対の信号を受信する態様で前記ミキサ回路に接続されるチップにおいて、前記信号処理回路は請求項１乃至５の何れか一項に記載されるチップ。
少なくとも一つのアンテナ、受信チェーン、及び処理ユニットを含む無線周波数信号の受信器において、前記受信器は請求項６に記載のチップを含む受信器。