CN106575945A - 用于将电信号从小信号格式转换成轨到轨格式的装置 - Google Patents

用于将电信号从小信号格式转换成轨到轨格式的装置 Download PDF

Info

Publication number
CN106575945A
CN106575945A CN201580042656.2A CN201580042656A CN106575945A CN 106575945 A CN106575945 A CN 106575945A CN 201580042656 A CN201580042656 A CN 201580042656A CN 106575945 A CN106575945 A CN 106575945A
Authority
CN
China
Prior art keywords
voltage
amplifier
input
output
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580042656.2A
Other languages
English (en)
Other versions
CN106575945B (zh
Inventor
M·李
X·孔
D·任
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106575945A publication Critical patent/CN106575945A/zh
Application granted granted Critical
Publication of CN106575945B publication Critical patent/CN106575945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0272—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
    • H03F3/45699—Measuring at the input circuit of the differential amplifier
    • H03F3/45708—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45292—Indexing scheme relating to differential amplifiers the AAC comprising biasing means controlled by the signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45416—Indexing scheme relating to differential amplifiers the CMCL comprising no addition of the dif signals to produce a common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45604—Indexing scheme relating to differential amplifiers the IC comprising a input shunting resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45664—Indexing scheme relating to differential amplifiers the LC comprising one or more cascaded inverter stages as output stage at one output of the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

本文描述了用于将信号从小信号格式转换成轨到轨格式的诸技术。在一个实施例中，一种接收机包括：电压电平移位器，其被配置成将差分信号的共模电压移位以获得经电平移位的差分信号；放大器，其被配置成将经电平移位的差分信号放大成经放大的差分信号；以及驱动器级，其被配置成将经放大的差分信号转换成轨到轨信号。该接收机还包括共模反馈电路，其被配置成：生成与放大器的输出共模电压成比例的反馈电压，并基于反馈电压与参考电压之差来生成用于输入到放大器的偏置电压，其中，放大器的输出共模电压取决于该偏置电压。

Description

用于将电信号从小信号格式转换成轨到轨格式的装置
背景
领域
一般而言，本公开的各方面涉及接收机，尤其涉及用于将传入信号从小信号格式转换成轨到轨(rail-to-rail)格式的接收机。
背景
一种设备可包括用于从另一设备接收传入信号的前端模拟接收机。前端接收机可在将接收到的信号转发给设备中的其他组件以供进一步处理之前对该信号执行前端处理(例如，均衡、滤波、放大、信号格式转换等等)。其他组件可包括需要轨到轨格式的大信号的一个或多个组件。就此而言，前端接收机可将接收到的信号(例如，小差分信号)转换成轨到轨格式的大信号。
概述
以下给出对一个或多个实施例的简化概述以提供对此类实施例的基本理解。此概述不是所有构想到的实施例的详尽综览，并且既非旨在标识所有实施例的关键性或决定性要素亦非试图界定任何或所有实施例的范围。其唯一的目的是要以简化形式给出一个或多个实施例的一些概念以作为稍后给出的更加详细的描述之序。
根据一方面，本文描述了一种接收机。所述接收机包括：电压电平移位器，其被配置成将差分信号的共模电压移位以获得经电平移位的差分信号；放大器，其被配置成将所述经电平移位的差分信号放大成经放大的差分信号；以及驱动器级，其被配置成将所述经放大的差分信号转换成轨到轨信号。所述接收机还包括共模反馈电路，其被配置成：生成与所述放大器的输出共模电压成比例的反馈电压，并基于所述反馈电压与参考电压之差来生成用于输入到所述放大器的偏置电压，其中，所述放大器的所述输出共模电压取决于所述偏置电压。
第二方面涉及一种用于信号格式转换的方法。所述方法包括：将差分信号的共模电压移位以获得经电平移位的差分信号，使用放大器将所述经电平移位的差分信号放大成经放大的差分信号，以及将所述经放大的差分信号转换成轨到轨信号。所述方法还包括：生成与所述放大器的输出共模电压成比例的反馈电压，并基于所述反馈电压与参考电压之差来生成用于输入到所述放大器的偏置电压，其中，所述放大器的所述输出共模电压取决于所述偏置电压。
第三方面涉及一种用于信号格式转换的设备。所述设备包括：用于将差分信号的共模电压移位以获得经电平移位的差分信号的装置，用于使用放大器将所述经电平移位的差分信号放大成经放大的差分信号的装置，以及用于将所述经放大的差分信号转换成轨到轨信号的装置。所述设备还包括：用于生成与所述放大器的输出共模电压成比例的反馈电压的装置，以及用于基于所述反馈电压与参考电压之差来生成用于输入到所述放大器的偏置电压的装置，其中，所述放大器的所述输出共模电压取决于所述偏置电压。
第四方面涉及一种接收机。所述接收机包括：放大器，其被配置成将差分信号放大成经放大的差分信号；以及驱动器级，其被配置成将所述经放大的差分信号转换成轨到轨信号。所述接收机还包括：共模电压检测电路，其被配置成检测所述放大器的输入共模电压；以及副本电路，所述副本电路由所检测到的输入共模电压驱动并且被配置成基于所检测到的输入共模电压来生成反馈电压。所述接收机进一步包括比较器，所述比较器具有被配置成接收所述反馈电压的第一输入以及被配置成接收参考电压的第二输入，并且所述比较器被配置成基于所述反馈电压与参考电压之差来生成用于输入到所述放大器的偏置电压。
为能达成前述及相关目的，这一个或多个实施例包括在下文中充分描述并在权利要求中特别指出的特征。以下描述和附图详细阐述了这一个或多个实施例的某些解说性方面。但是，这些方面仅仅是指示了可采用各个实施例的原理的各种方式中的若干种，并且所描述的实施例旨在涵盖所有此类方面及其等效方案。
附图简述
图1示出了包括发射机和接收机的系统的示例。
图2示出了根据本公开的一实施例的接收机。
图3示出了根据本公开的一实施例的信号格式转换电路的示例性实现。
图4示出了根据本公开的另一实施例的信号格式转换电路的示例性实现。
图5示出了根据本公开的一实施例的具有共模反馈环路的信号格式转换电路。
图6示出了根据本公开的一实施例的电平移位器。
图7示出了根据本公开的一实施例的比较器。
图8示出了根据本公开的另一实施例的具有共模反馈环路的信号格式转换电路。
图9是解说了根据本公开的一实施例的用于将差分信号转换成轨到轨格式的大信号的方法的流程图。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。
图1示出了包括发射机101和接收机102的系统100的示例。发射机101可位于第一设备上并且接收机102可位于第二设备上，其中发射机101和接收机102用于通过第一和第二传输线104和106将数据从第一设备传递到第二设备。第一和第二传输线104和106可包括绞线对、印刷电路板和/或芯片上的迹线、同轴电缆或另一种类型的电缆中的导体等等。发射机101可通过第一和第二传输线104和106向接收机102传送差分数据信号。接收机102可在将接收到的信号转发给第二设备中的其他组件以供进一步处理之前对该信号执行前端处理(例如，均衡、滤波、放大、信号格式转换等等)。
常常期望将来自发射机101的小差分信号(数据或时钟)转换成接收机102处的轨到轨格式的大信号以用于数字处理和/或功率节省。例如，发射机101可传送来自时钟发生器(例如，电感器-电容器(LC)储能电路)的时钟，并且接收机102可将接收到的时钟转换成轨到轨格式的大信号以供进一步处理。在该示例中，时钟可以开始于发射机101处的大信号，并且由于信号衰减(例如，在传输线104和106中)而变为接收机102处的小信号。下面进一步讨论另一示例，其中环回数据路径执行信号格式转换。
图2示出了根据本公开的一实施例的包括测试器210和设备215(例如，片上系统(SoC))的系统200。测试器210包括第一发射机220和第一接收机225，并且设备215包括第二发射机230和第二接收机235。第一发射机220可被配置成：通过第一和第二传输线240和242向第二接收机235传送大差分信号。大差分信号可能由于信号衰减而变为第二接收机235处的小差分信号。第二发射机230可被配置成：通过第三和第四传输线250和252向第一接收机225传送大差分信号。要领会，大差分信号可以是大致轨到轨或者小于轨到轨。第一和第二传输线240和242、第二接收机235、第二发射机230、以及第三和第四传输线250和252一起形成环回数据路径255。在一个实施例中，测试器210可使用环回数据路径255来估计第二接收机235处的抖动性能，如下面进一步讨论的。
第二接收机235包括均衡器260和信号格式转换电路265。在一个实施例中，均衡器260可被配置成：减小传入信号中由于第一和第二传输线240和242的带宽限制而造成的失真。例如，第一和第二传输线240和242可通过衰减信号的较高频率分量使该信号失真。在该示例中，均衡器260可峰化较高频率处的传入信号以补偿较高频率处的信号衰减，并且因此减小信号中的失真。
信号格式转换电路265将均衡器260的差分输出处的信号转换成轨到轨格式的大信号。所得到的轨到轨信号可被路由到第二发射机230以驱动第二发射机230。第二发射机230可通过第三和第四传输线250和252将轨到轨信号作为大差分信号传送给第一接收机225。
设备215还可包括时钟恢复电路270和数据锁存器275。当测试器210未测试到抖动性能时，时钟恢复电路270和数据锁存器275可用于在设备215的正常操作期间对数据信号进行处理。在正常操作期间，设备215可耦合到另一设备(未示出)，该另一设备通过一对传输线(例如，第一和第二传输线240和242)向设备215传送数据信号(例如，高速串行化器/解串器(SerDes)信号)。就此而言，均衡器260可均衡接收到的数据信号，并且时钟恢复电路270可从经均衡的数据信号生成时钟信号(CLK)(例如，通过检测经均衡的数据信号中的转变)。时钟恢复电路270可将时钟信号输入到锁存器275的时钟输入。锁存器275可在时钟信号的上升沿和/或下降沿上对经均衡的数据信号进行采样，以从经均衡的数据信号中恢复数据(例如，数据比特)。
尽管图2中时钟恢复电路270和锁存器275被示出为耦合到均衡器260的差分输出，但要领会，时钟恢复电路270和锁存器275不限于该示例。例如，时钟恢复电路270和锁存器275可耦合到信号格式转换电路265的输出，并且对从信号格式转换电路265输出的轨到轨信号执行时钟和数据恢复。
如上面讨论的，测试器210可使用环回数据路径255来估计第二接收机235处的抖动性能。就此而言，第一发射机220可通过第一和第二传输线240和242向第二接收机235传送测试信号(例如，大差分信号)。测试信号可能由于信号衰减而变为第二接收机235处的小差分信号。在第二接收机235处，均衡器260均衡接收到的测试信号，并且信号格式转换电路265将经均衡的测试信号转换成轨到轨信号，该轨到轨信号被路由到第二发射机230。第二发射机230通过第三和第四传输线250和252将轨到轨信号作为大差分信号传送给第一接收机225。第三和第四传输线250和252可以是高质量传输线，这些高质量传输线向信号中引入比第一和第二传输线240和242少得多的抖动。这允许测试器210上的处理器(未示出)从由第一接收机225接收到的信号来估计第二接收机235处的抖动性能。由此，由测试器210传送的测试信号在经过设备215的接收机235和发射机230之后环回到测试器210以估计抖动性能。
图3示出了信号格式转换电路300的示例，信号格式转换电路300被配置成将电路300的差分输入(Inp、Inn)处的小差分信号转换成电路300的差分输出(Outp、Outn)处的轨到轨格式的大信号。信号格式转换电路300可用于实现图2中所示出的信号格式转换电路265，其中差分输入(Inp、Inn)耦合到均衡器260的差分输出并且差分输出(Outp、Outn)耦合到第二发射机230的差分输入。
信号格式转换电路300包括宽带差分放大器315。放大器315包括第一级320、第一输出级322、以及第二输出级324。第一级320包括第一和第二输入n型金属氧化物半导体(NMOS)晶体管307和308、耦合到第一输入NMOS晶体管307的漏极的第一二极管式连接的p型金属氧化物半导体(PMOS)晶体管303、耦合到第二输入NMOS晶体管308的漏极的第二二极管式连接的PMOS晶体管304、以及耦合到第一和第二输入NMOS晶体管307和308的源极的电流源313。电流源313为第一和第二NMOS晶体管307和308提供偏置电流。
在操作中，第一和第二输入NMOS晶体管307和308的栅极由放大器的差分输入(Inp、Inn)处的小差分信号(差分输入电压)驱动。差分输入包括：耦合到第一输入NMOS晶体管307的栅极的第一输入(Inp)、以及耦合到第二输入NMOS晶体管308的栅极的第二输入(Inn)。响应于差分信号(差分输入电压)，第一和第二输入NMOS晶体管307和308产生小信号漏极电流，该小信号漏极电流通过第一和第二输入NMOS晶体管307和308的跨导与差分信号(差分输入电压)相关。
第一输出级322包括第一输出PMOS晶体管306和第一输出NMOS晶体管310，其中第一输出级322的输出(vy)耦合到晶体管306和310的漏极。在操作中，第一输入NMOS晶体管307的漏极电流通过PMOS晶体管303和305以及NMOS晶体管309在第一输出NMOS晶体管310的漏极处被镜像，并且第二NMOS晶体管308的漏极电流通过PMOS晶体管304在第一输出PMOS晶体管306的漏极处被镜像。第一输出级322具有高输出电阻，并且因此提供高电压增益。
第二输出级324包括第二输出PMOS晶体管301和第二输出NMOS晶体管311，其中第二输出级324的输出(vx)耦合到晶体管301和311的漏极。在操作中，第一输入NMOS晶体管307的漏极电流通过PMOS晶体管303在第二输出PMOS晶体管301的漏极处被镜像，并且第二NMOS晶体管308的漏极电流通过PMOS晶体管304和302以及NMOS晶体管312在第二输出NMOS晶体管311的漏极处被镜像。第二输出级324具有高输出电阻，并且因此提供高电压增益。
由此，宽带差分放大器315将差分放大器输入(Inp、Inn)处的小差分信号转换成差分放大器输出(vx、vy)处的大差分信号，其中差分放大器输出(vx、vy)包括第一和第二输出级322和324的输出。
信号格式转换电路300还包括驱动器级328，其被配置成：将差分放大器输出(vy、vx)处的大差分信号转换成信号格式转换电路300的差分输出(Outp、Outn)处的轨到轨信号。就此而言，驱动器级328包括：耦合到放大器的第一输出级322的输出(vy)的第一和第二串联反相器330和332、以及耦合到放大器的第二输出级324的输出(vx)的第三和第四串联反相器334和336。
信号格式转换电路300具有高增益和大的操作带宽。然而，信号格式转换电路300具有差的占空比性能，这是因为放大器输出(vx、vy)处的偏置电压随工艺-电压-温度(PVT)显著变化。
图4示出了信号格式转换电路400的另一示例，信号格式转换电路400被配置成：将电路400的差分输入(Inp、Inn)处的小差分信号转换成电路400的差分输出(Outp、Outn)处的轨到轨格式的大信号。差分输入包括第一输入(Inp)和第二输入(Inn)。信号格式转换电路400包括高通滤波器网络415、分压器430、用于减小抖动噪声的电容器C2、以及驱动器级418。高通滤波器网络415包括耦合到转换电路400的每个输入的分开的AC耦合电容器C1。AC耦合电容器C1用于将输入差分信号的AC分量耦合到驱动器级418，同时阻止输入差分信号的DC分量。滤波器网络415还包括串联耦合在滤波器网络415的输出(vx、vy)之间的两个电阻器R1。分压器430包括两个串联电阻器R2，其被配置成在节点422处提供等于电源电压Vdd的一半的电压。节点422处的电压耦合在滤波器网络415的电阻器R1之间，并且将滤波器网络415的输出(vx、vy)的共模电压设置为电源电压的一半。作为结果，滤波器网络415的输出(vx、vy)被偏置在电源电压的一半，这是用于达成高占空比性能的理想偏置。
驱动器级418被配置成：将滤波器输出(vy、vx)处的差分信号转换成信号格式转换电路400的差分输出(Outp、Outn)处的轨到轨信号。就此而言，驱动器级418包括：耦合到滤波器网络415的一个输出(vx)的第一和第二串联反相器420和422、以及耦合到滤波器网络415的另一输出(vy)的第三和第四串联反相器424和426。
信号格式转换电路400具有高占空比性能。然而，高通滤波器网络415不具有增益放大并且对于宽带数据操作受限。为了达成宽带数据操作，电阻器R1和电容器C1需要十分大以包括低频分量。作为结果，使滤波器网络415的输出(vx、vy)处的数据稳定要花费很长时间。由此，期望转换电路能够以高占空比性能进行宽带操作。
图5示出了根据本公开的一实施例的用于将小差分信号转换成轨到轨信号的、具有共模反馈环路的信号格式转换电路500。该转换电路能够以高占空比性能进行宽带操作，如下面进一步讨论的。转换电路500包括电压电平移位器502、宽带差分放大器510、驱动器级530、以及共模反馈电路505。共模反馈电路505包括比较器504、分压器520、以及输出共模电压检测电路522。
电平移位器502被配置成：接收转换电路500的差分输入(Inp、Inn)处的小差分信号，并将该差分信号的电压电平向下移位达某个量。经电平移位的差分信号随后被输入到放大器510的差分输入(Inp_amp、Inn_amp)。由此，电平移位器502在将差分输入信号输入到放大器510之前将该差分信号的电压电平向下移位。
差分放大器510包括第一和第二驱动晶体管512和513、两个负载电阻器R1、以及偏置晶体管511。偏置晶体管511基于施加于偏置晶体管511的栅极的偏置电压vbp为第一和第二驱动晶体管512和513提供偏置电流。偏置晶体管511也可被称为电流源晶体管。
如图5中的示例中所示，放大器510中的晶体管511、512和513中的每一者可包括PMOS晶体管。在该示例中，放大器510的每个输入(Inp_amp、Inn_amp)耦合到驱动晶体管512和513中的相应一个驱动晶体管的栅极。由此，来自电平移位器502的小的经电平移位的差分信号施加于第一和第二驱动晶体管512和513的栅极。偏置晶体管511的源极耦合到电源电压Vdd，并且偏置晶体管511的漏极耦合到驱动晶体管512和513的源极。每个驱动晶体管512和513的漏极耦合到负载电阻器R1中的相应一个负载电阻器。放大器510具有差分输出，该差分输出包括：耦合到第一驱动晶体管512的漏极的第一输出(v1)、以及耦合到第二驱动晶体管513的漏极的第二输出(v2)。
在操作中，放大器510将来自电平移位器502的小的经电平移位的差分信号放大成放大器510的差分输出(v1、v2)处的大差分信号。为了使放大器510达成高增益，驱动晶体管512和513需要在饱和区中操作。这是因为驱动晶体管512和513在饱和区中操作时具有高输出电阻，这引起高增益。如下面进一步讨论的，对于输入差分信号具有高共模电压(例如，接近电源电压Vdd的共模电压)的情形，在将输入差分信号输入到放大器之前将该差分信号的电压电平向下移位有助于确保驱动晶体管512和513在饱和区中操作。
共模电压检测电路522被配置成检测放大器的输出共模电压。在一个实施例中，共模电压检测电路522包括串联耦合在放大器510的输出(v1、v2)之间的两个电阻器R0，其中电阻器R0具有相等的电阻。串联电阻器R0之间的节点518处的电压V0约等于放大器530的差分输出(v1、v2)处的共模电压。由此，电压V0向反馈电路505提供关于响应于偏置电压vbp的变化的输出共模电压的变化的反馈，并且因此可被称为反馈电压。
分压器520生成等于电源电压Vdd的一半的参考电压Vref。参考电压Vref表示等于电源电压Vdd的一半的期望共模电压。为了生成参考电压Vref，分压器520包括串联耦合在电源电压Vdd与接地之间的两个电阻器R2，其中电阻器具有相等的电阻。在串联电阻器R2之间的节点522处生成参考电压Vref。
反馈电压V0(其约等于放大器的输出共模电压)被馈送到比较器504的第一输入，并且参考电压Vref(表示期望共模电压)被馈送到比较器504的第二输入。比较器504的输出生成用于偏置晶体管511的偏置电压Vbp。
在操作中，比较器504比较反馈电压V0与参考电压Vref之差，并基于该比较、在使V0与Vref之差最小化的方向上调整偏置电压Vbp。换言之，比较器504调整偏置电压Vbp，直到反馈电压V0约等于参考电压Vref为止。由于参考电压Vref等于电源电压的一半并且反馈电压等于输出共模电压，这使放大器510的输出共模电压约等于电源电压的一半。
驱动器级530被配置成：将放大器510的差分输出(v1、v2)处的大差分信号转换成转换电路500的差分输出(Outp、Outn)处的轨到轨信号。就此而言，驱动器级530包括：耦合到放大器510的一个输出(v1)的第一和第二串联反相器540和542、以及耦合到放大器510的另一输出(v2)的第三和第四串联反相器544和546。输入到驱动器级530的大差分信号可以轨到轨地驱动反相器542和546的输出以生成轨到轨信号。例如，如果在电源电压Vdd处的第一轨与耦合到接地的第二轨之间对反相器供电，则轨到轨信号可具有约等于Vdd的电压摆幅。一般而言，轨到轨信号可具有约等于用于对反相器供电的两个轨之间的电压差的电压摆幅。
如上面讨论的，共模反馈环路将放大器的输出共模电压设置为约等于电源电压Vdd的一半。这有助于平衡驱动器级530的反相器540、542、544和546的输出处的上升和下降时间，从而达成高占空比性能(接近50％的占空比)。
图6示出了根据本公开的一实施例的电平移位器502的示例性实现。电平移位器502包括第一NMOS晶体管602、第二NMOS晶体管612、第一电流源604、以及第二电流源614。第一NMOS晶体管602和第二NMOS晶体管612的漏极耦合到电源电压Vdd。第一NMOS晶体管602的源极耦合到第一电流源604，并且第二NMOS晶体管612的源极耦合到第二电流源614。每个电流源604和614为相应的NMOS晶体管602和612提供偏置电流。电平移位器502的差分输入包括耦合到第一NMOS晶体管602的栅极的第一输入(Inp)以及耦合到第二NMOS晶体管612的栅极的第二输入(Inn)。电平移位器502的差分输出包括耦合到第一NMOS晶体管602的源极的第一输出(Outp_shifter)以及耦合到第二NMOS晶体管612的源极的第二输出(Outn_shifter)。
第一NMOS晶体管602在源极跟随器配置中连接到相应的输入(Inp)和输出(Outp_shifter)。作为结果，第一NMOS晶体管602将相应输入(Inp)处的信号向下移位达约等于第一NMOS晶体管602的栅源电压(Vsg_1)的电压电平。栅源电压(Vgs_1)取决于由第一电流源604提供的偏置电流，并且可以稍高于第一NMOS晶体管602的阈值电压。
第二NMOS晶体管612在源极跟随器配置中连接到相应的输入(Inn)和输出(Outn_shifter)。作为结果，第二NMOS晶体管612将相应输入(Inn)处的信号向下移位达约等于第二NMOS晶体管612的栅源电压(Vsg_2)的电压电平。栅源电压(Vgs_2)取决于由第二电流源614提供的偏置电流，并且可以稍高于第二NMOS晶体管612的阈值电压。
在一方面，第一和第二NMOS晶体管602和612可以匹配并具有大致相等的偏置电流。在该方面，第一和第二NMOS晶体管可具有大致相同的栅源电压。作为结果，电平移位器502可将差分输入信号的共模电压向下移位达第一和第二NMOS晶体管602和612的栅源电压。
如上面讨论的，电平移位器502可用于在将差分输入信号输入到放大器510的差分输入(Inp_amp、Inn_amp)之前将该差分信号的共模电压向下移位。在差分输入信号具有高共模电压(例如，接近电源电压Vdd的共模电压)的情形中，这有助于确保放大器510的第一和第二驱动晶体管512和513在饱和区中操作以达成高增益。例如当均衡器260是基于NMOS的均衡器时，差分输入信号可具有高共模电压。
在图5中所示出的示例中，第一和第二驱动晶体管512和513中的每一者是PMOS晶体管。作为结果，每个驱动晶体管512和513的源栅电压可能需要高于驱动晶体管的绝对阈值电压以便在饱和区中操作。在差分输入信号具有接近电源电压Vdd的高共模电压的情形中，在差分输入信号的电压摆幅上可能不满足该条件。通过在将差分输入信号输入到放大器之前将该差分输入信号的共模电压向下移位，电平移位器502有助于确保满足在饱和区中操作的条件，并且因此达成高增益。
图7示出了根据本公开的一实施例的比较器504的示例性实现。比较器504包括第一级710以及输出级715。第一级710包括第一NMOS晶体管701、第二NMOS晶体管702、第一PMOS晶体管703、以及第二PMOS晶体管704。第一NMOS晶体管701的栅极耦合到反馈电压V0，并且第二NMOS晶体管702的栅极耦合到参考电压Vref。第一和第二PMOS晶体管703和704形成电流镜像负载712，其耦合到第一和第二晶体管701和702的漏极，如图7中所示。第一和第二NMOS晶体管701和702的源极直接耦合到接地而不是电流源。这允许比较器504以较低的电源电压进行操作，并且消耗较少的电流，从而降低功耗。
输出级715包括第三PMOS晶体管705和第三NMOS晶体管706。比较器的输出(其为偏置晶体管511提供偏置电压vbp)耦合到第三PMOS晶体管705和第三NMOS晶体管706的漏极。第三PMOS晶体管705的栅极耦合到第三级710的输出节点707，并且第三NMOS晶体管706的栅极耦合到参考电压Vref。
在操作中，当反馈电压V0大于参考电压Vref时，第一级710的输出707可被驱动为低。这使第三PMOS 705将输出级715的输出上拉。这增大了施加于偏置晶体管511的栅极的偏置电压vpb，其进而减小了由偏置晶体管511提供的偏置电流。经减小的偏置电流减小了跨负载电阻器R1的电压降。作为结果，减小了放大器输出(v1、v2)处的偏置电压并且因此减小了反馈电压V0。反馈电压V0的减小使反馈电压V0与参考电压Vref之差减小。
当参考电压Vref大于反馈电压V0时，第一级710的输出707可被驱动为高。这使输出级715的第三PMOS 705截止，从而允许第三NMOS晶体管706(其由参考电压Vref导通)将输出级715的输出下拉。这减小了施加于偏置晶体管511的栅极的偏置电压vpb，其进而增大了由偏置晶体管511提供的偏置电流。经增大的偏置电流增大了跨负载电阻器R1的电压降。作为结果，增大了放大器输出(v1、v2)处的偏置电压并且因此增大了反馈电压V0。反馈电压V0的增大使反馈电压V0与参考电压Vref之差减小。由此，当被耦合到共模反馈环路中时，比较器504在使反馈电压V0与参考电压Vref之差减小的方向上调整偏置晶体管511的偏置电压vbp。
图8示出了根据本公开的另一实施例的用于将小差分信号转换成轨到轨信号的、具有共模反馈环路的信号格式转换电路800。转换电路800包括电压电平移位器802、差分放大器810、驱动器级830、以及共模反馈电路825。共模反馈电路825包括副本电路820、比较器804、分压器850、以及输入共模电压检测电路826。图8中的转换电路800与图5中的转换电路500的不同之处在于：被馈送到比较器804的反馈电压V0是由副本电路820提供的，该副本电路820跟踪放大器810的输出共模电压，如下面进一步讨论的。
电平移位器802被配置成：接收转换电路800的差分输入(Inp、Inn)处的小差分信号，并将该差分信号的电压电平向下移位达某个量。经电平移位的差分信号随后被输入到放大器810的差分输入(Inp_amp、Inn_amp)。由此，电平移位器802在将差分输入信号输入到放大器810之前将该差分信号的电压电平向下移位。可使用图6中所示出的电平移位器来实现电平移位器802。
差分放大器810包括第一和第二驱动晶体管812和813、两个负载电阻器R1、以及第一偏置晶体管811。第一偏置晶体管811基于施加于第一偏置晶体管811的栅极的偏置电压vbp为第一和第二驱动晶体管812和813提供偏置电流。
如图8中的示例中所示，放大器810中的晶体管811、812和813中的每一者可包括PMOS晶体管。在该示例中，放大器810的每个输入(Inp_amp、Inn_amp)耦合到驱动晶体管812和813中的相应一个驱动晶体管的栅极。由此，来自电平移位器802的小的经电平移位的差分信号施加于第一和第二驱动晶体管812和813的栅极。第一偏置晶体管811的源极耦合到电源电压Vdd，并且第一偏置晶体管811的漏极耦合到驱动晶体管812和813的源极。每个驱动晶体管812和813的漏极耦合到负载电阻器R1中的相应一个负载电阻器。放大器810具有差分输出，该差分输出包括：耦合到第一驱动晶体管812的漏极的第一输出(v1)、以及耦合到第二驱动晶体管813的漏极的第二输出(v2)。
在操作中，放大器810将来自电平移位器802的小的经电平移位的差分信号放大成放大器810的差分输出(v1、v2)处的大差分信号。如上面讨论的，对于输入差分信号具有高共模电压(例如，接近电源电压Vdd的共模电压)的情形，在将输入差分信号输入到放大器之前将该差分信号的电压电平向下移位有助于确保驱动晶体管812和813在饱和区中操作。
副本电路820包括第二偏置晶体管821、第三驱动晶体管822、以及负载电阻器Rd1。在图8中的示例中，第二偏置晶体管821和第三驱动晶体管822各自包括PMOS晶体管。第二偏置晶体管821的源极耦合到电源电压Vdd，并且偏置晶体管821的漏极耦合到第三驱动晶体管822的源极。第三驱动晶体管822的漏极耦合到负载电阻器Rd1。第二偏置晶体管821的栅极耦合到偏置电压vbp，并且基于偏置电压vbp为第三驱动晶体管822提供偏置电流。
输入共模电压检测电路826被配置成检测放大器810的输入共模电压。就此而言，输入共模电压可包括串联耦合在放大器810的输入(Inp_amp、Inn_amp)之间的两个电阻器R0，其中电阻器具有相等的电阻。作为结果，在位于电阻器R0之间的节点806处检测输入共模电压。第三驱动晶体管822的栅极耦合到节点806，并且因此由从节点806检测的输入共模电压驱动。
在操作中，副本电路820的节点824处的电压跟踪放大器810的输出共模电压，其中节点824位于第三驱动晶体管822的漏极与负载电阻器Rd1之间。在一方面，第二偏置晶体管821可具有第一偏置晶体管811的栅极宽度的一半，并且第一、第二和第三驱动晶体管812、813和822可具有大致相同的栅极宽度。另外，负载电阻器R1和Rd1可具有大致相同的电阻。就此而言，对于给定的偏置电压vbp，第二偏置晶体管821产生约等于由第一偏置晶体管811提供的偏置电流的一半的偏置电流。假设由第一偏置晶体管811提供的偏置电流在第一和第二驱动晶体管812和813之间均匀地拆分，这使第一、第二和第三驱动晶体管812、813和822接收大致相同的偏置电流。作为结果，当第三驱动晶体管822由输入共模电压驱动时，副本电路820的节点824处的电压V0跟踪放大器810的输出共模电压，并且因此可以用于检测输出共模电压。要领会，晶体管的相对栅极宽度不限于该示例。
分压器850生成等于电源电压Vdd的一半的参考电压Vref。参考电压Vref表示等于电源电压Vdd的一半的期望共模电压。为了生成参考电压Vref，分压器850包括串联耦合在电源电压Vdd与接地之间的两个电阻器R2，其中电阻器具有相等的电阻。在串联电阻器R2之间的节点852处生成参考电压Vref。
来自副本电路的反馈电压V0被馈送到比较器804的第一输入，并且参考电压Vref(表示期望共模电压)被馈送到比较器804的第二输入。比较器804的输出生成用于第一和第二偏置晶体管811和821的偏置电压Vbp。
在操作中，比较器804比较反馈电压V0与参考电压Vref之差，并基于该比较、在使V0与Vref之差最小化的方向上调整偏置电压Vbp。换言之，比较器804调整偏置电压Vbp，直到反馈电压V0约等于参考电压Vref为止。由于参考电压Vref等于电源电压的一半，这使来自副本电路的反馈电压V0约等于电源电压的一半。由于来自副本的反馈电压V0跟踪放大器810的输出共模电压，这使共模电压大致为电源电压Vdd的一半，从而达成高占空比性能。
驱动器级830被配置成：将放大器810的差分输出(v1、v2)处的大差分信号转换成转换电路800的差分输出(Outp、Outn)处的轨到轨信号。就此而言，驱动器级830包括：耦合到放大器810的一个输出(v1)的第一和第二串联反相器840和842、以及耦合到放大器810的另一输出(v2)的第三和第四串联反相器844和846。输入到驱动器级830的大差分信号可以轨到轨地驱动反相器842和846的输出以生成轨到轨信号。例如，如果在电源电压Vdd处的第一轨与耦合到接地的第二轨之间对反相器供电，则轨到轨信号可具有约等于Vdd的电压摆幅。
在一些方面，可减小由副本电路820消耗的电流(以及因此功率)的量，同时仍然允许副本电路跟踪放大器810的输出共模电压。这可以例如通过减小副本电路中的晶体管821和822的栅极宽度并增大负载电阻器Rd1的电阻来完成。例如，第二偏置晶体管821的栅极宽度可被减小到第一偏置晶体管811的栅极宽度的四分之一，第三驱动晶体管822的栅极宽度可被减小到第一和第二驱动晶体管812和813中的每一者的栅极宽度的一半，并且负载电阻器Rd1的电阻可被增大到放大器中的负载电阻器R1中的每一者的电阻的两倍。在该示例中，通过负载电阻器Rd1的偏置电流被减小到通过放大器中的负载电阻器R1中的每一者的偏置电流的一半。然而，由于负载电阻器Rd1具有两倍的电阻，跨负载电阻器Rd1的电压V0跟踪跨放大器中的负载电阻器R1中的每一者的偏置电压，并且因此跟踪放大器的输出共模电压。晶体管821和822的栅极宽度可以进一步按比例缩小，相应地增大负载电阻器Rd1的电阻，以进一步降低副本电路的功耗。
要领会，反馈电压不需要等于输出共模电压。一般而言，反馈电压可与输出共模电压成比例。例如，在参考电压被设置为等于期望输出共模电压的一半的电压的情况下，反馈电压可以等于输出共模电压的一半。反馈电压约等于输出共模电压的示例对应于反馈电压与输出共模电压成比例(大致为1的比例比)的情形。
图9是解说了根据本公开的一实施例的用于将差分信号转换成轨到轨信号的方法900的流程图。可以由图5中的信号格式转换电路500或者图8中的信号格式转换电路800来执行方法900。
在步骤910中，将差分信号的共模电压移位以获得经电平移位的差分信号。例如，共模电压可由以源极跟随器配置来布置的晶体管(例如，晶体管602和612)来移位。在该示例中，共模电压可向下移位达晶体管的栅源电压。
在步骤920中，使用放大器将经电平移位的差分信号放大成经放大的差分信号。例如，经电平移位的差分信号可被宽带差分放大器(例如，放大器510或810)放大成大差分信号。
在步骤930中，将经放大的差分信号转换成轨到轨信号。例如，经放大的差分信号可由多个反相器(例如，反相器540-546或840-846)转换成轨到轨信号，其中反相器的输出可由经放大的差分信号轨到轨地驱动。
在步骤940中，生成与放大器的输出共模电压成比例的反馈电压。例如，反馈电压可以约等于输出共模电压，并且可以在耦合于放大器的第一和第二输出之间的两个串联电阻器(例如，电阻器R0)之间的节点处生成。在另一示例中，反馈电压可由副本电路(例如，副本电路820)生成,该副本电路由放大器的输入共模电压驱动。反馈电压可以约等于输出共模电压，并且参考电压可以约等于电源电压的一半，这可表示针对高占空比性能的理想输出共模电压。
在步骤950中，基于反馈电压与参考电压之差来生成用于输入到放大器的偏置电压，其中放大器的输出共模电压取决于该偏置电压。例如，偏置电压可被输入到为放大器提供偏置电流的偏置晶体管(例如，偏置晶体管511或811)。
本领域技术人员将领会，可以使用各种晶体管类型来实现本文所述的电路，并且因此不限于附图中所示的特定晶体管类型。例如，可以使用各种晶体管类型，诸如双极结型晶体管、结型场效应晶体管、或任何其他晶体管类型。本领域技术人员还将领会，可以用各种IC工艺技术来制造本文所述的电路，诸如CMOS、双极结型晶体管(BJT)、双极CMOS(BiCMOS)、硅锗(SiGe)、砷化镓(GaAs)等。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例，而是应被授予与本文中所公开的原理和新颖特征相一致的最广范围。

Claims (28)

1.一种接收机，包括：
电压电平移位器，其被配置成：将差分信号的共模电压移位以获得经电平移位的差分信号；
放大器，其被配置成：将所述经电平移位的差分信号放大成经放大的差分信号；
驱动器级，其被配置成：将所述经放大的差分信号转换成轨到轨信号；以及
共模反馈电路，其被配置成：生成与所述放大器的输出共模电压成比例的反馈电压，并基于所述反馈电压与参考电压之差来生成用于输入到所述放大器的偏置电压，其中，所述放大器的所述输出共模电压取决于所述偏置电压。
2.如权利要求1所述的接收机，其特征在于，所述反馈电压约等于所述放大器的所述输出共模电压。
3.如权利要求2所述的接收机，其特征在于，所述参考电压约等于电源电压的一半。
4.如权利要求1所述的接收机，其特征在于，所述共模反馈电路进一步包括比较器，所述比较器具有被配置成接收所述反馈电压的第一输入以及被配置成接收所述参考电压的第二输入，其中，所述比较器被配置成基于所述反馈电压与所述参考电压之差来生成所述偏置电压。
5.如权利要求4所述的接收机，其特征在于，所述比较器包括：
第一n型金属氧化物半导体(NMOS)晶体管，所述第一NMOS晶体管具有耦合到所述比较器的第一输入的栅极以及直接耦合到接地的源极；
第二NMOS晶体管，所述第二NMOS晶体管具有耦合到所述比较器的第二输入的栅极以及直接耦合到接地的源极；
电流镜像负载，所述电流镜像负载耦合到所述第一NMOS晶体管和所述第二NMOS晶体管的漏极；以及
输出级，所述输出级具有耦合到所述第一NMOS晶体管或所述第二NMOS晶体管的漏极的第一输入、耦合到所述比较器的第一输入或第二输入的第二输入、以及用于输出所述偏置电压的输出。
6.如权利要求1所述的接收机，其特征在于，所述共模反馈电路包括耦合在所述放大器的第一输出与第二输出之间的两个串联电阻器，其中，所述反馈电压是在所述两个串联电阻器之间的节点处生成的。
7.如权利要求1所述的接收机，其特征在于，进一步包括被配置成生成所述参考电压的分压器。
8.如权利要求1所述的接收机，其特征在于，所述共模反馈电路包括：
共模电压检测电路，其被配置成：检测所述放大器的输入共模电压；以及
副本电路，所述副本电路由所检测到的输入共模电压驱动并且被配置成：基于所检测到的输入共模电压来生成所述反馈电压。
9.如权利要求8所述的接收机，其特征在于，所述共模电压检测电路包括耦合在所述放大器的第一输入与第二输入之间的两个串联电阻器，并且其中，所述输入共模电压是在所述两个串联电阻器之间的节点处检测到的。
10.如权利要求9所述的接收机，其特征在于，所述反馈电压约等于所述放大器的所述输出共模电压。
11.如权利要求8所述的接收机，其特征在于，所述副本电路包括：
偏置晶体管，所述偏置晶体管具有由所述偏置电压驱动的栅极；
驱动晶体管，所述驱动晶体管具有由所检测到的输入共模电压驱动的栅极以及耦合到所述偏置晶体管的漏极的源极；以及
负载，所述负载耦合到所述驱动晶体管的漏极，其中，所述反馈电压是在所述驱动晶体管的漏极与所述负载之间的节点处生成的。
12.如权利要求1所述的接收机，其特征在于，所述电压电平移位器包括：
晶体管，所述晶体管具有耦合到所述电压电平移位器的输入的栅极以及耦合到所述电压电平移位器的输出的源极；以及
电流源，所述电流源耦合到所述晶体管的源极，其中，所述电压电平移位器将所述电压电平移位器的输入处的所述差分信号的共模电压移位达所述电压电平移位器的输出处的所述晶体管的栅源电压。
13.如权利要求1所述的接收机，其特征在于，所述驱动器级包括：
第一反相器，所述第一反相器耦合到所述放大器的第一输出；以及
第二反相器，所述第二反相器耦合到所述放大器的第二输出。
14.一种用于信号格式转换的方法，所述方法包括：
将差分信号的共模电压移位以获得经电平移位的差分信号；
使用放大器将所述经电平移位的差分信号放大成经放大的差分信号；
将所述经放大的差分信号转换成轨到轨信号；
生成与所述放大器的输出共模电压成比例的反馈电压；以及
基于所述反馈电压与参考电压之差来生成用于输入到所述放大器的偏置电压，其中，所述放大器的所述输出共模电压取决于所述偏置电压。
15.如权利要求14所述的方法，其特征在于，所述反馈电压约等于所述输出共模电压。
16.如权利要求15所述的方法，其特征在于，所述参考电压约等于电源电压的一半。
17.如权利要求14所述的方法，其特征在于，生成所述反馈电压包括：基于所述放大器的输入共模电压来生成所述反馈电压。
18.如权利要求14所述的方法，其特征在于，生成所述反馈电压包括：从两个串联电阻器之间的节点生成所述反馈电压，其中，所述两个串联电阻器耦合在所述放大器的第一输出与第二输出之间。
19.一种用于信号格式转换的设备，包括：
用于将差分信号的共模电压移位以获得经电平移位的差分信号的装置；
用于使用放大器将所述经电平移位的差分信号放大成放大器差分信号的装置；
用于将经放大的差分信号转换成轨到轨信号的装置；
用于生成与所述放大器的输出共模电压成比例的反馈电压的装置；以及
用于基于所述反馈电压与参考电压之差来生成用于输入到所述放大器的偏置电压的装置，其中，所述放大器的所述输出共模电压取决于所述偏置电压。
20.如权利要求19所述的设备，其特征在于，所述反馈电压约等于所述输出共模电压。
21.如权利要求20所述的设备，其特征在于，所述参考电压约等于电源电压的一半。
22.如权利要求19所述的设备，其特征在于，用于生成所述反馈电压的装置包括：用于基于所述放大器的输入共模电压来生成所述反馈电压的装置。
23.如权利要求19所述的设备，其特征在于，用于生成所述反馈电压的装置包括：用于从两个串联电阻器之间的节点生成所述反馈电压的装置，其中，所述两个串联电阻器耦合在所述放大器的第一输出与第二输出之间。
24.一种接收机，包括：
放大器，其被配置成：将差分信号放大成经放大的差分信号；
驱动器级，其被配置成：将所述经放大的差分信号转换成轨到轨信号；
共模电压检测电路，其被配置成：检测所述放大器的输入共模电压；
副本电路，所述副本电路由所检测到的输入共模电压驱动并且被配置成：基于所检测到的输入共模电压来生成反馈电压；以及
比较器，所述比较器具有被配置成接收所述反馈电压的第一输入以及被配置成接收参考电压的第二输入，并且所述比较器被配置成基于所述反馈电压与参考电压之差来生成用于输入到所述放大器的偏置电压。
25.如权利要求24所述的接收机，其特征在于，所述共模电压检测电路包括耦合在所述放大器的第一输入与第二输入之间的两个串联电阻器，其中，所检测到的输入共模电压是在所述两个串联电阻器之间的节点处生成的。
26.如权利要求24所述的接收机，其特征在于，所述反馈电压约等于所述放大器的输出共模电压。
27.如权利要求26所述的接收机，其特征在于，所述参考电压约等于电源电压的一半。
28.如权利要求24所述的接收机，其特征在于，所述副本电路包括：
偏置晶体管，所述偏置晶体管具有由所述偏置电压驱动的栅极；
驱动晶体管，所述驱动晶体管具有由所检测到的输入共模电压驱动的栅极以及耦合到所述偏置晶体管的漏极的源极；以及
负载，所述负载耦合到所述驱动晶体管的漏极，其中，所述反馈电压是在所述驱动晶体管的漏极与所述负载之间的节点处生成的。
CN201580042656.2A 2014-08-13 2015-06-15 用于将电信号从小信号格式转换成轨到轨格式的装置 Active CN106575945B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/459,168 US9209789B1 (en) 2014-08-13 2014-08-13 Apparatus to convert electrical signals from small-signal format to rail-to-rail format
US14/459,168 2014-08-13
PCT/US2015/035781 WO2016025070A1 (en) 2014-08-13 2015-06-15 Apparatus to convert electrical signals from small-signal format to rail-to-rail format

Publications (2)

Publication Number Publication Date
CN106575945A true CN106575945A (zh) 2017-04-19
CN106575945B CN106575945B (zh) 2019-04-05

Family

ID=54545460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580042656.2A Active CN106575945B (zh) 2014-08-13 2015-06-15 用于将电信号从小信号格式转换成轨到轨格式的装置

Country Status (4)

Country Link
US (1) US9209789B1 (zh)
EP (1) EP3180855A1 (zh)
CN (1) CN106575945B (zh)
WO (1) WO2016025070A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107666287A (zh) * 2017-09-14 2018-02-06 西安电子科技大学 可变增益跨阻放大器
CN109905104A (zh) * 2019-02-01 2019-06-18 光梓信息科技（上海）有限公司 一种低摆幅至高摆幅时钟信号转换电路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647618B1 (en) * 2016-03-30 2017-05-09 Qualcomm Incorporated System and method for controlling common mode voltage via replica circuit and feedback control
US9847762B1 (en) * 2016-07-01 2017-12-19 Inphi Corporation Low voltage high speed CMOS line driver without tail current source
US9912310B2 (en) 2016-07-18 2018-03-06 Hamilton Sundstrand Corporation Differential signal conditioner with common mode voltage error compensation
US10120406B1 (en) * 2017-04-27 2018-11-06 Microchip Technology Incorporated Adaptive common mode dimmer
US10523166B2 (en) * 2017-06-07 2019-12-31 Analog Devices Global Differential amplifier with modified common mode rejection, and to a circuit with an improved common mode rejection ratio
US10348535B1 (en) * 2018-04-16 2019-07-09 Oracle International Corporation Fast-settling voltage reference generator for serdes applications
KR20200115805A (ko) * 2019-03-26 2020-10-08 삼성전자주식회사 공통 모드 오프셋을 보상하기 위한 수신기
CN112187249A (zh) * 2019-07-03 2021-01-05 瑞昱半导体股份有限公司 偏压电路系统与偏压方法
JP6978549B1 (ja) 2020-06-23 2021-12-08 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. 入力レシーバ
TWI739489B (zh) * 2020-06-23 2021-09-11 華邦電子股份有限公司 輸入接收器
US11838000B2 (en) * 2021-11-08 2023-12-05 Qualcomm Incorporated Comparator integration time stabilization technique utilizing common mode mitigation scheme

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754059A (en) * 1997-01-14 1998-05-19 International Business Machines Corporation Multi-stage ECL-to-CMOS converter with wide dynamic range and high symmetry
US20020075074A1 (en) * 2000-12-15 2002-06-20 Broadcom Corporation Differential amplifier with large input common mode signal range
US20020090034A1 (en) * 2001-01-05 2002-07-11 Lu Crist Y. High-voltage differential driver using stacked low-breakdown transistors and nested-miller compensation
WO2003061118A1 (en) * 2002-01-21 2003-07-24 Optillion Ab Input circuit
US20070010228A1 (en) * 2005-06-21 2007-01-11 Werner Schelmbauer Mixer arrangement, use of the mixer arrangement and method for frequency conversion
US20070024368A1 (en) * 2005-07-27 2007-02-01 Analog Devices, Inc. Differential amplifiers with enhanced gain and dynamic range
JP2008067157A (ja) * 2006-09-08 2008-03-21 Sony Corp 差動増幅回路、周波数変換回路、並びに無線通信装置
US20080284507A1 (en) * 2007-05-17 2008-11-20 National Semiconductor Corporation Autozeroing current feedback instrumentation amplifier

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046638A (en) * 1998-03-04 2000-04-04 Nortel Networks Corporation Receive amplifier for reception of high-speed data signals
US7609097B2 (en) * 2004-07-06 2009-10-27 Agere Systems, Inc. Driver circuit and a method for matching the output impedance of a driver circuit with a load impedance
JP4920219B2 (ja) 2005-08-30 2012-04-18 株式会社東芝 演算増幅器
US7425847B2 (en) 2006-02-03 2008-09-16 Micron Technology, Inc. Input buffer with optimal biasing and method thereof
US7564270B1 (en) 2007-05-30 2009-07-21 Cypress Semiconductor Corporation Differential output driver
US7834696B2 (en) * 2008-04-04 2010-11-16 Infineon Technologies Ag Common mode control circuitry for multi-stage operational amplifiers
US8106684B2 (en) * 2008-09-24 2012-01-31 Sony Corporation High-speed low-voltage differential signaling system
US8547140B1 (en) 2010-11-03 2013-10-01 Pmc-Sierra, Inc. Apparatus and method for generating a bias voltage
JP6140573B2 (ja) 2012-09-03 2017-05-31 株式会社メガチップス 出力バッファ回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754059A (en) * 1997-01-14 1998-05-19 International Business Machines Corporation Multi-stage ECL-to-CMOS converter with wide dynamic range and high symmetry
US20020075074A1 (en) * 2000-12-15 2002-06-20 Broadcom Corporation Differential amplifier with large input common mode signal range
US20020090034A1 (en) * 2001-01-05 2002-07-11 Lu Crist Y. High-voltage differential driver using stacked low-breakdown transistors and nested-miller compensation
WO2003061118A1 (en) * 2002-01-21 2003-07-24 Optillion Ab Input circuit
US20070010228A1 (en) * 2005-06-21 2007-01-11 Werner Schelmbauer Mixer arrangement, use of the mixer arrangement and method for frequency conversion
US20070024368A1 (en) * 2005-07-27 2007-02-01 Analog Devices, Inc. Differential amplifiers with enhanced gain and dynamic range
JP2008067157A (ja) * 2006-09-08 2008-03-21 Sony Corp 差動増幅回路、周波数変換回路、並びに無線通信装置
US20080284507A1 (en) * 2007-05-17 2008-11-20 National Semiconductor Corporation Autozeroing current feedback instrumentation amplifier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107666287A (zh) * 2017-09-14 2018-02-06 西安电子科技大学 可变增益跨阻放大器
CN109905104A (zh) * 2019-02-01 2019-06-18 光梓信息科技（上海）有限公司 一种低摆幅至高摆幅时钟信号转换电路
CN109905104B (zh) * 2019-02-01 2023-04-28 光梓信息科技（上海）有限公司 一种低摆幅至高摆幅时钟信号转换电路

Also Published As

Publication number Publication date
WO2016025070A1 (en) 2016-02-18
EP3180855A1 (en) 2017-06-21
CN106575945B (zh) 2019-04-05
US9209789B1 (en) 2015-12-08

Similar Documents

Publication Publication Date Title
CN106575945A (zh) 用于将电信号从小信号格式转换成轨到轨格式的装置
CN106688178B (zh) 用于高速dc耦合通信的共栅放大器
US8576928B2 (en) Capacitive divider transmission scheme for improved communications isolation
US8415986B2 (en) Voltage-mode driver with pre-emphasis
US9565039B2 (en) Forwarding signal supply voltage in data transmission system
US20020140477A1 (en) Duty cycle correction circuit and apparatus and method employing same
KR101083929B1 (ko) 신호 변환 회로 및 레일·투·레일 회로
US11139843B1 (en) SerDes driver with common-gate-based buffer to use core devices in relatively high power supply domain
KR100940523B1 (ko) 스택형 차동 신호 전송 회로
US7525358B1 (en) Duty-cycle correction for clock receiver
CN105141270A (zh) 具有高速共模反馈的差分放大器
TW200816659A (en) A receiver for reducing intersymbol interference of a channel and compensating for signal gain loss, and method thereof
TW200525885A (en) Current transfer logic
WO2007032089A1 (ja) コモンモード電圧制御装置
US20060133558A1 (en) Mechanism to aid a phase interpolator in recovering a clock signal
CN105322946B (zh) 接收电路
JP3626988B2 (ja) データ通信の高速差動受信器
WO2019001369A1 (zh) 一种串行解串链路发射机的驱动器
CN113767572B (zh) 电平转换电路和电子设备
US20210091738A1 (en) Input circuit with wide range input voltage compatibility
CN114696771A (zh) 一种共模瞬态干扰抑制电路、隔离器
Kawar et al. A 10 Gbps loss of signal detector for high-speed AC-coupled serial transceivers in 28nm CMOS technology
US9337789B2 (en) Differential receiver
CN103633945A (zh) 源同步高速串行接口的时钟通路前端放大电路
Mathieu et al. An AC coupled 10 Gb/s LVDS-compatible receiver with latched data biasing in 130 nm SiGe BiCMOS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant