CN105141270A - 具有高速共模反馈的差分放大器 - Google Patents

具有高速共模反馈的差分放大器 Download PDF

Info

Publication number
CN105141270A
CN105141270A CN201510300823.0A CN201510300823A CN105141270A CN 105141270 A CN105141270 A CN 105141270A CN 201510300823 A CN201510300823 A CN 201510300823A CN 105141270 A CN105141270 A CN 105141270A
Authority
CN
China
Prior art keywords
differential
common
input
differential pair
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510300823.0A
Other languages
English (en)
Inventor
李凡厦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Priority to CN202011077674.3A priority Critical patent/CN112187198B/zh
Publication of CN105141270A publication Critical patent/CN105141270A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45663—Measuring at the active amplifying circuit of the differential amplifier
    • H03F3/45668—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45663—Measuring at the active amplifying circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45082—Indexing scheme relating to differential amplifiers the common mode signal being taken or deducted from the one or more outputs of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45084—Indexing scheme relating to differential amplifiers the common mode signal circuit comprising one or more inductive or capacitive elements, e.g. filter circuitry
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45404—Indexing scheme relating to differential amplifiers the CMCL comprising capacitors containing, not in parallel with the resistors, an addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请案涉及一种具有高速共模反馈的差分放大器。差分放大器(100)的输出(142/144)处的差分信号(OUTP/OUTN)响应于所述输出差分信号(OUTP/OUTN)的共模变化而快速改变。由所述差分放大器(100)放大的经放大输入信号(AINP/AINN)响应于输入到所述差分放大器(100)中的差分信号(INP/INN)的共模变化而快速改变。输入到所述差分放大器(100)中的偏压电压(VB)经隔离以消除所述偏压电压(VB)中的低频分量。

Description

具有高速共模反馈的差分放大器
技术领域
本发明涉及差分放大器，且更特定地说涉及一种具有高速共模反馈的差分放大器。
背景技术
差分放大器是放大差分输入信号的熟知电路。差分放大器用于许多应用且具有多种优点，例如与单端放大器相比，对电源噪声具有免疫力，且动态范围是单端放大器的两倍高。在一个应用中，差分放大器用于开关电容器电路中。
放大开关电容器电路的输出的一个问题是，许多开关断开及闭合，且此类断开及闭合的开关可在输出中造成强而突然的短脉冲干扰(glitch)，其中例如逻辑高信号瞬间下降到逻辑低信号。短脉冲干扰将共模分量引入到自开关电容器电路输出的信号中，所述短脉冲干扰可实质上限制差分放大器的性能。结果，需要一种可减小短脉冲干扰对自开关电容器电路输出的信号的影响的差分放大器。
发明内容
本发明提供一种减小共模波动的影响的差分放大器。本发明的差分放大器包含：差分对级，其用于接收一对输入差分信号且放大所述对输入差分信号以在一对放大器级输出处形成一对经放大差分信号。差分放大器还包含驱动器级，其响应于所述对经放大差分信号而驱动一对输出差分信号。驱动器级连接到差分对级。此外，差分放大器包含连接到差分对级及驱动器级的共模反馈级。共模反馈级包含RC感测电路，其响应于所述对输出差分信号而产生经测量共模电压。共模反馈级还包含差分对电路，其响应于经测量共模电压的量值与参考共模电压的量值之间的差而改变第一差分对电流及第二差分对电流。差分对电路连接到RC感测电路。此外，共模反馈级包含控制电路，其用于汲取差分对电流的第一部分且响应于第一差分对电流的第一部分的量值而改变所述对输出差分信号。控制电路连接到驱动器级及差分对电路的。此外，共模反馈电路包含下拉电路，其在经测量共模电压及参考共模电压的量值相等时汲取第一差分对电流的第二部分。下拉电路用于在经测量共模电压的量值大于参考共模电压的量值时减小由控制电路汲取的第一差分对电流的第一部分且增加由下拉电路汲取的第一差分对电流的第二部分。下拉电路连接到控制电路。
本发明的替代实施例的差分放大器包含差分对级，其具有第一输入晶体管、第二输入晶体管及连接到第一及第二输入晶体管的尾电流晶体管。第一及第二输入晶体管用于接收一对输入差分信号且放大所述对输入差分信号以在一对放大器级输出处形成一对经放大差分信号。差分放大器还包含共模反馈电路，其响应于由所述对输入差分信号的共模分量引起的经放大差分信号的增加而上拉输入到尾电流晶体管的电压，且响应于由所述对输入差分信号的共模分量引起的经放大差分信号的降低而下拉输入到尾电流晶体管的电压。共模反馈电路连接到尾电流晶体管及所述对放大器级输出。差分放大器进一步包含驱动器级，其响应于所述对经放大差分信号而驱动一对输出差分信号。驱动器级连接到差分对级。此外，差分放大器包含连接到差分对级及驱动器级的共模反馈级。共模反馈级包含RC感测电路，其响应于所述对输出差分信号而产生经测量共模电压。共模反馈级还包含差分对电路，其响应于经测量共模电压的量值与参考共模电压的量值之间的差而改变第一差分对电流及第二差分对电流。差分对电路连接到RC感测电路。此外，共模反馈级包含控制电路，其响应于第一差分对电流的量值而改变所述对输出差分信号。控制电路连接到驱动器级及差分对电路。
本发明还包含一种操作差分放大器的方法。所述方法包含接收一对输入差分信号且放大所述对输入差分信号以在一对放大器级输出处形成一对经放大差分信号。所述方法还包含响应于所述对经放大差分信号而驱动一对输出差分信号。此外，所述方法包含响应于所述对输出差分信号而产生经测量共模电压，及响应于经测量共模电压的量值与参考共模电压的量值之间的差而改变第一差分对电流及第二差分对电流。此外，所述方法包含当经测量共模电压及参考共模电压的量值相等时汲取第一差分对电流的第一部分及第二部分。所述方法还包含当经测量共模电压的量值大于参考共模电压的量值时增加所汲取的第一差分对电流的第一部分且减小所汲取的第一差分对电流的第二部分。所述方法进一步包含响应于第一差分对电流的第一部分的量值而改变所述对输出差分信号。
通过参考以下详述及陈述其中使用本发明的原理的说明性实施例的附图，将获得对本发明的特征及优点的更好理解。
附图说明
图1是说明根据本发明的差分放大器100的实例的示意图。
具体实施方式
图1展示说明根据本发明的差分放大器100的实例的示意图。如下文更详细地描述，差分放大器100响应于输出差分信号中的共模分量而快速改变输出差分信号，以及响应于输入差分信号中的共模分量而快速改变经放大输入差分信号。此外，差分放大器100隔离输入偏压电压以消除输入偏压电压中的低频分量。
如图1中所示，差分放大器100包含差分对级110，其在一对差分输入112及114处接收一对输入差分信号INP及INN，且放大所述对输入差分信号INP及INN以在一对放大器级输出116及118处形成一对经放大差分信号AINP及AINN。
差分对级110可以多种方式实施。在本实例中，差分对级110包含一对NMOS输入晶体管M1及M2、一对NMOS堆叠晶体管M3及M4以及一对电流源I1及I2。差分对级110还包含NMOS尾电流晶体管M0及开关SW1。
MOS晶体管包含三个端子：栅极、源极及漏极。NMOS输入晶体管M1的栅极连接到输入112，而NMOS输入晶体管M2的栅极连接到输入114。NMOS输入晶体管M1及M2的源极连接在一起。NMOS输入晶体管M1的漏极连接到NMOS堆叠晶体管M3的源极，NMOS堆叠晶体管M3的漏极连接到输入电流源I1及放大器级输出116。类似地，NMOS输入晶体管M2的漏极连接到NMOS堆叠晶体管M4的源极，NMOS堆叠晶体管M4的漏极连接到输入电流源I2及放大器级输出118。
NMOS堆叠晶体管M3及M4的栅极连接到使NMOS堆叠晶体管M3及M4偏压的偏压电压VCAS。偏压电压VCAS比输入差分信号INP及INN的平均电压高大约300毫伏。以级联方式连接的NMOS堆叠晶体管M3及M4增加增益，且维持NMOS输入晶体管M1及M2的漏极上的恒定电压。
NMOS尾电流晶体管M0具有连接到所述对NMOS输入晶体管M1及M2的共源极节点的漏极、栅极及连接到接地的源极。此外，开关SW1连接在NMOS堆叠晶体管M3及M4的漏极之间，其也介于放大器级输出116与放大器级输出118之间。
在本实施例中，差分放大器100还包含连接到差分对级110的隔离电路120。电路120接收输入偏压电压VB，实质上消除输入偏压电压VB中的任何低频分量以形成稳定的恒定偏压电压VF，且将恒定偏压电压VF输出到NMOS尾电流晶体管M0。
在本实例中，隔离电路120是用开关SW3、开关SW4及旁路电容器C5实施。开关SW3连接在偏压电压源与节点122之间，而开关SW4连接在节点122与NMOS尾电流晶体管M0的栅极之间。旁路电容器C5继而连接在节点122与接地之间。此外在本实例中，偏压电压源是用NMOS二极管连接的晶体管M7及偏压电流源I6实施。NMOS二极管连接的晶体管M7具有连接到接地的射极，及连接到偏压电流源I6及开关SW3两者的栅极及漏极。
在本实施例中，差分放大器100此外包含连接到差分对级110的共模反馈电路130。共模反馈电路130响应于所述对差分信号INP及INN的共模分量而调整所述对经放大差分信号AINP及AINN。
在本实例中，共模反馈电路130是用电容器C1及电容器C2实施。电容器C1具有连接到NMOS堆叠晶体管M3的漏极及放大器级输出116的第一板，及连接到NMOS尾电流晶体管M0的栅极的第二板。类似地，电容器C2具有连接到NMOS堆叠晶体管M4的漏极及放大器级输出118的第一板，及连接到NMOS尾电流晶体管M0的栅极的第二板。
如图1中进一步所示，差分放大器100包含连接到差分对级110的驱动器级140。驱动器级140响应于放大器级输出116及118处的经放大差分信号AINP及AINN而从一对差分输出142及144驱动一对输出差分信号OUTP及OUTN。
驱动器级140可以多种方式实施。在本实例中，驱动器级140包含分别连接到所述对差分输出142及144的一对输出电流源I3及I4、控制供应到差分输出142外且从差分输出142汲入的I3电流量的NPN双极晶体管Q1，及控制供应到差分输出144外且从差分输出144汲入的I4电流量的NPN双极晶体管Q2。
双极晶体管具有三个端子：基极、集电极及射极。NPN双极晶体管Q1具有通过放大器级输出116连接到输入电流源I1的基极、连接到差分输出142的集电极，及连接到接地的射极。NPN双极晶体管Q2具有通过放大器级输出144连接到输入电流源I2的基极、连接到差分输出144的集电极，及连接到接地的射极。
驱动器级140还包含连接到放大器级输出116及差分输出142的第一电容器CC1、连接到放大器级输出118及差分输出144的第二电容器CC2，及连接在所述对差分输出142及144之间的开关SW2。电容器CC1及CC2是米勒补偿电容器(miller-compensationcapacitor)。
在本实施例中，差分放大器100进一步包含连接到差分对级110及驱动器级140的共模反馈级150。共模反馈级150包含响应于输出差分信号OUTP及OUTN而产生经测量共模电压CM的RC感测电路152。
在本实例中，RC感测电路152包含感测输出154、连接在差分输出142与感测输出154之间的电阻器R1，及连接在差分输出144与感测输出154之间的电阻器R2。电阻器R1及R2具有相同值。RC感测电路152进一步包含连接在差分输出142与感测输出154之间的电容器C3，及连接在差分输出144与感测输出154之间的电容器C4。
共模反馈级150还包含连接到RC感测电路152的差分对电路156。差分对电路156响应于经测量共模电压CM的量值与参考共模电压VCMO的量值之间的差改变第一差分对电流DC1的量值及第二差分对电流DC2的量值。当电源电压是1.8V时可为0.8V的参考共模电压VCMO必须足够高以保证NPN双极晶体管Q1及Q2保持在饱和模式中，且足够低以防止电流源I6进入线性区域。
在本实例中，差分对电路156包含一对PMOS驱动器晶体管M5及M6，及连接到所述对PMOS驱动器晶体管M5及M6的共源极节点的电流源I5。PMOS驱动器晶体管M5的栅极连接到感测输出154以接收经测量共模电压CM，而PMOS驱动器晶体管M6的栅极经连接以接收参考共模电压VCMO。
此外，共模反馈级150包含连接到驱动器级140及差分对电路156的控制电路158。控制电路158响应于第一差分对电流DC1及第二差分对电流DC2的量值而改变输出差分信号OUTP及OUTN的量值。
在本实例中，控制电路158包含一对二极管连接的NPN双极晶体管Q5及Q8，及一对控制NPN双极晶体管Q3及Q4。二极管连接的NPN双极晶体管Q5的基极及集电极连接到PMOS晶体管M5的漏极，而NPN双极晶体管Q5的射极连接到接地。二极管连接的NPN双极晶体管Q8的基极及集电极连接到PMOS晶体管M6的漏极，而NPN双极晶体管Q8的射极连接到接地。
控制NPN双极晶体管Q3具有连接到放大器级输出116及NPN双极晶体管Q1的基极的集电极，及连接到接地的射极。控制NPN双极晶体管Q4具有连接到放大器级输出118及NPN双极晶体管Q2的基极的集电极，及连接到接地的射极。NPN双极晶体管Q3及Q4两者的基极均连接到二极管连接的NPN双极晶体管Q5的基极及集电极。
NPN双极晶体管Q3及Q4具有两个噪声源。噪声源中的一者与集电极电流相关联，且另一噪声源与基极电阻相关联。为了最小化此类噪声源，NPN双极晶体管Q3及Q4的基极为大的。
在本实施例中，共模反馈级150还包含连接到控制电路158的下拉电路160。下拉电路160在经测量共模电压CM及参考共模电压VCMO的量值相等时汲取第一差分对电流DC1的部分，且当经测量共模电压CM的量值大于参考共模电压VCMO的量值时增加所汲取的第一差分对电流DC1的部分。下拉电路160还在经测量共模电压CM的量值小于参考共模电压VCMO的量值时降低所汲取的第一差分对电流DC1的部分。
此外，下拉电路160在经测量共模电压CM及参考共模电压VCMO的量值相等时汲取第二差分对电流DC2的部分，且当经测量共模电压CM的量值小于参考共模电压VCMO的量值时增加所汲取的第二差分对电流DC2的部分。下拉电路160在经测量共模电压CM的量值大于参考共模电压VCMO的量值时降低所汲取的第二差分对电流DC2的部分。
在本实例中，下拉电路160包含一对交叉耦合NPN双极晶体管Q6及Q7。交叉耦合NPN双极晶体管Q6具有连接到二极管连接的NPN双极晶体管Q5的基极的基极、连接到PMOS晶体管M6的漏极的集电极，及连接到接地的射极。交叉耦合NPN双极晶体管Q7具有连接到二极管连接NPN双极晶体管Q8的基极的基极、连接到PMOS晶体管M5的漏极的集电极，及连接到接地的射极。交叉耦合NPN双极晶体管Q6及Q7与二极管连接的NPN双极晶体管Q5及Q8的比例是由共模反馈级150的稳定性确定，其中增加稳定性会产生更大噪声。
在操作中，开关SW1、SW2及SW4闭合，而开关SW3保持断开。闭合开关SW1及SW2重设差分放大器100。当开关SW3断开且开关SW4闭合时，旁路电容器C5上的电压作为恒定偏压电压VF施加于NMOS尾电流晶体管M0的栅极上，从而接通NMOS尾电流晶体管M0。
在重设周期之后，开关SW1、SW2及SW4断开，而开关SW3闭合。当开关SW3闭合时，来自偏压电流源I6的电流对旁路电容器C5充电，以将等于NMOS晶体管M7的栅极-源极电压(近似0.6V)的输入偏压电压VB施加于旁路电容器C5上。差分放大器100的优点中的一者是，通过在施加电压于NMOS尾电流晶体管M0的栅极上之前首先施加电压于旁路电容器C5上，可实质上消除电压的任何低频分量。
断开开关SW1及SW2造成差分放大器100检测NMOS输入晶体管M1及M2的栅极上的电压。NMOS输入晶体管M1及M2的栅极上的电压确定流过NMOS晶体管M1及M3的I1电流的量值，及流过NMOS晶体管M2及M4的I2电流的量值。
例如，当NMOS输入晶体管M1及M2的栅极上的电压相等时，I1电流的部分通过NMOS输入晶体管M1及M3流到NMOS晶体管M0中，而I2电流的等效部分通过NMOS输入晶体管M2及M4流到NMOS晶体管M0中。
然而，当NMOS输入晶体管M1的栅极上的电压大于NMOS输入晶体管M2的栅极上的电压时，通过NMOS晶体管M1及M3流到NMOS晶体管M0中的I1电流的部分增加，而通过NMOS晶体管M2及M4流到NMOS晶体管M0中的I2电流的部分降低。
类似地，当NMOS输入晶体管M1的栅极上的电压小于NMOS输入晶体管M2的栅极上的电压时，通过NMOS晶体管M1及M3流到NMOS晶体管M0中的I1电流的部分降低，而通过NMOS晶体管M2及M4流到NMOS晶体管M0中的I2电流的部分增加。
当I1电流的部分流过NMOS晶体管M1及M3时，I1电流的剩余部分流出放大器级输出116以变为NPN双极晶体管Q1的基极电流及NPN双极晶体管Q3的集电极电流。流入NPN双极晶体管Q3的集电极电流的量值限定了流入NPN双极晶体管Q1的基极电流的量值，这继而限定了基极电压的量值以及流入NPN双极晶体管Q1的集电极电流及流出差分输出142的I3电流的量值。
类似地，当I2电流的部分流过NMOS晶体管M2及M4时，I2电流的剩余部分流出放大器级输出118以变为NPN双极晶体管Q2的基极电流及NPN双极晶体管Q4的集电极电流。流入NPN双极晶体管Q4的集电极电流的量值限定了流入NPN双极晶体管Q4的基极电流的量值，这继而限定了基极电压的量值以及流入NPN双极晶体管Q2的集电极电流及流出差分输出144的I4电流的量值。
RC感测电路152的电阻器R1及R2充当在感测输出154处连续产生经测量共模电压CM的分压器。电阻式分压器产生等于差分输出142及144上的电压(连续平均值)的总和的一半的参考共模电压CM。例如，如果差分输出142上存在1.0V且差分输出144上存在0.6V，那么经测量共模电压CM等于(1.0V+0.6V)/2＝0.8V。电容器C3及C4补偿由电阻器R1及R2以及PMOS晶体管M5的栅极电容形成的极点，所述极点原本会限制共模反馈级150的高频操作。
当经测量共模电压CM等于参考共模电压VCMO时，来自电流源I5的电流的部分流过PMOS晶体管M5且作为第一差分对电流DC1流出PMOS晶体管M5，而I5电流的相等部分流过PMOS晶体管M6且作为第二差分对电流DC2流出PMOS晶体管M6。
流出PMOS晶体管M5的第一差分对电流DC1变为NPN双极晶体管Q3、Q4及Q5的基极电流以及NPN双极晶体管Q7的集电极电流。流出PMOS晶体管M6的第二差分对电流DC2变为NPN双极晶体管Q7及Q8的基极电流以及NPN双极晶体管Q6的集电极电流。
第一差分对电流DC1的实质上相等部分流入NPN双极晶体管Q3及Q4的基极，这继而造成I1及I2电流的实质上相等部分分别流入NPN双极晶体管Q3及Q4的集电极。结果，I1及I2电流的实质上相等部分是由NPN双极晶体管Q3及Q4汲取。I1电流的剩余部分变为NPN双极晶体管Q1的基极电流，而I2电流的剩余部分变为NPN双极晶体管Q2的基极电流。
当经测量共模电压CM小于参考共模电压VCMO时，流过PMOS晶体管M5且作为第一差分对电流DC1流出PMOS晶体管M5的I5电流的部分增加。同时，流过PMOS晶体管M6且作为第二差分对电流DC2流出PMOS晶体管M6的I5电流的部分降低。
增加第一差分对电流DC1的量值会增加流入NPN双极晶体管Q3及Q4的基极电流的量值。增加基极电流会增加流入NPN双极晶体管Q3及Q4的集电极电流的量值，这继而将流入NPN双极晶体管Q1的基极的I1电流的量值及流入NPN双极晶体管Q2的基极的I2电流的量值减小实质上相等的量。
减小流入NPN双极晶体管Q1及Q2的基极电流将基极电压的量值及流入NPN双极晶体管Q1及Q2的集电极电流的量值减小实质上相等的量，这继而将分别流出差分输出142及144的I3及I4电流的量值增加实质上相等的量。
当经测量共模电压CM大于参考共模电压VCMO时，流过PMOS晶体管M5且作为第一差分对电流DC1流出PMOS晶体管M5的I5电流的部分降低，而流过PMOS晶体管M6且作为第二差分对电流DC2流出PMOS晶体管M6的I5电流的部分增加。
降低第一差分对电流DC1的量值会降低流入NPN双极晶体管Q3及Q4的基极电流的量值。降低基极电流会降低流入NPN双极晶体管Q3及Q4的集电极电流的量值，这继而将流入NPN双极晶体管Q1的基极的I1电流的量值及流入NPN双极晶体管Q2的基极的I2电流的量值增加实质上相等的量。
增加流入NPN双极晶体管Q1及Q2的基极电流将基极电压的量值及流入NPN双极晶体管Q1及Q2的集电极电流的量值增加实质上相等的量，这继而将分别流出差分输出142及144的I3及I4电流的量值降低实质上相等的量。
因此，共模反馈级150提供连续共模反馈回路。此外，共模反馈级150在二极管连接的NPN双极晶体管Q5的基极处具有极高频极点。此极点的频率应远高于下一个最低极点的频率以得到更好的共模回路稳定性。
差分放大器100的优点中的一者是下拉电路160的交叉耦合NPN双极晶体管Q6及Q7允许差分放大器100对经测量共模电压CM的变化作出快速响应，藉此给差分放大器提供快速共模稳定时间。
当经测量共模电压CM响应于共模源而快速下降到参考共模电压VCMO以下时，PMOS晶体管M5使更多的I5电流通过作为第一差分对电流DC1，而PMOS晶体管M6使更少的I5电流通过作为第二差分对电流DC2。
例如，当差分输出142处的差分信号OUTP的电压从1.0V下降到0.8V且差分输出144处的差分信号OUTN的电压从0.6V下降到0.4V时，经测量共模电压CM从0.8V下降到0.6V。当参考共模电压VCMO被设置为0.8V时，经测量共模电压CM的下降造成PMOS晶体管M5增加第一差分对电流DC1的量值且造成PMOS晶体管M6降低第二差分对电流DC2的量值。
第一差分对电流DC1的量值的增加会增加流入交叉耦合NPN双极晶体管Q6的基极电流，这继而造成交叉耦合NPN双极晶体管Q6汲取更多的第二差分对电流DC2。第二差分对电流DC2的量值归因于更少的DC2电流流出PMOS晶体管M6及更多的DC2电流流入交叉耦合NPN双极晶体管Q6而快速下降。
结果，更少的第二差分对电流DC2流入交叉耦合NPN双极晶体管Q7的基极且更少的第一差分对电流DC1流入交叉耦合NPN双极晶体管Q7的集电极。因此，第一差分对电流DC1的量值归因于更多的DC1电流流出PMOS晶体管M5及更少的DC1电流流入交叉耦合NPN双极晶体管Q7而快速上升。
因此，NPN双极晶体管Q3及Q4快速接收更多基极电流。增加基极电流会增加流入NPN双极晶体管Q3及Q4的集电极电流的量值，这继而将流入NPN双极晶体管Q1的基极的I1电流的量值及流入NPN双极晶体管Q2的基极的I2电流的量值降低实质上相等的量。
降低流入NPN双极晶体管Q1及Q2的基极电流将基极电压及流入NPN双极晶体管Q1及Q2的集电极电流的量值降低实质上相等的量，这继而将分别流出差分输出142及144的I3及I4电流的量值增加实质上相等的量。
因此，在以上实例中，当差分输出142处的差分信号OUTP的电压从1.0V下降到0.8V且差分输出144处的差分信号OUTN的电压从0.6V下降到0.4V时，交叉耦合NPN双极晶体管Q6快速下拉第二差分对电流DC2的量值。
快速下拉第二差分对电流DC2的量值会快速增加第一差分对电流DC1的量值，这会增加从差分输出142及144输出的I3及I4电流，这继而将0.8V差分信号OUTP的量值朝1.0V上拉且将0.4V差分信号OUTN的量值朝0.6V上拉。
因此，下拉电路160及交叉耦合NPN双极晶体管Q6及Q7的作用通过实质上增加第一差分对电流DC1的量值提供大的共模电流驱动，此允许共模反馈级150快速地恢复输出差分信号OUTP及OUTN的量值，藉此最小化输出差分信号OUTP及OUTN中的共模分量的影响。此外，交叉耦合NPN双极晶体管Q6及Q7的作用只持续对共模分量作出响应所需的时间。
相反地，当经测量共模电压CM响应于共模源快速上升到高于参考共模电压VCMO时，PMOS晶体管M5使更少的I5电流通过作为第一差分对电流DC1，而PMOS晶体管M6使更多的I5电流通过作为第二差分对电流DC2。
例如，当差分输出142处的差分信号OUTP的电压从1.0V跃升到1.2V且差分输出144处的差分信号OUTN的电压从0.6V跃升到0.8V时，经测量共模电压CM从0.8V跃升到1.0V。当参考共模电压VCMO被设置为0.8V时，经测量共模电压CM的跃升造成PMOS晶体管M5减小第一差分对电流DC1的量值，且造成PMOS晶体管M6增加第二差分对电流DC2的量值。
第二差分对电流DC2的量值的增加会增加流入交叉耦合NPN双极晶体管Q7的基极电流，这继而造成交叉耦合NPN双极晶体管Q7汲取更多的第一差分对电流DC1。因此，第一差分对电流DC1的量值归因于更少的DC1电流流出PMOS晶体管M5及更多的DC1电流流入交叉耦合NPN双极晶体管Q7而快速下降。
结果，NPN双极晶体管Q3及Q4快速接收更少基极电流。降低基极电流会降低流入NPN双极晶体管Q3及Q4的集电极电流的量值，这继而将流入NPN双极晶体管Q1的基极的I1电流的量值及流入NPN双极晶体管Q2的基极的I2电流的量值增加实质上相等的量。
增加流入NPN双极晶体管Q1及Q2的基极电流会将基极电压及流入NPN双极晶体管Q1及Q2的集电极电流的量值增加实质上相等的量，这继而将分别流出差分输出142及144的I3及I4电流的量值降低实质上相等的量。
因此，在以上实例中，当差分输出142处的差分信号OUTP的电压从1.0V跃升到1.2V且差分输出144处的差分信号OUTN的电压从0.6V跃升到0.8V时，交叉耦合NPN双极晶体管Q7快速下拉第一差分对电流DC1的量值，这造成从差分输出142及144输出更少电流，这继而将1.2V差分信号OUTP的量值朝1.0V拉回且将0.8V差分信号OUTN的量值朝0.6V拉回。
因此，下拉电路160及交叉耦合NPN双极晶体管Q6及Q7的作用允许共模反馈级150快速地恢复输出差分信号OUTP及OUTN的量值，藉此最小化输出差分信号OUTP及OUTN中的共模分量的影响。此外，交叉耦合NPN双极晶体管Q6及Q7的作用(实质上降低第一差分对电流DC1的量值)只持续对共模分量作出响应所需的时间。
本发明的另一优点是，共模反馈电路130实质上减小短脉冲干扰对差分输入112及114处的输入差分信号INP及INN的影响。当差分输入112及114上的电压归因于短脉冲干扰而快速下降时，NMOS堆叠晶体管M3的漏极及电容器C1的顶板上的经放大信号AINP的电压及NMOS堆叠晶体管M4的漏极及电容器C2的顶板上的经放大信号AINN的电压跟随且快速下降。
当电容器C1及C2的顶板上的电压下降时，电容器C1及C2的底板上的电压也下降，这造成NMOS尾电流晶体管M0上的栅极电压下降。NMOS尾电流晶体管M0上的栅极电压下降会增加NMOS输入晶体管M1及M2的栅极-源极电压。
增加NMOS输入晶体管M1及M2的栅极-源极电压会增加流过NMOS输入晶体管M1及M2的电流，这继而增加经放大信号AINPAINN的量值。因此，共模反馈电路130快速地恢复经放大信号AINPAINN的量值，藉此最小化短脉冲干扰对输入差分信号INP及INN的影响。
相反地，当差分输入112及114上的电压归因于短脉冲干扰而快速跃升时，NMOS堆叠晶体管M3的漏极及电容器C1的顶板上的经放大信号AINP的电压及NMOS堆叠晶体管M4的漏极及电容器C2的顶板上的经放大信号AINN的电压跟随且快速跃升。
当电容器C1及C2的顶板上的电压跃升时，电容器C1及C2的底板上的电压也跃升，这造成NMOS尾电流晶体管M0上的栅极电压上升。NMOS尾电流晶体管M0上的栅极电压上升会增加NMOS输入晶体管M1及M2的栅极-源极电压。增加NMOS输入晶体管M1及M2的栅极-源极电压会增加流过NMOS输入晶体管M1及M2的电流，这继而增加经放大差分信号AINP及AINN的量值。因此，共模反馈电路130再次快速地恢复经放大信号AINPAINN的量值，藉此最小化短脉冲干扰对输入差分信号INP及INN的影响。
虽然差分放大器100已被描述为包含隔离电路120、共模反馈电路130及下拉电路160，但是根据本发明的差分放大器可包含此三个电路120、130及160的任何组合。
应了解，以上描述是本发明的实例，且在实践本发明时可采用本文中描述的本发明的各种替代方案。因此，希望所附权利要求限定本发明的范围且由所附权利要求涵盖在这些权利要求及其等效物的范围内的结构及方法。

Claims (20)

1.一种差分放大器，其包括：
差分对级，其用于接收一对输入差分信号且放大所述对输入差分信号以在一对放大器级输出处形成一对经放大差分信号；
连接到所述差分对级的驱动器级，所述驱动器级响应于所述对经放大差分信号而驱动一对输出差分信号；以及
连接到所述差分对级及所述驱动器级的共模反馈级，所述共模反馈级包含：
RC感测电路，其响应于所述对输出差分信号而产生经测量共模电压；
连接到所述RC感测电路的差分对电路，所述差分对电路响应于所述经测量共模电压的量值与参考共模电压的量值之间的差而改变第一差分对电流及第二差分对电流；
连接到所述驱动器级及所述差分对电路的控制电路，所述控制电路汲取所述差分对电流的第一部分，且响应于所述第一差分对电流的所述第一部分的量值而改变所述对输出差分信号；以及
连接到所述控制电路的下拉电路，所述下拉电路在所述经测量共模电压及参考共模电压的所述量值相等时汲取所述第一差分对电流的第二部分，所述下拉电路在所述经测量共模电压的所述量值大于所述参考共模电压的所述量值时减小由所述控制电路汲取的所述第一差分对电流的所述第一部分且增加由所述下拉电路汲取的所述第一差分对电流的所述第二部分。
2.根据权利要求1所述的差分放大器，其中当所述经测量共模电压的所述量值小于所述参考共模电压的所述量值时，所述下拉电路增加由所述控制电路汲取的所述第一差分对电流的所述第一部分且降低由所述下拉电路汲取的所述第一差分对电流的所述第二部分。
3.根据权利要求2所述的差分放大器，其中所述下拉电路包含：
第一下拉晶体管，其具有经连接以接收所述第一差分对电流的第一端子及经连接以接收所述第二差分对电流的第二端子；以及
第二下拉晶体管，其具有经连接以接收所述第二差分对电流的第一端子及经连接
以接收所述第二差分对电流的第二端子。
4.根据权利要求3所述的差分放大器，其中所述第一下拉晶体管的所述第一端子是第一双极晶体管的基极，且所述第一下拉晶体管的所述第二端子是所述第一双极晶体管的集电极。
5.根据权利要求4所述的差分放大器，其中所述第二下拉晶体管的所述第一端子是第二双极晶体管的基极，且所述第二下拉晶体管的所述第二端子是所述第二双极晶体管的集电极。
6.根据权利要求3所述的差分放大器，其中所述差分对级包含第一输入晶体管、第二输入晶体管及连接到所述第一及第二输入晶体管的尾电流晶体管，所述第一及第二输入晶体管用于接收所述对输入差分信号。
7.根据权利要求6所述的差分放大器，且其进一步包括连接到所述尾电流晶体管及所述对放大器级输出的共模反馈电路，所述共模反馈电路响应于由所述对输入差分信号的共模分量引起的所述经放大差分信号的增加而上拉输入到所述尾电流晶体管的电压，且响应于由所述对输入差分信号的所述共模分量引起的所述经放大差分信号的降低而下拉输入到所述尾电流晶体管的所述电压。
8.根据权利要求7所述的差分放大器，其中：
所述尾电流晶体管具有栅极、源极及漏极；且
所述共模反馈电路包含：
第一电容器，其具有连接到所述对放大器级输出的第一放大器级输出的顶板及连接到所述尾电流晶体管的所述栅极的底板；以及
第二电容器，其具有连接到所述对放大器级输出的第二放大器级输出的顶板及连接到所述尾电流晶体管的所述栅极的底板。
9.根据权利要求8所述的差分放大器，且其进一步包括连接到所述差分对级的隔离电路，所述隔离电路用于接收输入偏压电压，实质上消除所述输入偏压电压中的低频分量以形成恒定偏压电压，且将所述恒定偏压电压输出到所述差分对级。
10.根据权利要求9所述的差分放大器，其中所述隔离电路包含：
第一开关，其连接到所述尾电流晶体管的所述栅极；
第二开关，其连接到所述第一开关；以及
旁路电容器，其连接到所述第一及第二开关。
11.一种差分放大器，其包括：
差分对级，其具有第一输入晶体管、第二输入晶体管及连接到所述第一及第二输入晶体管的尾电流晶体管，所述第一及第二输入晶体管用于接收一对输入差分信号且放大所述对输入差分信号以在一对放大器级输出处形成一对经放大差分信号；
连接到所述尾电流晶体管及所述对放大器级输出的共模反馈电路，所述共模反馈电路响应于由所述对输入差分信号的共模分量引起的所述经放大差分信号的增加而上拉输入到所述尾电流晶体管的电压，且响应于由所述对输入差分信号的所述共模分量引起的所述经放大差分信号的降低而下拉输入到所述尾电流晶体管的所述电压；
连接到所述差分对级的驱动器级，所述驱动器级响应于所述对经放大差分信号而驱动一对输出差分信号；以及
连接到所述差分对级及所述驱动器级的共模反馈级，所述共模反馈级包含：
RC感测电路，其响应于所述对输出差分信号而产生经测量共模电压；
连接到所述RC感测电路的差分对电路，所述差分对电路响应于所述经测量共模电压的量值与参考共模电压的量值之间的差而改变第一差分对电流及第二差分对电流；以及
连接到所述驱动器级及所述差分对电路的控制电路，所述控制电路响应于所述第一差分对电流的量值而改变所述对输出差分信号。
12.根据权利要求11所述的差分放大器，其中：
所述尾电流晶体管具有栅极、源极及漏极；且
所述共模反馈电路包含：
第一电容器，其具有连接到所述对放大器级输出的第一放大器级输出的顶板及连接到所述尾电流晶体管的所述栅极的底板；以及
第二电容器，其具有连接到所述对放大器级输出的第二放大器级输出的顶板及
连接到所述尾电流晶体管的所述栅极的底板。
13.根据权利要求12所述的差分放大器，且其进一步包括连接到所述差分对级的隔离电路，所述隔离电路用于接收输入偏压电压，实质上消除所述输入偏压电压中的低频分量以形成恒定偏压电压，且将所述恒定偏压电压输出到所述差分对级。
14.根据权利要求13所述的差分放大器，其中所述隔离电路包含：
第一开关，其连接到所述尾电流晶体管的所述栅极；
第二开关，其连接到所述第一开关；以及
旁路电容器，其连接到所述第一及第二开关。
15.一种操作差分放大器的方法，其包括：
接收一对输入差分信号且放大所述对输入差分信号以在一对放大器级输出处形成一对经放大差分信号；
响应于所述对经放大差分信号而驱动一对输出差分信号；
响应于所述对输出差分信号而产生经测量共模电压；
响应于所述经测量共模电压的量值与参考共模电压的量值之间的差而改变第一差分对电流及第二差分对电流；
当所述经测量共模电压及参考共模电压的所述量值相等时汲取所述第一差分对电流的第一部分及第二部分；
当所述经测量共模电压的所述量值大于所述参考共模电压的所述量值时，增加所汲取的所述第一差分对电流的所述第一部分且减小所汲取的所述第一差分对电流的所述第二部分；以及
响应于所述第一差分对电流的所述第一部分的量值而改变所述对输出差分信号。
16.根据权利要求15所述的方法，且其进一步包括当所述经测量共模电压的所述量值小于所述参考共模电压的所述量值时，降低所汲取的所述第一差分对电流的所述第一部分且增加所汲取的所述第一差分对电流的所述第二部分。
17.根据权利要求16所述的方法，且其进一步包括响应于由所述对输入差分信号的共模分量引起的所述经放大差分信号的增加而上拉输入到尾电流晶体管的电压。
18.根据权利要求17所述的方法，且其进一步包括响应于由所述对输入差分信号的共模分量引起的所述经放大差分信号的降低而下拉输入到所述尾电流晶体管的所述电压。
19.根据权利要求18所述的方法，且其进一步包括接收输入偏压电压，实质上消除所述输入偏压电压中的低频分量以形成恒定偏压电压，且将所述恒定偏压电压输出到所述尾电流晶体管。
20.根据权利要求16所述的方法，其中所述尾电流晶体管连接到接收所述对输入差分信号的第一输入差分信号的第一输入晶体管及接收所述对输入差分信号的第二输入差分信号的第二输入晶体管。
CN201510300823.0A 2014-06-03 2015-06-03 具有高速共模反馈的差分放大器 Pending CN105141270A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011077674.3A CN112187198B (zh) 2014-06-03 2015-06-03 具有高速共模反馈的差分放大器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/294,308 2014-06-03
US14/294,308 US9467109B2 (en) 2014-06-03 2014-06-03 Differential amplifier with high-speed common mode feedback

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202011077674.3A Division CN112187198B (zh) 2014-06-03 2015-06-03 具有高速共模反馈的差分放大器

Publications (1)

Publication Number Publication Date
CN105141270A true CN105141270A (zh) 2015-12-09

Family

ID=54702956

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510300823.0A Pending CN105141270A (zh) 2014-06-03 2015-06-03 具有高速共模反馈的差分放大器
CN202011077674.3A Active CN112187198B (zh) 2014-06-03 2015-06-03 具有高速共模反馈的差分放大器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202011077674.3A Active CN112187198B (zh) 2014-06-03 2015-06-03 具有高速共模反馈的差分放大器

Country Status (2)

Country Link
US (1) US9467109B2 (zh)
CN (2) CN105141270A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105846788A (zh) * 2016-03-25 2016-08-10 南京德睿智芯电子科技有限公司 一种运算放大器
CN108694962A (zh) * 2017-04-10 2018-10-23 爱思开海力士有限公司 放大器及使用其的半导体装置
CN110311629A (zh) * 2018-03-27 2019-10-08 三星电子株式会社 包括米勒补偿电路的放大电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2539446A (en) * 2015-06-16 2016-12-21 Nordic Semiconductor Asa Start-up circuits
TWI696347B (zh) * 2019-05-02 2020-06-11 九暘電子股份有限公司 共模電壓準位轉移及鎖定電路
WO2021058630A1 (en) * 2019-09-24 2021-04-01 Analog Devices International Unlimited Company Stabilizing common mode of differential switching output stage
US11418154B1 (en) * 2021-06-30 2022-08-16 Texas Instruments Incorporated Biasing technique for an operational amplifier
CN113726298B (zh) * 2021-11-02 2022-03-15 杭州洪芯微电子科技有限公司 一种全差分二级运算放大器电路
TWI819565B (zh) * 2022-04-12 2023-10-21 瑞昱半導體股份有限公司 訊號放大電路與包含其的訊號處理系統和類比至數位轉換系統

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030048134A1 (en) * 2001-08-31 2003-03-13 Ercan Ramazan Multistage differential amplifier with CMFB circuit
US20050116777A1 (en) * 2003-09-19 2005-06-02 Infineon Technologies Ag Multistage differential amplifier
CN102394580A (zh) * 2011-09-16 2012-03-28 复旦大学 一种带有启动电路的部分共模反馈全差分运算放大器
CN203352540U (zh) * 2013-06-20 2013-12-18 华侨大学 应用于高速全差分运算放大器的连续时间共模反馈电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856757A (en) * 1997-06-11 1999-01-05 Philips Electronics North America Corporation gm-C cell with two stage common mode control and current boost
US6084452A (en) * 1998-06-30 2000-07-04 Sun Microsystems, Inc Clock duty cycle control technique
US7564308B1 (en) * 2007-06-13 2009-07-21 National Semiconductor Corporation Self-biased operational amplifier
TWI343703B (en) * 2007-12-21 2011-06-11 Novatek Microelectronics Corp Low power differential signaling transmitter
JP2013038603A (ja) * 2011-08-08 2013-02-21 Renesas Electronics Corp 全差動増幅器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030048134A1 (en) * 2001-08-31 2003-03-13 Ercan Ramazan Multistage differential amplifier with CMFB circuit
US20050116777A1 (en) * 2003-09-19 2005-06-02 Infineon Technologies Ag Multistage differential amplifier
CN102394580A (zh) * 2011-09-16 2012-03-28 复旦大学 一种带有启动电路的部分共模反馈全差分运算放大器
CN203352540U (zh) * 2013-06-20 2013-12-18 华侨大学 应用于高速全差分运算放大器的连续时间共模反馈电路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105846788A (zh) * 2016-03-25 2016-08-10 南京德睿智芯电子科技有限公司 一种运算放大器
CN105846788B (zh) * 2016-03-25 2019-05-07 南京德睿智芯电子科技有限公司 一种运算放大器
CN108694962A (zh) * 2017-04-10 2018-10-23 爱思开海力士有限公司 放大器及使用其的半导体装置
CN108694962B (zh) * 2017-04-10 2022-03-15 爱思开海力士有限公司 放大器及使用其的半导体装置
CN110311629A (zh) * 2018-03-27 2019-10-08 三星电子株式会社 包括米勒补偿电路的放大电路

Also Published As

Publication number Publication date
US9467109B2 (en) 2016-10-11
US20150349734A1 (en) 2015-12-03
CN112187198B (zh) 2023-07-18
CN112187198A (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
CN105141270A (zh) 具有高速共模反馈的差分放大器
US9209789B1 (en) Apparatus to convert electrical signals from small-signal format to rail-to-rail format
EP2498398B1 (en) Amplifier circuit and method
US9685914B2 (en) Amplifier circuit
US9407221B2 (en) Differential amplifier circuit
US9525391B2 (en) Fully differential class A/AB amplifier and method thereof
US8963641B1 (en) Source-series terminated differential line driver circuit
US20110241779A1 (en) Front-end equalizer and amplifier circuit
US20150035597A1 (en) Operational amplifier with selective input
CN104821795B (zh) 放大电路
US8446201B2 (en) High speed rail to rail phase splitter for providing a symmetrical differential output signal having low skew
US8143948B2 (en) High bandwidth, rail-to-rail differential amplifier with input stage transconductance amplifier
US8742846B1 (en) Selectable gain differential amplifier
US20180278339A1 (en) Individual dc and ac current shunting in optical receivers
CN109327196A (zh) 用于提供一偏置电流至一射频功率放大器的一偏置电路
CN209930214U (zh) 一种用于运放的新型共模电平偏移电路
CN109428555B (zh) 自举式应用布置及在单位增益跟随器中的应用
WO2020090466A1 (ja) 線形増幅器
CN104953968A (zh) 半导体电路和放大电路
JP5469222B1 (ja) 差動アンプ接続回路および差動アンプ回路
JP5302356B2 (ja) 差動トランスインピーダンス増幅器
JP5617741B2 (ja) 分布定数型増幅器
CN210075560U (zh) 一种课室多媒体音频控制器
JP2016171409A (ja) トランスインピーダンスアンプ回路
CN102130655B (zh) 交点下移电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20210330

AD01 Patent right deemed abandoned