TWI819565B - 訊號放大電路與包含其的訊號處理系統和類比至數位轉換系統 - Google Patents

訊號放大電路與包含其的訊號處理系統和類比至數位轉換系統 Download PDF

Info

Publication number
TWI819565B
TWI819565B TW111113928A TW111113928A TWI819565B TW I819565 B TWI819565 B TW I819565B TW 111113928 A TW111113928 A TW 111113928A TW 111113928 A TW111113928 A TW 111113928A TW I819565 B TWI819565 B TW I819565B
Authority
TW
Taiwan
Prior art keywords
output
circuit
common mode
pull
control signal
Prior art date
Application number
TW111113928A
Other languages
English (en)
Other versions
TW202341647A (zh
Inventor
王自強
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW111113928A priority Critical patent/TWI819565B/zh
Priority to CN202210623771.0A priority patent/CN116961602A/zh
Priority to US18/187,657 priority patent/US20230327610A1/en
Publication of TW202341647A publication Critical patent/TW202341647A/zh
Application granted granted Critical
Publication of TWI819565B publication Critical patent/TWI819565B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45663—Measuring at the active amplifying circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45031—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are compositions of multiple transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45051—Two or more differential amplifiers cascade coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種訊號放大電路，其包含放大器與共模回授電路。放大器用於產生第一輸出和第二輸出。共模回授電路用於接收第一輸出和第二輸出，並用於將第一輸出和第二輸出的輸出共模電壓控制為實質相同於第一參考電壓。共模回授電路包含輸出共模電壓偵測電路、上拉電路與下拉電路。輸出共模電壓偵測電路用於依據輸出共模電壓的數值產生第一控制訊號與第二控制訊號。上拉電路具有由第一控制訊號控制的第一導通程度，且控制輸出共模電壓與第一導通程度正相關。下拉電路具有由第二控制訊號控制的第二導通程度，且控制輸出共模電壓與第二導通程度負相關。

Description

訊號放大電路與包含其的訊號處理系統和類比至數位轉換系統
本揭示文件有關一種訊號放大電路，尤指一種包含共模回授電路的訊號放大電路與包含其的訊號處理系統和類比至數位轉換系統。
放大電路的輸入訊號包含差動輸入與共模雜訊。放大器的效能可由共模排斥比（Common Mode Rejection Ratio）得知。共模排斥比的定義為差動增益除以共模增益的絕對值。共模排斥比的數值越高代表放大器的效能越好。全差動式放大電路的輸出共模電壓通常希望穩定設定在其高工作電壓和低工作電壓的平均值，如此才能讓放大器的差動電壓輸出擺幅最大化。在全差動式放大電路中設置共模回授電路，除了能透過共模回授電路穩定放大器的輸出共模電壓，也能有效降低共模增益而提升共模排斥比。
本揭示文件提供一種訊號放大電路，其包含放大器與共模回授電路。放大器用於產生第一輸出和第二輸出。共模回授電路用於接收第一輸出和第二輸出，並用於將第一輸出和第二輸出的輸出共模電壓控制為實質相同於第一參考電壓。共模回授電路包含輸出共模電壓偵測電路、上拉電路與下拉電路。輸出共模電壓偵測電路用於依據輸出共模電壓的數值產生第一控制訊號與第二控制訊號。上拉電路具有由第一控制訊號控制的第一導通程度，且用於將輸出共模電壓控制為與第一導通程度正相關。下拉電路具有由第二控制訊號控制的第二導通程度，且用於將輸出共模電壓控制為與第二導通程度負相關。
本揭示文件提供一種訊號處理系統，其包含輸入放大級、低通濾波器以及三角積分調變器。低通濾波器用於濾波輸入放大級的輸出。三角積分調變器包含積分級、加法器、量化器以及回授電路。積分級用於積分低通濾波器以及回授電路的輸出，且包含多級積分器。加法器用於加總低通濾波器的輸出與每級積分器的輸出。量化器用於依據加法器的輸出產生數位訊號。回授電路用於將數位訊號回授至積分級。輸入放大級、積分級和加法器中的一或多者包含訊號放大電路。訊號放大電路包含放大器與共模回授電路。放大器用於產生第一輸出和第二輸出，以對應地形成輸入放大級的輸出、每級積分器的輸出或加法器的輸出。共模回授電路用於接收第一輸出和第二輸出，且用於將第一輸出和第二輸出的輸出共模電壓控制為實質相同於第一參考電壓。共模回授電路包含輸出共模電壓偵測電路、上拉電路以及下拉電路。輸出共模電壓偵測電路用於依據輸出共模電壓的數值產生第一控制訊號與第二控制訊號。上拉電路具有由第一控制訊號控制的第一導通程度，且用於將輸出共模電壓控制為與第一導通程度呈正相關。下拉電路具有由第二控制訊號控制的第二導通程度，且用於將輸出共模電壓控制為與第二導通程度呈負相關。
本揭示文件提供一種類比至數位轉換系統，其包含輸入放大級、低通濾波器與類比至數位轉換器。低通濾波器用於濾波輸入放大級的輸出。類比至數位轉換器用於取樣低通濾波器的輸出以產生數位訊號。輸入放大級包含訊號放大電路。訊號放大電路包含放大器與共模回授電路。放大器用於產生第一輸出和第二輸出以形成輸入放大級的輸出。共模回授電路用於接收第一輸出和第二輸出，並用於將第一輸出和第二輸出的輸出共模電壓控制為實質相同於第一參考電壓。共模回授電路包含輸出共模電壓偵測電路、上拉電路與下拉電路。輸出共模電壓偵測電路用於依據輸出共模電壓的數值產生第一控制訊號與第二控制訊號。上拉電路具有由第一控制訊號控制的第一導通程度，且用於將輸出共模電壓控制為與第一導通程度呈正相關。下拉電路具有由第二控制訊號控制的第二導通程度，且用於將輸出共模電壓控制為與第二導通程度呈負相關。
上述訊號放大電路、訊號處理系統與類比至數位轉換系統的優點，在於能有效地控制輸出共模電壓，且具有良好的驅動能力。
以下將配合相關圖式來說明本揭示文件的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。
第1圖為依據本揭示文件一實施例的訊號放大電路100簡化後的功能方塊圖。訊號放大電路100包含放大器110和共模回授電路120。放大器110包含第一輸入端（例如非反相輸入端）和第二輸入端（例如反相輸入端），且包含第一輸出端（例如非反相輸出端）和第二輸出端（例如反相輸出端）。放大器110的第一輸入端用於接收第一輸入Vip，而第二輸入端用於接收第二輸入Vin。放大器110用於放大第一輸入Vip和第二輸入Vin的差值，以分別在其第一輸出端和第二輸出端產生第一輸出Vop和第二輸出Von。
在一些實施例中，放大器110屬於以下類別的其中之一：A類放大器、B類放大器和AB類放大器。
共模回授電路120耦接於放大器110的第一輸出端和第二輸出端，用於接收第一輸出Vop和第二輸出Von。共模回授電路120用於控制第一輸出Vop和第二輸出Von的輸出共模電壓。在一些實施例中，輸出共模電壓可以定義為第一輸出Vop和第二輸出Von的平均電壓，亦即輸出共模電壓可以是 。
在一些實施例中，共模回授電路120用於接收第一參考電壓Vcm。共模回授電路120會將輸出共模電壓控制為實質相同於第一參考電壓Vcm。例如，輸出共模電壓可以位於第一參考電壓Vcm±10%的範圍內，或者輸出共模電壓可以位於第一參考電壓Vcm±5%的範圍內。
在一些實施例中，為實現上述控制，共模回授電路120包含輸出共模電壓偵測電路122、上拉電路124和下拉電路126。輸出共模電壓偵測電路122耦接於放大器110的第一輸出端和第二輸出端，用於接收第一輸出Vop和第二輸出Von。輸出共模電壓偵測電路122會計算輸出共模電壓的數值，並依據輸出共模電壓的數值產生第一控制訊號Vbpc和第二控制訊號Vbnc。上拉電路124具有由第一控制訊號Vbpc控制的第一導通程度，且用於將輸出共模電壓控制為與第一導通程度呈正相關。下拉電路126具有由第二控制訊號Vbnc控制的第二導通程度，且用於將輸出共模電壓控制為與第二導通程度呈負相關。例如，若輸出共模電壓高於第一參考電壓Vcm，第一控制訊號Vbpc會降低上拉電路124的第一導通程度，且第二控制訊號Vbnc會提高下拉電路126的第二導通程度，從而降低輸出共模電壓。又例如，若輸出共模電壓低於第一參考電壓Vcm，第一控制訊號Vbpc會提高上拉電路124的第一導通程度，且第二控制訊號Vbnc會降低下拉電路126的第二導通程度，從而提高輸出共模電壓。
如第1圖所示，在一些實施例中，上拉電路124包含第一上拉電晶體MP1和第二上拉電晶體MP2。前述第一導通程度可以包含第一上拉電晶體MP1的導通程度和第二上拉電晶體MP2的導通程度。第一上拉電晶體MP1耦接於第一電源端VA和放大器110的第一輸出端之間。第二上拉電晶體MP2耦接於第一電源端VA和放大器110的第二輸出端之間。在一些實施例中，下拉電路126包含第一下拉電晶體MN1和第二下拉電晶體MN2。前述第二導通程度可以包含第一下拉電晶體MN1的導通程度和第二下拉電晶體MN2的導通程度。第一下拉電晶體MN1的一端耦接於第二電源端GA，另一端則直接或間接耦接於放大器110的第一輸出端。第二下拉電晶體MN2的一端耦接於第二電源端GA，另一端則直接或間接耦接於放大器110的第二輸出端。
在一些實施例中，第一電源端VA的電壓準位高於第二電源端GA的電壓準位。在一些實施例中，第一電源端VA為高工作電壓(例如:1.8V)，而第二電源端GA為低工作電壓(例如:接地)。
在一些實施例中，第一上拉電晶體MP1和第二上拉電晶體MP2為P型電晶體，第一下拉電晶體MN1和第二下拉電晶體MN2為N型電晶體。當輸出共模電壓的數值太高(高於第一參考電壓Vcm)時，輸出共模電壓偵測電路122會提高第一控制訊號Vbpc和第二控制訊號Vbnc的電壓準位，從而減少第一上拉電晶體MP1和第二上拉電晶體MP2的導通程度，且增加第一下拉電晶體MN1和第二下拉電晶體MN2的導通程度。另一方面，當輸出共模電壓的數值太低(低於第一參考電壓Vcm)時，輸出共模電壓偵測電路122會降低第一控制訊號Vbpc和第二控制訊號Vbnc的電壓準位，從而增加第一上拉電晶體MP1和第二上拉電晶體MP2的導通程度，且減少第一下拉電晶體MN1和第二下拉電晶體MN2的導通程度。
換言之，第一控制訊號Vbpc的電壓準位和第二控制訊號Vbnc的電壓準位正相關於輸出共模電壓的數值。第一控制訊號Vbpc的電壓準位和第二控制訊號Vbnc的電壓準位彼此正相關。
第2圖為依據本揭示文件一實施例的輸出共模電壓偵測電路200的電路示意圖。輸出共模電壓偵測電路200可用於實現第1圖的輸出共模電壓偵測電路122，且包含分壓電路210、差動輸入對220、第一負載電路230、電流鏡電路240和第二負載電路250。分壓電路210用於接收第一輸出Vop和第二輸出Von，且用於分壓第一輸出Vop和第二輸出Von以得到輸出共模電壓。差動輸入對220包含第一輸入端和第二輸入端，且其第一輸入端和第二輸入端分別用於接收第一參考電壓Vcm和輸出共模電壓。依據第一參考電壓Vcm和輸出共模電壓，差動輸入對220會在其第一輸入端的一側產生第一電流Ia，且會在其第二輸入端的一側產生第二電流Ib。
第一負載電路230耦接於差動輸入對220，以依據第一電流Ia產生第一控制訊號Vbpc，例如將第一電流Ia轉換為電壓訊號的第一控制訊號Vbpc。電流鏡電路240耦接於差動輸入對220，以依據第二電流Ib產生第三電流Ic。第二負載電路250耦接於電流鏡電路240，以依據第三電流Ic產生第二控制訊號Vbnc，例如將第三電流Ic轉換為電壓訊號的第二控制訊號Vbnc。
在一些實施例中，分壓電路210包含串聯耦接的第一電阻R1和第二電阻R2。第一電阻R1的一端用於接收第一輸出Vop，其另一端耦接於第二電阻R2。第二電阻R2的一端用於接收第二輸出Von，其另一端耦接於第一電阻R1。第一電阻R1和第二電阻R2之間的節點用於提供輸出共模電壓至差動輸入對220的第二輸入端。
在一些實施例中，差動輸入對220包含電晶體M1、電晶體M2和電流源CS1。電晶體M1耦接於第一負載電路230和電流源CS1之間，且其控制端作為差動輸入對220的第一輸入端。電晶體M2耦接於電流鏡電路240和電流源CS1之間，且其控制端作為差動輸入對220的第二輸入端。
在一些實施例中，第一負載電路230包含電晶體M3。電晶體M3的第一端耦接於第一電源端VA，其第二端用於自差動輸入對220接收第一電流Ia。電晶體M3的控制端和第二端互相耦接，以使電晶體M3的控制端產生第一控制訊號Vbpc。
在一些實施例中，電流鏡電路240包含電晶體M4和電晶體M5。電晶體M4的第一端耦接於第一電源端VA，其第二端用於自差動輸入對220接收第二電流Ib，且其控制端和第二端互相耦接。電晶體M5的第一端耦接於第一電源端VA，其第二端用於提供第三電流Ic至第二負載電路250。電晶體M4的控制端耦接於電晶體M5的控制端。
在一些實施例中，第二負載電路250包含電晶體M6。電晶體M6的第一端用於自電流鏡電路240接收第三電流Ic，其第二端耦接於第二電源端GA。電晶體M6的控制端和第一端互相耦接，以使電晶體M6的控制端產生第二控制訊號Vbnc。
第3圖為依據本揭示文件一實施例的輸出共模電壓偵測電路300的電路示意圖。輸出共模電壓偵測電路300可用於實現第1圖的輸出共模電壓偵測電路122，且包含第一切換電容電路310和第二切換電容電路320。第一切換電容電路310用於接收第一輸出Vop、第二輸出Von、第一參考電壓Vcm以及第二參考電壓Vbiasp，以產生第一控制訊號Vbpc。第二切換電容電路320用於接收第一輸出Vop、第二輸出Von、第一參考電壓Vcm以及第三參考電壓Vbiasn，以產生第二控制訊號Vbnc。在一些實施例中，第二參考電壓Vbiasp高於第三參考電壓Vbiasn。
第一切換電容電路310包含電容C1~C4與多個開關，電容C1和C2透過一些開關並聯耦接，電容C3和C4透過另一些開關並聯耦接。這些開關由互不重疊(non-overlapping)的第一時脈訊號CK1和第二時脈訊號CK2控制。首先，由第一時脈訊號CK1控制的開關導通，由第二時脈訊號CK2控制的開關關斷。第一參考電壓Vcm和第二參考電壓Vbiasp傳送至電容C1的兩端與電容C3的兩端，第一輸出Vop傳送至電容C2的第一端，第二輸出Von傳送至電容C4的第一端。接著，由第一時 脈訊號CK1控制的開關關斷，由第二時脈訊號CK2控制的開關導通，使得電容C1和C2並聯導通，且電容C3和電容C4並聯導通。因此，電容C2的第二端和電容C4的第二端產生的第一控制訊號Vbpc可以表示為
Figure 111113928-A0305-02-0014-1
-Vcm+Vbiasp。
第二切換電容電路320包含電容C5~C8與多個開關，電容C5和C6透過一些開關並聯耦接，電容C7和C8透過另一些開關並聯耦接。第二切換電容電路320的元件、連接關係與運作皆相似於第一切換電容電路310。亦即，第一切換電容電路310具有第一電路拓樸，第二切換電容電路320具有第二電路拓樸。第一電路拓樸實質上相同於第二電路拓樸。第二控制訊號Vbnc可以表示為
Figure 111113928-A0305-02-0014-2
-Vcm+Vbiasn。
第4圖為依據本揭示文件一實施例的放大器400的電路示意圖。放大器400為AB類放大器，可用於實現第1圖中的放大器110。以下將配合第1圖和第4圖說明共模回授電路120應用於AB類放大器的實施例。
放大器400用於自第一電源端VA和第二電源端GA接收工作電壓，且用於放大第一輸入Vip和第二輸入Vin的差值，以產生第一輸出Vop和第二輸出Von。放大器400包含差動輸入對、多個電流鏡電路、非反相輸出級以及反相輸出級。差動輸入對包含電晶體M7、電晶體M8和電流源CS2。電晶體M7的控制端用於接收第一輸入Vip。電晶體M8的控制端用於接收第二輸入Vin。多個電流鏡電路分別由（1）電晶體M9、M10 和M18的組合、（2）電晶體M11和M12的組合、（3）電晶體M14、M15和M13的組合以及（4）電晶體M16和M17的組合所形成。非反相輸出級包含電晶體M18和M17。反相輸出級包含電晶體M13和M12。
放大器400產生第一輸出Vop的部分電路包含以下結構：電晶體M8和M14耦接串聯；電晶體M15和M16串聯耦接；電晶體M17和M18串聯耦接；電晶體M18的控制端耦接於電晶體M7和M9之間。因此，電晶體M17和M18之間的第一輸出端（例如非反相輸出端）Nop會產生第一輸出Vop。
放大器400產生第二輸出Von的部分電路包含以下結構：電晶體M7和M9耦接串聯；電晶體M10和M11串聯耦接；電晶體M12和M13串聯耦接；電晶體M13的控制端耦接於電晶體M8和M14之間。因此，電晶體M12和M13之間的第二輸出端（例如反相輸出端）Non會產生第二輸出Von。
由第4圖可知，在第1圖的共模回授電路120應用於AB類放大器400的實施例中，上拉電路124透過第一輸出端Nop和第二輸出端Non串聯耦接於下拉電路126。具體而言，第一上拉電晶體MP1透過第一輸出端Nop串聯耦接於第一下拉電晶體MN1，而第二上拉電晶體MP2透過第二輸出端Non串聯耦接於第二下拉電晶體MN2。
在一些實施例中，第1圖的共模回授電路120可應用於B類放大器，亦即第1圖的放大器110可以是B類放大器。通常知識者可以理解，B類放大器與AB類放大器的輸出級具有相似結構。例如，B類放大器可以具有第一輸出端Nop以提供第一輸出Vop，且可以具有第二輸出端Non以提供第二輸出Von。在關於B類放大器的這些實施例中，上拉電路124透過第一輸出端Nop和第二輸出端Non串聯耦接於下拉電路126。具體而言，第一上拉電晶體MP1透過第一輸出端Nop串聯耦接於第一下拉電晶體MN1，而第二上拉電晶體MP2透過第二輸出端Non串聯耦接於第二下拉電晶體MN2。
第5圖為依據本揭示文件一實施例的放大器500的電路示意圖。放大器500為A類放大器，可用於實現第1圖中的放大器110。以下將配合第1圖和第5圖說明共模回授電路120應用於A類放大器的實施例。
放大器500用於自第一電源端VA和第二電源端GA接收工作電壓，且用於放大第一輸入Vip和第二輸入Vin的差值，以產生第一輸出Vop和第二輸出Von。放大器500包含電晶體M19~M22和電流源CS3，其中電晶體M19、電晶體M20和電流源CS3形成差動輸入對。電晶體M19的控制端用於接收第一輸入Vip。電晶體M20的控制端用於接收第二輸入Vin。電晶體M22串聯於電晶體M20。放大器500的第一輸出端（例如非反相輸出端）Nop位於電晶體M20和M22之間，用於產生第一輸出Vop。電晶體M21串聯於電晶體M19。放大器500的第二輸出端（例如反相輸出端）Non位於電晶體M19和M21之間，用於產生第二輸出Von。電晶體M21和M22的控制端用於接收第二參考電壓Vbiasp，但本揭示文件不以此為限。
由第5圖可知，在第1圖的共模回授電路120應用於A類放大器500的實施例中，上拉電路124耦接於第一輸出端Nop和第二輸出端Non，下拉電路126則並聯耦接於差動輸入對的電流源CS3。詳細而言，第一上拉電晶體MP1耦接於第一輸出端Nop，第二上拉電晶體MP2耦接於第二輸出端Non。電流源CS3的第一端耦接於電晶體M19和M20，其第二端耦接於第二電源端GA。第一下拉電晶體MN1耦接於電流源CS3的第一端和第二電源端GA之間，第二下拉電晶體MN2也耦接於電流源CS3的第一端和第二電源端GA之間。
在一些實施例中，共模回授電路僅包含上拉電晶體，為了保證其對於輸出共模電壓的控制能力，此共模回授電路的上拉電晶體需具有較大的尺寸(寬長比)，但這樣的設計在省電考量下可能會影響放大器的驅動能力，說明如下。假設在一未使用共模回授電路的放大器電路設計中，其非反相輸出端的上拉電晶體和下拉電晶體皆具有100的寬長比，其反相輸出端亦同。若將僅具有上拉電晶體的共模回授電路應用於此放大器電路設計，在欲維持與應用前大約相同大小的輸出電流以避免額外電力消耗的情況下，當共模回授電路的上拉電晶體具有50的寬長比時，放大器在非反相輸出端的上拉電晶體與下拉電晶體的寬長比須分別為50和100，其反相輸出端亦同。然而，上述設計可能過度縮小放大器的上拉電晶體，造成放大器的上拉能力不足。
相較之下，第1圖的共模回授電路120使用上拉電晶體MP1~MP2和下拉電晶體MN1~MN2共同控制輸出共模電壓，而不是僅使用上拉電晶體MP1~MP2或僅使用下拉電晶體MN1~MN2進行控制，所以上拉電晶體MP1~MP2和下拉電晶體MN1~MN2的尺寸(寬長比)可以設計得較小，例如皆為25。因此，將共模回授電路120應用於放大器時，在欲維持與應用前大約相同大小的輸出電流的情況下，放大器能具有良好的上拉與下拉能力。在一些實施例中，請參照第4圖，電晶體M12~M13和M17~18的寬長比可以皆為75，而上拉電晶體MP1~MP2和下拉電晶體MN1~MN2的寬長比可以皆為25。
第6圖為依據本揭示文件一實施例的訊號處理系統600簡化後的功能方塊圖。訊號處理系統600包含輸入放大級610、低通濾波器620與三角積分調變電路630。輸入放大級610包含訊號放大電路612與多個回授電阻。在一些實施例中，訊號放大電路612可以由第1圖的訊號放大電路100來實現。輸入放大級610用於依據第一輸入Vip和第二輸入Vin產生第一輸出Vop和第二輸出Von。在一些實施例中，第一輸入Vip和第二輸入Vin可以是麥克風接收聲音後產生的音訊訊號。低通濾波器620用於濾波輸入放大級610的輸出（亦即第一輸出Vop和第二輸出Von）。在一些實施例中，低通濾波器620可以由電阻電容式低通濾波器來實現。為簡潔起見，第6圖中使用標號「X」代表低通濾波器620的差動輸出。
三角積分調變電路630包含積分級632、加法器634、量化器636、回授電路638。積分級632包含多級積分器Iga~Igb、單位緩衝器Bf以及多個加權單元Wa~Wc。多級積分器Iga~Igb用於積分低通濾波器620的輸出X以及回授電路638的輸出。低通濾波器620的輸出X也會通過單位緩衝器Bf。接著，加法器634用於加總（經由加權單元Wa~Wc賦予特定權重值的）低通濾波器620的輸出X與每級積分器Iga~Igb的積分結果。量化器636用於依據加法器634的輸出產生第一數位訊號Do1。回授電路638用於將第一數位訊號Do1回授至積分級632。在一些實施例中，回授電路638可以用數位至類比轉換器（DAC）來實現。
在一些實施例中，輸入放大級610、積分級632、加法器634中的一或多者包含第1圖的訊號放大電路100。例如，每級積分器Iga~Igb中的全差動放大器可以用訊號放大電路100來實現。加法器634中的全差動放大器可以用訊號放大電路100來實現。訊號放大電路100產生的差動輸出可以對應地形成輸入放大級610的輸出、每級積分器Iga~Igb的輸出或加法器634的輸出。
第7圖為依據本揭示文件一實施例的類比至數位轉換系統700簡化後的功能方塊圖。類比至數位轉換系統700包含輸入放大級710、低通濾波器720與類比至數位轉換器（ADC）730。輸入放大級710相似於第6圖的輸入放大級610，亦即輸入放大級710包含第1圖的訊號放大電路110與多個回授電阻。輸入放大級710用於依據第一輸入Vip和第二輸入Vin產生第一輸出Vop和第二輸出Von。在一些實施例中，第一輸入Vip和第二輸入Vin可以是麥克風接收聲音後產生的音訊訊號。低通濾波器720用於濾波輸入放大級710的輸出（亦即第一輸出Vop和第二輸出Von）。在一些實施例中，低通濾波器720可以由電阻電容式低通濾波器來實現。類比至數位轉換器730用於取樣低通濾波器720輸出的濾波後的第一輸出Vop和濾波後的第二輸出Von以產生第二數位訊號Do2。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。
另外，除非說明書中特別指明，否則任何單數格的用語都同時包含複數格的涵義。
以上僅為本揭示文件的較佳實施例，在不脫離本揭示文件的範圍或精神的情況下，可以對本揭示文件的結構進行各種修飾和均等變化。綜上所述，凡在以下請求項的範圍內對於本揭示文件所做的修飾以及均等變化，皆為本揭示文件所涵蓋的範圍。
100:訊號放大電路 110:放大器 120:共模回授電路 122:輸出共模電壓偵測電路 124:上拉電路 126:下拉電路 200:輸出共模電壓偵測電路 210:分壓電路 220:差動輸入對 230:第一負載電路 240:電流鏡電路 250:第二負載電路
300:輸出共模電壓偵測電路
310:第一切換電容電路
320:第二切換電容電路
400,500,500:放大器
CS1~CS3:電流源
CK1:第一時脈訊號
CK2:第二時脈訊號
C1~C8:電容
Ia:第一電流
Ib:第二電流
Ic:第三電流
MP1:第一上拉電晶體
MP2:第二上拉電晶體
MN1:第一下拉電晶體
MN2:第二下拉電晶體
M1~M22:電晶體
Nop:第一輸入端
Non:第二輸入端
R1:第一電阻
R2:第二電阻
R3:第三電阻
R4:第四電阻
R5:第五電阻
R6:第六電阻
Vbpc:第一控制訊號 Vbnc:第二控制訊號 Vip:第一輸入 Vin:第二輸入 Vop:第一輸出 Von:第二輸出 VA:第一電源端 GA:第二電源端 Vcm:第一參考電壓 Vbiasp:第二參考電壓 Vbiasn:第三參考電壓 600:訊號處理系統 610:輸入放大級 612:訊號放大電路 620:低通濾波器 630:三角積分調變器 632:積分級 Iga,Igb:積分器 Bf:單位緩衝器 Wa,Wb,Wc:加權單元 634:加法器 636:量化器 638:回授電路 Do1:第一數位訊號 Do2:第二數位訊號 700:類比至數位轉換系統 710:輸入放大級 720:低通濾波器 730:類比至數位轉換器 X:低通濾波器的輸出
第1圖為依據本揭示文件一實施例的訊號放大電路簡化後的功能方塊圖。 第2圖為依據本揭示文件一實施例的輸出共模電壓偵測電路的電路示意圖。 第3圖為依據本揭示文件一實施例的輸出共模電壓偵測電路的電路示意圖。 第4圖為依據本揭示文件一實施例的放大器的電路示意圖。 第5圖為依據本揭示文件一實施例的放大器的電路示意圖。 第6圖為依據本揭示文件一實施例的訊號處理系統簡化後的功能方塊圖。 第7圖為依據本揭示文件一實施例的類比至數位轉換系統簡化後的功能方塊圖。
100:訊號放大電路 110:放大器 120:共模回授電路 122:輸出共模電壓偵測電路 124:上拉電路 126:下拉電路 MP1:第一上拉電晶體 MP2:第二上拉電晶體 MN1:第一下拉電晶體 MN2:第二下拉電晶體 Vbpc:第一控制訊號 Vbnc:第二控制訊號 Vip:第一輸入 Vin:第二輸入 Vop:第一輸出 Von:第二輸出 VA:第一電源端 GA:第二電源端 Vcm:第一參考電壓

Claims (9)

  1. 一種訊號放大電路，包含：一放大器，用於產生一第一輸出和一第二輸出；以及一共模回授電路，用於接收該第一輸出和該第二輸出，用於將該第一輸出和該第二輸出的一輸出共模電壓控制為實質相同於一第一參考電壓，且包含：一輸出共模電壓偵測電路，用於依據該輸出共模電壓的數值產生一第一控制訊號與一第二控制訊號，其中該第一控制訊號的電壓準位與該第二控制訊號的電壓準位正相關於該輸出共模電壓的數值；一上拉電路，具有由該第一控制訊號控制的一第一導通程度，且用於將該輸出共模電壓控制為與該第一導通程度呈正相關；以及一下拉電路，具有由該第二控制訊號控制的一第二導通程度，且用於將該輸出共模電壓控制為與該第二導通程度呈負相關。
  2. 如請求項1所述之訊號放大電路，其中，該上拉電路包含一第一上拉電晶體和一第二上拉電晶體，其中該第一上拉電晶體與該第二上拉電晶體耦接於該放大器與一第一電源端之間，其中該下拉電路包含一第一下拉電晶體和一第二下拉電晶體，其中該第一下拉電晶體與該第二下拉電晶體耦接於該放 大器與一第二電源端之間。
  3. 如請求項1所述之訊號放大電路，其中，該輸出共模電壓偵測電路包含：一分壓電路，用於分壓該第一輸出和該第二輸出的電壓以產生該輸出共模電壓；一差動輸入對，用於依據該第一參考電壓和該輸出共模電壓產生一第一電流與一第二電流；一第一負載電路，用於依據該第一電流產生該第一控制訊號；一電流鏡電路，用於依據該第二電流產生一第三電流；以及一第二負載電路，用於依據該第三電流產生該第二控制訊號。
  4. 如請求項3所述之訊號放大電路，其中，該分壓電路包含：一第一電阻，用於接收該第一輸出；以及一第二電阻，用於接收該第二輸出，其中該第一電阻串聯耦接於該第二電阻，以分壓該第一輸出和該第二輸出的電壓以產生該輸出共模電壓。
  5. 如請求項1所述之訊號放大電路，其中，該輸出共模電壓偵測電路包含： 一第一切換電容電路，用於依據該第一輸出、該第二輸出、該第一參考電壓和一第二參考電壓產生該第一控制訊號；以及一第二切換電容電路，用於依據該第一輸出、該第二輸出、該第一參考電壓和一第三參考電壓產生該第二控制訊號，其中該第二參考電壓高於該第三參考電壓。
  6. 如請求項1所述之訊號放大電路，其中，該放大器為B類放大器和AB類放大器其中之一，其中該放大器包含一第一輸出端和一第二輸出端，該第一輸出端和該第二輸出端分別用於輸出該第一輸出和該第二輸出，其中該上拉電路透過該第一輸出端和該第二輸出端串聯耦接於該下拉電路。
  7. 如請求項1所述之訊號放大電路，其中，該放大器為A類放大器，其中該放大器包含一第一輸出端、一第二輸出端和一差動輸入對，該第一輸出端和該第二輸出端分別用於輸出該第一輸出和該第二輸出，其中該上拉電路耦接於該第一輸出端和該第二輸出端，該下拉電路並聯耦接於該差動輸入對的一電流源。
  8. 一種訊號處理系統，包含：一輸入放大級；一低通濾波器，用於濾波該輸入放大級的輸出；以及一三角積分調變器，包含：一積分級，用於積分該低通濾波器的輸出，且包含多級積分器；一加法器，用於加總該低通濾波器的輸出與每級積分器的輸出；一量化器，用於依據該加法器的輸出產生一數位訊號；以及一回授電路，用於將該數位訊號回授至該積分級，其中，該輸入放大級、該積分級和該加法器中的一或多者包含一訊號放大電路，該訊號放大電路包含：一放大器，用於產生一第一輸出和一第二輸出，以對應地形成該輸入放大級的輸出、每級積分器的輸出或該加法器的輸出；以及一共模回授電路，用於接收該第一輸出和該第二輸出，用於將該第一輸出和該第二輸出的一輸出共模電壓控制為實質相同於一第一參考電壓，且包含：一輸出共模電壓偵測電路，用於依據該輸出共模電壓的數值產生一第一控制訊號與一第二控制訊號，其中該第一控制訊號的電壓準位與該第二控制訊號的電壓準位正相關於該輸出共模電壓的數值；一上拉電路，具有由該第一控制訊號控制的一第一 導通程度，且用於將該輸出共模電壓控制為與該第一導通程度呈正相關；以及一下拉電路，具有由該第二控制訊號控制的一第二導通程度，且用於將該輸出共模電壓控制為與該第二導通程度呈負相關。
  9. 一種類比至數位轉換系統，包含：一輸入放大級；一低通濾波器，用於濾波該輸入放大級的輸出；以及一類比至數位轉換器，用於取樣該低通濾波器的輸出以產生一數位訊號，其中，該輸入放大級包含一訊號放大電路，該訊號放大電路包含：一放大器，用於產生一第一輸出和一第二輸出以形成該輸入放大級的輸出；以及一共模回授電路，用於接收該第一輸出和該第二輸出，用於將該第一輸出和該第二輸出的一輸出共模電壓控制為實質相同於一第一參考電壓，且包含：一輸出共模電壓偵測電路，用於依據該輸出共模電壓的數值產生一第一控制訊號與一第二控制訊號，其中該第一控制訊號的電壓準位與該第二控制訊號的電壓準位正相關於該輸出共模電壓的數值；一上拉電路，具有由該第一控制訊號控制的一第一導通程度，且用於將該輸出共模電壓控制為與該第一 導通程度呈正相關；以及一下拉電路，具有由該第二控制訊號控制的一第二導通程度，且用於將該輸出共模電壓控制為與該第二導通程度呈負相關。
TW111113928A 2022-04-12 2022-04-12 訊號放大電路與包含其的訊號處理系統和類比至數位轉換系統 TWI819565B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111113928A TWI819565B (zh) 2022-04-12 2022-04-12 訊號放大電路與包含其的訊號處理系統和類比至數位轉換系統
CN202210623771.0A CN116961602A (zh) 2022-04-12 2022-06-02 信号放大电路与包括其的信号处理系统和模拟至数字转换系统
US18/187,657 US20230327610A1 (en) 2022-04-12 2023-03-21 Signal amplifying circuit and signal processing system and analog-to-digital converting system comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111113928A TWI819565B (zh) 2022-04-12 2022-04-12 訊號放大電路與包含其的訊號處理系統和類比至數位轉換系統

Publications (2)

Publication Number Publication Date
TW202341647A TW202341647A (zh) 2023-10-16
TWI819565B true TWI819565B (zh) 2023-10-21

Family

ID=88238852

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111113928A TWI819565B (zh) 2022-04-12 2022-04-12 訊號放大電路與包含其的訊號處理系統和類比至數位轉換系統

Country Status (3)

Country Link
US (1) US20230327610A1 (zh)
CN (1) CN116961602A (zh)
TW (1) TWI819565B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117833916A (zh) * 2024-02-29 2024-04-05 深圳市恒运昌真空技术股份有限公司 信号调理电路、装置及射频电源

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102394580A (zh) * 2011-09-16 2012-03-28 复旦大学 一种带有启动电路的部分共模反馈全差分运算放大器
TW201909553A (zh) * 2017-07-13 2019-03-01 百慕達商亞德諾半導體環球無限公司 前端電路以及藉由調整前端濾波器電路而提升類比數位轉換器轉移函數之系統
TW202038562A (zh) * 2019-04-09 2020-10-16 瑞昱半導體股份有限公司 傳送器、接收器及混合式傳送接收器
CN112187198A (zh) * 2014-06-03 2021-01-05 德州仪器公司 具有高速共模反馈的差分放大器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102394580A (zh) * 2011-09-16 2012-03-28 复旦大学 一种带有启动电路的部分共模反馈全差分运算放大器
CN112187198A (zh) * 2014-06-03 2021-01-05 德州仪器公司 具有高速共模反馈的差分放大器
TW201909553A (zh) * 2017-07-13 2019-03-01 百慕達商亞德諾半導體環球無限公司 前端電路以及藉由調整前端濾波器電路而提升類比數位轉換器轉移函數之系統
TW202038562A (zh) * 2019-04-09 2020-10-16 瑞昱半導體股份有限公司 傳送器、接收器及混合式傳送接收器

Also Published As

Publication number Publication date
US20230327610A1 (en) 2023-10-12
TW202341647A (zh) 2023-10-16
CN116961602A (zh) 2023-10-27

Similar Documents

Publication Publication Date Title
JP4890503B2 (ja) デルタシグマ変調器
JP5754550B2 (ja) Δς変調器及びδς型ａ／ｄ変換器
US8502719B2 (en) Continuous-time oversampled converter having passive filter
US5245344A (en) High order switched-capacitor filter with dac input
JPH1070466A (ja) 高調波歪を低減させたスイッチドキャパシタディジタル−アナログ変換器
TWI819565B (zh) 訊號放大電路與包含其的訊號處理系統和類比至數位轉換系統
CN111342840A (zh) 精密的电流到数字转换器
JP2009038789A (ja) 信号電圧を制限する回路装置及び方法
JP4567420B2 (ja) フィルタ回路及びシグマデルタａ／ｄ変換器
CN210351102U (zh) 一种麦克风可编程增益放大器集成电路
CN116032283B (zh) 一种带dcoc校准的可编程增益放大电路及实现方法
WO2024000809A1 (zh) 基于全动态放大器的积分器及Delta-Sigma调制器
Yao et al. A 1 V 88 dB 20 kHz/spl Sigma//spl Delta/modulator in 90 nm CMOS
CN114514699A (zh) 用于助听器的差分δ-σ调制器
CN108880548B (zh) 经改进低功率切换式电容器积分器、模/数转换器及切换式电容器放大器
US7701283B2 (en) Power amplifier with noise shaping
Elwan et al. A CMOS digitally programmable class AB OTA circuit
JP4268932B2 (ja) 演算増幅積分器
JP3078858B2 (ja) Ｖｃａ回路
CN111711452A (zh) 一种有源-无源噪声整形逐次逼近adc
KR102012504B1 (ko) 적분기-전달함수의 폴-오차를 보상하는 스위치드-커패시터 적분기회로
US5760728A (en) Input stage for an analog-to-digital converter and method of operation thereof
TW202130115A (zh) 負回授系統架構及其迴圈濾波器
CN110601670A (zh) 一种麦克风可编程增益放大器集成电路
CN116232322B (zh) 时钟信号控制电路、斩波器的驱动电路和斩波器