CN116232322B - 时钟信号控制电路、斩波器的驱动电路和斩波器 - Google Patents

Abstract

本申请涉及一种时钟信号控制电路、斩波器的驱动电路和斩波器。该时钟信号控制电路包括：输入电路，用于接收差分时钟信号，并对接收的差分时钟信号进行预处理；缓冲电路，与输入电路的输出端连接，用于对预处理后的差分时钟信号进行缓冲处理；控制电路，与缓冲电路的输出端连接，用于根据缓冲处理后的差分时钟信号的占空比生成电压信号；调节电路，分别与控制电路、输入电路的输出端连接，用于根据电压信号将输入电路输出的差分时钟信号的占空比调至50%，能够输出稳定且精确的具有50%占空比的差分时钟信号，能够为斩波器提供准确的50%占空比的时钟信号，可以有效去除应用在模数转换器中时产生的1/f噪声。

Description

时钟信号控制电路、斩波器的驱动电路和斩波器

技术领域

本申请涉及集成电路技术领域，特别是涉及一种时钟信号控制电路、斩波器的驱动电路和斩波器。

背景技术

模数转换器可以将一个输入电压信号转换为一个输出的数字信号，以便在模拟系统中使用。模数转换器在通信、测量、控制、信号处理和计算机系统等领域的应用都十分广泛。目前，模数转换器的带宽越来越高，产生的噪声也就越显著。其中，1/f噪声成为在几十到几百MHz带宽的主要噪声贡献，需要对高带宽的模数转换器进行1/f噪声的去除。

目前，对模数转换器进行1/f噪声去除的方法是通过斩波器在放大器的高阻输出节点进行斩波，但是此种方式无法消除模数转换器工作在高频态时产生的1/f噪声。

发明内容

基于此，有必要提供一种能够为斩波器提供准确的50%占空比的时钟信号，可以有效去除应用在模数转换器中时产生的1/f噪声的一种时钟信号控制电路、斩波器的驱动电路和斩波器。

本申请提供了一种时钟信号控制电路，包括：

输入电路，用于接收差分时钟信号，并对接收的差分时钟信号进行预处理；

缓冲电路，与输入电路的输出端连接，用于对预处理后的差分时钟信号进行缓冲处理；

控制电路，与缓冲电路的输出端连接，用于根据缓冲处理后的差分时钟信号的占空比生成电压信号；

调节电路，分别与控制电路、输入电路的输出端连接，用于根据电压信号将输入电路输出的差分时钟信号的占空比调至50%。

在其中一个实施例中，差分时钟信号包括第一时钟信号和第二时钟信号，缓冲电路包括第一输出端和第二输出端，第一输出端用于输出缓冲处理后的第一时钟信号，第二输出端用于输出缓冲处理后的第二时钟信号；其中，控制电路包括：

积分单元，积分单元的第一输入端与缓冲电路的第一输出端连接，积分单元的第二输入端与缓冲电路的第二输出端连接，积分单元用于对缓冲处理后的第一时钟信号和第二时钟信号的占空比分别进行积分处理，以分别输出第一电压信号和第二电压信号；其中，电压信号包括第一电压信号和第二电压信号。

在其中一个实施例中，积分单元包括：运算放大器、第一电容、第二电容、第一电阻、第二电阻，其中，

运算放大器的正向输入端经第一电阻与缓冲电路的第一输出端连接，运算放大器的负向输入端经第二电阻与缓冲电路的第二输出端连接；第一电容的第一端与运算放大器的负向输入端连接，第一电容的第二端与运算放大器的正向输出端连接；第二电容的第一端与运算放大器的正向输入端连接，第二电容的第二端与运算放大器的负向输出端连接。

在其中一个实施例中，控制电路还包括：

第三电容，第三电容的第一端与运算放大器的正向输出端连接，第三电容的第二端接地；

第四电容，第四电容的第一端与运算放大器的负向输出端连接，第四电容的第二端接地。

在其中一个实施例中，调节电路包括：

转换单元，分别与运算放大器的正向输出端、负向输出端连接，用于将第一电压信号转换为第一电流信号，以及将第二电压信号转换为第二电流信号；其中，第一电流信号、第二电流信号用于分别对应调节输入电路输出的第一时钟信号和第二时钟信号的占空比分别至50%。

在其中一个实施例中，转换单元包括：

跨导放大器，跨导放大器的正向输入端与运算放大器的正向输出端连接，跨导放大器的负向输入端与运算放大器的负向输出端连接；跨导放大器的正向输出端与输入电路的第一输出端连接，跨导放大器的负向输出端与输入电路的第二输出端连接；其中，输入电路的第一输出端用于输出预处理后的第一时钟信号，输入电路的第二输出端用于输出预处理后的第二时钟信号。

在其中一个实施例中，缓冲电路包括多级级联的第一时钟缓冲器。

在其中一个实施例中，输入电路包括：

第二时钟缓冲器，第二时钟缓冲器的正向输入端用于接收第一时钟信号，第二时钟缓冲器的负向输入端用于接收第二时钟信号，第二时钟缓冲器的正向输出端分别与缓冲电路的第一输入端、调节电路的第一输出端连接，第二时钟缓冲器的负向输出端分别与缓冲电路的第二输入端、调节电路的第二输出端连接，第二时钟缓冲器用于对输入的差分时钟信号进行缓冲处理。

本申请提供了一种斩波器的驱动电路，包括：

前述的时钟信号控制电路；

偏置电路，用于提供偏置电信号；

驱动电路，分别与时钟信号控制电路的缓冲电路、偏置电路连接，用于根据占空比为50%的差分时钟信号和偏置电信号生产驱动信号，驱动信号用于驱动斩波器。

本申请还提供了一种斩波器，包括：

前述的斩波器的驱动电路；

斩波电路，与驱动电路连接。

上述时钟信号控制电路、斩波器的驱动电路和斩波器，包括输入电路、缓冲电路、控制电路和调节电路，其缓冲电路可对预处理后的差分时钟信号进行缓冲处理，并输出至控制电路，控制电路可根据接收到的差分时钟信号的占空比生成电压信号，调节电路基于电压信号对输入电路预处理后的差分时钟信号进行占空比调整，并将其调节至50%，以使时钟信号控制电路输出的差分时钟信号的占空比能够达到50%，从而使得与上述时钟信号控制电路连接的斩波电路可基于50%占空比的差分时钟信号，对相关应用中的噪声（例如，1/f噪声）进行更好地去除，进一步提高其连接的斩波电路的斩波性能。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例的时钟信号控制电路的电路示意图；

图2为另一实施例的时钟信号控制电路的电路示意图；

图3为再一实施例的时钟信号控制电路的电路示意图；

图4为一斩波器的驱动电路的电路示意图；

图5为图4中的斩波器的驱动电路中的偏置电路的电路示意图；

图6为图4中的斩波器的驱动电路包括的第一驱动单元的电路示意图；

图7为图4中的斩波器的驱动电路包括的第二驱动单元的电路示意图；

图8为一实施例的斩波器的电路示意图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。

可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

可以理解，“至少一个”是指一个或多个，“多个”是指两个或两个以上。“元件的至少部分”是指元件的部分或全部。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。

如图1所示，本实施例的时钟信号控制电路包括输入电路10、缓冲电路11、调节电路12和控制电路13。输入电路10用于接收差分时钟信号，并对接收到的差分时钟信号进行预处理，例如，接收到的差分时钟信号经输入电路10处理后，可以减少差分时钟信号中的杂波，输出较为稳定的差分时钟信号至缓冲电路11中，从而避免差分时钟信号抖动对后续处理造成的不良影响。缓冲电路11的输入端与输入电路10的输出端连接，用于在输入电路10对差分时钟信号进行预处理的基础上，对差分时钟信号再次进行缓冲处理，进一步使得缓冲电路11输出的差分时钟信号更加稳定。控制电路13的输入端与缓冲电路11的输出端连接，用于根据缓冲电路11输出的缓冲处理之后的差分时钟信号，生成相应的电压信号，并输出至调节电路12。调节电路12的输入端与控制电路13的输出端连接，调节电路12的输出端与输入电路10的输出端连接，用于基于控制电路13输出的电压信号，对输入电路10输出的预处理之后的差分时钟信号进行占空比调整，直至将该差分时钟信号的占空比调整至50%。

需要说明的是，差分时钟信号包括第一时钟信号和第二时钟信号，如图1所示，输入电路10包括有两个输入信号（例如，a信号表示第一时钟信号，b信号表示第二时钟信号），相应的，缓冲电路11的输入端包括两个输入信号，输出端也包括有两个输出信号（例如，c信号表示第一输出信号，d信号表示第二输出信号），可以理解的是，缓冲电路11的两个输出信号分别与输入电路10的两个输入信号对应，即，缓冲电路11的第一输出端用于输出缓冲处理后的第一时钟信号，第二输出端用于输出缓冲处理后的第二时钟信号。

上述时钟信号控制电路、斩波器的驱动电路和斩波器，包括输入电路、缓冲电路、控制电路和调节电路，其缓冲电路可对预处理后的差分时钟信号进行缓冲处理，并输出至控制电路，控制电路可根据接收到的差分时钟信号的占空比生成电压信号，调节电路基于电压信号对输入电路预处理后的差分时钟信号进行占空比调整，并将其调节至50%，以使时钟信号控制电路输出的差分时钟信号的占空比能够达到50%，从而使得与上述时钟信号控制电路连接的斩波电路可基于50%占空比的差分时钟信号，对相关应用中的噪声（例如，1/f噪声）进行更好地去除，进一步提高其连接的斩波电路的斩波性能。

如图2所示，在一个实施例中，控制电路13包括有积分单元130，积分单元130具有第一输入端、第二输入端、第一输出端以及第二输出端，积分单元130的第一输入端、第二输入端用于分别接收缓冲电路11的两个输出端输出的第一时钟信号和第二时钟信号，并对缓冲电路11输出的第一时钟信号和第二时钟信号的占空比分别进行积分处理，并输出相应的电压信号以调整第一时钟信号和第二时钟信号的占空比。具体的，积分单元130的第一输入端与缓冲电路11的第一输出端连接，用于根据接收到的缓冲处理后的第一时钟信号产生相应的第一电压信号，并通过第一输出端输出；积分单元130的第二输入端与缓冲电路11的第二输出端连接，用于根据接收到的缓冲处理后的第二时钟信号产生相应的第二电压信号，并通过第二输出端输出。

具体的，如图3所示的时钟信号控制电路中的积分单元130，包括运算放大器IC1、第一电容C1、第二电容C2、第一电阻R1、第二电阻R2，其中，运算放大器IC1的正向输入端经第一电阻R1与缓冲电路11的第一输出端连接，运算放大器IC1的负向输入端经第二电阻R2与缓冲电路11的第二输出端连接；第一电容C1的第一端与运算放大器IC1的负向输入端连接，第一电容C1的第二端与运算放大器IC1的正向输出端连接；第二电容C2的第一端与运算放大器IC1的正向输入端连接，第二电容C2的第二端与运算放大器IC1的负向输出端连接。第一时钟信号和第二时钟信号分别经积分单元处理之后，生成与第一时钟信号对应的第一电压信号，与第二时钟信号对应的第二电压信号，并且，将第一电压信号和第二电压信号输出至调节电路。

另外，如图3所示的控制电路中还包括第三电容C3和第四电容C4，第三电容C3的第一端与运算放大器IC1的正向输出端连接，第三电容C3的第二端接地，用于在第一电压信号输出时进行过滤，使得输出的第一电压更加稳定；第四电容C4的第一端与运算放大器IC1的负向输出端连接，第四电容C4的第二端接地，用于在第二电压信号输出时进行过滤，使得输出的第二电压更加稳定。

对于控制电路输出的第一电压信号和第二电压信号，均需要转换为电流信号才可以作用于输入电路的输出端，所以，调节电路需要将电压信号转换为电流信号。在一个实施例中，调节电路包括转换单元，分别与运算放大器的正向输出端、负向输出端连接，用于将第一电压信号转换为第一电流信号，以及将第二电压信号转换为第二电流信号。其中，第一电流信号、第二电流信号分别对应调节输入电路输出的第一时钟信号和第二时钟信号的占空比分别至50%。转换单元将电压信号转换为电流信号，为后续对输入电路输出的第一时钟信号和第二时钟信号的调整提供基础。示例性地，如图3所示，转换单元可以由跨导放大器120组成，跨导放大器120的正向输入端与运算放大器IC1的正向输出端连接，跨导放大器120的负向输入端与运算放大器IC1的负向输出端连接；跨导放大器120的正向输出端与输入电路10的负向输出端连接，跨导放大器120的负向输出端与输入电路的正向输出端连接。具体的，跨导放大器120经其正向输入端接收控制电路13输出的第一电压信号，并经跨导放大器120的负向输出端输出对应的第一电流信号；跨导放大器120经其负向输入端接收控制电路13输出的第二电压信号，并经跨导放大器120的正向输出端输出对应的第二电流信号。第一电流信号与第二电流信号输出至输入电路10的输出端，为输入电路10输出的第一时钟信号和第二时钟信号进行占空比调整，调整后的第一时钟信号和第二时钟信号重新进入缓冲电路11、控制电路13和调节电路12，直到第一时钟信号和第二时钟信号的占空比为50%时，经缓冲电路11的输出端输出。

进一步地，控制电路13对接收到的差分时钟信号进行占空比调整的具体过程可以是，控制电路13的积分单元130对接收到的缓冲处理之后的差分时钟信号（包括第一时钟信号和第二时钟信号）的占空比进行检测，判断该差分时钟信号的占空比是否为50%，并产生与第一时钟信号和第二时钟信号分别对应的两个电压信号，这两个电压信号经过调节电路12的跨导放大器120之后，产生相应的两个电流信号（第一电流信号和第二电流信号）并输出至输入电路10的输出端，第一电流信号和第二电流信号经过输入电路10输出的预处理后的差分时钟信号，可以改变差分时钟信号的过零点位置，进而对差分时钟信号的占空比进行调整。

需要说明的是，由于跨导放大器的输入信号是电压，输出信号是电流，所以它既不是完全的电压模式电路，也不是完全的电流模式电路，而是一种电压-电流模式混合电路。由于跨导放大器内部只有电压电流变换级和电流传输级，没有电压增益级，因此没有大摆幅电压信号和密勒电容倍增效应，高频性能好，大信号下的转换速率也高，同时电路结构简单，电源电压和功耗都可以降低。这些高性能特点表明，在跨导放大器的电路中，电流模式部分起决定作用。根据这一理由，跨导放大器被看作是一种电流模式电路。

另外，如图3所示的时钟信号控制电路13中，输入电路10包括第二时钟缓冲器100，第二时钟缓冲器100的正向输出端分别与缓冲电路11的第一输入端（即第一级第一时钟缓冲器110的负向输入端）、调节电路12的第一输出端（即跨导放大器120的负向输出端）连接；第二时钟缓冲器100的负向输出端分别与缓冲电路11的第二输入端（即第一级第一时钟缓冲器110的正向输入端）、调节电路12的第二输出端（即跨导放大器120的正向输出端）连接，第二时钟缓冲器100用于对输入的差分时钟信号进行缓冲处理，以减少信号抖动，使差分时钟信号更加稳定。对于输入的差分时钟信号，经输入电路10中的第二时钟缓冲器100的缓冲处理，减少差分时钟信号的抖动，使得输入电路10输出的差分时钟信号更加稳定，从而减少因差分时钟信号抖动造成的影响。第二时钟缓冲器100的负向输出端输出的第一时钟信号经调节电路12输出的第一电流信号处理，改变第一时钟信号的占空比，并输出至缓冲电路11；同样的，第二时钟缓冲器100的正向输出端输出的第二时钟信号经调节电路12输出的第二电流信号处理，改变第二时钟信号的占空比，并输出至缓冲电路11。

同时，为了使最终输出的时钟信号更加稳定，本实施例中，缓冲电路包括多级级联的第一时钟缓冲器，例如，在如图3所示的时钟信号控制电路中，缓冲电路11包括两个第一时钟缓冲器（例如，第一级第一时钟缓冲器110和第二级第一时钟缓冲器111）。具体的，对于输入电路10输出的经预处理后的差分时钟信号，先经第一级第一时钟缓冲器110进行缓冲处理并输出缓冲之后的差分时钟信号，再将缓冲之后的差分时钟信号输出至第二级第一时钟缓冲器111再次进行缓冲处理并输出，使得经缓冲电路处理后的差分时钟信号更加稳定。

可以理解，上述时钟信号控制电路还可以采用其他形式，而不限于上述实施例已经提到的形式，只要其能够达到完成将输入的差分时钟信号的占空比调整为50%的功能即可。

本实施例还提供一种斩波器的驱动电路，可以包括时钟信号控制电路、偏置电路和驱动电路，示例性的，斩波器的驱动电路可以如图4所示，其中，驱动电路20分别与时钟信号控制电路1的缓冲电路、偏置电路21连接，用于根据占空比为50%的差分时钟信号和偏置电信号产生驱动信号，驱动信号用于驱动斩波器。可以理解的是，斩波器可以与驱动电路20的输出端连接。具体的，时钟信号控制电路1可以为斩波器的正常工作提供占空比为50%的时钟输入信号；偏置电路21可以为斩波器的正常工作提供稳定的偏置电信号（例如偏置电流信号和偏置电压信号）；驱动电路20可以基于稳定的偏置电信号和占空比为50%的时钟输入信号，在能够驱动斩波器正常工作的基础上，还可以提高斩波器的斩波能力。如图4所示的时钟信号控制电路1的输入为第一时钟信号（CLK_P）和第二时钟信号（CLK_N），输出至驱动电路20的是占空比为50%的第一时钟信号（CLKOUT_P）和第二时钟信号（CLKOUT_N），偏置电路21输出至驱动电路20的是稳定的偏置电信号，驱动电路20输出的是具有稳定电信号且同时具有50%占空比的差分时钟信号，即第一驱动信号（CLK_P_SW）和第二驱动信号(CLK_N_SW)。

上述斩波器的驱动电路，包括时钟信号控制电路、驱动电路和偏置电路，其中，时钟信号控制电路可以将输入的差分时钟信号转换为准确的具有50%占空比的差分时钟信号，并输出至驱动电路；偏置电路可以产生不受工艺和温度影响的稳定的电信号，并输出至驱动电路；驱动电路根据接收到的具有50%占空比的差分时钟信号和稳定的电信号，使得具有50%占空比的差分时钟信号同时具有稳定的电信号，并输出至斩波电路中。由于斩波电路的正常工作需要差分时钟信号和稳定的电信号，所以斩波电路可以基于斩波器的驱动电路提供的具有稳定电信号的差分时钟信号进行正常工作；又因为斩波器的驱动电路提供的差分时钟信号是具有50%占空比的，所以能够达到更好的斩波效果，也就是说，上述斩波器的驱动电路可以提高其连接的斩波电路的斩波效果，对相关应用中的噪声（例如，1/f噪声）进行更好地去除。

示例性的，偏置电路可以如图5所示，包括滑动电阻P1、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第二运算放大器IC2、第三运算放大器IC3、第一电流源E1、第二电流源E2、第一晶体管V1、第二晶体管V2、第三晶体管V3和第一斩波开关N1，第二运算放大器IC2的正向输入端经滑动电阻P1与第二电源E2l连接，第二运算放大器IC2的负向输入端与第四电阻R4连接。第三运算放大器IC3的正向输入端与第二电源E2连接，第三运算放大器IC3的负向输入端与第一电阻R5和第一电流源E1连接。由于第一电源E1和第二电源E2产生的电源电压会随着工艺和温度的变化而变化，为了保证输出的电信号是稳定的，第一晶体管V1、第二晶体管V2、第三晶体管V3也需要跟踪这种变化，基于如图5所示的连接关系，经第一斩波开关N1的电流为第二电流源提供的电流IR，经第一斩波开关NI的电压与经第六电阻R6的电压值相同，为VR，所以，斩波开关N1的电阻Roff=VR/IR，该电阻非常大但定义良好，较为稳定，从而使得输出的电信号也比较稳定。

示例性地，如图6、图7所示，驱动电路可以包括第一驱动单元201和第二驱动单元202，其中，第一驱动单元包括第五电容C5、第六电容C6、第七电阻R7和第二斩波开关N2。第二驱动单元包括第七电容C7、第八电容C8和第三斩波开关N3。第一驱动单元201的输入端分别与时钟信号控制电路的第一输出端和偏置电路的第一输出端连接，时钟信号控制电路输出的占空比为50%的第一时钟信号输入至第一驱动单元201中，经偏置电路输出的稳定的第一电压信号处理，输出稳定且具有50%占空比的差分时钟信号。其中，第七电阻R7用于对输入的第一电压信号进行稳定处理，使得第一电压信号更加稳定。第五电容C5和第六电容C6对输入的第一时钟信号进行分压处理，使得经第一电压处理后的第一时钟信号的峰值不会过高，进而保证第一驱动单元提供的第一时钟信号可以保证斩波器的正常工作。同样的，第二驱动单元与第一驱动单元中的电子器件的功能相同，在此不做赘述。

本实施例还提供一种斩波器，包括斩波器的驱动电路和斩波电路。其中，斩波器的驱动电路用于为斩波电路提供稳定且具有50%占空比的差分时钟信号，斩波电路与驱动电路连接，用于斩波处理去除1/f噪声。

需要说明的是，为了达到对1/f噪声的有效处理，斩波电路在实际应用过程中通常是成对使用的，示例性的，本实施例提供的斩波器可以如图8所示，斩波器的驱动电路1与斩波电路1连接，斩波器的驱动电路2与斩波电路2连接，斩波电路1的输入为差分应用电信号，对于输入的差分应用电信号，斩波电路1将其处理成为高频信号并输出至放大器，放大器对接收到的高频信号进行放大处理，方便后续处理，此时，经放大器处理的高频信号中夹杂着很多低频的1/f噪声，随后，夹杂着很多低频1/f噪声的高频信号经斩波电路2的处理之后，原来的高频信号转变成低频信号，但是低频的1/f噪声却被处理成为高频信号，输出至滤波器，滤波器对高频的1/f噪声进行滤除。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (10)

1.一种斩波器的驱动电路，其特征在于，包括：

时钟信号控制电路，包括：

输入电路，用于接收差分时钟信号，并对接收的所述差分时钟信号进行预处理；

缓冲电路，与所述输入电路的输出端连接，用于对预处理后的差分时钟信号进行缓冲处理；

控制电路，与所述缓冲电路的输出端连接，用于根据缓冲处理后的差分时钟信号的占空比生成电压信号；

调节电路，分别与所述控制电路、所述输入电路的输出端连接，用于根据所述电压信号将所述输入电路输出的差分时钟信号的占空比调至50%；

偏置电路，用于提供偏置电信号；其中，所述偏置电路包括滑动电阻、第三电阻、第四电阻、第五电阻、第六电阻、第二运算放大器、第三运算放大器、第一电流源、第二电流源、第一晶体管、第二晶体管、第三晶体管和第一斩波开关；其中，所述第二运算放大器的正向输入端分别与所述滑动电阻的第一端、所述第三电阻的第一端连接；所述滑动电阻的第二端分别与所述第一晶体管的第一极、所述第三晶体管的第一极连接；所述第一晶体管的栅极分别与所述第三晶体管的栅极、所述第一晶体管的第二极连接；所述第一晶体管的第二极分别与所述第二晶体管的第一极、所述第一晶体管的栅极连接；所述第二运算放大器的负向输入端分别与所述第四电阻的第一端、所述第二晶体管的第二极连接；所述第二运算放大器的输出端与所述第二晶体管的栅极连接；所述第三运算放大器的正向输入端分别与所述第二电流源的第一端、所述第一斩波开关的第一极连接；所述第三运算放大器的负向输入端分别与所述第一电流源的第一端、所述第六电阻的第一端连接；所述第六电阻的第二端与所述第一斩波开关的第二极连接；所述第一电流源的第二端分别与所述第二电流源的第二端、所述第三晶体管的第一极连接；所述第三运算放大器的输出端分别与所述第五电阻的第一端、所述第一斩波开关的栅极连接；所述第五电阻的第二端与所述第三晶体管的第二极连接；

驱动电路，分别与所述时钟信号控制电路的缓冲电路、所述偏置电路连接，用于根据占空比为50%的差分时钟信号和所述偏置电信号生产驱动信号，所述驱动信号用于驱动斩波器。

2.根据权利要求1所述的斩波器的驱动电路，其特征在于，所述差分时钟信号包括第一时钟信号和第二时钟信号，所述缓冲电路包括第一输出端和第二输出端，所述第一输出端用于输出缓冲处理后的第一时钟信号，所述第二输出端用于输出缓冲处理后的第二时钟信号；其中，所述控制电路包括：

积分单元，所述积分单元的第一输入端与所述缓冲电路的第一输出端连接，所述积分单元的第二输入端与所述缓冲电路的第二输出端连接，所述积分单元用于对所述缓冲处理后的第一时钟信号和第二时钟信号的占空比分别进行积分处理，以分别输出第一电压信号和第二电压信号，其中，所述电压信号包括所述第一电压信号和所述第二电压信号。

3.根据权利要求2所述的斩波器的驱动电路，其特征在于，所述积分单元包括：运算放大器、第一电容、第二电容、第一电阻、第二电阻，其中，

所述运算放大器的正向输入端经第一电阻与所述缓冲电路的第一输出端连接，所述运算放大器的负向输入端经第二电阻与所述缓冲电路的第二输出端连接；所述第一电容的第一端与所述运算放大器的负向输入端连接，所述第一电容的第二端与所述运算放大器的正向输出端连接；所述第二电容的第一端与所述运算放大器的正向输入端连接，所述第二电容的第二端与所述运算放大器的负向输出端连接。

4.根据权利要求3所述的斩波器的驱动电路，其特征在于，所述控制电路还包括：

第三电容，所述第三电容的第一端与所述运算放大器的正向输出端连接，所述第三电容的第二端接地；

第四电容，所述第四电容的第一端与所述运算放大器的负向输出端连接，所述第四电容的第二端接地。

5.根据权利要求3所述的斩波器的驱动电路，其特征在于，所述调节电路包括：

转换单元，分别与所述运算放大器的正向输出端、负向输出端连接，用于将所述第一电压信号转换为第一电流信号，以及将所述第二电压信号转换为第二电流信号；其中，所述第一电流信号、所述第二电流信号用于分别对应调节所述输入电路输出的第一时钟信号和第二时钟信号的占空比分别至50%。

6.根据权利要求5所述的斩波器的驱动电路，其特征在于，所述转换单元包括：

跨导放大器，所述跨导放大器的正向输入端与所述运算放大器的正向输出端连接，所述跨导放大器的负向输入端与所述运算放大器的负向输出端连接；所述跨导放大器的正向输出端与所述输入电路的第一输出端连接，所述跨导放大器的负向输出端与所述输入电路的第二输出端连接；其中，所述输入电路的第一输出端用于输出预处理后的第一时钟信号，所述输入电路的第二输出端用于输出预处理后的第二时钟信号。

7.根据权利要求1所述的斩波器的驱动电路，其特征在于，所述缓冲电路包括多级级联的第一时钟缓冲器。

8.根据权利要求2所述的斩波器的驱动电路，其特征在于，所述输入电路包括：

第二时钟缓冲器，所述第二时钟缓冲器的正向输入端用于接收所述第一时钟信号，所述第二时钟缓冲器的负向输入端用于接收所述第二时钟信号，所述第二时钟缓冲器的正向输出端分别与所述缓冲电路的第一输入端、所述调节电路的第一输出端连接，所述第二时钟缓冲器的负向输出端分别与所述缓冲电路的第二输入端、所述调节电路的第二输出端连接，所述第二时钟缓冲器用于对输入的所述差分时钟信号进行缓冲处理。

9.一种斩波器，其特征在于，包括：

如权利要求1-8中任一项所述的斩波器的驱动电路；

斩波电路，与所述驱动电路连接。

10.根据权利要求9所述的斩波器，其特征在于，所述斩波器还包括：

放大器，连接两个所述斩波电路。