CN209330072U - 斩波稳定放大器电路和斩波稳定放大器系统 - Google Patents

斩波稳定放大器电路和斩波稳定放大器系统 Download PDF

Info

Publication number
CN209330072U
CN209330072U CN201822085943.5U CN201822085943U CN209330072U CN 209330072 U CN209330072 U CN 209330072U CN 201822085943 U CN201822085943 U CN 201822085943U CN 209330072 U CN209330072 U CN 209330072U
Authority
CN
China
Prior art keywords
amplifier
chopper
signal
voltage
notch filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201822085943.5U
Other languages
English (en)
Inventor
C·D·斯坦埃斯库
R·普斯卡素
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN209330072U publication Critical patent/CN209330072U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/271—Indexing scheme relating to amplifiers the DC-isolation amplifier, e.g. chopper amplifier, modulation/demodulation amplifier, uses capacitive isolation means, e.g. capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

本实用新型公开了一种斩波稳定放大器电路及斩波稳定放大系统。所述模拟驱动电平移位器根据与到所述斩波稳定放大器的输入信号相关联的电平来改变一对互补时钟信号的电平。所述电平移位的互补时钟信号用于控制用于斩波各种电压的输入信号的开关器件。所述斩波稳定放大器还包括对称无源RC陷波滤波器，所述对称无源RC陷波滤波器具有两个截止频率以减少来自所述斩波的纹波噪声。

Description

斩波稳定放大器电路和斩波稳定放大器系统
技术领域
本公开整体涉及电子器件，并且更具体地讲，涉及斩波稳定放大器电路和斩波稳定放大器系统。
背景技术
斩波稳定放大器可以用于需要以低输入偏移电压和低噪声放大的各种电子应用中。斩波稳定放大器的一个示例描述于美国专利No.9,391,571中，该专利据此以引用方式并入本文。斩波稳定放大器通常被配置为在低电源电压(例如，在1.8V与5.5V之间)下操作。然而，某些应用(例如，汽车、工业等)需要更高的电压电平。
实用新型内容
在一个方面，本公开描述了一种斩波稳定放大器电路，包括：第一斩波器电路、放大器、第二斩波器电路、对称RC陷波滤波器和模拟驱动电平移位器。所述第一斩波器电路使用由电平移位的互补时钟信号对控制的至少一个开关器件以斩波频率对输入信号进行斩波。所述放大器耦接到所述第一斩波器电路的输出端，所述放大器放大经斩波的输入信号。所述第二斩波器电路耦接到所述放大器的输出端，所述第二斩波器电路使用由未经电平移位的互补时钟信号对控制的至少一个开关器件以所述斩波频率对经放大和斩波的输入信号进行斩波。所述对称RC陷波滤波器耦接到所述第二斩波器电路的输出端，所述对称RC陷波滤波器对来自所述第二斩波器电路的信号进行滤波并且输出输出信号。所述模拟驱动电平移位器接收所述输入信号，并且基于所述输入信号的电压电平使所述未经电平移位的互补时钟信号对电平移位以产生所述电平移位的互补时钟信号对。
在另一方面，本公开描述了一种斩波稳定放大器系统，包括：模拟驱动电平移位器、第一斩波器电路、放大器和第二斩波器电路。所述模拟驱动电平移位器接收输入信号，并且基于所述输入信号的电压电平使互补时钟信号对电平移位。所述第一斩波器电路使用由电平移位的互补时钟信号对控制的至少一个开关器件以斩波频率对所述输入信号进行斩波。所述放大器耦接到所述第一斩波器电路的输出端，所述放大器放大经斩波的输入信号。所述第二斩波器电路耦接到所述放大器的输出端，所述第二斩波器电路使用由所述互补时钟信号对控制的至少一个开关器件以所述斩波频率对经放大、斩波的输入信号进行斩波。
在以下详细描述及其附图内进一步解释了前述说明性概述，以及本公开的其他示例性目标和/或优点、以及实现方式。
附图说明
图1是整体示出根据本公开的实施方案的斩波稳定放大器的部分的概括框图。
图2示意性地示出了根据使用RC对称陷波滤波器和模拟驱动电平移位器的高电压斩波稳定放大器的实施方式的具有模拟驱动电平移位器的斩波稳定放大器的示例。
图3A至图3E是根据图2中所示的实施方式的示出可以在使用RC对称陷波滤波器和模拟驱动电平移位器的高电压斩波稳定放大器的操作期间形成的信号的曲线图。
图4示意性地示出了使用RC对称陷波滤波器和模拟驱动电平移位器的高电压斩波稳定放大器的实施方式的另一个示例。
图5A至图5E是根据图4中所示的实施方式的示出可以在使用RC对称陷波滤波器和模拟驱动电平移位器的高电压斩波稳定放大器的操作期间形成的信号的曲线图。
图6是描绘根据本公开的实施方案的用于放大信号的方法的流程图。
为使图示清晰且简明，图中的元件未必按比例绘制，一些元件可能为了进行示意性的说明而被夸大，而且除非另外规定，否则不同图中的相同参考标号指示相同的元件。
具体实施方式
如本文所述的斩波稳定放大器被配置为在相对高的输入信号电压电平下操作以适应应用(例如，汽车、工业等)，其中所供应的电压电平可以比通常使用的(即，在1.8V与5.5V之间)更高(例如，大于12伏)。
可以通过切换来实现对输入信号进行斩波。场效应晶体管(FET)可以用作有效穿通开关器件。通常，FET被控制为具有低导通电阻(Ron)和高关断电阻(Roff)。低Ron使得信号能够通过FET，而FET几乎没有导致损耗或其他影响。Ron是栅极到源极电压Vgs的函数。具体地讲，Ron与Vgs呈反比关系。
为了控制斩波的切换，可以将时钟信号施加到FET的栅极，同时将输入信号施加到FET的源极。在正常操作中，当时钟信号(栅极电压)高于输入信号(源极电压)的超过器件的阈值电压一定量(Vgs)时，FET导通。当FET导通时，源极处的输入信号被传送到FET的漏极(即，像连接在源极与漏极之间的单刀单掷(SPST)开关)。因此，必须调整时钟信号以适应输入信号的信号电平，以便进行适当切换。
图1是整体示出根据示例性实施方案的斩波稳定放大器的部分的框图。如图所示，输入信号Vin由斩波稳定放大器的放大部分10放大。放大部分10利用第一斩波器CHOP1在放大(即，通过放大器A1)之前对输入信号进行调制，并且然后利用第二斩波器CHOP2对放大信号进行解调，使得得到放大的Vin输入信号并且在其上添加A1的调制的噪声和偏移。
斩波实际上通过根据时钟频率相对于放大器A1的输入的极性而切换输入信号的极性来实现。切换经由每个斩波器中的开关器件(例如，N型增强模式MOSFET)的网络实现。斩波稳定放大器的开关部分20中的振荡器22和时钟发生器23提供互补时钟信号PHASE1、PHASE2以控制开关器件。振荡器22和时钟发生器23通常被配置为在0伏低电压与5伏(或更低)高电压之间的电压范围内提供时钟信号PHASE1和PHASE2的振幅，这足以控制开关器件来切换具有相当电压电平的信号。
然而，当输入信号Vin为高(例如，大于12伏)电压时，时钟信号PHASE1和PHASE2的低电压振幅不足以控制第一斩波器CHOP1中的开关器件(例如，N型MOSFET)(即，超过该开关器件的阈值电压)。因此，切换部分20包括模拟驱动电平移位器SHIFT，该模拟驱动电平移位器产生互补时钟信号PHASE11和PHASE22。互补时钟信号PHASE11和PHASE22处于对应于输入信号Vin的电压范围的范围内。换句话说，模拟驱动电平移位器提供互补时钟信号PHASE11、PHASE2，即使在输入信号对应于高电压时，它们也可以切换输入信号Vin。这是因为时钟信号PHASE11和PHASE22是时钟信号PHASE1和PHASE2的电平移位的版本。电平移位量基于输入信号Vin，并且因此无论Vin的电平如何，都会提供足够的切换电平。
馈送到模拟驱动电平移位器的电压(Vin)可以是Vin信号的正端子或负端子。例如，如果Vin是具有高端子电压和低端子电压的信号，那么可以将高端子电压或低端子电压输入到模拟驱动电平移位器，在那里，可以将该信号用作电平移位处理的虚拟接地。在正常操作中，输入端11与输入端12之间的电压差几乎为零或几微伏。也就是说，输入信号的仅一个电压电平(一个端子电压)需要被输入到模拟驱动电平移位器。优选的是使用非反相输入端12来驱动电平移位器，因为该节点上的附加电容不会影响功能(例如，负反馈配置的相位裕度)，这种情况本来将会在反相输入端11已经用于驱动SHIFT块的情况下发生。
如图1所示，第二斩波器仅需要PHASE1和PHASE2(即，未经电平移位)时钟信号来进行斩波，因为放大器A1放大其输入端处的电压差，从而去除本来将会偏置CHOP2中的开关的共模电压。第二斩波器CHOP2的输出是已放大的基带信号，该已放大的基带信号可以被馈送到滤波器部分(未示出)，该滤波器部分包括一个或多个陷波滤波器以去除因斩波产生的伪像和噪声。
图2示意性地示出了使用RC对称陷波滤波器NOTCH1、NOTCH2和模拟驱动电平移位器SHIFT的高电压斩波稳定放大器的实施方式的示例，该高电压斩波稳定放大器可以在例如在4V的最小电压与例如高达12V、24V、36V或80V的电压之间的供电电压Vdd下操作，这取决于制造工艺选项。
在一些实施方式中，RC对称陷波滤波器NOTCH1和NOTCH2可以被配置为具有两个截止频率。在一些实施方式中，第一截止频率可以是斩波频率的五次谐波，并且第二截止频率可以是斩波频率本身。
放大器100A可以包括输入斩波器电路(input chopper circuitry)或输入斩波器电路(input chopper circuit)、或是电路CHOP1、第一运算跨导放大器A1、输出斩波器电路(output chopping circuitry)或输出斩波器电路(output chopping circuit)CHOP2、第一无源RC对称陷波滤波器NOTCH1、第二无源RC对称陷波滤波器NOTCH2，以及第二运算跨导放大器A2。放大器100A可还包括第三运算跨导放大器A4和第四运算跨导放大器A3。
放大器100A可包括反相输入导体或反相输入端或输入端11，以及非反相输入导体或非反相输入端或输入端12，放大器100A可以通过这两者来接收输入信号Vin。放大器100A可还包括输出导体或输出端子或输出端OT-6。输入端11和12处的电压电平可以在0伏与Vdd减去1.5伏之间。
放大器100A可以被配置为在输出端OT-6上形成输出信号Vout。第一斩波器电路CHOP1可以被配置为对输入信号Vin进行斩波并且形成第一斩波信号。电路CHOP1可还被配置为将从输入信号Vin导出的第一斩波信号施加到第一运算跨导放大器A1。电路CHOP1的实施方式可包括连接到放大器A1的相应的输入导体或输入端子或输入端IT-1和IT-2的输出端。
放大器A1可还包括输出导体或输出端子或输出端OT-1和OT-2。在一些实施方式中，输出斩波器CHOP2可以被配置为从放大器A1接收输出信号。在一些实施方式中，电路CHOP2可以被配置为对来自放大器A1的输出信号进行斩波并且产生第二斩波信号。在一些实施方式中，斩波器电路CHOP1和CHOP2可以被配置为减小放大器A1的输出中的偏移电压和/或减小放大器A1的输出信号中的共模电压。
放大器100A的实施方式可以被配置为具有至少两个信号路径。在一些实施方式中，放大器100A的第一信号路径可以包括通过运算跨导放大器A1、A2和A3的三级高增益信号路径。在一些实施方式中，放大器100A的第二信号路径可以包括通过运算跨导放大器A4和A3的两级宽带宽度信号路径。
第一对称陷波滤波器NOTCH1可以包括第一输入端IN-1和第二输入端IN-2，第一输入端和第二输入端被配置为从电路CHOP2接收第二斩波信号。在一些实施方式中，滤波器NOTCH1可还分别包括第一输出导体或输出端N10和第二输出导体或输出端N11。在一些实施方式中，输出端N10和N11可以分别连接到第二对称陷波滤波器NOTCH2的输入端。在一些实施方式中，滤波器NOTCH2可还分别包括第一输出导体或输出端OT-3和第二输出导体或输出端OT-4。输出端OT-3和OT-4可以分别连接到放大器A2的非反相输入端和反相输入端。
放大器100A的实施方式可以包括连接在滤波器NOTCH1的输出端N10和N11之间的补偿电容器59。在一些实施方式中，补偿电容器57可以连接在滤波器NOTCH1的输出端N10与信号接地或衬底之间。在一些实施方式中，补偿电容器58可以连接在滤波器NOTCH1的输出端N11与接地或衬底之间。在一些实施方式中，电容器57可以具有可与电容器58的值基本上相同的值。在一些实施方式中，电容器57和CP11的总值可与电容器58的值基本上相同。在一些实施方式中，补偿电容器CP10可以具有连接到放大器A2的输出端OT-5的第一端子，并且电容器CP10的另一个端子可以连接到输出端OT-6。在一些实施方式中，补偿电容器CP11可以具有连接到滤波器NOTCH1的输出端N10的第一端子，并且电容器CP11的另一个端子可以连接到输出端OT-6。
在一些实施方式中，电容器CP10可以具有可与电容器CP11的值以及放大器A4和A2的电压增益之间的比率基本上相关的值。在一些实施方式中，电路CHOP1可以包括：开关SW1和SW3，其各自具有连接到反相输入端11的第一端子；以及开关SW4和SW2，其各自具有连接到非反相输入端12的第一端子。在一些实施方式中，开关SW1和SW4可还包括连接到放大器A1的输入端IT-1(诸如例如非反相输入端)的第二端子，并且开关SW3和SW2可以包括连接到放大器A1的输入端IT-2(诸如例如反相输入端)的第二端子。在一些实施方式中，放大器A1的输出端OT-1和OT-2可以连接到输出斩波器电路CHOP2的输入端。在一些实施方式中，电路CHOP2可以包括：斩波器开关SW5和SW7，其各自具有连接到输出端OT-1的第一端子；以及斩波器开关SW8和SW6，其各自具有连接到输出端OT-2的第一端子。在一些实施方式中，开关SW5和SW8可还包括连接到输入端IN-1的第二端子，并且开关SW7和SW6可以包括连接到输入端IN-2的第二端子。
在一些实施方式中，除电容器CP10外的补偿电容器中的一个或多个可从滤波器NOTCH1的输出端N10和N11重定位到相同的滤波器的输入端IN-1和IN-2。例如，补偿电容器CP11可以使第一端子连接到输入端IN-1，而另一个端子可以连接到输出端OT-6，补偿电容器59可以连接在滤波器NOTCH1的输入端IN-1和IN-2之间，补偿电容器57可以连接在输入端IN-1与接地端子之间，并且补偿电容器58可以连接在输入端IN-2与接地之间。在该实施方式中，滤波器NOTCH1可以具有基本上接近于斩波器CHOP1和CHOP2所使用的时钟信号的频率或一次谐波的截止频率，而滤波器NOTCH2可以具有基本上接近于时钟信号的三次谐波或五次谐波的截止频率。
在一些实施方式中，两个所描述的补偿电容器网络之间的平衡组合也可以形成在实施方式内，作为某些电参数的折衷，电参数诸如：稳定时间、瞬态过冲和下冲、上升和下降时间、单位增益带宽、相位裕度等等。
在一些实施方式中，电容器CP10的值可以具有约四十(40)皮法的值，电容器CP11可以具有约十(10)皮法的值，并且电容器59可以具有约二十八(28)皮法的值。在一些实施方式中，电容器CP11的值相比CP10来说在处理高振幅正弦信号中的对称误差方面可得到优化。在一些实施方式中，电容器57和58可以各自具有约十八(18)皮法的值。在一些实施方式中，电容器值可以是不同的。
放大器100A的实施方式可以包括端子TERM1，其中施加正供电电压Vdd。在一些实施方式中，端子TERM1可以用作LDO类型的正电压调节器24的输入端。在一些实施方式中，电路24可以具有输出端OT-7，其可以用于向振荡器电路22和时钟发生器电路23供应调节电压。在一些实施方式中，振荡器22的输出端是用作电路23的输入端的端子OSC。在一些实施方式中，电路23可以具有一个输出Phase 1和一个输出Phase 2，Phase 2与Phase 1对称(即，Phase 1和Phase 2是互补信号)。在一些实施方式中，Phase 1和Phase 2可以用于从斩波器CHOP2驱动开关SW5至SW8。
在一些实施方式中，可以使用低电压NMOS晶体管或隔离的低电压NMOS晶体管来实施开关SW5到SW8。
在一些实施方式中，放大器100A可以包括模拟驱动电平移位器电路SHIFT，其被配置为在端子TERM1、输入端12和时钟相位(Phase 1和Phase 2)处接收正供电电压(Vdd)。
在一些实施方式中，模拟驱动电平移位器电路SHIFT可以包括运算放大器A5，该运算放大器可以具有内置负偏移电压Vos 99。放大器A5可以是单位增益配置的和/或可以使用输入端12在输出端OT-8处生成跟随施加在输入端12上的电压的电压。在一些实施方式中，放大器A5可以用于通过复制非反相输入电压12来生成跟随共模输入电压的虚拟接地。非反相输入端12是优选的，因为其输入电容不如反相输入端11重要，该反相输入端用于负反馈。如果使用反相输入端11代替输入端12，那么由A-5给出的附加输入电容可以通过减小相位裕度来影响闭环响应。
在一些实施方式中，放大器A5可以具有至少与包括级A1、A4、A2和A3的电路的带宽和转换速率一样高的带宽和转换速率。在一些实施方式中，放大器A5可以通过使用共源极输出级而具有低输出电阻，以便减少(例如，最小化)易于通过放大器A5的输入级的输入电容馈送到输入端12，并且连续地馈送到输出电压OT-6的输出电压OT-8上的假信号。在一些实施方式中，运算放大器A5的输入电容可能被设计得较低。在一些实施方式中，电压Vos的值可以是几十毫伏(mV)。在一些实施方式中，如果输入端12上的电压低至接地电压或零，那么Vos电压99和其符号可以用于产生运算放大器A5的输出级的所期望的操作点，即，正输出电压。换句话说，如果输入端12处于0伏，那么可以通过设计来设定Vos以在OT-8处给出数十mV的正电压。即使在最坏情况下(即，A5内所有的晶体管都在有源区域中)，该设定也将放大器A5置于适当的操作点。
在一些实施方式中，电容器106可以连接(例如，耦接、电耦接或连接)在放大器A5的输出端OT-8与接地或衬底之间作为旁路电容器。在一些实施方式中，可以选择电容器106以平滑电压OT-8和/或减少通过整个电路100A馈送到输出端OT-6的假信号。在一些实施方式中，电容器106可以具有若干皮法的值以平滑输出端OT-8处的电压，这减少了信号Phase11和Phase 22内的任何假信号。假信号是通过端子107与输出端OT-8之间的电平移位器核心108内的动态电流消耗产生的。
在一些实施方式中，电流发生器102可以连接在端子TERM1与输出端107之间。在一些实施方式中，电流发生器102可以产生若干微安(μA)至数十μA。
在一些实施方式中，被配置为二极管的PMOS晶体管103可以在端子105处与NMOS晶体管104串联连接，该NMOS晶体管可也被配置为二极管。PMOS晶体管103和NMOS晶体管104可以连接在端子107与输出端OT-8之间。二极管连接的堆叠(包括PMOS晶体管103和NMOS晶体管104)可以建立Phase 11和Phase 22的电压摆动(图3中更详细地示出和描述的)。在一些实施方式中，晶体管103和104的宽度与长度(W/L)比可以高于例如10以减小(例如，最小化)它们两端的电压和等效串联电阻。在一些实施方式中，晶体管103和104可以用作核心电路108的参考电压，从而保持它们两端的准恒定电压，电压取决于晶体管103和104的类型(例如，低阈值或正常阈值器件)以及操作点。期望的是使用二极管连接的PMOS和NMOS晶体管在端子107处生成电压，因为电平移位器核心108内的数字电路以及斩波器CHOP1和CHOP2使用相同类型的晶体管。该方法保证随工艺变化和温度而正确生成Phase 11和Phase 22。
在一些实施方式中，晶体管103和104的类型可以与斩波器电路CHOP1和CHOP2中使用的那些以及放大器A1、A4和A5的输入级相关。该相关性确保Phase 11和Phase 22将始终高于跨晶体管103的压降，该压降可与CHOP1和CHOP2中使用的NMOS晶体管的阈值电压相当。换句话说，相关性有助于保证开关SW1至SW8由Phase 11和Phase 22正确地切换。在一些实施方式中，可以使用跨二极管连接的晶体管的该准恒定电压降来给出信号Phase 11和Phase 22的振幅。在一些实施方式中，可以将该电压同供电电压Vdd与电路100A的共模电压的最大值之间的差异进行比较。在一些实施方式中，现有高电压斩波稳定放大器确实在高达Vdd减去1.5V的共模电压下工作，这意味着如果正常阈值器件用于晶体管103和104，那么它们将在亚阈值区域中操作以给出接近但仍不等于1.5V的电压。在一些实施方式中，可以使用低阈值PMOS器件103和正常阈值NMOS器件104。
在一些实施方式中，电平移位器核心电路108可以在端子TERM1、电压107和OT-8、以及信号Phase 1和Phase 2处接收正供电电压。电平移位器核心电路108通过将0电压接地改变为具有输入端12的电压值(加上内置电压Vos 99)的虚拟接地OT-8来生成Phase 11和Phase 22。Phase 1和Phase 2的振幅从接地与OT-7之间的电压偏移到端子107与输出端OT-8之间的电压，而Phase 11和Phase 22的定时分别保持与Phase 1、Phase 2同步。在一些实施方式中，电路108可以具有一个输出Phase 11和与Phase 11对称的一个输出Phase 22。在一些实施方式中，Phase 11和Phase 22可以用于以适当的方式从斩波器CHOP1驱动开关SW1至SW4。
在一些实施方式中，可以使用高电压NMOS晶体管来实施开关SW1至SW4。在一些实施方式中，使用用于开关SW1至SW4的相对低(例如，最小)大小的晶体管可以减小输入端11和12处的电荷注入和平均输入偏置电流。
图3展示了用于驱动斩波器电路CHOP1和CHOP2的数字信号的示例性实施方式。在一些实施方式中，由OSC电路22在端子OSC上生成的信号可具有500kHz的频率或2μs的周期。在一些实施方式中，该50％占空比信号的振幅可以是由LDO电路24提供的调节电压OT-7。在一些实施方式中，CLK GEN电路23可以使用端子OSC上可用的信号来生成2个对称且50％占空比的信号Phase 1和Phase 2，两者都具有250kHz的频率或4μs的周期。
在一些实施方式中，模拟驱动电平移位器电路SHIFT可以使用信号Phase 1和Phase 2来生成一对对称(即，互补)且50％占空比的信号Phase 11和Phase 22。在一些实施方式中，信号Phase 11和Phase 22可以跟随输入端12处的电压，使得它们的虚拟接地是来自输入端12的值加上内置Vos电压99的值。在一些实施方式中，信号Phase 11和Phase 22与信号Phase 1和Phase 2同步，使得斩波器电路CHOP1和CHOP2在同一时间被驱动。在一些实施方式中，信号Phase 11和Phase 22的振幅由二极管连接的晶体管103和104两端的电压或由端子107和OT-8之间的电压给出。在一些实施方式中，在图3中，输入端12上的电压具有中间值。换句话说，共模输入电压(即，输入端12处的电压)可以在0伏与Vdd减去1.5V之间的范围内的任一处。图3示出了输入端12具有中间电压的情况。
在一些实施方式中，电路100A可以针对输入端12上的在接地(零或0V)与高达端子TERM1(Vdd)上的电压减去1.5V之间的电压进行操作。在一些实施方式中，如果输入端12上的电压处于此最大值，那么线107处的电压可以相对接近端子TERM1上的电压Vdd。在一些实施方式中，电路100可以被配置为使得电流源102具有足够的电压空间以正确地操作。具体地讲，电流源102两端的最小电压可以在10毫伏和100毫伏之间。
运算放大器A5现在缓冲非反相输入电压12，以便为控制信号Phase 11和22形成参考电平。
图4示意性地示出了使用RC对称陷波滤波器的高电压斩波稳定放大器(电路100B)的另一个实施方式，其中模拟驱动电平移位器SHIFT具有不同的实施方式。电路110B可以是电路100A的变型。因此，除了变型之外，与电路100A相关联的元件的描述都适用于电路100B。
在该实施方式中，元件102至107被移除，并且电平移位器核心108包括图4中所示的元件。具体地讲，元件102至107器件被电容电平移位器核心代替，该电容电平移位器核心包括两个反相器109、110、两个电容器111、112，两个反相器具有来自时钟发生器的互补时钟信号作为输入，两个电容器耦接到两个反相器的输出端。A5 OT-8的缓冲输出(即，输入电压电平)耦接到两个二极管(例如，肖特基二极管)113、114，并且通过两个电容器111、112电容耦接到两个反相器109、110的输出端(即，Phase 1和Phase 2信号)。
运算放大器A5缓冲非反相输入电压12，以便为控制信号Phase 11和Phase 22形成参考电平。在该实施方式中，偏移电压VoS 99可能对系统的性能没有太大影响(例如，任何影响)，因为偏移电压VoS 99与控制信号(Phase 11和Phase 22)的振幅相比要小得多。在该实施方式中，与先前描述的配置相比，可以简化Phase 11和Phase 22的整个生成。
图5展示了用于驱动斩波器电路CHOP1和CHOP2的数字信号的另一个实施方式。具体地讲，图5描绘了根据图4中所示的实施方式的Phase 1/Phase 2和Phase 11/Phase 22操作。在这种情况下，Phase 11和Phase 22信号的振幅等于Phase 1和Phase 2信号的振幅。VOS值(99)可能不会以任何方式影响电路操作，因为它与控制信号(Phase 11和Phase 22)的振幅相比要小得多。在该实施方式中，模拟驱动电平移位器电路SHIFT可以使用信号Phase 1和Phase 2来生成2个对称且50％占空比的信号Phase 11和Phase 22。在一些实施方式中，信号Phase 11和Phase 22可以跟随输入端12处的电压，使得它们的虚拟接地是来自输入端12的值加上内置Vos电压99的值。在一些实施方式中，信号Phase 11和Phase 22与信号Phase1和Phase 2同步，使得斩波器电路CHOP1和CHOP2在同一时间被驱动。在一些实施方式中，Phase 11和Phase 22信号的振幅等于Phase 1/2信号的振幅。
图6是描绘用于放大信号的方法的流程图。在该方法中，提供610具有大于一对互补时钟信号的电压电平的输入信号。通过使用第一斩波器电路的开关器件切换输入信号的极性来对输入信号进行斩波640。第一斩波器电路中的开关器件由被提供620和电平移位630的一对互补时钟信号控制。然后，通过使用第二斩波器电路的开关器件切换斩波输入信号的极性来对斩波输入信号进行放大650并且再次斩波660。第二斩波器电路的开关器件由被提供620而未经电平移位的互补时钟信号控制。
在一些实施方式中，使用作为NOTCH1和NOTCH2的对称无源陷波滤波器可以减小输入信号Vin与斩波Phase 1-2和11-22之间的混叠，使得此现象在较高频率下发生并且与使用开关电容陷波滤波器的实施方式相比不太重要。
以下更详细地描述斩波稳定放大器(例如，本文描述的电路100A、100B)的一部分10。斩波稳定放大器可以减少输出信号中的假信号的数量和/或假信号的振幅。
在一些实施方式中，电路CHOP2的输出被施加到差分输入端IN-1和IN-2。虽然未示出，但是实施方式可以包括输入端IN-2，其可以连接到补偿电容器的一个端子，补偿电容器的另一个端子可以连接到地。输入端IN-1可以连接到补偿电容器的一个端子，补偿电容器的另一个端子可以连接到地。
在实施方式中，滤波器40(包括对称陷波滤波器NOTCH1、NOTCH2)可以被配置为是对称的，包括与虚拟接地对称。例如，部段NOTCH1可以关于虚拟接地对称，使得两个信号路径连接到输入端IN-1并且连接在输入端IN-1与虚拟接地之间，并且使得连接到输入端IN-2的两个信号路径连接在输入端IN-2与虚拟接地之间。在实施方式中，滤波器40可以通过被配置为从电路CHOP2的两个输出端接收差分输入信号并且被配置为在输出端OT-3和OT-4之间提供差分输出信号而对称。
在一些实施方式中，在Phase 1和Phase 2的生效状态之间可能存在短的死区时间，以确保Phase 1和Phase 2信号的生效状态不重叠。Phase 1和Phase 2时钟信号可以参考或得自来自与部分10一起形成在公共半导体衬底上的振荡器22的主时钟信号。
在一些实施方式中，滤波器40可以形成为包括频率响应，该频率响应包括多个陷波或截止频率。在一个实施方式中，滤波器40可以被配置为近似在电路CHOP1和CHOP2的斩波频率(fs)的谐波处形成陷波，使得陷波可有助于抑制可能在斩波稳定放大器中出现的纹波电压。在一些实施方式中，斩波频率可以是时钟信号Phase 1或Phase 2中的任一者的频率。在一些实施方式中，在滤波器40的输入端处出现时，纹波电压的振幅(诸如例如三角形电压波形)可以与电容器59的值并且还与斩波频率fs相关。在一些实施方式中，滤波器40可以被配置为包括至少两个截止频率。滤波器40的实施方式可以被配置为不仅对用于操作电路CHOP2的斩波频率(fs)的一次谐波或基波(或另选地用于操作电路CHOP1和/或CHOP2的频率fs)进行滤波，而且还对用于操作电路CHOP2的斩波频率的至少另一个谐波进行滤波。在一些实施方式中，另一个谐波可以是三次谐波。一些实施方式可以包括将滤波器40配置为对称无源RC陷波滤波器。一些实施方式可以包括仅用无源部件配置滤波器40，诸如例如仅使用电阻器和电容器。在一些实施方式中，滤波器40可以被配置为在不接收两相时钟信号的情况下操作。滤波器40的一些实施方式可以被配置为没有用于操作滤波器40的任何元件的时钟信号。在实施方式中，部分10可以被配置为仅用单个两相时钟操作，诸如例如从主时钟得到的单个两相时钟。实施方式可以包括：斩波频率可以通过形成包括振荡器22和电路23的时钟生成电路以包括电流驱动振荡器和偏置电路(这两者形成为使用与滤波器40中的电阻器相同类型的电阻器)来与滤波器40的截止频率相关。滤波器40可以提高在输出端OT-6上形成的输出信号Vout的稳定性并且减小输出信号Vout中的输出假信号。
在实施方式中，滤波器40还可以被配置为包括多个信号路径。滤波器40的实施方式可以被配置为包括两个部段，即，第一部段NOTCH1和第二部段NOTCH2。另外，在一些实施方式中，第一部段NOTCH1可以被配置为包括多个信号路径。例如，每个输入端IN-1或IN-2可以连接到由电阻器制成的第一信号路径和由电容器制成的第二信号路径。在一些实施方式中，输入端IN-1可以连接到包括串联连接的电阻器R1和R2的一个信号路径，并且连接到包括串联连接的电容器CP0和CP1的另一个信号路径。这两个信号路径可以在节点N10处重新连接在一起。在一些实施方式中，节点N10可以被配置为第一部段NOTCH1的第一输出端或输出端。类似地，输入端IN-2可以连接到包括串联连接的电阻器R3和R4的第一信号路径，并且连接到包括串联连接的电容器CP3和CP4的第二信号路径。这两个信号路径可以在节点N11处重新连接在一起。在一些实施方式中，节点N11可以被配置为第一部段NOTCH1的第二输出端或输出端。因此，滤波器40的部段NOTCH1可以具有来自输入端IN-1和IN-2的两个电阻器信号路径和两个电容器信号路径。在一些实施方式中，两个电阻器路径的中间连接(诸如例如在节点N1和N2处)可以连接到电容器CP2，而两个电容器路径的中间连接(诸如例如节点N3和N4)可以连接到电阻器R0。在一些实施方式中，电阻器R0至R2和R3至R4的值可以是相同的。而且，一些实施方式可以包括电容器CP0至CP1、CP2和CP3至CP4的值可以是相同的。这可以有助于提供良好匹配。
滤波器40的一些实施方式可还包括第二部段NOTCH2可还被配置为包括多个信号路径。第二部段NOTCH2的实施方式可以通过将第一部段NOTCH1相乘、将其串联连接，并且仅改变电阻器的值来获得。
第二部段NOTCH2的一些实施方式可以包括连接到部段NOTCH2的两个输入端的两个电阻器信号路径和两个电容器信号路径。在一些实施方式中，部段NOTCH2的两个输入端可以连接到部段NOTCH1的相应的输出端N10和N11。在一些实施方式中，第二部段NOTCH2可以包括连接到部段NOTCH2的第一输入端(例如，诸如连接到第一部段NOTCH1的输出端N10)的第一信号路径和第二信号路径。在一些实施方式中，第一信号路径可以包括串联连接的电阻器R6和R7，并且第二信号路径可以包括串联连接的电容器CP5和CP6。在一些实施方式中，这两个信号路径可以在输出端OT-3处重新连接在一起。在一些实施方式中，输出端OT-3可以被配置为第二部段NOTCH2的第一输出端。而且，部段NOTCH2的第二输入端的一些实施方式可以连接到由串联连接的电阻器R8和R9制成的第一信号路径，并且连接到由串联连接的电容器CP8和CP9制成的第二信号路径。来自输出端N11的这两个信号路径都可以在输出端OT-4处重新连接在一起。在一些实施方式中，输出端OT-4可以被配置为第二部段NOTCH2的第二输出端。在一些实施方式中，部段NOTCH2的两个电阻器路径的中间连接(诸如例如节点N5和N6)可以连接到电容器CP7，而电容器路径的中间连接(诸如例如节点N7和N8)可以连接到电阻器R5。
在一些实施方式中，电阻器R5至R7和R8至R9的值可以是基本上相等的。在一些实施方式中，同样，电容器CP5至CP6、CP7和CP8至CP9的值可以是基本上相等的，并且在一些实施方式中，也可以基本上等于电容器CP0至CP1、CP2和CP3至CP4的值。
在一些实施方式中，部分10可还包括前馈路径，该前馈路径包括放大器A4和放大器A3。在一些实施方式中，放大器A3可以被配置为运算放大器。部分10的输入端12可以连接到放大器A4的反相输入端，并且放大器A4的非反相输入端可以连接到部分10的输入端11。在一些实施方式中，放大器A4的输出端OT-5可以共同连接到放大器A3的反相输入端，连接到放大器A2的输出端，并且连接到补偿电容器CP10的第一端子，该补偿电容器的另一个端子可以连接到输出端OT-6。在一些实施方式中，放大器A3的非反相输入端可以连接到地。在一些实施方式中，放大器A3的输出端可以连接到输出端OT-6。在一些实施方式中，放大器A1和A2的跨导分别为gm1和gm2。在一些实施方式中，放大器A3和A4的跨导分别为gm3和gm4。
如上所述，滤波器40的实施方式可以被配置为具有两个截止频率。在一些实施方式中，第一截止频率可以是用于操作电路CHOP2的斩波频率(或另选地，用于操作电路CHOP1的频率)，并且第二截止频率可以是斩波频率的谐波。在一些实施方式中，第二截止频率可以是斩波频率的三次谐波。例如，滤波器40的一些实施方式可以被配置为不仅对用于操作电路CHOP2的斩波频率的一次谐波(或另选地用于操作电路CHOP1的频率)诸如例如信号Phase 1和Phase 2的频率进行滤波，而且也对用于操作电路CHOP2的斩波频率的至少另一个谐波进行滤波。在一些实施方式中，滤波器40的第二截止频率可以形成为除三次谐波外的其他谐波。在一些实施方式中，第二陷波频率可以是其他奇次谐波，因为除了偶次谐波之外，奇次谐波被认为承载大部分的能量。例如，第二陷波频率可以是五次谐波。
在一些实施方式中，可以选择第一部段NOTCH1中的电阻器和电容器的值以形成第二截止频率，并且可以选择滤波器40的第二部段NOTCH2的电阻器和电容器的值以形成第一截止频率。
在滤波器40的非限制性示例性实施方式中，滤波器40的差分传递函数的量值可以在高频处增加到接近于基本上为0dB或1的值。
形成具有两个截止频率或陷波的滤波器40可以在斩波器电路CHOP2的输出端IN-1和IN-2与滤波器40的输出端OT-3和OT-4之间引入一定的串联电阻。然而，从整个输入参考噪声角度看，由这些串联电阻生成的噪声除以放大器A1的电压增益，这意味着由具有两个截止频率的滤波器40带来的任何噪声恶化的程度都相当低。
综上所述，本领域的技术人员可以确定，期望的是诸如例如通过使用对在斩波放大器的输出端处生成的信号的新颖滤波来形成具有降低的输出纹波噪声和降低的偏移电压的斩波稳定放大器。一些实施方式可以包括形成无源对称陷波滤波器。
在一些实施方式中，可以使用仅具有两个基本上对称的时钟信号的多相时钟信号。在一些实施方式中，在对称陷波滤波器的滤波器部段内可以不使用时钟信号。据信，输出信号内的假信号的数量得以减少。一些实施方式可以包括使用具有两个截止频率的对称无源PC(电阻器-电容器)陷波滤波器。
在至少一个一般方面，使用RC对称陷波滤波器和模拟驱动电平移位器的高电压斩波稳定放大器可以包括第一运算跨导放大器、第一斩波器电路和第二斩波器电路，该第一斩波器电路耦接到第一运算跨导放大器的输入端以用于对输入信号进行斩波并且将斩波输入信号施加到第一运算跨导放大器的输入端，该第二斩波器电路耦接到第一运算跨导放大器的输出端以用于对由第一运算跨导放大器产生的输出信号进行斩波。斩波稳定放大器可以包括具有两个截止频率的对称无源RC陷波滤波器，该对称无源RC陷波滤波器具有耦接到第二斩波器电路的输出端的输入端，以将由第二斩波器电路产生的斩波输出信号滤波到从第二斩波器电路的输出端接收的陷波滤波器纹波电压。
对称无源RC陷波滤波器可以包括第一输入端和第二输入端，对称无源RC陷波滤波器可以包括第一输出端和第二输出端，并且对称无源RC陷波滤波器可以包括两个级联部段，每个截止频率一个。对称无源RC陷波滤波器部段可以包括第一路径，该第一路径包括耦接在第一输入端与第一节点之间的第一电阻器，以及耦接在第一节点与第二节点之间的第二电阻器。对称无源RC陷波滤波器可以包括第二路径，该第二路径包括耦接在第一输入端与第三节点之间的第一电容器，以及耦接在第三节点与第二节点之间的第二电容器。对称无源RC陷波滤波器可以包括第三路径，该第三路径包括耦接在第二输入端与第四节点之间的第三电阻器，以及耦接在第四节点与第五节点之间的第四电阻器。对称无源RC陷波滤波器可以包括第四路径，该第四路径包括耦接在第二输入端与第六节点之间的第三电容器，以及耦接在第六节点与第五节点之间的第四电容器，还有耦接在第三节点与第六节点之间的第五电阻器和耦接在第一节点与第四节点之间的第五电容器。对称无源RC陷波滤波器可以包括第五路径，该第五路径包括耦接在第二节点与第七节点之间的第六电阻器，以及耦接在第七节点与第一输出端之间的第七电阻器。对称无源RC陷波滤波器可以包括第六路径，该第六路径包括耦接在第二节点与第八节点之间的第六电容器，以及耦接在第八节点与第一输出端之间的第七电容器。对称无源RC陷波滤波器可以包括第七路径，该第七路径包括耦接在第五节点与第九节点之间的第八电阻器，以及耦接在第九节点与第二输出端之间的第九电阻器。对称无源RC陷波滤波器可以包括第八路径，该第八路径包括耦接在第五节点与第十节点之间的第八电容器，以及耦接在第十节点与第二输出端之间的第九电容器。对称无源RC陷波滤波器可以包括耦接在第七节点与第九节点之间的第十电容器，以及耦接在第八节点与第十节点之间的第十电阻器。
斩波稳定放大器可以包括连接到正电源轨的低压差电压调节器以生成相对于地的低电压，以及由低压差调节器供电的振荡器以生成稳定高频时钟信号。斩波稳定放大器可以包括从低压差电压调节器供电的时钟发生器以生成具有由振荡器生成的信号的频率的一半的两个互补时钟信号。斩波稳定放大器可以包括模拟驱动电平移位器电路，用于生成第一斩波器电路所需的时钟相位。
模拟驱动电平移位器电路可以包括运算放大器，该运算放大器具有内置负偏移电压并且用作高电压斩波稳定放大器的非反相输入端的电压跟随器以生成虚拟接地内部信号。模拟驱动电平移位器电路可以包括从正电源轨获取电流的电流发生器。模拟驱动电平移位器电路可以包括连接在电流发生器与电压跟随器的输出端之间的二极管连接的隔离晶体管PMOS和NMOS的堆叠。模拟驱动电平移位器电路可以包括连接在电压跟随器的输出端与接地之间的旁路电容器。模拟驱动电平移位器电路可以包括电平移位器的核心，其使用二极管连接的PMOS和NMOS晶体管的堆叠两端的电压和来自时钟发生器的互补时钟信号来生成用于驱动第一斩波器电路的另一对互补时钟信号。斩波稳定放大器可以包括以下要素的任何组合。
在一些实施方式中，对称无源RC陷波滤波器的两个截止频率与斩波频率的近似五次谐波和近似斩波频率相关。
在一些实施方式中，斩波稳定放大器可以包括将斩波稳定放大器配置为使用两对互补时钟信号，两对互补时钟信号都具有基本上50％的占空比并且具有基本上同时且相反的转变，其中第一斩波器电路被配置为与跟随输入共模电压的电平的第一对互补时钟信号一起操作，并且其中第二斩波器电路被配置为与同接地电压有关的第二对互补时钟信号一起操作。
在一些实施方式中，斩波稳定放大器还包括：第二运算跨导放大器，该第二运算跨导放大器具有耦接到对称无源RC陷波滤波器的输出端的输入端；第三运算跨导放大器，该第三运算跨导放大具有耦接到第二运算跨导放大器的输出端的输入端；以及第四运算跨导放大器，该第四运算跨导放大器具有耦接以接收输入信号的输入端和耦接到第二运算跨导放大器的输出端的输出端。
在一些实施方式中，斩波稳定放大器还包括：第一补偿电容器，该第一补偿电容器耦接在对称无源RC陷波滤波器的第二节点与斩波稳定放大器的输出端之间；第二补偿电容器，该第二补偿电容器耦接在第三运算跨导放大器的输入端和输出端之间；以及第三补偿电容器，该第三补偿电容器耦接在对称无源RC陷波滤波器的第二节点和第五节点之间。
在一些实施方式中，斩波稳定放大器还包括：第四补偿电容器，该第四补偿电容器耦接在对称无源RC陷波滤波器的第二节点与接地节点之间；以及第五补偿电容器，该第五补偿电容器耦接在对称无源RC陷波滤波器的第五节点与接地节点之间。
在另一个一般方面，使用RC对称陷波滤波器和模拟驱动电平移位器形成高电压斩波稳定放大器的方法包括：将斩波稳定放大器配置为以第一频率对信号进行斩波来产生斩波信号；以及将对称无源RC陷波滤波器配置为具有至少两个截止频率，至少两个截止频率包括第一截止频率和第二截止频率，其中第一截止频率是第一频率的谐波，并且第二截止频率基本上接近于第一频率。该方法可以包括将模拟驱动电平移位器配置为跟随高电压斩波稳定放大器的非反相输入端的电压电平，该高电压斩波稳定放大器包括具有内置负偏移电压的单位增益配置的运算放大器、电容器、二极管连接的NMOS和PMOS晶体管的堆叠、电流发生器、以及电平移位器的核心。该方法可以包括以下要素的任何组合。
在一些实施方式中，该方法可以包括将第一截止频率形成为第一频率的五次谐波。在一些实施方式中，该方法可以包括将第一截止频率形成为第一频率的三次谐波。
在又一个一般方面，高电压斩波稳定放大器可以包括RC对称陷波滤波器和模拟驱动电平移位器。斩波稳定放大器可以包括第一运算跨导放大器、第一斩波器电路，该第一斩波器电路耦接到第一运算跨导放大器的输入端以用于对输入信号进行斩波并且将斩波输入信号施加到第一运算跨导放大器的输入端。斩波稳定放大器可以包括第二斩波器电路，该第二斩波器电路耦接到第一运算跨导放大器的输出端以用于对由第一运算跨导放大器产生的输出信号进行斩波。斩波稳定放大器可以包括具有两个截止频率的对称无源RC陷波滤波器，该对称无源RC陷波滤波器具有耦接到第二斩波器电路的输出端的输入端，以将由第二斩波器电路产生的斩波输出信号滤波到从第二斩波器电路的输出端接收的陷波滤波器纹波电压。
对称无源RC陷波滤波器可以包括第一输入端和第二输入端。对称无源RC陷波滤波器可以包括第一输出端和第二输出端。对称无源RC陷波滤波器可以包括两个级联部段，每个截止频率一个。
对称无源RC陷波滤波器部段可以包括第一路径，该第一路径包括耦接在第一输入端与第一节点之间的第一电阻器，以及耦接在第一节点与第二节点之间的第二电阻器。第二路径包括耦接在第一输入端与第三节点之间的第一电容器，以及耦接在第三节点与第二节点之间的第二电容器。对称无源RC陷波滤波器部段可以包括第三路径，该第三路径包括耦接在第二输入端与第四节点之间的第三电阻器，以及耦接在第四节点与第五节点之间的第四电阻器。对称无源RC陷波滤波器部段可以包括第四路径，该第四路径包括耦接在第二输入端与第六节点之间的第三电容器，以及耦接在第六节点与第五节点之间的第四电容器。对称无源RC陷波滤波器部段可包括耦接在第三节点与第六节点之间的第五电阻器，以及耦接在第一节点与第四节点之间的第五电容器。对称无源RC陷波滤波器部段可以包括第五路径，该第五路径包括耦接在第二节点与第七节点之间的第六电阻器，以及耦接在第七节点与第一输出端之间的第七电阻器。对称无源RC陷波滤波器部段可以包括第六路径，该第六路径包括耦接在第二节点与第八节点之间的第六电容器，以及耦接在第八节点与第一输出端之间的第七电容器。对称无源RC陷波滤波器部段可以包括第七路径，该第七路径包括耦接在第五节点与第九节点之间的第八电阻器，以及耦接在第九节点与第二输出端之间的第九电阻器。对称无源RC陷波滤波器部段可以包括第八路径，该第八路径包括耦接在第五节点与第十节点之间的第八电容器，以及耦接在第十节点与第二输出端之间的第九电容器。对称无源RC陷波滤波器部段可以包括耦接在第七节点与第九节点之间的第十电容器，以及耦接在第八节点与第十节点之间的第十电阻器。
斩波稳定放大器可以包括连接到正电源轨的低压差电压调节器以生成称为接地的低电压。斩波稳定放大器可以包括由低压差调节器供电的振荡器以生成稳定高频时钟信号。斩波稳定放大器可以包括从低压差电压调节器供电的时钟发生器以生成具有由振荡器生成的信号的频率的一半的两个互补时钟信号。斩波稳定放大器可以包括模拟驱动电平移位器电路，用于生成第一斩波器电路所需的时钟相位。
模拟驱动电平移位器电路可以包括运算放大器，该运算放大器具有内置负偏移电压并且用作高电压斩波稳定放大器的非反相输入端的电压跟随器以生成虚拟接地内部信号。模拟驱动电平移位器电路可以包括电容电平移位器核心，该电容电平移位器核心包括两个反相器、两个电容器和两个电荷恢复二极管，具有来自时钟发生器的互补时钟信号作为输入并且生成另一对互补时钟信号，用于驱动第一斩波器电路。斩波稳定放大器可以包括以下要素的任何组合。
在一些实施方式中，对称无源RC陷波滤波器的两个截止频率与斩波频率的近似五次谐波和近似斩波频率相关。
在一些实施方式中，斩波稳定放大器可以包括将斩波稳定放大器配置为使用两对互补时钟信号，两对互补时钟信号都具有基本上50％的占空比并且具有基本上同时且相反的转变，其中第一斩波器电路可以被配置为与跟随输入共模电压的电平的第一对互补时钟信号一起操作。第二斩波器电路可以被配置为与第二对互补时钟信号一起操作，第二对互补时钟信号与接地电压相关。
在一些实施方式中，斩波稳定放大器可以包括：第二运算跨导放大器，该器第二运算跨导放大器具有耦接到对称无源RC陷波滤波器的输出端的输入端；第三运算跨导放大器，该第三运算跨导放大具有耦接到第二运算跨导放大器的输出端的输入端；以及第四运算跨导放大器，该第四运算跨导放大器具有耦接以接收输入信号的输入端和耦接到第二运算跨导放大器的输出端的输出端。
在一些实施方式中，斩波稳定放大器可以包括：第一补偿电容器，该第一补偿电容器耦接在对称无源RC陷波滤波器的第二节点与斩波稳定放大器的输出端之间；第二补偿电容器，该第二补偿电容器耦接在第三运算跨导放大器的输入端和输出端之间；第三补偿电容器，该第三补偿电容器耦接在对称无源RC陷波滤波器的第二节点和第五节点之间。
在一些实施方式中，斩波稳定放大器可以包括：第四补偿电容器，该第四补偿电容器耦接在对称无源RC陷波滤波器的第二节点与接地节点之间；以及第五补偿电容器，该第五补偿电容器耦接在对称无源RC陷波滤波器的第五节点与接地节点之间。
在又一个一般方面，使用RC对称陷波滤波器和模拟驱动电平移位器形成高电压斩波稳定放大器的方法可以包括：将斩波稳定放大器配置为第一频率对信号进行斩波来产生斩波信号；以及将对称无源RC陷波滤波器配置为具有至少两个截止频率，至少两个截止频率包括第一截止频率和第二截止频率，其中第一截止频率是第一频率的谐波，并且第二截止频率可以基本上接近于第一频率。该方法可以包括配置模拟驱动电平移位器以跟随高电压斩波稳定放大器的非反相输入端的电压电平，该高电压斩波稳定放大器包括具有内置负偏移电压的单位增益配置的运算放大器、两个反相器、两个电容器和两个电荷恢复二极管。该方法可以包括以下要素的任何组合。
在一些实施方式中，该方法可以包括将第一截止频率形成为第一频率的五次谐波。在一些实施方式中，该方法可以包括将第一截止频率形成为第一频率的三次谐波。
在至少一个方面，用于放大信号的方法，该方法可以包括：接收差分输入信号，该差分输入信号具有大于一对互补时钟信号的共模电压电平；根据差分输入信号的电压电平，使用模拟驱动电平移位器对该对互补时钟信号进行电平移位；通过使用由该对电平移位的互补时钟信号控制的第一斩波器电路的至少一个开关器件切换差分输入信号的极性来对差分输入信号进行斩波；放大斩波差分输入信号；以及通过使用由该对未经电平移位的互补时钟信号控制的第二斩波器电路的至少一个开关器件切换放大斩波差分输入信号的极性来对放大斩波差分输入信号进行斩波。
在一些实施方式中，模拟驱动电平移位器可以包括运算放大器，该运算放大器具有内置偏移并且被配置为电压跟随器，该运算放大器可以接收差分输入信号并且输出一对电平移位的互补时钟信号的虚拟接地。
在一些实施方式中，模拟驱动电平移位器可以包括二极管连接的晶体管的堆叠，该二极管连接的晶体管的堆叠连接在模拟驱动电平移位器的正供电电压与运算放大器的输出端之间以设定一对电平移位的互补时钟信号的振幅，该振幅高于虚拟接地。
在一些实施方式中，模拟驱动电平移位器可以包括电容器，该电容器将一对未经电平移位的互补时钟信号电容地耦接到运算放大器的输出端以产生一对电平移位的互补时钟信号。
在一些实施方式中，该方法可以包括使用第一对称RC滤波器和第二对称RC滤波器来对第二斩波器电路的输出进行滤波，其中第一对称RC滤波器在斩波频率的三次谐波处或在斩波频率的五次谐波处具有截止频率，并且第二对称RC陷波滤波器在斩波频率的一次谐波处具有截止频率。
将理解，在前述描述中，当元件诸如区域或部件被提及为在另一个元件上、连接到另一个元件、电连接到另一个元件、耦接到另一个元件或电耦接到另一个元件时，该元件可以是直接地在另一个元件上、连接或耦接到另一个元件，或可以存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦接到另一个元件或层时，不存在中间元件或层。虽然在整个详细描述中可能不会通篇使用术语直接在...上、直接连接到...、或直接耦接到...，但是被示为直接在元件上、直接连接或直接耦接的元件可以此类方式提及。本申请的权利要求书(如果存在的话)可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。
本文所述的各种技术的实施方式可在数字电子电路中、计算机硬件、固件、软件中或它们的组合中实现(例如，包括在其中)。方法的部分也可通过专用逻辑电路例如FPGA(现场可编程门阵列)或ASIC(专用集成电路)进行，并且装置可实现为该专用逻辑电路。
一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，该半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅(SiC)等。
虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求书旨在涵盖落入实施方式的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以示例的方式呈现，而不是限制，并且可以进行形式和细节上的各种改变。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式可包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。

Claims (11)

1.一种斩波稳定放大器电路，其特征在于，包括：
第一斩波器电路，所述第一斩波器电路使用由电平移位的互补时钟信号对控制的至少一个开关器件以斩波频率对输入信号进行斩波；
放大器，所述放大器耦接到所述第一斩波器电路的输出端，所述放大器放大经斩波的输入信号；
第二斩波器电路，所述第二斩波器电路耦接到所述放大器的输出端，所述第二斩波器电路使用由未经电平移位的互补时钟信号对控制的至少一个开关器件以所述斩波频率对经放大和斩波的输入信号进行斩波；
对称RC陷波滤波器，所述对称RC陷波滤波器耦接到所述第二斩波器电路的输出端，所述对称RC陷波滤波器对来自所述第二斩波器电路的信号进行滤波并且输出输出信号；和
模拟驱动电平移位器，所述模拟驱动电平移位器接收所述输入信号，并且基于所述输入信号的电压电平使所述未经电平移位的互补时钟信号对电平移位以产生所述电平移位的互补时钟信号对。
2.根据权利要求1所述的斩波稳定放大器电路，其中，所述放大器是运算跨导放大器。
3.根据权利要求1所述的斩波稳定放大器电路，其中，所述对称RC陷波滤波器包括第一陷波滤波器和第二陷波滤波器，所述第一陷波滤波器在所述斩波频率的三次谐波处或在所述斩波频率的五次谐波处具有截止频率，所述第二陷波滤波器在所述斩波频率的一次谐波处具有截止频率。
4.根据权利要求1所述的斩波稳定放大器电路，其中，所述模拟驱动电平移位器在4伏的较低电压与大于或等于12伏的较高电压之间的供电电压下操作。
5.根据权利要求1所述的斩波稳定放大器电路，其中，所述模拟驱动电平移位器包括运算放大器，所述运算放大器具有内置偏移并且被配置为电压跟随器，所述运算放大器接收所述输入信号并且输出所述电平移位的互补时钟信号对的虚拟地。
6.根据权利要求5所述的斩波稳定放大器电路，其中，所述模拟驱动电平移位器包括二极管连接的晶体管的堆叠，所述二极管连接的晶体管的堆叠连接在所述模拟驱动电平移位器的正供电电压与所述运算放大器的输出端之间以设定所述电平移位的互补时钟信号对的振幅，所述振幅高于虚拟地。
7.根据权利要求5所述的斩波稳定放大器电路，其中，所述模拟驱动电平移位器包括至少一个电容器，所述至少一个电容器将所述未经电平移位的互补时钟信号对电容地耦接到所述运算放大器的所述输出端，以产生所述电平移位的互补时钟信号对。
8.根据权利要求1所述的斩波稳定放大器电路，其中，电平移位的互补时钟信号被施加到至少一个场效应晶体管中的每个的栅极，并且所述互补时钟信号的所述电平移位相对于被施加到所述至少一个场效应晶体管中的每个的源极的输入信号的电压。
9.一种斩波稳定放大器系统，其特征在于，包括：
模拟驱动电平移位器，所述模拟驱动电平移位器接收输入信号，并且基于所述输入信号的电压电平使互补时钟信号对电平移位；
第一斩波器电路，所述第一斩波器电路使用由电平移位的互补时钟信号对控制的至少一个开关器件以斩波频率对所述输入信号进行斩波；
放大器，所述放大器耦接到所述第一斩波器电路的输出端，所述放大器放大经斩波的输入信号；和
第二斩波器电路，所述第二斩波器电路耦接到所述放大器的输出端，所述第二斩波器电路使用由所述互补时钟信号对控制的至少一个开关器件以所述斩波频率对经放大、斩波的输入信号进行斩波。
10.根据权利要求9所述的斩波稳定放大器系统，其中，所述模拟驱动电平移位器包括运算放大器，所述运算放大器具有内置偏移并且被配置为电压跟随器，所述运算放大器接收所述输入信号并且输出所述电平移位的互补时钟信号对的虚拟地，
所述模拟驱动电平移位器包括电容器，所述电容器将未经电平移位的互补时钟信号对电容地耦接到所述运算放大器的所述输出端以产生所述电平移位的互补时钟信号对。
11.根据权利要求9所述的斩波稳定放大器系统，其中，所述斩波稳定放大器系统还包括：
第一对称RC陷波滤波器和第二对称RC陷波滤波器，其中所述第一对称RC陷波滤波器被配置为接收来自所述第二斩波器电路的差分信号，并且所述第二对称RC陷波滤波器被配置为接收来自所述第一对称RC陷波滤波器的差分信号。
CN201822085943.5U 2017-12-29 2018-12-12 斩波稳定放大器电路和斩波稳定放大器系统 Active CN209330072U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762611982P 2017-12-29 2017-12-29
US62/611,982 2017-12-29
US16/042,006 US10411664B2 (en) 2017-12-29 2018-07-23 Chopper-stabilized amplifier with analog-driven level shifter
US16/042,006 2018-07-23

Publications (1)

Publication Number Publication Date
CN209330072U true CN209330072U (zh) 2019-08-30

Family

ID=67058969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201822085943.5U Active CN209330072U (zh) 2017-12-29 2018-12-12 斩波稳定放大器电路和斩波稳定放大器系统

Country Status (2)

Country Link
US (1) US10411664B2 (zh)
CN (1) CN209330072U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116232322A (zh) * 2023-05-05 2023-06-06 南方电网数字电网研究院有限公司 时钟信号控制电路、斩波器的驱动电路和斩波器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11025256B2 (en) * 2018-08-21 2021-06-01 Mediatek Inc. Filter with direct current level shift and associated phase-locked loop circuit
US11228291B2 (en) 2020-05-22 2022-01-18 Analog Devices, Inc. Chopper amplifiers with multiple sensing points for correcting input offset
US11139789B1 (en) 2020-06-05 2021-10-05 Analog Devices, Inc. Chopper amplifiers with tracking of multiple input offsets
US11909364B2 (en) * 2021-05-25 2024-02-20 Cypress Semiconductor Corporation Fast start up control circuit
JP2023063869A (ja) * 2021-10-25 2023-05-10 株式会社デンソー クロック信号生成回路
EP4372990A1 (en) * 2022-11-17 2024-05-22 Nxp B.V. A low-pass filter circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2316788A1 (fr) * 1975-07-01 1977-01-28 Commissariat Energie Atomique Procede et dispositif d'elimination de la tension residuelle d'erreur d'un amplificateur
US7292095B2 (en) 2006-01-26 2007-11-06 Texas Instruments Incorporated Notch filter for ripple reduction in chopper stabilized amplifiers
JP5215399B2 (ja) * 2007-09-14 2013-06-19 アナログ デバイシーズ インク 改良されたローパワー、ローノイズアンプシステム
US7724080B2 (en) * 2008-06-11 2010-05-25 Intersil Americas Inc. Chopper stabilized amplifier
US8791754B2 (en) * 2012-05-03 2014-07-29 Analog Devices, Inc. Programmable gain amplifier with amplifier common mode sampling system
US8786363B2 (en) * 2012-06-13 2014-07-22 Analog Devices, Inc. Apparatus and methods for electronic amplification
US9595922B2 (en) * 2012-11-19 2017-03-14 Infineon Technologies Ag Chopper amplifier
US9391571B2 (en) * 2014-01-20 2016-07-12 Semiconductor Components Industries, Llc Chopper-stabilized amplifier and method therefor
US9584011B1 (en) 2016-01-06 2017-02-28 Semiconductor Components Industries, Llc Capacitive coupled input transfer gates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116232322A (zh) * 2023-05-05 2023-06-06 南方电网数字电网研究院有限公司 时钟信号控制电路、斩波器的驱动电路和斩波器
CN116232322B (zh) * 2023-05-05 2023-09-15 南方电网数字电网研究院有限公司 时钟信号控制电路、斩波器的驱动电路和斩波器

Also Published As

Publication number Publication date
US20190207573A1 (en) 2019-07-04
US10411664B2 (en) 2019-09-10

Similar Documents

Publication Publication Date Title
CN209330072U (zh) 斩波稳定放大器电路和斩波稳定放大器系统
EP2839579B1 (en) High side current sense amplifier
CN107623495B (zh) 低噪声电路
EP0663719A2 (en) Analog filter circuit and semiconductor integrated circuit device using the same
US20140197887A1 (en) Telescopic OP-AMP With Slew Rate Control
CN101106357A (zh) 放大器电路、启动和停止放大器电路的方法
EP2328056A1 (en) Low-dropout linear regulator (LDO), method for providing an LDO and method for operating an LDO
JP2015128236A (ja) 差動信号駆動回路
TW200908543A (en) Output circuits with class D amplifier
WO2011137635A1 (zh) 一种功率放大器和基于功率放大器的信号放大方法
CN108634949B (zh) 斩波仪表放大器的直流失调校准电路
US9973156B2 (en) Generation of voltage reference signals in a hybrid switched mode amplifier
CN107404307A (zh) 测量装置、电平变换器电路、电荷泵级和电荷泵及其方法
CN105634438A (zh) 低通滤波器
TWI420805B (zh) 能夠處理電壓幅值大於供電電壓的輸入信號的高阻抗電平移動放大器、方法及裝置
CN101411059B (zh) 具有并联耦合差分输入对的转换器
US20100090756A1 (en) Switched capacitor circuit with reduced leakage current
US10164581B2 (en) Self-oscillating amplifier with high order loop filter
US8710896B2 (en) Sampling switch circuit that uses correlated level shifting
EP1587226A1 (en) Reactance adjustment device, transceiver and transmission device using the same, signal processing circuit suitable for them, reactance adjustment method, transmission method, and reception method
JP2006314059A (ja) 半導体装置
CN106712765B (zh) 一种基于cmos工艺的pecl发送器接口电路
CN110943702A (zh) 用于高阻抗缓冲器的交流联接斩波器信号
TWI225333B (en) Class D amplifier
CN117769802A (zh) 具有死区时间畸变补偿的d类放大器

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant