CN107404307A - 测量装置、电平变换器电路、电荷泵级和电荷泵及其方法 - Google Patents

测量装置、电平变换器电路、电荷泵级和电荷泵及其方法 Download PDF

Info

Publication number
CN107404307A
CN107404307A CN201710352283.XA CN201710352283A CN107404307A CN 107404307 A CN107404307 A CN 107404307A CN 201710352283 A CN201710352283 A CN 201710352283A CN 107404307 A CN107404307 A CN 107404307A
Authority
CN
China
Prior art keywords
signal
charge pump
voltage
switch
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710352283.XA
Other languages
English (en)
Other versions
CN107404307B (zh
Inventor
U.赖希奥尔德
M.赖因霍尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107404307A publication Critical patent/CN107404307A/zh
Application granted granted Critical
Publication of CN107404307B publication Critical patent/CN107404307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16585—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 for individual pulses, ripple or noise and other applications where timing or duration is of importance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及测量装置、电平变换器电路、电荷泵级和电荷泵及其方法。根据不同的实施形式，电平变换器电路（1300a，1700b，1800，2000）可以具有如下部分：信号源（1302）；电平变换器（1304）；其中所述信号源（1302）在输出侧电容性地与所述电平变换器（1304）的输入耦合；以及其中所述信号源（1302）和所述电平变换器（1304）彼此电流隔离。

Description

测量装置、电平变换器电路、电荷泵级和电荷泵及其方法
技术领域
本发明涉及一种用于测量装置、电平变换器电路、电荷泵级（Ladungspumpstufe）和电荷泵的电路架构以及一种用于使该电路架构运行的方法。
背景技术
一般而言，为了处理数字信号或者模拟信号，可以使用集成电路（也称作芯片（Chip）或者微芯片）。集成电路可以具有多个电路模块，在这些电路模块中的每个电路模块都提供集成电路的一种或者多种功能。集成电路或芯片具有的电路模块越多，该集成电路或芯片和它的电路模块可能会越复杂。例如，复杂的芯片可能需要电压供给装置、电压整流装置（Spannungsgleichrichtung）、电平变换装置、直流电压变换装置、时钟发生装置、功率放大装置、读出放大装置（Ausleseverstärkung）等，这些装置可以借助相应的电路模块来提供。
一般而言，力求一种进行信号处理的芯片，该进行信号处理的芯片具有明确地（anschaulich）尽可能高的信噪比。该信噪比可能与一个芯片的所有电路模块有关，因为这些电路模块的噪声沿着该芯片的信号链叠加成复杂的相互作用，所述相互作用最终限制了在技术上可达到的信噪比，例如限制到大约60分贝或者更少。例如，电压供给装置的噪声可以由功率放大器来接收并且进一步被放大，使得由该功率放大器输出的信号具有比电压供给装置还更大的噪声。尤其是，产生最大噪声的那个电路模块可能在芯片的信噪比中占主导地位。
常规地，力求沿着信号链产生尽可能小的噪声的电路模块。为了实现尽可能高的信噪比，该信号链通常被供给尽可能噪声很少的电压。在芯片的连续进行信号处理的传感器电路中，例如使用MOSFET放大器电路或者简单的源极跟随器放大器电路。
传感器电路的对于信噪比最为关键的参数是所谓的粉红噪声（也称作1/f噪声，用英语也称作“flicker noise（闪烁噪声）”），该粉红噪声随着频率下降而增加。常规地，粉红噪声通过如下方式被优化：进行放大的晶体管的栅极面积被增大，但是为此必须容忍对所需的芯片面积的更大需求以及变得困难的制造方法。
替选于交流电压，直流电压可以用于对传感器电路进行供给。但是，为了在芯片本身上产生电的直流电压（也称作芯片上产生（On-Chip-Erzeugung）），常规地必需容忍很低的效率，该很低的效率提高了芯片的废热并且因此提高了主动冷却芯片的必要性。此外，还必须容忍时间控制中的不精确性，例如在控制开关来对电的直流电压进行斩波时的不精确性，并且必须容忍由于所需的时间控制而提高的功耗。因而，为了使芯片的功耗和废热最小化，通常使用尽可能小的直流电压来对放大器电路进行供给，例如使用为2.5伏特或者更小的直流电压。
可替选地，省去了电的直流电压和/或在芯片本身上产生该电的直流电压。反而，为了对放大器电路或信号链进行供给，要么使用交流电压，要么使用在外部（在芯片之外）产生的直流电压。
发明内容
根据不同的实施形式，提供了一种用于芯片和该芯片的电路模块的电路架构，所述芯片和该芯片的电路模块减小功耗，能够实现更精确的时间控制、更大的边沿陡度和/或更大的信噪比，例如能够实现为至少75dB（分贝）的信噪比（也称作SNR）。明确地，该电路架构能够实现在芯片本身上产生较大的电的直流电压（芯片上产生），借助该直流电压可以对该芯片的放大器电路和/或信号链进行供给，使得提高了SNR的上限。借助该电路架构，可以实现明确地噪声特别少的测量装置。
明确地，根据不同的实施形式，为了给信号链供电，提供了电的混合电压源，该电的混合电压源提供峰谷值（Spitze-Tal-Wert）大于加倍的电的供给电压（例如大于6伏特）的电的混合电压。
明确地，根据不同的实施形式，为该电路架构（例如为电的混合电压源）提供了电荷泵级和电荷泵，该电路架构需要较小的芯片面积和/或该电路架构具有较小的功耗。电荷泵级和/或电荷泵可以设立为用于产生负电压，和/或完全以一种导电类型（例如p型或者n型）来制成。可替选地或者附加地，可以减小安装在其中的开关的所需的耐压强度。明确地，所提供的电荷泵级和/或电荷泵能够实现将电的漏极-源极电压减半，使得电荷存储器的整个电的电压摆幅（Spannungshub）可以被用于进行电荷泵浦（Ladungspumpen）。
明确地，根据不同的实施形式，为该电路架构（例如为其斩波器），提供了电平变换器电路，该电路架构需要较小的芯片面积和/或具有较小的功耗。
根据不同的实施形式，测量装置可以具有如下部分：微机械传感器，该微机械传感器具有电容；桥式电路，该桥式电路具有多个电容，所述多个电容中的至少一个电容是微机械传感器的电容（也就是，该电容表示微机械传感器）；放大器，该放大器在输入侧与该桥式电路的输出耦合；电的直流电压源，该电的直流电压源设立为提供电的直流电压；斩波器，该斩波器具有至少一个第一电荷存储器和至少一个开关结构；其中该开关结构设立为，将第一电荷存储器轮流地与电的直流电压和桥式电路耦合，用于将电的混合电压耦合输入（einkoppeln）到该桥式电路中。
根据不同的实施形式，测量装置可以具有如下部分：微机械传感器，该微机械传感器具有电容；桥式电路，该桥式电路具有多个电容，所述多个电容中的至少一个电容是微机械传感器的电容；放大器，该放大器在输入侧与桥式电路的输出耦合并且具有电的工作电压；电的混合电压源，该电的混合电压源设立为，将峰谷值大于电的工作电压（例如大于6伏特）的电的混合电压耦合输入到桥式电路中，例如该峰谷值大于电的工作电压的加倍电压，例如大于电的工作电压的三倍电压。可替选地或者附加地，工作电压也可以是微机械传感器的工作电压、芯片的逻辑电路的工作电压和/或测量装置的电荷泵的工作电压，在该芯片中实施该测量装置。
根据不同的实施形式，微机械传感器可以具有工作电压；其中混合电压源设立为提供峰谷值为大约工作电压的加倍电压的混合电压。
根据不同的实施形式，混合电压源可以具有第一电荷泵，该第一电荷泵设立为提供直流电压的第一电势。
根据不同的实施形式，混合电压源可以具有至少一个第二电荷泵，所述至少一个第二电荷泵设立为提供直流电压的第二电势。
根据不同的实施形式，混合电压源可以具有开关结构，该开关结构设立为，当混合电压已达到其极值时，使电容（例如多个电容器）放电。
根据不同的实施形式，混合电压源可以具有斩波器和/或直流电压源，或者可以由斩波器和/或直流电压源形成。
根据不同的实施形式，混合电压源可以具有直流电压源，该直流电压源设立为提供电的直流电压。
根据不同的实施形式，混合电压源可以具有斩波器，该斩波器具有至少一个第一电荷存储器和至少一个开关结构；其中该开关结构设立为，将第一电荷存储器轮流地与直流电压和桥式电路耦合，用于将电的混合电压耦合输入到该桥式电路中。
根据不同的实施形式，混合电压源可以具有开关结构，该开关结构设立为，当混合电压已达到其极值时，使多个电容（例如多个电容器）放电。
根据不同的实施形式，电的混合电压可以具有如下峰谷值：所述峰谷值为大约6伏特或者更大（例如为大约8伏特或者更大、例如为大约10伏特或者更大、例如为大约12伏特或者更大、例如为大约14伏特或者更大、例如为大约16伏特或者更大、例如为大约18伏特或者更大），和/或为大约30伏特或者更小。
根据不同的实施形式，电的供给电压可以是直流电压，并且可以具有大约5伏特或者更小（例如大约4伏特或者更小、例如大约3伏特或者更小、例如大约2伏特或者更小、例如大约1.5伏特或者更小、例如大约1伏特）和/或大约0.5伏特或者更大。
电的供给电压可以附在电荷泵上，附在测量装置上的处理器（例如其逻辑电路）上和/或微机械传感器上。
微机械传感器可以具有压力传感器（例如用于测量胎压或者空气压力）和/或声传感器（或者更一般而言：声变换器），或者可以由压力传感器和/或声传感器形成。可替选地，微机械传感器可以具有加速度传感器、化学传感器（例如湿度传感器和/或气体传感器）、力传感器、位置传感器、颗粒传感器、料位传感器和/或气体传感器，或者可以由这些传感器形成。
根据不同的实施形式，斩波器可以设立为，在稳定状态下提供如下内容中的至少一个：电的混合电压的小于200µV的噪声（例如在电的混合电压的峰谷值为恰好18伏特或者更大的情况下）；电的混合电压的小于105的信噪比；和/或电的混合电压的如下噪声：该噪声小于该电的混合电压的峰谷值的10-5。
根据不同的实施形式，斩波器可以设立为，在稳定状态下提供电的混合电压的一次谐波，所述一次谐波具有小于200µV（微伏特）和/或小于该电的混合电压的峰谷值的10-5的峰谷值。
根据不同的实施形式，斩波器可以设立为，提供具有梯形特征（例如矩形特征）和/或三角形特征的电的混合电压。梯形特征（例如矩形特征）可能微小地偏离理想的几何形状，例如具有指数函数边沿（也就是弯曲的腿部）或者倒圆的角。由电的混合电压的信号走向（Signalverlauf）所围成的面积可以是最大化的或者被最大化。
根据不同的实施形式，电的直流电压源可以具有第一电荷泵，该第一电荷泵设立为提供电的直流电压的第一电势。
根据不同的实施形式，电的直流电压源可以具有至少一个第二电荷泵，所述至少一个第二电荷泵设立为提供电的直流电压的第二电势。可替选地，电的混合电压的第二电势可以是电的参考电势，例如电接地。电的直流电压可以对应于在第一电势与第二电势之间的差。
根据不同的实施形式，电的混合电压的峰谷值可以小于电的直流电压。
根据不同的实施形式，开关结构可以设立为：当第一电荷存储器与桥式电路解耦（entkoppelt）时，使多个电容、例如多个电容器（例如相对彼此或者对电接地）放电。“相对彼此放电”可以理解为，其中所存储的电荷至少部分相互抵消（借助电荷彼此间的交换）。换言之，多个电容（例如电容器）可以相互耦合，使得其中所存储的能量被释放。
根据不同的实施形式，开关结构可以设立为，根据斩波器的电荷转移循环来操控（ansteuern）第一电荷存储器，其中电荷转移循环具有：第一阶段（也称作第一斩波器阶段），在该第一阶段中，第一电荷存储器与电的直流电压耦合，并且与桥式电路解耦；第二阶段（也称作第二斩波器阶段），在该第二阶段中，第一电荷存储器与电的直流电压解耦，并且与桥式电路耦合。
根据不同的实施形式，斩波器可以具有第二电荷存储器，其中该开关结构设立为，根据斩波器的电荷转移循环来操控第二电荷存储器；其中在第一阶段中，第二电荷存储器与电的直流电压解耦，并且与桥式电路耦合；其中在第二阶段中，第二电荷存储器与电的直流电压耦合，并且与桥式电路解耦。
根据不同的实施形式，斩波器可以设立为，借助第一电荷存储器，提供电的混合电压的第一时钟信号，并且借助第二电荷存储器，提供电的混合电压的第二时钟信号，所述第一时钟信号和第二时钟信号推挽式（im Gegentakt）振荡。
根据不同的实施形式，至少两个（互补的）时钟信号在时间上可以彼此协调，使得在桥式电路的输出上的由电的混合电压单独引起的电的电压波动小于200mV和/或小于电的混合电压的峰谷值的10-2。明确地，这可以借助一个电平变换器或者多个电平变换器提供了这一点，或者这可以借助一个电平变换器或者多个电平变换器被提供，所述电平变换器提供至少两个时钟信号（作为两个互补的电平变换器信号）。
根据不同的实施形式，至少两个时钟信号在时间上可以彼此协调，使得这两个信号的叠加具有如下电的电压波动：所述电压波动小于200mV和/或小于电的混合电压的峰谷值的10-2。明确地，噪声可能随着电的电压波动而减小。
根据不同的实施形式，开关结构此外还可以设立为，根据电荷转移循环来操控桥式电路；其中电荷转移循环具有第三阶段（也称作第三斩波器阶段），在该第三阶段中，多个电容（例如多个电容器）为了放电而相互耦合，而第一电荷存储器和/或第二电荷存储器与桥式电路解耦。
根据不同的实施形式，斩波器可以具有附加的第一电荷存储器，该附加的第一电荷存储器由该开关结构与第一电荷存储器同步地被切换（也就是被操控），其中第一电荷存储器在第一阶段中与电的直流电压的第一电势耦合，而在第二阶段中，第一电荷存储器与多个电容中的第一电容（例如多个电容器中的第一电容器）耦合；并且其中附加的第一电荷存储器在第一阶段中与电的直流电压的第二电势耦合，而在第二阶段中，该附加的第一电荷存储器与多个电容中的第二电容（例如多个电容器中的第二电容器）耦合。
根据不同的实施形式，斩波器可以设立为，借助附加的第一电荷存储器来提供电的混合电压的第一时钟信号。
根据不同的实施形式，斩波器可以具有附加的第二电荷存储器，该附加的第二电荷存储器由开关结构与第二电荷存储器同步地被切换（也就是被操控），其中第二电荷存储器在第一阶段中与多个电容中的第二电容（例如与多个电容器中的第二电容器）耦合，而在第二阶段中，该第二电荷存储器与电的直流电压的第二电势耦合；并且其中附加的第二电荷存储器在第一阶段中与多个电容中的第一电容（例如与多个电容器中的第一电容器）耦合，而在第二阶段中，该附加的第二电荷存储器与电的直流电压的第二电势耦合。
根据不同的实施形式，斩波器可以设立为，借助附加的第二电荷存储器来提供电的混合电压的第二时钟信号。
根据不同的实施形式，斩波器的电荷存储器可以在其电容方面相等；和/或斩波器的电荷存储器可以具有比桥式电路（也就是桥式电路的电容性分压器之和）更大的电容。
根据不同的实施形式，微机械传感器可以具有电的工作电压；其中斩波器的每个电荷存储器都具有第一电容；其中桥式电路具有第二电容，该第二电容表示多个电容（例如多个电容器）的（也就是根据接线的）电容和；以及其中斩波器和桥式电路彼此设立为，使得电的直流电压与电的工作电压之比比2大了第二电容与第一电容的至少一个比。
根据不同的实施形式，微机械传感器可以具有工作电压；其中直流电压源设立为产生比加倍的工作电压大的电的直流电压。
根据不同的实施形式，测量装置此外还可以具有电压调节器，该电压调节器设立为，将电的混合电压与电的参考电势进行比较，并且基于该比较来调节电的混合电压。
根据不同的实施形式，电压调节器可以设立为，基于该比较来控制和/或调节电的直流电压源的至少一个电荷泵。
根据不同的实施形式，电压调节器可以设立为，基于该比较而起动和/或停止电的直流电压源的至少一个电荷泵。
根据不同的实施形式，电压调节器可以设立为，调节电的混合电压的如下量中的至少一个：峰谷值；峰值；和/或等值（Gleicwert）（对应于时间平均值）。
根据不同的实施形式，芯片可以具有如在本文所描述的测量装置，例如在芯片的衬底中实施该测量装置。
根据不同的实施形式，测量装置此外还可以具有电的供给电压源（该电的供给电压源提供电的供给电压）。例如，电的供给电压源可以设立用于（例如借助磁感应）无接触地传输电能。可替选地，可以借助单独的芯片提供了电的直流电压源和/或电的供给电压源，或者电的直流电压源和/或电的供给电压源可以借助单独的芯片被提供，（明确地外部的电的电压源）。
根据不同的实施形式，电平变换器电路可以具有如下部分：信号源；电平变换器（也称作第二电平变换器）；其中信号源在输出侧电容性地与电平变换器的输入耦合；并且其中信号源和电平变换器彼此电流（galvanisch）隔离。
根据不同的实施形式，信号源可以具有附加的电平变换器（也称作第一电平变换器），所述第一电平变换器设立用于提供第一电平变换器信号，该第一电平变换器信号电容性地被耦合输入给电平变换器。
根据不同的实施形式，信号源可以具有推挽发生器（Gegentaktgenerator），该推挽发生器设立用于提供两个推挽信号，所述推挽信号电容性地被耦合输入给电平变换器。
根据不同的实施形式，电平变换器可以设立用于提供第二电平变换器信号，其中第一电平变换器信号或者两个推挽信号以及第二电平变换器信号在频率上相一致。
根据不同的实施形式，电平变换器电路可以具有如下部分：推挽发生器；电平变换器（也称作第二电平变换器）；其中推挽发生器在输出侧电容性地与电平变换器的输入耦合；并且其中推挽发生器和电平变换器彼此电流隔离。
根据不同的实施形式，推挽发生器可以具有电平变换器（也称作第一电平变换器），或者可以由电平变换器形成。例如，第一电平变换器可以设立用于产生两个经过电平变换的推挽信号，也就是相对彼此处于推挽的两个信号（也就是它们互补）。
根据不同的实施形式，电平变换器电路可以具有如下部分：推挽发生器，用于提供两个互补的信号（也称作两个推挽信号）；电平变换器；其中推挽发生器与电平变换器耦合，使得这两个互补的信号电容性地被耦合输入给电平变换器；以及其中推挽发生器和电平变换器彼此电流隔离。
根据不同的实施形式，电平变换器电路可以具有如下部分：第一电平变换器；第二电平变换器；其中第一电平变换器在输出侧电容性地与第二电平变换器的输入耦合；以及其中第一电平变换器和第二电平变换器彼此电流隔离。
根据不同的实施形式，电平变换器电路可以具有如下部分：第一电平变换器，用于提供电平变换器信号；第二电平变换器；其中第一电平变换器与第二电平变换器耦合，使得电平变换器信号电容性地被耦合输入给第二电平变换器；以及其中第一电平变换器和第二电平变换器彼此电流隔离。
根据不同的实施形式，第一电平变换器可以设立用于提供第一电平变换器信号，该第一电平变换器信号电容性地被耦合输入给第二电平变换器。
根据不同的实施形式，推挽发生器可以设立用于提供两个推挽信号，所述推挽信号电容性地被耦合输入给第二电平变换器。这两个推挽信号的每个推挽信号都可以可选地具有电平变换器信号，或者可以由该电平变换器信号形成。
根据不同的实施形式，第二电平变换器可以设立用于提供第二电平变换器信号，该第二电平变换器信号具有如下中的至少一个：比第一电平变换器信号和/或比这两个推挽信号更大的幅值；比第一电平变换器信号和/或比这两个推挽信号更大的峰谷值；比第一电平变换器信号更大的峰值；和/或比第一电平变换器信号和/或比这两个推挽信号更大的平均值。
根据不同的实施形式，第二电平变换器可以设立用于提供第二电平变换器信号；其中第一电平变换器信号或者这两个推挽信号以及第二电平变换器信号在频率上相一致。
根据不同的实施形式，电平变换器电路此外还可以具有电荷存储器，该电荷存储器电容性地将信号源（例如其第一电平变换器和/或其推挽发生器）在输出侧与（第二）电平变换器的输入耦合。
根据不同的实施形式，第二电平变换器可以具有反相器结构，该反相器结构在输入侧与第二电平变换器的输入耦合，和/或在输出侧提供第二电平变换器的输出。
根据不同的实施形式，第二电平变换器可以具有第一电荷泵，该第一电荷泵设立为提供电的电压差，以切换反相器结构，例如提供大于电的供给电压的电的电压差。
根据不同的实施形式，信号源（例如其第一电平变换器和/或其推挽发生器）可以在输出侧与第一电荷泵的时钟输入电容性地耦合。
根据不同的实施形式，反相器结构可以在输入侧此外还附在第一电荷泵的时钟输入上，用于根据第一电荷泵的时钟（换言之，根据电荷转移循环）切换反相器结构。
根据不同的实施形式，第二电平变换器可以具有第二电荷泵，该第二电荷泵连接在反相器结构与信号源（例如其第一电荷泵和/或其推挽发生器）之间，其中反相器结构在输入侧此外还附在（例如具有交叉耦合的反相器或者由该交叉耦合的反相器形成的）第二电荷泵级的时钟输入上，用于根据第二电荷泵的时钟（也就是根据第二电荷泵的电荷转移循环）切换反相器结构。
根据不同的实施形式，电平变换器电路此外还可以具有附加的信号源，该附加的信号源在输出侧电容性地与第二电荷泵的时钟输入耦合。
根据不同的实施形式，附加的信号源可以具有还附加的电平变换器（也称作第三电平变换器），所述还附加的电平变换器设立用于提供第三电平变换器信号，该第三电平变换器信号电容性地被耦合输入给电平变换器。
根据不同的实施形式，附加的信号源可以具有附加的推挽发生器，该附加的推挽发生器设立用于提供两个附加的推挽信号，所述附加的推挽信号电容性地被耦合输入给电平变换器。
根据不同的实施形式，电平变换器电路此外还可以具有附加的推挽发生器，该附加的推挽发生器在输出侧电容性地与第二电荷泵的时钟输入耦合。
根据不同的实施形式，该附加的推挽发生器可以具有第三电平变换器，或者可以由该第三电平变换器形成。
根据不同的实施形式，附加的推挽发生器可以设立用于提供两个附加的推挽信号，所述附加的推挽信号电容性地被耦合输入给第二电平变换器。
根据不同的实施形式，电平变换器电路此外还可以具有第三电平变换器，该第三电平变换器在输出侧电容性地与第二电荷泵的时钟输入耦合。
根据不同的实施形式，第三电平变换器可以设立用于提供第三电平变换器信号，该第三电平变换器信号电容性地被耦合输入给第二电平变换器。
根据不同的实施形式，第三电平变换器可以设立用于提供第二电平变换器信号，该第二电平变换器信号具有如下中的至少一个：比第三电平变换器信号和/或比这两个附加的推挽信号更大的幅值；比第三电平变换器信号和/或比这两个附加的推挽信号更大的峰谷值；比第三电平变换器信号更大的峰值；和/或比第三电平变换器信号和/或比这两个附加的推挽信号更大的平均值。
根据不同的实施形式，第二电平变换器可以设立用于提供第二电平变换器信号；其中第三电平变换器信号和/或这两个附加的推挽信号以及第二电平变换器信号在频率上相一致。
根据不同的实施形式，电平变换器电路可以具有如下部分：信号源；反相器结构；电荷泵，该电荷泵具有电荷存储器；其中信号源在输出侧借助电荷存储器电容性地与反相器结构的输入耦合；以及其中反相器结构和信号源彼此电流隔离。
根据不同的实施形式，信号源可以具有电平变换器，该电平变换器设立用于提供第一电平变换器信号，所述第一电平变换器信号电容性地被耦合输入给该反相器结构。
根据不同的实施形式，信号源可以具有推挽发生器，该推挽发生器设立用于提供两个推挽信号，所述两个推挽信号电容性地被耦合输入给反相器结构。
根据不同的实施形式，电平变换器电路此外还可以具有：附加的信号源，该附加的信号源在输出侧与附加的电荷泵的电荷存储器耦合。
根据不同的实施形式，附加的信号源可以具有附加的电平变换器，该附加的电平变换器设立用于提供第三电平变换器信号，该第三电平变换器信号被耦合输入给附加的电荷泵。
根据不同的实施形式，附加的信号源可以具有附加的推挽发生器，该附加的推挽发生器设立用于提供两个附加的推挽信号，所述两个附加的推挽信号被耦合输入给附加的电荷泵。
根据不同的实施形式，电平变换器电路可以具有如下部分：电平变换器和/或推挽发生器；反相器结构；电荷泵，该电荷泵具有电荷存储器；其中电平变换器和/或推挽发生器在输出侧借助电荷存储器电容性地与反相器结构的输入耦合；以及其中反相器结构和电平变换器和/或推挽发生器彼此电流隔离。
根据不同的实施形式，电平变换器可以设立用于提供第一电平变换器信号，该第一电平变换器信号电容性地被耦合输入给反相器结构。
根据不同的实施形式，推挽发生器可以设立用于提供两个推挽信号，所述两个推挽信号电容性地被耦合输入给反相器结构。
根据不同的实施形式，反相器结构可以设立用于提供第二电平变换器信号，该第二电平变换器信号具有如下中的至少一个：比第一电平变换器信号和/或比这两个推挽信号更大的幅值；比第一电平变换器信号更大的峰谷值；比第一电平变换器信号和/或比这两个推挽信号更大的峰值；和/或比第一电平变换器信号和/或比这两个推挽信号更大的平均值。
根据不同的实施形式，反相器结构可以设立用于提供第二电平变换器信号；其中第一电平变换器信号和/或两个推挽信号以及第二电平变换器信号在频率上相一致。
根据不同的实施形式，电荷泵可以设立用于根据电荷存储器的电荷转移循环来切换反相器结构。
根据不同的实施形式，电荷泵可以设立为，提供电的电压差，以切换反相器结构。
根据不同的实施形式，电平变换器电路此外还可以具有附加的电荷泵，该附加的电荷泵设立为提供电的电压差，以切换反相器结构；其中电荷泵连接在反相器结构与附加的电荷泵之间。
根据不同的实施形式，电平变换器电路此外还可以具有附加的信号源，该附加的信号源在输出侧与附加的电荷泵的电荷存储器耦合。
根据不同的实施形式，附加的信号源可以具有附加的电平变换器，该附加的电平变换器设立用于提供第三电平变换器信号，该第三电平变换器信号被耦合输入给附加的电荷泵。
根据不同的实施形式，附加的信号源可以具有附加的推挽发生器，该附加的推挽发生器设立用于提供两个附加的推挽信号，所述附加的推挽信号被耦合输入给附加的电荷泵。
根据不同的实施形式，电平变换器电路此外还可以具有附加的电平变换器和/或附加的推挽发生器，其在输出侧与附加的电荷泵的电荷存储器耦合。
根据不同的实施形式，附加的电平变换器可以设立用于提供第三电平变换器信号，该第三电平变换器信号被耦合输入给附加的电荷泵。
根据不同的实施形式，附加的推挽发生器可以设立用于提供两个附加的推挽信号，所述附加的推挽信号被耦合输入给附加的电荷泵。
根据不同的实施形式，反相器结构可以设立用于提供第二电平变换器信号，该第二电平变换器信号具有如下中的至少一个：比第三电平变换器信号和/或这两个附加的推挽信号更大的幅值；比第三电平变换器信号和/或这两个附加的推挽信号更大的峰谷值；比第三电平变换器信号更大的峰值；和/或比第三电平变换器信号和/或这两个附加的推挽信号更大的平均值。
根据不同的实施形式，反相器结构可以设立用于提供第二电平变换器信号；其中第三电平变换器信号和/或两个附加的推挽信号和第二电平变换器信号在频率上相一致。
根据不同的实施形式，测量装置可以具有根据不同的实施形式的电平变换器电路，例如在测量装置的衬底中实施该电平变换器电路。
根据不同的实施形式，芯片可以具有根据不同的实施形式的电平变换器电路，例如在芯片的衬底中实施该电平变换器电路。
根据不同的实施形式，电荷泵级可以具有如下部分：电荷存储器；和开关结构，该开关结构设立为，根据电荷存储器的电荷转移循环来操控电荷存储器，其中电荷转移循环具有：第一阶段（也称作第一子级阶段），在该第一阶段中，电荷存储器与电荷泵级的输入耦合；第二阶段（也称作第二子级阶段），在该第二阶段中，电荷存储器与电荷泵级的输入并且与电荷泵级的输出解耦；和第三阶段（也称作第三子级阶段），在该第三阶段中，电荷存储器与电荷泵级的输出耦合。
根据不同的实施形式，电荷泵级可以具有如下部分：电荷存储器；和开关结构，该开关结构具有（具有第一晶体管或者由该第一晶体管形成的）第一开关和（具有第二晶体管或者由该第二晶体管形成的）第二开关；第一控制电路，该第一控制电路设立为，根据电荷存储器的电荷转移循环来操控电荷存储器，其中电荷转移循环具有：第一阶段，在该第一阶段中，电荷存储器借助第一开关与电荷泵级的输入耦合；第二阶段，在该第二阶段中，第一开关和第二开关同时处于切换过程中；以及第三阶段，在该第三阶段中，电荷存储器借助第二开关与电荷泵级的输出耦合；其中第一开关和第二开关（例如其晶体管）具有同一沟道导电类型（例如PMOS或者NMOS）。
根据不同的实施形式，开关结构可以具有如下部分：第一开关，该第一开关连接在电荷存储器与输入之间；第二开关，该第二开关连接在电荷存储器与电荷泵级的输出之间；和第一控制电路，该第一控制电路设立为，在第一阶段中使第一开关闭合，而在第二阶段和第三阶段中使第一开关断开，以及在第一阶段和第二阶段中使第二开关断开，而在第三阶段中使第二开关闭合。
根据不同的实施形式，控制电路可以电容性地与第一开关和/或与第二开关耦合（也就是借助电容性耦合装置（kapazitive Kopplung）来耦合）。换言之，控制电路可以提供至少一个控制信号，所述至少一个控制信号电容性地被耦合输入给第一开关和/或第二开关。
根据不同的实施形式，控制电路可以借助第一电容性耦合装置与第一开关相连，和/或借助第二电容性耦合装置与第二开关相连。
根据不同的实施形式，开关结构此外还可以具有调平电路（Nivellierungsschaltung），该调平电路设立为，在第二阶段中和/或在第三阶段中将第一电容性耦合装置与电荷存储器耦合；和/或在第二阶段中和/或在第一阶段中将第二电容性耦合装置与电荷泵级的输出耦合。
根据不同的实施形式，调平电路可以具有：第三开关，该第三开关连接在第一控制电路与电荷存储器之间；第二控制电路，该第二控制电路设立为，至少在第一阶段和/或第二阶段中使第三开关断开，而在第三阶段中使第三开关闭合至少一次。
根据不同的实施形式，调平电路可以具有：第四开关，该第四开关连接在第二控制电路与电荷存储器之间，其中第一控制电路设立为，与第一开关同步地切换第四开关。
根据不同的实施形式，调平电路可以具有：第五开关，该第五开关设立为，例如只要在电荷泵级的输入上的电压满足预给定的标准，就在第二阶段和/或第三阶段中将第一控制电路与电荷存储器电相连。
根据不同的实施形式，调平电路可以具有：第六开关，该第六开关设立为，例如只要由电荷存储器提供的电压满足预给定的标准，就在第二阶段和/或第一阶段中将第一控制电路与电荷泵级的输出电相连。
根据不同的实施形式，电荷泵级此外还可以具有：附加的电荷存储器；附加的开关结构，该附加的开关结构设立为，在第一阶段中将该附加的电荷存储器与电荷泵级的输出耦合，在第二阶段中将该附加的电荷存储器与电荷泵级的输入和电荷泵级的输出解耦，而在第三阶段中将该附加的电荷存储器与电荷泵级的输入耦合。换言之，可以彼此互补地操控了和/或彼此并联地接线了附加的电荷存储器和电荷存储器，或者附加的电荷存储器和电荷存储器可以彼此互补地被操控和/或彼此并联地被接线。
根据不同的实施形式，开关结构和附加的开关结构可以具有共同的控制电路。
根据不同的实施形式，电荷泵级此外还可以具有：附加的电荷存储器；和附加的开关结构，该附加的开关结构设立为，与电荷存储器推挽式地操控附加的电荷存储器（使得电荷泵级的输入要么与电荷存储器耦合，要么与附加的电荷存储器耦合，和/或在第二阶段中与所述电荷存储器和所述附加的电荷存储器解耦）。
根据不同的实施形式，电荷泵级此外还可以具有：附加的电荷存储器；和附加的开关结构；其中该开关结构和该附加的开关结构相对彼此推挽式地设立，使得电荷泵级的输入要么与电荷存储器耦合，要么与附加的电荷存储器耦合，和/或在第二阶段中与所述电荷存储器和所述附加的电荷存储器解耦。
根据不同的实施形式，开关结构和/或附加的开关结构的开关可以以低压技术形成。
根据不同的实施形式，开关结构和/或附加的开关结构的开关可以形成在同一势阱中，和/或具有同一沟道导电类型。
根据不同的实施形式，电荷泵级此外还可以具有时钟控制装置，该时钟控制装置设立为：用于根据电荷转移循环提供时钟信号，和用于将时钟信号耦合输入到电荷存储器和/或开关结构中。
根据不同的实施形式，电荷泵级此外还可以具有衬底，其中该开关结构和电荷存储器形成在该衬底中。
根据不同的实施形式，衬底可以用第一类型（例如p掺杂）的掺杂材料掺杂，并且具有势阱，该势阱用第二类型（例如n掺杂）的掺杂材料掺杂，其中开关结构的每个开关都具有沟道，该沟道借助该势阱提供。该沟道接着可以用第二类型的掺杂材料掺杂（也就是具有第二类型的导电类型）。第一类型的掺杂材料例如可以是p类型，而第二类型的掺杂材料例如可以是n类型，或者反之亦然（oder anders herum）。例如，n掺杂的衬底可以具有p势阱。开关结构的每个开关（例如PMOS开关）可以布置在p势阱中。例如，借助PMOS开关可以提供正的电荷泵，或者正的电荷泵可以借助PMOS开关被提供。
根据不同的实施形式，衬底可以用第一类型（例如n掺杂）的掺杂材料掺杂，并且具有第一势阱以及具有第二势阱，该第一势阱用第二类型（例如p掺杂）的掺杂材料掺杂，该第二势阱用第一类型（例如n掺杂）的掺杂材料掺杂（也称作三重势阱（Triple-Wanne）），其中开关结构的每个开关都具有沟道，该沟道借助第二势阱提供。该沟道接着可以用第一类型的掺杂材料或者第一类型的所述掺杂材料掺杂（也就是具有第一类型的导电类型）。第一类型的掺杂材料例如可以是p类型，而第二类型的掺杂材料例如可以是n类型，或者反之亦然。例如，第二势阱可以布置在第一势阱中。例如，p掺杂的衬底可以具有n势阱，在该n势阱中布置p势阱。开关结构的每个开关（例如NMOS开关）都可以布置在p势阱中。例如，借助NMOS开关，可以提供正的电荷泵，或者正的电荷泵可以被提供。可选地，第二势阱和衬底可以具有第一类型的不同的掺杂材料。
负的电荷泵或负的电荷泵级可以理解为：所述负的电荷泵或负的电荷泵级提供比耦合输入到所述负的电荷泵或负的电荷泵级中的电势更小的电势（例如小于电的参考电势和/或小于电的供给电压），例如提供负电压。正的电荷泵或正的电荷泵级可以理解为：所述正的电荷泵或正的电荷泵级提供比耦合输入到所述正的电荷泵或正的电荷泵级中的电势更大的电势（例如大于电的参考电势和/或大于电的供给电压），例如提供正电压。
根据不同的实施形式，电荷泵可以具有多个电荷泵级，所述电荷泵级彼此串联接线，并且所述多个电荷泵级中的每个电荷泵级都根据一个或者多个实施形式设立。
根据不同的实施形式，电荷泵级可以具有：两个子级，所述两个子级彼此并联地接线在电荷泵级的输入与输出之间，并且所述两个子级中的每个子级都具有如下部分：电荷存储器；开关结构，该开关结构设立为，根据电荷存储器的电荷转移循环来操控电荷存储器，其中电荷转移循环具有：第一阶段，在该第一阶段中，电荷存储器与电荷泵级的输入耦合；第二阶段，在该第二阶段中，电荷存储器与电荷泵级的输入和电荷泵级的输出解耦；和第三阶段，在该第三阶段中，电荷存储器与电荷泵级的输出耦合；其中，两个子级的电荷转移循环相对彼此推挽式地设立，使得电荷泵级的输入轮流地与两个子级的电荷存储器耦合和/或在第二阶段中与这些电荷存储器解耦。
根据不同的实施形式，电荷泵级可以具有如下部分：两个子级，所述两个子级彼此并联地接线在电荷泵级的输入与输出之间，并且所述两个子级中的每个子级都具有如下部分：电荷存储器；开关结构，该开关结构具有（例如具有第一晶体管或者由该第一晶体管形成的）第一开关和（例如具有第二晶体管或者由该第二晶体管形成的）第二开关，并且该开关结构设立为，根据电荷存储器的电荷转移循环来操控电荷存储器，其中电荷转移循环具有：第一阶段，在该第一阶段中，电荷存储器借助第一开关与电荷泵级的输入耦合；第二阶段，在该第二阶段中，第一开关和第二开关同时处于切换过程中；和第三阶段，在该第三阶段中，电荷存储器借助第二开关与电荷泵级的输出耦合；其中第一开关和第二开关具有同一沟道导电类型；其中，两个子级的电荷转移循环相对彼此推挽式地设立，使得电荷泵级的输入轮流地与两个子级的电荷存储器耦合和/或在第二阶段中与这些电荷存储器解耦。
根据不同的实施形式，两个子级的开关结构每个都可以具有：第一开关，该第一开关连接在电荷存储器与电荷泵级的输入之间；第二开关，该第二开关连接在电荷存储器与电荷泵级的输出之间；第一控制电路，该第一控制电路设立为，在第一阶段中使第一开关闭合，并且在第二阶段和第三阶段中使第一开关断开；和在第一阶段和第二阶段中使第二开关断开，而在第三阶段中使第二开关闭合。
根据不同的实施形式，每个子级的控制电路可以电容性地与相应子级的第一开关和/或与相应子级的第二开关耦合。
根据不同的实施形式，每个子级的控制电路可以借助第一电容性耦合装置与相应子级的第一开关相连，和/或借助第二电容性耦合装置与相应子级的第二开关相连。
根据不同的实施形式，这两个子级的开关结构每个此外都还可以具有：调平电路，该调平电路设立为，在第二阶段中和/或在第三阶段中将第一电容性耦合装置与电荷存储器耦合；和/或在第二阶段中和/或在第一阶段中将第二电容性耦合装置与电荷泵级的输出耦合。
根据不同的实施形式，这两个子级的调平电路每个此外都还可以具有：第三开关，该第三开关连接在第一控制电路与电荷存储器之间；第二控制电路，该第二控制电路设立为，至少在第一阶段和/或第二阶段中使第三开关断开，而在第三阶段中使第三开关闭合至少一次。
根据不同的实施形式，这两个子级的调平电路每个此外都还可以具有：第四开关，该第四开关连接在第二控制电路与电荷存储器之间，其中第一控制电路设立为，与第一开关同步地切换第四开关。
根据不同的实施形式，这两个子级的调平电路每个此外都还可以具有：第五开关，该第五开关设立为，例如只要在电荷泵级的输入上的电压满足预给定的标准，就在第二阶段和/或第三阶段中将第一控制电路与电荷存储器电相连。
根据不同的实施形式，这两个子级的调平电路每个此外都还可以具有：第六开关，该第六开关设立为，例如只要由电荷存储器提供的电压满足预给定的标准，就在第二阶段和/或第一阶段中将第一控制电路与电荷泵级的输出电相连。
根据不同的实施形式，这两个子级可以具有第一子级和第二子级；其中，第一子级的第一控制电路设立为，对第一子级的第一开关和第二子级的第二开关同步地进行切换；以及其中，第二子级的第一控制电路设立为，对第一子级的第二开关和第二子级的第一开关同步地进行切换。
根据不同的实施形式，开关结构和/或附加的开关结构的开关可以以低压技术形成。
根据不同的实施形式，开关结构的开关可以形成在同一势阱中，和/或具有同一沟道导电类型。
根据不同的实施形式，电荷泵级此外还可以具有时钟控制装置，该时钟控制装置设立为，用于分别针对这两个子级的每个子级根据相应子级的电荷转移循环提供时钟信号，和用于将时钟信号耦合输入到相应的电荷存储器和/或相应的开关结构中。
根据不同的实施形式，电荷泵级此外还可以具有衬底，其中这两个子级（或者至少其开关结构和/或至少其电荷存储器）形成在该衬底中。
根据不同的实施形式，衬底可以用第一类型的掺杂材料掺杂，并且具有势阱，该势阱用第二类型的掺杂材料掺杂，其中这两个子级中的每个子级的开关结构的每个开关都具有如下沟道：该沟道借助该势阱来提供。
根据不同的实施形式，电荷泵可以具有多个电荷泵级，所述多个电荷泵级彼此串联接线，并且所述多个电荷泵级中的每个电荷泵级都根据不同的实施形式设立。
根据不同的实施形式，电荷泵可以具有如下部分：多个电荷泵级，所述多个电荷泵级彼此串联接线，并且所述多个电荷泵级中的第一电荷泵级具有第一电荷存储器，而第二电荷泵级具有第二电荷存储器；开关结构，该开关结构设立为，根据所述多个电荷泵级的电荷转移循环操控第一电荷存储器和第二电荷存储器，其中电荷转移循环具有：第一阶段，在该第一阶段中，第一电荷存储器与第二电荷泵级耦合；第二阶段，在该第二阶段中，第一电荷存储器与第二电荷泵级解耦，且第二电荷存储器与第一电荷泵级解耦；和第三阶段，在该第三阶段中，第二电荷存储器与第一电荷泵级耦合。
根据不同的实施形式，电荷泵可以具有：多个电荷泵级，所述多个电荷泵级彼此串联接线，并且所述多个电荷泵级中的第一电荷泵级具有第一电荷存储器，而第二电荷泵级具有第二电荷存储器；开关结构，该开关结构具有第一晶体管和第二晶体管；第一控制电路，该第一控制电路设立为，根据所述多个电荷泵级的电荷转移循环操控第一电荷存储器和第二电荷存储器，其中电荷转移循环具有：第一阶段，在该第一阶段中，第一电荷存储器借助第二晶体管与第二电荷泵级耦合；第二阶段，在该第二阶段中，第一晶体管和第二晶体管同时处于切换过程中；和第三阶段，在该第三阶段中，第二电荷存储器借助第一晶体管与第一电荷泵级耦合。
根据不同的实施形式，开关结构可以具有：第一开关，该第一开关连接在第一电荷存储器与第二电荷泵级之间；第二开关，该第二开关连接在第二电荷存储器与第一电荷泵级之间；第一控制电路，该第一控制电路设立为：在第一阶段中使第一开关闭合，并且在第二和第三阶段中使第一开关断开；和在第一和第二阶段中使第二开关断开，而在第三阶段中使第二开关闭合。
根据不同的实施形式，控制电路可以借助第一电容性耦合装置与第一开关相连，和/或借助第二电容性耦合装置与第二开关相连。
根据不同的实施形式，开关结构此外还可以具有：调平电路，该调平电路设立为，在第二阶段中和/或在第三阶段中将第一电容性耦合装置与第二电荷存储器耦合；和/或在第二阶段中和/或在第一阶段中将第二电容性耦合装置与第二电荷泵级耦合。
根据不同的实施形式，调平电路可以具有：第三开关，该第三开关连接在第一控制电路与第二电荷存储器之间；第二控制电路，该第二控制电路设立为，至少在第一阶段和/或第二阶段中使第三开关断开，而在第三阶段中使第三开关闭合至少一次。
根据不同的实施形式，调平电路可以具有：第四开关，该第四开关连接在第二控制电路与第二电荷存储器之间，其中第一控制电路设立为，与第一开关同步地切换第四开关。
根据不同的实施形式，调平电路可以具有：第五开关，该第五开关设立为，例如只要在第二电荷泵级的输入上的电压满足预给定的标准，就在第二和/或第三阶段中将第一控制电路与第二电荷存储器电相连。
根据不同的实施形式，调平电路可以具有：第六开关，该第六开关设立为，例如只要由第一电荷存储器提供的电压满足预给定的标准，就在第二和/或第一阶段中将第一控制电路与第一电荷泵级的输出电相连。
根据不同的实施形式，开关结构的开关可以以低压技术形成。
根据不同的实施形式，开关结构的开关可以形成在同一势阱中，和/或具有同一沟道导电类型。
根据不同的实施形式，第一控制电路可以推挽式地操控第一电荷存储器和第二电荷存储器。
根据不同的实施形式，电荷泵级此外还可以具有：时钟控制装置，该时钟控制装置设立为，用于根据电荷转移循环提供第一时钟信号和第二时钟信号；其中时钟控制装置设立为，用于将第一时钟信号耦合输入到第一电荷存储器和/或开关结构中；和/或其中时钟控制装置设立为，用于将第二时钟信号耦合输入到第二电荷存储器和/或开关结构中。
第一时钟信号和第二时钟信号可以是彼此互补的。
根据不同的实施形式，电荷泵级此外还可以具有：衬底，其中该开关结构、第一电荷存储器和/或第二电荷存储器形成在该衬底中。
根据不同的实施形式，衬底可以用第一类型的掺杂材料掺杂，并且具有势阱，该势阱用第二类型的掺杂材料掺杂，其中开关结构的每个开关都具有如下沟道：该沟道借助势阱来提供。
根据不同的实施形式，测量装置可以具有一个或者多个实施形式的电荷泵级和/或电荷泵。
根据不同的实施形式，开关结构的每个开关都可以具有场效应晶体管，或者可以由该场效应晶体管形成。
根据不同的实施形式，芯片可以具有根据一个或者多个实施形式的电荷泵级和/或电荷泵，例如在芯片的衬底中实施该电荷泵级和/或电荷泵。
根据不同的实施形式，电荷泵级可以具有如下部分：电荷存储器；第一晶体管，该第一晶体管连接在电荷存储器和输入之间；和第二晶体管，该第二晶体管连接在电荷泵级的输出与电荷存储器之间；其中第一晶体管和第二晶体管具有相同的沟道导电类型；控制电路，该控制电路设立为，相对彼此推挽式地提供用于控制第一晶体管的第一控制信号和用于控制第二晶体管的第二控制信号。
根据不同的实施形式，多个控制电路可以借助共同的控制电路来实施。例如，为了提供两个控制信号，针对每个控制信号都可以使用单独的控制电路。可替选地或者附加地，可以借助共同的控制电路提供了至少两个（例如互补的）控制信号，或者至少两个（例如互补的）控制信号可以借助共同的控制电路被提供。
根据不同的实施形式，第二控制信号相对于第一控制信号可以延迟和/或取反（invertiert），例如借助延迟电路或取反电路来延迟或取反。
根据不同的实施形式，读出电路（Ausleseschaltkreis）可以具有如下部分：电容性桥式电路，该电容性桥式电路具有至少一个端子，所述至少一个端子设立用于耦合输入传感器的电容；放大器，该放大器在输入侧与桥式电路的输出耦合；电的直流电压源，该电的直流电压源设立为提供电的直流电压；斩波器，该斩波器具有至少一个电荷存储器和至少一个开关结构；其中该开关结构设立为，将电荷存储器轮流地与电的直流电压和桥式电路耦合，用于将电的混合电压耦合输入到桥式电路中。明确地，测量装置可以具有读出电路和耦合输入到其中的传感器。
根据不同的实施形式，两个串联接线的电路模块例如可以形成两个电平变换器（例如第一电平变换器和第二电平变换器）和/或测量桥和放大器、信号链的两个环节（Glieder）。两个彼此并联接线的电路模块可以形成信号链的两个支路。
根据不同的实施形式，连接在两个单元之间的单元可以理解为：这三个单元串联接线，也就是沿着串联电路接线。开关的切换可以理解为：该开关被从断开状态被引入闭合状态，或者反之亦然。
根据不同的实施形式，一种方法可以具有：借助信号源（例如借助第一电平变换器和/或借助推挽发生器）提供至少一个信号（例如第一电平变换器信号和/或两个推挽信号）；将信号电容性地耦合输入到电平变换器（也称作第二电平变换器）中。
根据不同的实施形式，一种用于使微机械传感器运行的方法可以具有：提供直流电压；借助电的直流电压给电荷存储器充电；以及借助桥式电路使电荷存储器放电，其中桥式电路具有多个电容，所述多个电容中的至少一个电容表示微机械传感器。
根据不同的实施形式，一种用于使微机械传感器运行的方法可以具有：将电的混合电压耦合输入到桥式电路中，该桥式电路具有多个电容，所述多个电容中的至少一个电容表示微机械传感器；借助放大器来检测该微机械传感器的信号，其中借助如下电压来使放大器运行：该电压小于电的混合电压的峰谷值。
根据不同的实施形式，一种用于转移电荷的方法可以具有如下内容：将电荷从第一电势到电荷存储器的第一转移；将电荷从电荷存储器到第二电势的第二转移，该第二电势在绝对值上（betragsmaessig）大于第一电势；以及在第一转移和第二转移之间将电荷存储器与第一电势并且与第二电势解耦。
电荷存储器与第一电势并且与第二电势的解耦可以是同时的。
附图说明
在附图中示出了本发明的实施例，并且在下文中更详细地阐述了本发明的实施例。
在附图中：
图1A、图2A、图3A和图4分别以示意性电路图示出了根据不同的实施形式的电荷泵级；
图1B、图2B、图3B和图5分别以示意性流程图示出了根据不同的实施形式的电荷转移循环；
图6、图7和图9分别以示意性电路图示出了根据不同的实施形式的电荷泵级；
图8和图10分别以示意性曲线图示出了根据不同的实施形式的信号走向；
图11A、图11B、图12A和图12B分别以示意性曲线图示出了根据不同的实施形式的电势走向；
图13A以示意性电路图示出了根据不同的实施形式的电平变换器电路；
图13B、图14A、图14B、图15、图16A、图16B和图17A分别以示意性电路图示出了根据不同的实施形式的电平变换器；
图17B、图18、图19A、图19B和图20分别以示意性电路图示出了根据不同的实施形式的电平变换器电路；
图21A和图21B分别以示意性曲线图示出了根据不同的实施形式的信号走向；
图22A、图22B、图23和图25分别以示意性电路图示出了根据不同的实施形式的测量装置；
图24以示意性曲线图示出了根据不同的实施形式的信号走向；
图26、图27和图28分别以示意性流程图示出了根据不同的实施形式的电荷转移循环；
图29A和图29B分别以示意性电路图示出了根据不同的实施形式的测量装置；
图30A和图30B分别以示意性电路图示出了根据不同的实施形式的测量装置；
图31以示意性曲线图示出了根据不同的实施形式的信号走向；
图32和图34分别以示意性电路图示出了根据不同的实施形式的电荷泵级；
图33A和图33B分别以示意性电路图示出了根据不同的实施形式的控制电路；
图35和图37分别以示意性曲线图示出了根据不同的实施形式的信号走向；
图36A、图36B和图36C分别以示意性横截面视图示出了根据不同的实施形式的微机械传感器；
图38A和图38B分别以示意性曲线图示出了根据不同的实施形式的电势走向；以及
图39以示意性电路图示出了根据不同的实施形式的斩波器。
在以下的详细的说明书中，参照附入的附图，这些附图形成所述说明书的部分，并且在这些附图中，为了阐明而示出了具体的实施形式，在所述具体的实施形式中可以施行本发明。在这方面，实施形式的部件可以以多个不同的定向来定位，这用于进行阐明，而决不是限制性的。不言而喻的是，可以使用另外的实施形式，并且可以进行结构上的或者逻辑上的改变，而不偏离本发明的保护范围。不言而喻的是，只要没有具体地另外说明，就可以将在本文所描述的不同的示例性的实施形式的特征互相组合。因此，以下的详细的说明书不应在限制性意义上来理解，并且本发明的保护范围通过附上的权利要求书来限定。
在本说明书的范围内，词语“相连”、“连接”以及“耦合”被用于不仅描述直接的相连（例如电相连），而且描述间接的相连（例如欧姆性和/或能导电，例如能导电的相连）、直接的或者间接的连接以及直接的或者间接的耦合。
根据不同的实施形式，词语“耦合的”或者“耦合”可以在（例如直接的或者间接的）电相连和/或电相互作用的意义上来理解，包括实体的相连或相互作用在内。相互作用例如可以借助如下电流来帮助获得（vermittelt）：该电流沿着借助耦合提供的电流路径流动。电相连可以具有能导电的相连，也就是具有欧姆特性的能导电的相连，（例如在电流路径中不存在pn结时）例如借助金属或者退化的半导体材料提供。间接的电相连可以在电流路径中具有附加器件，所述附加器件不改变该电路的运行或者使该电路的运行基本上保持不改变。
一般而言，如“较小”和“较大”的关系可以在考虑符号的情况下来理解，也就是负值小于正值，而更负的（更低的）值小于更正的（更高的）值。在（例如借助“按照绝对值”或者“按绝对值的”）被说明时，如“较小”和“较大”的关系可能涉及值的绝对值。
多个单元例如可以沿着相互作用链（例如信号链）相互耦合。耦合可以设立用于将电信号在两个相互耦合的单元之间传输。词语“解耦”可以被理解为取消了耦合或者耦合被取消。例如，两个单元彼此间的解耦可以引起：例如通过使开关断开（也就是进入断开状态），取消在这两个单元之间的能导电的相连（例如转换成电绝缘的相连）。
在这些附图中，只要这是适宜的，就给相同的或者相似的单元配备有相同的附图标记。
具体实施方式
根据不同的实施形式，针对微机械电容性传感器，例如针对硅麦克风，例如针对微系统技术中的电容器麦克风（也称作微机械电容器麦克风或者微机械电容性麦克风），提供读出电路。该读出电路可以基于桥式电路，例如基于全桥电路或者半桥电路。此外，该读出电路可以具有放大器，例如具有差分放大器（也称作减法器或者“全差分放大器”），该放大器在两个输出端子处具有交叉接线的开关。可替选地或者附加地，该读出电路可以具有电的直流电压供给装置，用于给桥式电路（例如电容性桥式电路）供电。
读出电路可以具有斩波器（或使用斩波器方法），用于减小低频噪声分量，使得实现较大的SNR，例如在（从大约20Hz到大约40kHz的范围中的）音频带和/或（从大约200Hz到大约4kHz的范围中的）语音频带中的较大的SNR。
根据不同的实施形式，明确地可以拼合电的直流电压供给装置和改进的用于电荷泵（也称作“charge pump”）和电平变换器（也称作“电平转换器”或者“level shifter”）的电路架构的原理，该原理使得读出电路直至8伏特或更大的电压的运行变得容易。可替选地或者附加地，读出电路可以具有热噪声优化的CMOS放大器（也就是增补性金属氧化物半导体技术的放大器），和/或具有用于桥式电路的所有电容器的集成的微调电路（Trimmungsschaltung）。
读出电路能够实现斩波器的开关（也称作斩波器开关）的较大的边沿陡度（或其时间上的配合（zeitliche Passung））、较低的功耗，和/或针对输出侧的放大器信号能够实现为75dB或更大的SNR。
根据不同的实施形式，明确地：
• 针对尽可能少量的时间延迟、改进的时间上的配合和尽可能更低的功耗，提供改善的动态电平变换器电路，用于控制和/或调节斩波器开关；
• 针对尽可能高效的面积占用（也就是所需的芯片面积）和高效的功耗，提供改进的负电荷泵；
• 针对桥式电路的电的运行电压，针对尽可能低的功耗和尽可能低的噪声，提供至少一个电荷存储器（也称作保持电容（Haltekapazität）），而不需要外部的（布置在芯片之外的）电容器，以便根据电的正工作电压（Vbiasp，也就是正的Vbias）和/或电的负工作电压（Vbiasn，也就是负的Vbias）来提供电的供给电压；
• 特定的交流电压反馈（DC反馈），用于减小放大器的输出侧的交流声（也就是剩余波纹度）；
• 在放大器输入上和/或测量桥的输入（输入节点）上的复杂的微调阵列（也称作微调电路），用于修正测量桥的电容彼此间的偏差。
电的供给电压（也称作VDD）一般而言可以标明如下电压：该电压从外部被耦合输入到电路或者芯片中，例如借助芯片的相对应的接触或者借助无接触的传输来耦合输入。电的工作电压可以被理解为如下值：所述值说明了器件或者电路模块要在何种情况下运动，以便确保其功能。电的运行电压可以标明如下电压：器件或者电路模块实际上以该电压来运行。
电压（例如运行电压、供给电压和/或工作电压）可以被理解为离散值，和/或被理解为围绕离散值的电压范围，例如为离散值的±10%的电压范围。
一般而言，集成电路（例如模拟电路）可以具有多个电路模块（也称作电路域），所述电路模块在其电的工作电压（也就是所需的运行电压）方面不同。在使用电的供给电压的情况下，可以在集成电路本身之内提供了所需的电的运行电压，或者所需的电的运行电压可以被提供在集成电路本身之内，也就是由集成电路产生，例如借助电压变换和/或电压泵来产生。一般而言，可以在芯片中集成了电荷泵，或者电荷泵可以被集成在芯片中，例如用于产生大于电的供给电压的电压，例如用于使电的供给电压加倍或者成为多倍。
例如，第一电路模块（也称作主模块或主域）可能需要第一电的运行电压（明确地，核心电压（Kernspannung））、例如电的供给电压。第二电路模块可能需要大于第一电的运行电压的第二电的运行电压（也称作VDDH或者电的正高压）（例如VDDH>VDD）。可替选地或者附加地，第三电路模块可能需要第三电的运行电压（也称作VSSL或者电的负高压），该第三电的运行电压小于第一电的运行电压的负运行电压（例如VSSH<-VDD）。
可以借助所谓的闭锁的（einrastend）电荷泵（也称作派里可尼（Pelliconi）电荷泵）提供了用于电荷泵的明确高效的电路架构，或者用于电荷泵的明确高效的电路架构可以借助所谓的闭锁的电荷泵（也称作派里可尼电荷泵）被提供。可替选地，可以使用自充电的迪克森（Dickson）电荷泵（也称作自举（Bootstrap）迪克森电荷泵或者简称为迪克森电荷泵）。
派里可尼电荷泵的每个电荷泵级都可以具有锁存器，或者可以由锁存器形成。电荷泵级或锁存器可以具有两个CMOS反相器（也就是增补性金属氧化物半导体技术的反相器），这两个CMOS反相器中的每个CMOS反相器都具有两个开关，所述开关在其沟道导电类型方面不同（也就是具有至少一个NMOS开关和至少一个CMOS开关）。由此，可以借助共同的时钟信号控制这些开关，而不必容忍在这些开关之间的切换延迟。借助派里可尼电荷泵，不仅可以产生正电压，而且可以产生负电压。然而，大的电压摆幅可能要求在衬底中实施派里可尼电荷泵时的更大开销，因为对于每个电荷泵级都需要附加的绝缘的势阱（例如n势阱）。
自举电路（例如自举迪克森电荷泵）标明如下电路：在该电路中，该电路的一部分中的电势改变带有明确少量的时间延迟地在该电路的另一部分中起作用（明确地，该电路具有内部反馈）。自举电路的开关可以具有同一沟道导电类型。由此，当要产生大的电压摆幅时，自举电路可能要求较少开销。
锁存器（也称作“latch”）可以标明状态控制的触发器（即双稳态触发元件）。除了输入和输出之外，锁存器还可以具有至少一个附加的输入（也称作控制输入或者栅极），借助所述至少一个附件的输入可以将锁存器在如下两个状态之间来回切换：第一状态（也称作透明的状态），在该第一状态，锁存器的输出跟随锁存器的输入，也就是与该输入耦合；和第二状态（也称作保持状态），在该第二状态，输出的电势（在进入第二状态时）被保留（也就是保持）。与时钟边沿控制的触发器相反，锁存器在整个活跃的时钟阶段期间是透明的，也就是输入改变可能立即影响输出信号。
锁存器可以具有两个交叉接线的（例如数字的）CMOS反相器，并且（在电荷泵的情况下）可选地对于每个电荷泵级具有两个泵电容器。
根据不同的实施形式，电荷泵的开关可以形成在衬底中，例如形成在p掺杂的衬底中。N 沟道开关（例如NMOS开关）可以直接在衬底中形成，而为了形成p沟道开关（例如PMOS开关），需要n势阱。在运行时，衬底可以附在电的参考电势上，例如附在电接地（零伏特）上。在产生正电压的电荷泵的情况下，每个级的p沟道开关与衬底的电压差被提高了电荷泵的电压摆幅，使得针对每个级更多地需要势阱。例如，可以使用三重势阱工艺，其中在n势阱中提供附加的p势阱。
主模块（例如集成电路的数字逻辑电路，例如处理器）可以使用电的核心电压。为了控制和/或调节（例如具有模拟开关和/或传输门电路（Transmissionsgate）的）另外的电路模块，该另外的电路模块需要另外的电的运行电压，对此使用的时钟信号和/或相对应的控制信号被变换（也就是转变）到另外的电的运行电压上。为了变换（电平变换），可以使用交叉耦合的锁存器（例如参见图13B）。
当VDDH在从VDD的大约两倍到VDD的大约三倍的范围中时，由此可以实现简单的、快速切换的可靠的电平变换，该电平变换具有可接受的功耗。如果高压MOS构件（高压金属氧化物半导体构件）被用作用于使低压构件运行的级联，则锁存器也可以被用于还更大的VDDH（例如大于三倍的VDD），参见例如图14A。但是，为此必须容忍在切换延迟和功耗之间的折衷。随着交叉耦合的锁存器的构件的宽度下降，该锁存器的切换延迟升高。随着交叉耦合的锁存器的构件的宽度升高，可以减小切换延迟，然而这提高了该锁存器的功耗。此外，高压电平变换器具有升高的功耗连带降低的切换延迟，尤其是为了使用经适配的互补的时钟发生器（也称作推挽发生器），该切换延迟要尽可能得低。
可选地，在交叉耦合的锁存器中的附加的级联构件被用于电平变换（参见例如图15），所述附加的级联构件借助电的低压信号来控制，这在相同的切换延迟的情况下减小了功耗。但是，这种用于电平变换的电路架构的功耗随着VDD的升高而强烈升高。此外，进行取反的或者不进行取反的输出的切换延迟和延迟适配比较大。
根据不同的实施形式，使用派里可尼电荷泵，以便在反相器结构中产生用于高压MOS构件的控制信号，该派里可尼电荷泵例如具有恰好一个电荷泵级。反相器结构（输出反相器）的NMOS构件（n沟道MOS构件）和/或PMOS构件（p沟道MOS构件）的电的栅极至源极电压由此可以被减小到小于或者等于加倍的VDD的振幅（Ausschlag）、例如小于或者等于VDD的振幅，（参见例如图16B）。由此，例如即使PMOS构件与NMOS构件同时切换，也可以减小在切换构件期间的电的交叉电流。由此，明确地可以减小功耗，加速切换，实现互补的电平变换器输出（Yp和Y_n）的更小的偏差，实现足够的PSSR、更稳定的工作点和/或相对于在前面所描述的电平变换器改善的起动状况。
根据不同的实施形式，在读出电路中（例如在专用集成电路中），可以实施电荷泵或其电荷泵级。读出电路可以与传感器（例如声传感器、如MEMS麦克风）一起实施在芯片（集成电路）或者芯片模块（电路模块）中。读出电路的功率可以影响总功耗和专用集成电路的芯片的大小。借助所提供的电路架构，可以接着（nach）利用预给定的规范而能够实现专用集成电路。
根据不同的实施形式，所提供的电路架构可以减小耦合输入到每个电荷泵级中的电荷转移信号的最大所需的电压摆幅（电压的峰谷值或者电势的峰谷值）。由此，可以能够实现的是，使用电的核心电压（也就是集成电路的数字逻辑电路的工作电压）来使电荷泵级运行。因此，可以避免附加的用于产生电荷转移信号的构件。
根据不同的实施形式，针对电荷泵使用自举电路可以阻止对于电荷泵的每个电荷泵级有为Vth的电压损耗。由此，相对地，为了达到预给定的电压差，对于每个电荷泵可能需要数个电荷泵级，（例如对于每18伏特的电压差为四个或者小于四个）。
根据不同的实施形式，循环（例如电荷转移循环）可以被理解为周期性地进行的阶段序列。该循环可以具有如下周期：该周期对应于最小的时间间隔，该序列按该时间间隔重复。这些阶段可以标明该循环的时间段，在这些时间段之间，例如系统的状态改变。
根据不同的实施形式，半导体区域可以被处理，以便在该半导体区域中形成一个或者多个芯片。芯片可以具有活性芯片面（aktive Chipflaeche）。可以在该半导体区域的部分中布置了该活性芯片面，或者该活性芯片面可以被布置在该半导体区域的部分中，并且可以具有至少一个器件（一个器件或者多个器件），如晶体管、电阻、电容器、二极管等。所述至少一个器件或者多个器件的接线可以设立为用于实施逻辑运算、例如计算运算或者存储器操作。可替选地或者附加地，所述至少一个电路单元或者多个器件的接线可以设立用于实施切换操作、信号处理和/或放大操作。可以针对高压应用设立了不同的器件（诸如晶体管、电容器和/或二极管），或者不同的器件（诸如晶体管、电容器和/或二极管）针对高压应用被设立，（也称作高压二极管或者高压晶体管）。
根据不同的实施形式，可以从半导体区域分离（vereinzelt）芯片（也称作半导体芯片或者集成电路），其方式是：材料被从该半导体区域的切缝（也称作切口）去除（也称作半导体材料的分割或者切割）。例如，将材料从半导体区域的切缝中去除可以通过划刻和折断、分裂、刀片分割、等离子体分割、激光分割或者机械锯割进行（例如通过使用分离锯的方式）。在分离芯片之后，该芯片可以被电接触并且被封装，例如借助成型材料和/或在芯片载体（也称作芯片壳体）中被电接触并且被封装，该芯片载体接着适于使用在电子设备中。例如，芯片载体上的芯片可以借助线来相连，并且可以在印刷电路板上和/或在引线框架上焊接了芯片载体，或者芯片载体可以被焊接在印刷电路板上和/或在引线框架上。
根据不同的实施形式，衬底（例如晶片、例如经过重新配置的晶片）和/或半导体区域可以具有一种类型的或者不同类型的半导体材料，或者可以由所述半导体材料形成，所述半导体材料包括第IV族半导体（例如硅或者锗）、化合物半导体、例如第III-V族化合物半导体（例如砷化镓）、第III族半导体、第V族半导体或者聚合物在内。在多个实施形式中，可以由硅（掺杂的或者未掺杂的）形成衬底和/或半导体区域，或者衬底和/或半导体区域可以由硅（掺杂的或者未掺杂的）被形成。在多个可替选的实施形式中，衬底和/或半导体区域可以是绝缘体上硅（SOI）晶片。作为可替选方案，任意另外的合适的半导体材料可以用于衬底和/或半导体区域，例如半导体化合物（半导电的化学化合物）、如磷化镓（GaP）、磷化铟（InP）、碳化硅（SiC）或者氮化镓（GaN），但是也可以使用任意合适的三元半导体化合物或者四元半导体化合物、诸如砷化铟镓（InGaAs）。
图1A以示意性电路图阐明了根据不同的实施形式的电荷泵级100a。
电荷泵级100a可以具有：电荷存储器102a（也称作第一电荷存储器102a）；开关结构104、输入110和输出112。电荷存储器102a和开关结构104可以是电荷泵级100a的子级120a的部分，或者可以形成所述电荷泵级100a的子级120a的部分，（在此情况下也称作子级开关结构104）。开关结构104可以设立为，根据电荷存储器102a或子级120a的电荷转移循环100b操控电荷存储器102a，（参见图1B）。开关结构104根据不同的实施形式可以具有多个开关，如在下文中更详细地予以描述的那样。
开关结构104的所述开关或者每个开关都可以借助晶体管（例如高压晶体管、也就是耐高压的晶体管）来提供，所述晶体管的栅极端子例如可以提供开关结构104的控制输入。所述开关结构104的所述晶体管或者每个晶体管都可以具有相同的沟道导电类型（例如n沟道晶体管或者p沟道晶体管）。所述开关结构104的所述开关或者每个开关都可以是高压开关。
根据不同的实施形式，大于电的供给电压（例如电的核心电压）的电压可以被理解为高压。高压器件（例如高压晶体管或者高压开关）可以标明如下器件：所述器件具有大于电的供给电压的电耐压强度，也就是具有大于电的供给电压的电的击穿电压（例如栅极击穿电压、介电击穿电压或者pn击穿电压）。低压器件（例如低压晶体管）可以标明如下器件：所述器件具有等于电的供给电压或者更小的电耐压强度，也就是具有等于电的供给电压或者更小的电的击穿电压。电耐压强度或电的击穿电压可以标明如下电压：在超过该电压时，穿过该器件的电流（例如截止电流）强烈地升高。
高压晶体管例如可以具有比低压晶体管更大的栅极氧化物厚度（栅极厚度），例如大于加倍的栅极厚度、例如为大约三倍的栅极厚度。可替选地或者附加地，高压晶体管具有的沟道的长度（沟道长度）可以大于低压晶体管的沟道的长度，例如大约加倍的沟道长度或者更大。高压晶体管可以具有比低压晶体管更大的电的阈电压（也称作电的切换电压），例如为大约1.5伏特或者更大。因而，为了安全地切换高压晶体管可能必需的是，使用具有较大的峰谷值的控制信号，例如使用具有大于大约1.5伏特的峰谷值的控制信号、例如具有大于大约2伏特的峰谷值的控制信号、例如具有大于大约3伏特的峰谷值的控制信号、例如具有大于大约4伏特的峰谷值的控制信号。
根据不同的实施形式，（例如为了实施开关结构104的开关）可以使用不同的晶体管类型。例如，晶体管可以具有如下晶体管类型中的至少一种或者可以由所述如下晶体管类型中的至少一种形成：二端电路性晶体管（BJT）、具有异质结的BJT、肖特基（Schottky）BJT、具有绝缘栅电极的BJT（IGBT）、场效应晶体管（FET）、阻挡层FET、金属氧化物半导体FET（MOSFET）、双栅极MOSFET、功率场效应晶体管（例如快速反向（fast-reverse）或者快速恢复外延二极管FET（fast-recovery epitaxial diode FET））、隧道FET等。
例如当电荷泵级100a以其输入110与附加的电路（例如与附加的电荷泵级）接线时，输入110可以具有输入节点，或者可以由所述输入节点形成。例如当电荷泵级100a以其输出112与另外的附加电路（例如与附加的电荷泵级）接线时，输出112可以具有输出节点，或者可以由所述输出节点形成。
在电荷泵级100a运行时，在输入110或输入节点上耦合输入的第一电压（也称作电的输入电压或相关的（zugehoerig）电势）可以小于在输出112或输出节点上耦合输出的（ausgekoppelt）第二电压（也称作电的输出电压，或相关的电势）。在输出112与输入110之间的电压差可以对应于为每个电荷泵级100a提供的电压Vp（也称作电荷泵级100a的电压摆幅）。
一般而言，电荷泵可以具有一个电荷泵级100a或者多个串联接线的电荷泵级100a，或者可以由所述一个电荷泵级100a或者多个串联接线的电荷泵级100a形成。电荷泵的每个或者这些电荷泵级100a可以具有恰好一个子级120a或者两个并联接线的子级120a，或者可以由所述恰好一个子级120a或者两个并联接线的子级120a形成。两个并联接线的子级120a可以相对彼此推挽式地接线（也称作推挽子级）。
为了操控电荷泵级100a或其子级120a，电荷转移信号可以耦合输入到电荷存储器102a中，或者电荷转移信号可以被耦合输入到该电荷存储器102a中，如在下文中更详细地予以描述的那样。
图1B以示意性流程图阐明了根据不同的实施形式的电荷泵级100a或其子级120a的电荷转移循环100b。
电荷转移循环100b可以具有：第一阶段151（也称作第一子级阶段151），在该第一阶段151中，电荷存储器102a与电荷泵级的输入110耦合，和/或与电荷泵级的输出112解耦。
此外，电荷转移循环100b可以具有：第二阶段153（也称作第二子级阶段153），在该第二阶段153中，电荷存储器102a与电荷泵级的输入110和电荷泵级的输出112解耦。
可替选地，电荷转移循环100b可以具有：第二阶段153（也称作第二子级阶段153），在该第二阶段153中，开关结构104处于切换过程中。例如，开关结构104的第一开关104a和开关结构104的第二开关104b可能同时处于切换过程中（参见图6）。
明确地，开关104a、104b的切换过程可以限定如下时间间隔：该时间间隔使开关104a、104b切换（也称作切换间隔）。“同时处于切换过程中”根据不同的实施形式可以被理解为：这两个开关104a、104b的切换过程（或切换间隔）在时间上重叠，例如重叠大于大约10%，例如重叠大于大约25%，例如重叠大于大约50%，例如重叠大于大约75%，例如重叠大于大约90%，例如重叠大于大约99%。
在该切换过程期间，开关104a、104b在断开的状态（也就是该开关是电绝缘的）到闭合的状态（也就是该开关是能导电的）之间更换，这也称作切换。切换过程（或其时间间隔）可以在时间点t1开始，在该时间点t1，耦合输入到该开关中的控制信号具有预给定的标准（例如大于或者小于电的阈电压）。在达到该标准的情况下，该开关可以改变（例如提高或者减小）其电阻。切换过程（或其时间间隔）可以以时间点t2结束，在该时间点t2，该开关的电阻达到极限值（也就是收敛于极限值）。收敛标准可以为极限值的大约90%。
从断开的状态更换成闭合的状态也可以被称作接通过程。从时间点t1起直至时间点t2，穿过该开关的电流强度可以升高。从时间点t2起，该电的通过电流（Stromfluss）可能饱和（也就是电流强度可能收敛于该极限值）。
从闭合的状态更换成断开的状态也可以被称作关断过程。从时间点t1起直至时间点t2，穿过该开关的电流强度可能下降，也就是收敛于零。从时间点t2起，电的通过电流可能停止（也就是电流强度可能收敛于零）。
此外，电荷转移循环100b可以具有：第三阶段155（也称作第三子级阶段155），在该第三阶段155中，电荷存储器102a与电荷泵级的输出112耦合，和/或与电荷泵级的输入110解耦。
第二子级阶段153可以在时间上在第一子级阶段151之后，例如紧接着该第一子级阶段。可替选地或者附加地，第二子级阶段153可以在时间上在第三子级阶段155之后，例如紧接着该第三子级阶段155。换言之，电荷转移循环可选地可以具有两个第二子级阶段153。
当两个推挽子级的第二子级在第三子级阶段155中时，这两个推挽子级的第一子级可以在第一子级阶段151中，并且反之亦然。可替选地或者附加地，这两个推挽子级可以同时在第二子级阶段153中。
借助电荷泵级100a的电路架构可以实现：（例如在电荷转移循环100b的每个阶段中）降落在开关结构104的每个开关上的电压等于电荷泵级100a的电的供给电压或者更小。
第二子级阶段153可以短于第一子级阶段151，和/或短于第三子级阶段155，例如短于第一子级阶段151和/或第三子级阶段155的大约50%（例如25%、10%、5%、1%或者0.5%）。第二子级阶段153越短，则电荷泵100a可以越高效地工作。例如，第二子级阶段153可以短于大约100ns（纳秒），例如短于大约10ns，例如短于大约1ns。
可选地，例如当使用两个推挽子级（它们推挽式地工作）或者使用多个串联接线的电荷泵级（所述电荷泵级成对地推挽式工作）时，第一子级阶段151和第三子级阶段155可以一样长。
图2A以示意性电路图阐明了根据不同的实施形式的电荷泵级200a。
电荷泵级200a可以具有两个子级120a、120b（第一子级120a和第二子级120b）、例如两个推挽子级120a、120b，所述两个子级120a、120b彼此并联地接线在输入110与输出112之间。
子级120a、120b的每个子级都可以具有电荷存储器102a和开关结构104。开关结构104可以设立为，根据相应的电荷存储器102a的电荷转移循环100b来操控相应的电荷存储器102a。
电荷泵级200a的电荷转移循环200b（参见图2B）可以设立为，使得这两个子级120a、120b（或其开关结构104）相对彼此推挽式地被操控。明确地，可以轮流地与第一子级120a的电荷存储器102a并且与第二子级120b的电荷存储器102a耦合了电荷泵级200a的输入110，或者电荷泵级200a的输入110可以轮流地与第一子级120a的电荷存储器102a并且与第二子级120b的电荷存储器102a被耦合。可替选地或者附加地，可以轮流地与第一子级120a的电荷存储器102a并且与第二子级120b的电荷存储器102a耦合了电荷泵级200a的输出112，或者电荷泵级200a的输出112可以轮流地与第一子级120a的电荷存储器102a并且与第二子级120b的电荷存储器102a被耦合。
为了操控第一子级120a，可以向第一子级120a的电荷存储器102a中耦合输入了第一电荷转移信号，或者第一电荷转移信号可以被耦合输入到第一子级120a的电荷存储器102a中，所述第一电荷转移信号与第二电荷转移信号处于推挽，该第二电荷转移信号被耦合输入到第二子级120b的电荷存储器102a中。
图2B以示意性流程图阐明了根据不同的实施形式的电荷转移循环200b。
电荷转移循环200b可以具有：第一阶段251，在该第一阶段251中，第一子级120a处于其第一子级阶段151中，而第二子级120b处于其第三子级阶段155中。例如，可以与电荷泵级200a的输入110耦合了第一子级120a的电荷存储器102a，而可以与电荷泵级200a的输出112耦合了第二子级120b的电荷存储器102a，或者第一子级120a的电荷存储器102a可以与电荷泵级200a的输入110被耦合，而第二子级120b的电荷存储器102a可以与电荷泵级200a的输出112被耦合。可替选地或者附加地，可以与电荷泵级200a的输出112解耦了第一子级120a的电荷存储器102a，而可以与电荷泵级200a的输入110解耦了第二子级120b的电荷存储器102a，或者第一子级120a的电荷存储器102a可以与电荷泵级200a的输出112被解耦，而第二子级120b的电荷存储器102a可以与电荷泵级200a的输入110被解耦。
此外，电荷转移循环200b可以具有：第二阶段253，在该第二阶段253中，第一子级120a处于其第二子级阶段153中，而第二子级120b处于其第二子级阶段153中。例如，可以与电荷泵级200a的输出112并且与电荷泵级200a的输入110解耦了第一子级120a和第二子级120b的电荷存储器102a，或者第一子级120a和第二子级120b的电荷存储器102a可以与电荷泵级200a的输出112并且与电荷泵级200a的输入110被解耦。可替选地或者附加地，两个子级120a、120b（第一子级120a和第二子级120b）的开关结构104可以处于切换过程中。例如，这两个子级120a、120b的第一开关104a和/或两个子级120a、120b的第二开关104b可以同时处于切换过程中（参见图6）。
此外，电荷转移循环200b可以具有：第三阶段255，在该第三阶段255中，第一子级120a处于其第三子级阶段155中，而第二子级120b处于其第一子级阶段151中。例如，可以与电荷泵级200a的输入110耦合了第二子级120b的电荷存储器102a，而可以与电荷泵级200a的输出112耦合了第一子级120a的电荷存储器102a，或者第二子级120b的电荷存储器102a可以与电荷泵级200a的输入110被耦合，而第一子级120a的电荷存储器102a可以与电荷泵级200a的输出112被耦合。可替选地或者附加地，可以与电荷泵级200a的输出112解耦了第二子级120b的电荷存储器102a，而可以与电荷泵级200a的输入110解耦了第一子级120a的电荷存储器102a，或者第二子级120b的电荷存储器102a可以与电荷泵级200a的输出112被解耦，而第一子级120a的电荷存储器102a可以与电荷泵级200a的输入110被解耦。
第二阶段253可以在时间上在第一阶段251之后，例如紧接着该第一阶段251。可替选地或者附加地，第二阶段253可以在时间上在第三阶段255之后，例如紧接着该第三阶段255。
图3A以示意性电路图阐明了根据不同的实施形式的电荷泵级300a。
电荷泵级300a可以具有多个电荷泵级220a、220b（例如第一电荷泵级220a和第二电荷泵级220b），所述多个电荷泵级220a、220b相互串联地接线。第一电荷泵级220a可以具有第一电荷存储器102a。第二电荷泵级220b可以具有第二电荷存储器102b。
电荷泵级300a可以具有开关结构204，该开关结构204可以具有多个开关104a、104b。该开关结构204可以设立为，相对彼此推挽式地、例如根据多个电荷泵级220a、220b的电荷转移循环300b来操控第一电荷存储器102a和第二电荷存储器102b，（参见图3B）。
可选地，例如借助共同的控制信号，彼此同步地来操控第一开关104a和第二开关104a，或者第一开关104a和第二开关104a彼此同步地被操控。
图3B以示意性流程图阐明了根据不同的实施形式的电荷转移循环300b。
电荷转移循环300b可以具有：第一阶段351，在该第一阶段351中，第一电荷存储器102a与第二电荷泵级耦合，例如与该第二电荷泵级的输入110耦合。
此外，电荷转移循环300b可以具有：第二阶段353，在该第二阶段353中，第一电荷存储器102a与第二电荷泵级220b解耦，而第二电荷存储器102b与第一电荷泵级220a解耦。
可替选地，电荷转移循环300b可以具有：第二阶段353，在该第二阶段353中，开关结构204处于切换过程中。例如，第二电荷泵级220b的第一开关104a和第一电荷泵级220a的第二开关104b可以同时处于切换过程中（参见图6）。
此外，电荷转移循环300b可以具有：第三阶段355，在该第三阶段355中，第二电荷存储器102b与第一电荷泵级220a耦合，例如与该第一电荷泵级220a的输出112耦合。
第一阶段351和第三阶段355可以是同时的，使得电荷从第一电荷泵级220a被转移到第二电荷泵级220b。
例如在第二阶段353中，在这两个电荷存储器102a、102b之间形成的电压差可以对应于电荷泵级120a、120b的每个电荷泵级的加倍的电压摆幅Vp。在第二阶段353中，第一开关104a和第二开关104b可以是闭合的。由此，可以使在开关104a、104b中的每个开关上的电压降减半，或者在开关104a、104b中的每个开关上的电压降可以被减半，（也就是对应于电压摆幅Vp或者更小）。由此，针对这两个开关104a、104b，可以使用低压开关。
图4以示意性电路图示出了根据不同的实施形式的电荷泵级400。
电荷泵级400可以具有多个电荷泵级220a、220b（例如第一电荷泵级220a和第二电荷泵级220b），所述多个电荷泵级220a、220b相互串联地接线。第一电荷泵级220a可以具有两个子级120a、120b。第二电荷泵级220b可以具有两个子级120a、120b。
电荷泵级400可以具有开关结构204，该开关结构204对于每个子级120a、120b具有至少一个开关104a、104b（在此情况下也称作子级开关结构204）。开关结构204可以设立为，根据电荷泵级400的电荷转移循环操控四个子级120a、120b的电荷存储器102a、102b（参见图5）。
例如借助电荷泵级400的（具有输入输出节点110、112的）泵级连接110、112，子级开关结构104可以相互耦合110、112或者被相互耦合110、112。
图5以示意性流程图阐明了根据不同的实施形式的电荷转移循环500。
电荷转移循环500可以具有：第一阶段551，在该第一阶段551中，这两个第一子级120a处于其第一子级阶段151中，而这两个第二子级120b处于其第三子级阶段155中。例如，第一电荷泵级220a的第二子级120b（或其电荷存储器102a）可以与第二电荷泵级220b耦合，例如借助泵级连接110、112耦合。可替选地或者附加地，第二电荷泵级220b的第一子级120a（或其电荷存储器102b）可以与第一电荷泵级220a耦合，例如借助泵级连接110、112耦合。
电荷转移循环500此外还可以具有：第二阶段353，在该第二阶段353中，这两个第一子级120a处于其第二子级阶段153中，而这两个第二子级120b处于其第二子级阶段153中。
例如，可以与泵级连接110、112（也称作输入输出连接110、112）解耦了每个电荷存储器102a、102b，或者每个电荷存储器102a、102b都可以与泵级连接110、112被解耦。换言之，可以与分别另外的电荷泵级220a、220b解耦了每个电荷存储器102a、102b，或者每个电荷存储器102a、102b都可以与分别另外的电荷泵级220a、220b被解耦。可替选地或者附加地，这两个第一电荷泵级220a、220b的一个或者每个第一开关104a和/或一个或者每个第二开关104b可以同时处于切换过程中（参见图6）。
电荷转移循环500此外还可以具有：第三阶段555，在该第三阶段555中，这两个第一子级120a处于其第三子级阶段155中，而这两个第二子级120b处于其第一子级阶段151中。例如，第一电荷泵级220a的第一子级120a（或其电荷存储器102a）可以与第二电荷泵级220b耦合。
可替选地或者附加地，第二电荷泵级220b的第二子级120a（或其电荷存储器102b）可以与第一电荷泵级220a耦合，例如借助泵级连接110、112耦合。
第二阶段553在时间上可以在第一阶段551之后，例如紧接着该第一阶段551。可替选地或者附加地，第二阶段553在时间上可以在第三阶段553之后，例如紧接着该第三阶段553。
图6以示意性电路图阐明了根据不同的实施形式的电荷泵级600、例如在前面所描述的电荷泵级或其第一子级120a和/或第二子级120b中的一个。
开关结构104可以具有第一开关104a和第二开关104b。此外，开关结构104可以具有控制电路602（也称作第一控制电路602）。
控制电路602可以设立为，根据电荷转移循环控制602s第一开关104a和第二开关104b。换言之，控制电路602可以设立为，根据电荷转移循环，借助第一开关104a和第二开关104b，将电荷存储器102a、102b与电荷泵级600a的输入110或输出112耦合，或将电荷存储器102a、102b与所述电荷泵级600a的输入110或输出112解耦。
可以设立电荷转移循环，如在本文（例如在前面）所描述的那样。
第一开关104a和第二开关104b用来切换（也就是在断开状态与闭合状态之间更换）的时间间距越小（也就是其时间上的配合越好），则电荷转移循环的第二子级阶段153可以越短。如果第一开关104a和第二开关104b具有同一沟道导电类型，则为了控制第一开关104a，可以提供第一控制信号或者第一控制信号可以被提供，该第一控制信号与第二控制信号处于推挽，借助该第二控制信号控制第二开关104b。由此，可以能够实现第一开关104a和第二开关104b的同时切换（也就是它们同时处于切换过程中）。在这一点，“处于推挽”可以被理解为：第一控制信号达到第一开关104a的切换阈（明确地电的阈电压），而在有时间延迟的情况下，第二控制信号达到第二开关104b的切换阈，该时间延迟小于电荷转移循环的持续时间的大约1%（例如小于电荷转移循环的持续时间的大约0.1%）和/或小于这两个开关104a、104b的切换间隔的大约25%（例如小于所述切换间隔的10%）。明确地，在这种情况下可以略去电荷存储器与输出112以及与输入110的解耦。
为了提供推挽式设立的控制信号（第一控制信号和第二控制信号），电荷泵级600（例如其开关结构104）可以可选地具有推挽发生器602g。该推挽发生器602g例如可以具有至少一个反相器（例如两个被级联的反相器）、至少一个晶体管-晶体管-门电路（例如以图腾柱（Totem-Pole）电路或者呈准互补输出级（Quasikomplementaerendstufe）形式）和/或至少一个变压器，或者可以由这些部件形成。在下文中，还描述了推挽发生器602g的另外的可能的实施方式，所述推挽发生器602g的另外的可能的实施方式可以被使用。
例如，推挽发生器602g可以设立为，对第一控制信号（该第一控制信号例如由控制电路602耦合输入）取反或者延迟了半个周期，并且提供被取反的或被延迟的第一控制信号作为第二控制信号，诸如随后更详细地予以描述的那样。
可替选地或者附加地，基本控制信号（Basis-Steuersignal）（例如参考时钟）可以被耦合输入给推挽发生器602g，该基本控制信号具有第一控制信号和/或第二控制信号的加倍的峰谷值，其中推挽发生器602g设立为，根据基本控制信号分开（abteilen）第一控制信号和第二控制信号，例如借助（例如具有桥式电路或者由该桥式电路形成的）分压器来分开。
根据不同的实施形式，电荷泵级600以类似的配置可以具有两个并联接线的子级120a、120b（类似于图2A）。以根据不同的实施形式的还一类似的配置，这两个子级120a、120b的第二开关104b可以交叉接线（也就是形成交叉开关），参见例如图25和图39。
图7以示意性电路图阐明了根据不同的实施形式的电荷泵级700、例如在前面所描述的电荷泵级或其第一子级120a和/或其第二子级120b中的一个。
电荷存储器102a、102b（例如第一电荷存储器102a或者第二电荷存储器102b）可以具有至少一个电容性器件、例如电容器C1，或者可以由所述至少一个电容性器件形成。电荷存储器102a、102b可以具有电容。
可以借助节点702k（也称作电荷存储器节点702k）与开关结构104耦合了电荷存储器102a、102b（例如第一电荷存储器102a或者第二电荷存储器102b），或者电荷存储器102a、102b（例如第一电荷存储器102a或者第二电荷存储器102b）可以借助节点702k（也称作电荷存储器节点702k）与开关结构104被耦合。
例如相对彼此推挽式地，可以借助第一控制电路602根据电荷转移循环切换（也就是操控）了第一开关104a和第二开关104b，或者第一开关104a和第二开关104b可以借助第一控制电路602根据电荷转移循环被切换（也就是操控）。第一开关104a和第二开关104b例如可以每个都具有至少一个晶体管M1、M2，或者可以由所述至少一个晶体管M1、M2形成，所述至少一个晶体管M1、M2的栅极与第一控制电路602（例如电容性704a、704b）耦合，例如借助控制输入602a、602b（第一控制输入602a和第二控制输入602b）与第一控制电路602耦合。
一般而言，可以借助电容性器件提供了电容性耦合704a、704b、704c和/或电荷存储器102a、102b，或者电容性耦合704a、704b、704c和/或电荷存储器102a、102b可以借助电容性器件被提供。电容性器件可以具有电容性电抗，也就是电容（例如栅极-源极电容）和/或与频率有关的阻抗。电容性器件例如可以具有至少一个电容器C2、C3、C4和/或至少一个晶体管（例如其栅极-源极电容）。换言之，可替选于电容器或者除了电容器以外，例如在所需的小的电容的情况下，可以使用晶体管的栅极-源极电容，以便提供电容性耦合。
当控制电路602电容性地（也就是借助第一电容性耦合704a）与第一开关104a耦合时，开关结构104可选地可以具有第一调平电路104d、104c、104e。例如可以借助电容器C2提供了第一电容性耦合704a，或者第一电容性耦合704a例如可以借助电容器C2被提供。第一调平电路104d、104c、104e可以设立为，将第一电容性耦合704a在第二子级阶段153中和/或在第三子级阶段155中与电荷存储器102a、102b耦合。由此，例如可以实现的是，第一电容性耦合704a的电势循环地被设置到参考值上（也就是漂移（Abdriften）中的一种被阻止），该参考值例如由电荷存储器102a、102b限定。
第一调平电路104d、104c、104e例如可以具有第三开关104c，该第三开关104c连接在第一控制输入602a与电荷存储器102a、102b之间。此外，第一调平电路104d、104c、104e可以具有第二控制电路612，用于控制第三开关104c。第三开关104c例如可以具有至少一个晶体管M4，所述至少一个晶体管M4的栅极与第二控制电路612（例如电容性704c）耦合，例如借助第三控制端子612a耦合。例如，第三开关104c可以在第三子级阶段155中闭合，并且在其他情况下断开或者被断开。
第一调平电路104d、104c、104e可以可选地具有第四开关104d，该第四开关104d连接在第三控制端子612a与电荷存储器102a、102b之间。可以借助第一控制电路602控制了第四开关104d，或者第四开关104d可以借助第一控制电路602被控制，例如借助第一控制输入602a来控制（也就是第四开关104d可以与第一开关104a同步地时钟控制，也就是与该第一开关104a推挽式地来设立）。第四开关104d例如可以具有至少一个晶体管M5，所述至少一个晶体管M5的栅极与第一控制输入602a耦合。
第一调平电路104d、104c、104e可以可选地具有第五开关104e，该第五开关104e连接在第一控制输入602a与电荷存储器102a、102b之间。第五开关104e例如可以具有至少一个晶体管M3，所述至少一个晶体管M3的栅极与输入110耦合。由此可以实现的是，在第二阶段中和/或在第三阶段中，例如只要在输入110上的电压满足预给定的标准、例如大于预给定的阈值，第五开关104e就将第一控制输入602a与电荷存储器102a、102b导电相连，（也就是第五开关104e间接地借助电荷转移信号来控制）。
当控制电路602电容性地（也就是借助第二电容性耦合704b）与第二开关104b耦合时，开关结构104可以可选地具有第二调平电路104f。例如可以借助电容器C4提供了第二电容性耦合704b，或者第二电容性耦合704b例如可以借助电容器C4被提供。第二调平电路104f可以设立为，在第二子级阶段153中和/或在第一子级阶段151中，将第二电容性耦合704b与输出112耦合。由此，例如可以实现的是，第二电容性耦合704b的电势被设置到参考值上，该参考值例如由输出112限定。
第二调平电路104f例如可以具有第六开关104f，或者可以由该第六开关104f形成，该第六开关104f连接在第二控制输入602b与输出112之间。第六开关104f例如可以具有至少一个晶体管M6，所述至少一个晶体管M6的栅极与电荷存储器102a、102b耦合。由此可以实现的是，在第二阶段中和/或在第一阶段中，例如只要由电荷存储器102a、102b提供的电压满足预给定的标准、例如大于预给定的阈值，第六开关104f就将第二控制输入602b与电荷存储器102a、102b导电相连，（也就是第六开关104f间接地借助电荷转移信号来控制）。
可以以自举电路或自举配置来接线电荷泵级700，或者电荷泵级700可以以自举电路或自举配置被接线。
在电荷泵级700运行时，第一控制信号clk2p（例如第一控制时钟）可以（例如电容性地704a）被耦合输入给第一开关104a，例如借助第一控制输入602a被耦合输入给第一开关104a。第二控制信号clklp（例如第二控制时钟）可以（例如电容性地704b）被耦合输入给第二开关104b，例如借助第二控制输入602b被耦合输入给第二开关104b。可以设立了第一控制电路602，或者第一控制电路602可以被设立为，用于提供第一控制信号clk2p和/或第二控制信号clk1p。第一控制信号clk2p和第二控制信号clk1p可以在时间上彼此移位，例如移位了半个电荷转移循环（也就是其半个循环）和/或移位了第一子级阶段151和第二子级阶段153共同的持续时间。可替选地或者附加地，第一控制信号clk2p和第二控制信号clk1p可以彼此互补，（也就是相对彼此推挽式地设立）。
例如借助第三控制输入612a，可以给第一调平电路104d、104c、104e（例如其第四开关104d）（例如电容性地704c）耦合输入了第三控制信号clk2n（例如第三控制时钟），或者第三控制信号clk2n（例如第三控制时钟）可以（例如电容性地704c）被耦合输入给第一调平电路104d、104c、104e（例如其第四开关104d）。可以设立了第二控制电路612，或者第二控制电路612可以被设立为，用于提供第三控制信号clk2n。
例如借助第四控制输入622a，可以向电荷存储器102a、102b中耦合输入了第四控制信号pclk（也称作电荷转移信号、例如第四控制时钟），或者第四控制信号pclk（也称作电荷转移信号、例如第四控制时钟）可以被耦合输入到电荷存储器102a、102b中。电荷泵级700可以具有第三控制电路622，该第三控制电路622可以设立用于提供第四控制信号pclk。明确地，可以借助电荷存储器102a、102b电容性地与开关结构104耦合了第四控制输入622a或第四控制电路622，或者第四控制输入622a或第四控制电路622可以借助电荷存储器102a、102b电容性地与开关结构104被耦合。
例如当电荷泵级700以其第四控制输入622a与附加的电路（例如与第三控制电路622）接线时，第四控制输入622a（也称作时钟输入622a）可以具有时钟输入节点或者可以由该时钟输入节点形成。
第四控制输入622a可以电容性地与电荷存储器节点702k或开关结构104耦合（用于借助电荷存储器节点根据借助控制输入622a而耦合输入的电荷转移信号来移动电荷）。
例如在电荷转移循环的第一子级阶段151（也称作充电阶段151）中，借助第一开关104a，电荷存储器节点702k或电荷存储器102a、102b可以与输入节点或输入110导电相连，用于吸收（Aufnehmen）电荷。例如在至少所述第三子级阶段155中和在第二子级阶段153中，借助第一开关104a，输入110（或附在输入110上的电压，也称作“Vin”）可以与电荷存储器102a、102b或与第四控制信号解耦。
例如在电荷转移循环的第三子级阶段155（也称作放电阶段155）中，借助第二开关104b，电荷存储器节点702k或电荷存储器102a、102b可以与输出节点或输出112导电相连，用于放出（Abgeben）电荷。例如在至少所述第一子级阶段151中和在第二子级阶段153中，借助第二开关104b，输出112（或附在输出112上的电压，也称作“Vout”）可以与电荷存储器102a、102b或与第四控制信号解耦。
为每个电荷泵级700提供的电压差Vp（Vp=Vout-Vin）可以（例如在无负荷运行时）大约对应于电荷转移信号（pclk）的峰谷值。电荷转移信号的峰谷值例如可以对应于电的供给电压。
图8以示意性曲线图阐明了根据不同的实施形式的信号走向800，在该曲线图中关于时间803（为任意单位）示出了信号特征801（例如信号的电压，为任意单位）。
可以设立了第一控制电路602，或者第一控制电路602可以被设立为，用于提供第一控制信号802（也称作clk2p）和第二控制信号804（也称作clk1p）。
可以设立了第二控制电路612，或者第二控制电路612可以被设立为，用于提供第三控制信号806。
可以设立了第四控制电路622，或者第四控制电路622可以被设立为，用于提供电荷转移信号808。
根据电荷转移信号808，可以改变在电荷存储器102a、102b或电荷存储器节点702k上的电势（或由此得到的电压）。根据电荷存储器循环，电荷存储器102a、102b的或在电荷存储器节点702k上的电压（也称作“Vint”或者内部电压）可以在Vin与Vout之间移动。为每个电荷泵级提供的电压差Vd可以（例如在无负荷运行时）大约对应于电荷转移信号808的峰谷值。
根据不同的实施形式，电压可以被理解为电势差（两个电势的差），例如在输出与输入之间的电势差。例如，在器件上的电压（也就是在器件上降落的电压）可以被理解为在器件的相对置的侧上（例如在端子上）的电势的差。在节点（例如端子、输入、输出等）上的电压可以被理解为在节点上的电势与电的参考电势（例如电接地）的差。关于在电路中的多个电压的说明可以涉及同一电的参考电势。
如果在节点上的电压为正的，则其电势大于电的参考电势。如果在节点上的电压为负的，则其电势小于电的参考电势。在节点上的电压越大，则其电势可能越大。（例如在两个节点之间的）电压差可以被理解为两个电压的如下差：当两个电压涉及同一电的参考电势时，该差对应于（例如在这两个节点之间的）相对应的电势的差（也就是与电的参考电势无关地来说明）。
电荷转移信号808可以具有第一循环段808a（例如第一半个循环808a），并且具有第二循环段808b（例如第二半个循环808b）。
可以如下地操控负的电荷泵（或其负的电荷泵级）或者负的电荷泵（或其负的电荷泵级）可以如下地被操控：在第一循环段808a期间，电荷转移信号808可以设立为，使得在电荷存储器102a、102b（或电荷转移节点702k）上提供的电势（或由此得到的电压）大约等于输入110的电势（或输入110的由此得到的电压），或者大于所述输入110的电势。在第二循环段808b期间，电荷转移信号808可以设立为，使得在电荷存储器102a、102b（或电荷转移节点）上提供的电势（或由此得到的电压）大约等于输出112的电势（或输出112的由此得到的电压），或者小于所述输出112的电势。负的电荷泵可以在输出侧例如提供如下电压：该电压小于在输入侧耦合输入到该负的荷电荷泵中的电压。电荷泵的输入侧的电荷泵级的输入110可以处于可用的最小电势，例如处于参考电势（例如处于0伏特）。可以例如借助NMOS晶体管提供了负的电荷泵的该开关或者每个开关，或者负的电荷泵的该开关或者每个开关都可以例如借助NMOS晶体管被提供。
第一循环段808a可以具有第一阶段151，并且可选地具有第二阶段153，或者可以由所述第一阶段151和可选地所述第二阶段153组成。第二循环段808a可以具有第三阶段155，并且可选地具有附加的第二阶段153，或者可以由所述第三阶段155和可选地所述附加的第二阶段153组成。
（负的电荷泵的）第一控制信号802可以设立为使得：当电荷存储器102a、102b具有比输入110更大的电势时，电荷存储器102a、102b借助开关结构104与输入110（在充电阶段151中）导电相连。当电荷存储器102a、102b借助开关结构104与输入110导电相连时，则电荷存储器102a、102b可以放出来自输入110的电荷（也称作电荷放出（Ladungsabgabe））。
第二控制信号804可以设立为使得：当电荷存储器102a、102b具有比输出112更小的电势时，电荷存储器102a、102b借助开关结构104与输出112（在放电阶段155中）导电相连。当电荷存储器102a、102b借助开关结构104与输出112导电相连时，电荷存储器102a、102b可以吸收在输出112上的电荷（也称作电荷吸收）。电荷吸收和电荷放出可以循环地进行（也称作电荷泵），也就是根据电荷转移循环进行。
可以与负的电荷泵互补地操控了正的电荷泵（或其正的电荷泵级），或者正的电荷泵（或其正的电荷泵级）可以与负的电荷泵互补地被操控。换言之，这些信号（也就是电荷转移信号808和控制信号）可以对于所示出的信号走向取反。正的电荷泵可以在输出侧例如提供如下电压：该电压大于在输入侧耦合输入到该正的电荷泵中的电压。电荷泵的输入侧的电荷泵级的输入110可以处于可用的最大电势，例如处于供给电压。例如借助PMOS晶体管，可以提供了正的电荷泵的该开关或者每个开关，或者正的电荷泵的该开关或者每个开关都可以被提供。
根据不同的实施形式，可以提供了噪声很少的电压摆幅，或者噪声很少的电压摆幅可以被提供。例如，在输入110上耦合输入的电压和/或在输出112上耦合输出的电压具有小于300mV（毫伏）的纹波（Welligkeit），所述纹波例如关于（bezueglich）大约200mV，在从大约100mV到大约300mV的范围中。
如果电荷泵级无负荷地（也就是没有附在载荷上的负荷或者耗电器地）运行，则电荷泵级的内部电压Vint具有等于电荷转移信号808的峰谷值或者更小的峰谷值（例如幅值）。电荷转移信号808的峰谷值（也称作电荷转移摆幅或者电压摆幅）可以为大约VDD。那么，在电荷泵级的输入110与输出112之间的电压差可以等于电荷转移摆幅（换言之，Vp=Vout-Vin=VDD）。
根据不同的实施形式，充电阶段151和放电阶段155彼此间（借助第二阶段153）可以具有时间间距，例如对应于第二阶段153的持续时间。由此，可以与输出112的电势进行解耦，使得减小在第一开关104a上的电压降。明确地，第一开关104a和第二开关104b充当分压器，所述第一开关104a和第二开关104b划分在输出112与输入110之间的电势差（电压），使得在第一开关104a上和/或在第二开关104b上的电压小于或者等于从输入110到输出112的电压Vp。由此，可以使用较少的耐压开关（例如低压开关），例如用于使逻辑电路（例如芯片逻辑电路）运行的那些开关。可选地，可以减小开关的横截面面积（也就是所占用的芯片面积），或者可替选地或者附加地增大VDD。此外，明确地因为开关可以借助处于VDD电平（Level）的控制信号来控制，所以可以减小电荷泵级的功耗，和/或可以省去针对开关的自举电路。可替选地或者附加地，在相同的切换电阻的情况下，可以减小开关104a、104b（例如晶体管M1、M2）的栅极电容，这进一步减小了电荷泵级的功耗。
图9以示意性电路图阐明了根据不同的实施形式的电荷泵级900。电荷泵级900具有第一子级120a和第二子级120b，所述第一子级120a和第二子级120b彼此并联地耦合在输出112与输入110之间（例如推挽子级120a、120b）。
这两个子级120a、120b每个都可以具有电荷存储器102a、102b（例如第一电荷存储器102a或者第二电荷存储器102b），例如借助电容器C1、C11来提供所述电荷存储器102a、102b。
可以交叉地接线第一控制输入602a和第二控制输入602b，或者第一控制输入602a和第二控制输入602b可以交叉地被接线。换言之，可以与第二子级120b的第二控制输入602b耦合了第一子级120a的第一控制输入602a，或者第一子级120a的第一控制输入602a可以与第二子级120b的第二控制输入602b被耦合。可替选地或者附加地，可以与第一子级120a的第二控制输入602b耦合了第二子级120b的第一控制输入602a，或者第二子级120b的第一控制输入602a可以与第一子级120a的第二控制输入602b被耦合。
第一子级120a的（例如具有晶体管M2的）第一开关104a和第二子级120b的（例如具有晶体管M11的）第二开关104b每个都可以与第一子级120a的第一控制输入602a耦合，（也就是第一子级120a的第一开关104a和第二子级120b的第二开关104b可以设立用于同步切换）。第二子级120b的（例如具有晶体管M12的）第一开关104a和第一子级120a的（例如具有晶体管M1的）第二开关104b每个都可以与第一子级120a的第二控制输入602b耦合，（也就是第二子级120b的第一开关104a和第一子级120a的第二开关104b可以设立用于同步切换）。
例如，第二子级120b的第一开关104a可以相对彼此错开（versetzt）了半个循环地进行切换，例如推挽式地切换。可替选于此地或者附加于此地，这两个子级120b的第二开关104b可以相对彼此错开了半个循环地进行切换，例如推挽式地切换。
电荷泵级900的配置也可以称作推挽配置（也称作“push-pull配置”）。明确地，这两个耦合输入到电荷泵级900的电荷存储器102a、102b中的电荷转移信号可以相对彼此处于推挽。
可以借助电容器C2、C3、C4、C12、C13、C14提供了电容性耦合，或者电容性耦合可以借助电容器C2、C3、C4、C12、C13、C14被提供。可以借助晶体管M3、M4、M5、M6、M13、M14、M15、M16提供了开关，或者开关可以借助晶体管M3、M4、M5、M6、M13、M14、M15、M16被提供。
图10以示意性曲线图阐明了根据不同的实施形式的信号走向1000，在该曲线图中关于时间803（为任意单位）示出了信号特征801（例如信号的电压，为任意单位）。
可以向第一子级120a的第一控制输入602a中和/或向第二子级120b的第二控制输入602b中耦合输入了第一控制信号802（例如第一控制时钟802），或者第一控制信号802（例如第一控制时钟802）可以被耦合输入到第一子级120a的第一控制输入602a中和/或到第二子级120b的第二控制输入602b中。可以向第二子级120b的第一控制输入602a中和/或向第一子级120a的第二控制输入602b中耦合输入第二控制信号804（例如第二控制时钟804），或者第二控制信号804（例如第二控制时钟804）可以被耦合输入到第二子级120b的第一控制输入602a中和/或到第一子级120a的第二控制输入602b中。例如，可以设立了第一控制电路602，或者第一控制电路602可以被设立为，用于提供第一控制信号802和第二控制信号804。可以在其信号特征方面相一致地和/或相对彼此在时间上错开地提供了第一控制信号802和第二控制信号804，或者第一控制信号802和第二控制信号804可以在其信号特征方面相一致地和/或相对彼此在时间上错开地被提供，例如在时间上错开了电荷转移循环的循环段808a、808b，例如在时间上错开了电荷转移循环的半个持续时间（也就是错移了其半个循环）。例如，第一控制信号802和第二控制信号804可以相对彼此相移，例如相移了第一阶段151和相移了第二阶段153。
可以向第一子级120a的第三控制输入612a中耦合输入了第三控制信号806（例如第三控制时钟806），或者第三控制信号806（例如第三控制时钟806）可以被耦合输入到第一子级120a的第三控制输入612a中。可以设立了第二控制电路612，或者第二控制电路612可以被设立，用于提供第三控制信号。可以给第一子级120a的调平电路104c、104d、104e耦合输入第三控制信号806，或者第三控制信号806被耦合输入给第一子级120a的调平电路104c、104d、104e，并且第三控制信号806设立为使得：其调平电路104c、104d、104e在第一循环段808a的第二阶段153中将其第一电容性耦合704a与其电荷存储器102a、102b耦合。
可以向第二子级120b的第三控制输入612a中耦合输入了附加的第三控制信号816（例如第三控制时钟806），或者附加的第三控制信号816（例如第三控制时钟806）可以被耦合输入到第二子级120b的第三控制输入612a中。可以设立了第二控制电路612，或者第二控制电路612可以被设立为，用于提供附加的第三控制信号816。可以给第二子级120b的调平电路104c、104d、104e耦合输入了附加的第三控制信号816，或者附加的第三控制信号816可以被耦合输入给第二子级120b的调平电路104c、104d、104e，并且附加的第三控制信号816设立为使得：其调平电路104c、104d、104e在第二循环段808b的第二阶段153中将其第一电容性耦合704a与其电荷存储器102a、102b耦合。
第三控制信号806和附加的第三控制信号816可以在其信号走向方面相一致和/或彼此相移，例如相移了电荷转移循环的半个持续时间（也称作半个循环）。
可以向第一子级120a的第四控制输入622a中耦合输入了第四控制信号808（例如第四控制时钟808），或者第四控制信号808（例如第四控制时钟808）可以被耦合输入到第一子级120a的第四控制输入622a中，（也称作第一电荷转移信号808）。可以设立了第三控制电路622，或者第三控制电路622可以被设立为，用于提供第四控制信号808。
可以向第二子级120b的第四控制输入622a中耦合输入了附加的第四控制信号818（例如附加的第四控制时钟818），或者附加的第四控制信号818（例如附加的第四控制时钟818）可以被耦合输入到第二子级120b的第四控制输入622a中，（也称作第二电荷转移信号818）。可以设立了第三控制电路622，或者第三控制电路622可以被设立为，用于提供附加的第四控制信号808。
第四控制信号808和附加的第四控制信号818可以在其信号特征（例如峰谷值、周期持续时间、时间平均值、信号形状）方面相一致和/或相对彼此相移，例如相移了半个循环。为每个电荷泵级提供的电压差Vd可以（例如在无负荷运行时）大约对应于第四控制信号808或附加的第四控制信号818的峰谷值。
可以借助参考时钟1002（也称作“clock（时钟）”）提供了、例如同步了电荷转移循环，或者电荷转移循环可以借助参考时钟1002（也称作“clock（时钟）”）被提供、例如被同步。可以借助时钟发生器提供了参考时钟1002，或者参考时钟1002可以借助时钟发生器被提供。参考时钟1002可以被耦合输入到电荷泵级的控制电路602、612、622。由此可以实现的是，电荷泵级的控制电路602、612、622相对彼此同步地运转。
一般而言，时钟信号（例如参考时钟）可以具有不同的信号走向中的一个，例如具有梯形信号形状、矩形信号形状、三角形信号形状或者其叠加。
可以如下地操控了负的电荷泵（或其负的电荷泵级）或者负的电荷泵（或其负的电荷泵级）可以如下地被操控：电荷转移信号808可以在第一循环段808a与第二循环段808b之间进行区分。在第一循环段808a期间，第一电荷转移信号808可以设立为使得：在第一子级120a的电荷存储器102a、102b（或电荷转移节点）上提供的电势（或由此得到的电压）大约等于输入110的电势（或输入100的由此得到的电压），或者大于所述输入110的电势。在第二循环段808b期间，第一电荷转移信号808可以设立为使得：在第一子级120a的电荷存储器102a、102b（或电荷转移节点）上提供的电势（或由此得到的电压）大约等于输出112的电势（或输出112的由此得到的电压），或者小于所述输出112的电势。
第二电荷转移信号818可以在第一循环段808a与第二循环段808b之间进行区分。在第一循环段808a期间，第二电荷转移信号818可以设立为使得：在第二子级120b的电荷存储器102a、102b（或电荷转移节点）上提供的电势（或由此得到的电压）等于输出112的电势（或输出112的由此得到的电压）和/或第一级120a的电荷存储器102a、102b（或电荷转移节点）的电势，或者小于所述电势。在第二循环段808b期间，第二电荷转移信号818可以设立为使得：在第二子级120b的电荷存储器102a、102b（或电荷转移节点）上提供的电势（或由此得到的电压）等于输入110的电势（或输入110的由此得到的电压）和/或第一子级120a的电荷存储器102a、102b（或电荷转移节点）的电势，或者大于所述电势。
控制信号（也就是第一控制信号802、第二控制信号804和电荷转移信号808、818）可以设立为使得：第一子级120a的电荷吸收和第二子级120b的电荷放出同时进行（推挽）。可替选地或者附加地，所述控制信号可以设立为使得：第二子级120b的电荷吸收和第一子级120a的电荷放出同时进行。电荷吸收和电荷放出可以循环地进行。
可选地，例如当第二控制信号804和第一控制信号802相对彼此推挽式地设立时（例如当第一控制信号802和第二控制信号804相对彼此取反时），可以略去第一循环段808a的第二阶段153和/或第二循环段808b的第二阶段。
可以与负的电荷泵互补地操控了正的电荷泵（或其正的电荷泵级），或者正的电荷泵（或其正的电荷泵级）可以与负的电荷泵互补地被操控。换言之，这些信号（也就是电荷转移信号808、818和控制信号）可以对于所示出的信号走向而取反。
图11A以示意性曲线图阐明了根据不同的实施形式的电势走向1100a，在该曲线图中关于时间803（为任意单位）示出了电势801（为任意单位）。例如，电势走向1100a可能在电荷泵级的无负荷状态下出现。
输出112的电势1112（输出侧的电势1112，Vout）可以与输入110的电势1110（输入侧的电势1110，Vin）相区分，例如（在正的电荷泵的情况下）大于或者（在负的电荷泵的情况下）小于输入侧的电势1110。电荷存储器102a、102b（或电荷转移节点702k）的电势1702k（也称作电荷转移电势1702k）可以在输入侧的电势1110与输出侧的电势1112之间来回更换。电荷转移电势1702k的峰谷值（例如幅值）可以大约对应于VDD。
第一开关104a的（例如在其控制输入602a上的）电势1104a（借助第一开关信号1104a来控制）可以在充电阶段151中与电荷转移电势1702k相区分，（使得第一开关104闭合），并且在其他情况下等于所述电荷转移电势1702k，（使得第一开关104a断开）。可替选地或者附加地，第一开关信号1104a在充电阶段151中与输入侧的电势1110和/或与输出侧的电势1112相区分，（使得第一开关104a断开）。
例如，（例如关于电接地），输出侧的电势1112可以处于大约-8伏特，而输入侧的电势1110可以处于大约-5.3伏特。电荷转移电势1702k的峰谷值（例如幅值）（和/或VDD）可以为大约2.7伏特。在无负荷的状态下（也就是未承受负荷），电荷泵级可以提供为大约VDD的电压摆幅Vp。
充电阶段151的持续时间例如可以在从大约0.01µs至大约0.1µs的范围中，例如为大约0.036µs。可替选地或者附加地，充电阶段151的持续时间可以对应于放电阶段155的持续时间。第二子级阶段153的持续时间可以小于大约100ns（纳秒），例如短于大约10ns，例如短于大约1ns。
类似于图11A，图11B以示意性曲线图阐明了根据不同的实施形式的电势走向1100b。
第二开关104b的电势1104b（借助（例如在其控制输入602b上耦合输入的）第二控制信号clk1p来控制）可以在放电阶段155中与输出侧的电势1112相区分，（使得第二开关104b闭合），并且在其他情况下等于输出侧的电势1112，（使得第二开关104b断开）。可替选地或者附加地，第二控制信号1104b在充电阶段151中和在放电阶段155中可以与电荷转移电势1702k相区分。
类似于图11A，例如在电荷泵级的承受负荷的状态下（也就是当电载荷减小耦合输出的Vout时），图12A以示意性曲线图阐明了根据不同的实施形式的电势走向1200a。
类似于图11B，例如在电荷泵级的承受负荷的状态下，图12B以示意性曲线图阐明了根据不同的实施形式的电势走向1200a。
图13A以示意性电路图阐明了根据不同的实施形式的电平变换器电路1300a。
电平变换器电路1300a可以具有：（例如具有第一电平变换器1302和/或推挽发生器1302或者由所述第一电平变换器1302和/或推挽发生器1302形成的）信号源1302，和第二电平变换器1304。
根据不同的实施形式，信号源1302可以具有第一电平变换器1302，或者可以由所述第一电平变换器1302形成，（也就是设立用于提供一个或者多个电平变换器信号，例如经电平变换的时钟信号）。信号源1302例如不必强制地设立用于提供两个互补的信号。
在一个或者多个实施形式中，信号源1302可以具有推挽发生器，或者可以由所述推挽发生器形成，（也就是设立用于提供两个互补的信号）。信号源1302例如不必强制地设立用于提供电平变换器信号（例如经电平变换的时钟信号）。
在一个或者多个可替选的实施形式中，信号源1302可以具有推挽发生器和第一电平变换器，（也就是设立为用于提供两个互补的电平变换器信号、例如互补的经电平变换的时钟信号）。
可以在输出侧1302a电容性地1306与第二电平变换器1304的输入1304e耦合了信号源1302（例如第一电平变换器1302），或者信号源1302（例如第一电平变换器1302）可以在输出侧1302a电容性地1306与第二电平变换器1304的输入1304e被耦合。借助电容性耦合1306，可以将第一电平变换器1302和第二电平变换器1304彼此电流隔离，或者第一电平变换器1302和第二电平变换器1304可以彼此被电流隔离。
例如，电容性耦合1306可以具有如下电荷存储器（例如晶体管）：该电荷存储器将第一电平变换器1302在输出侧与第二电平变换器1304的输入1304e电容性耦合。
根据不同的实施形式，电平变换器电路1300a可能需要电荷泵的比常规的电平变换器级联装置小大约20%（例如小大约10%）的输出功率，所述电荷泵对电平变换器电路1300a进行供给。由此，明确地对于电荷泵和/或保持电容器而言可能需要小大约10%至20%的芯片面积，这总体上节约了直至大约40%的总芯片面积（例如大约2.38mm2）。芯片的总功耗由此可以被降低，例如被降低到小于6.6毫瓦（例如小于在2.75V情况下的2.4mA的电流吸收）。仅仅电荷泵就可造成芯片的大约一半的功耗。
在下文中，参考第一电平变换器1302和由其产生的第一电平变换器信号。推挽发生器1302可以类似于此地设立。例如，第一电平变换器信号可以具有两个互补的电平变换器信号，也就是可以产生第一电平变换器信号和与之互补的第一电平变换器信号。可替选地，不是第一电平变换器信号，而是可以产生（例如具有与相关的输入信号保持不变的电平和/或在供给电圧的电平上的）未经电平变换的推挽信号。
图13B以示意性电路图阐明了根据不同的实施形式的电平变换器1300b、例如第一电平变换器1302。
电平变换器1300b（例如第一电平变换器1302）可以具有第一端子1352（也称作高压端子1353或者VDDH端子）和第二端子1354（也称作参考端子1354），在第一端子1352与第二端子1354之间可以附有电的参考电压（例如电的正参考电压、例如电的正高压电压、例如3.3伏特或者更大）。在第二端子1354上例如可以附有电接地。
此外，电平变换器1300b（例如第一电平变换器1302）此外可以在输入侧具有第三端子1302e（也称作信号输入端子或者输入1302e）和第四端子1358（也称作供给电压端子1358）。在供给电压端子1358与参考端子1354之间可以附有电的正供给电压（例如小于大约2.5伏特，例如大约1.5伏特），该电的正供给电压小于电的参考电压，例如小于电的参考电压的50%。参考电压可以借助根据一个或者多个实施形式的电荷泵提供了参考电压，或者参考电压可以借助根据一个或者多个实施形式的电荷泵被提供。
此外，电平变换器1300b（例如第一电平变换器1302）可以具有推挽发生器602g，该推挽发生器602g与运行电压端子1358和信号输入端子1302e耦合。例如，推挽发生器602g（如在图13B中所阐明的那样）可以具有两个级联的反相器（第一反相器MP1、MN1和第二反相器MP2、MN2），或者可以由所述两个级联的反相器形成，例如可以具有CMOS反相器或者可以由所述CMOS反相器形成。推挽发生器602g可以基于在信号输入端子1302e上耦合输入的信号（例如基本控制信号）而提供两个推挽的（也就是互补的）信号“abuf”和“xabuf”。例如，推挽发生器602g可以设立为：借助（例如具有按CMOS配置的两个晶体管MP1、MN1的）第一反相器MP1、MN1对基本控制信号取反，并且提供被取反的控制信号xabuf。附加地，推挽发生器602g可以设立为：借助（例如具有按CMOS配置的两个晶体管MP2、MN2的）第二反相器MP2、MN2对被取反的控制信号xabuf取反，并且提供附加的被取反的控制信号abuf。
此外，电平变换器1300b（例如第一电平变换器1302）可以具有交叉耦合的（例如具有按CMOS配置的晶体管对MP3、MN3和按CMOS配置的晶体管对MP4、MN4的）锁存器1364和反相器结构1366（也称作输出反相器）。反相器结构1366可以具有两个开关1366s，所述开关1366s在其导电类型方面被区分（例如两个按CMOS配置的晶体管MP5和MN5）。
例如，电平变换器1300b可以具有n沟道导电类型的多个晶体管（MN1至MN5）和p沟道导电类型的多个晶体管（MP1至MP5）。例如，交叉耦合的锁存器1364的晶体管MP3、MP4、MN3、MN4和反相器结构1366的晶体管MP5、MN5可以是高压晶体管。可替选地或者附加地，推挽发生器602g的晶体管MN1、MN2、MP1、MP2可以是低压晶体管。
图14A以示意性电路图阐明了根据不同的实施形式的电平变换器1400a、例如第一电平变换器。
电平变换器1400a的交叉耦合的锁存器1364例如可以在第一端子1352与第二端子1354之间具有三个串联接线的晶体管（连带附加的晶体管MP6和MP7），这改善了锁存器的转接速度（例如降低了切换延迟）和/或减少了锁存器的转接过程中的电流消耗。
可选地，可以能够实现更大的（例如在从大约2伏特到大约2.7伏特的范围中的）电的供给电压和/或更高的电的参考电压（例如在大约4伏特到大约6伏特的范围中，例如大约4伏特）。
例如，交叉耦合的锁存器1364的晶体管MP3、MP4、MP6、MP7、MN3、MN4和反相器结构1366的晶体管MP5、MN5可以是高压晶体管。可替选地或者附加地，推挽发生器602g的晶体管MN1、MN2、MP1、MP2可以是低压晶体管。
图14B以示意性电路图阐明了根据不同的实施形式的电平变换器1400b、例如第一电平变换器。
电平变换器1400b可以具有n沟道的（例如NMOS）晶体管MN1至MN10，并且具有p沟道（例如PMOS）晶体管MP1和MP2。
图15以示意性电路图阐明了根据不同的实施形式的电平变换器1500、例如第一电平变换器。
电平变换器1500可以具有第一电平变换器级1500a和（具有电阻R1、R2的）第二电平变换器级1500b，所述第一电平变换器级1500a和第二电平变换器级1500b相互耦合。此外，电平变换器1500可以具有（具有输出反相器MP11、MN11的）反相器结构1366，所述反相器结构1366具有多个串联接线的反相器，用于降低这两个互补的信号Y和Y_n的相位差。
此外，电平变换器1500可以具有附加的端子1360（也称作辅助电压（Stuetzspannung）端子1360）。在附加的端子1360与第二端子1354之间可以附有（例如在从大约2.5伏特至大约3伏特的范围中的）电的辅助电压，该电的辅助电压小于电的参考电压（例如小于电的参考电压的50%）和/或大于电的供给电压。电的参考电压例如可以为大于6伏特、例如大约8V。
可以借助根据不同的实施形式的电荷泵提供了电的辅助电压，或者电的辅助电压可以借助根据不同的实施形式的电荷泵被提供。
此外，电平变换器1500可以具有附加的参考端子1356（也称作VSSL端子或者第二高压端子1356或者负的高压端子1356），在所述附加的参考端子1356上可以施加附加的电的参考电压（例如电的负参考电压，例如电的负高压电压，例如-3.3伏特或者更大）。
输出反相器1366的输出1302a可以具有两个互补的端子Y、Y_n，其中的第一端子Y设立用于根据电的参考电压（例如电的正参考电压）耦合输出输入信号A，而第二端子Y_n设立用于根据附加的电的参考电压（例如电的负参考电压）耦合输出输入信号A。
电平变换器1500可以具有n沟道（例如NMOS）晶体管MN1至MN14，并且具有p沟道（例如PMOS）晶体管MP1和MP11。
图16A以示意性电路图阐明了根据不同的实施形式的电平变换器1600a、例如第一电平变换器1302和/或第二电平变换器1304。
电平变换器1600可以具有输入1600e（例如输入1304e或者输入1302e）和输出1600a（例如输出1304a或者输出1302a）。电平变换器1600可以设立为，将在输入1600e上耦合输入的第一信号1602转换成第二信号1604，并且在输出1602a上耦合输出。明确地，电平变换器1600a可以设立为，将来自第一电压范围的第一信号1602的信号走向映射到与第一电压范围不同的第二电压范围中。第二信号1604（也称作电平变换器信号1604）相较于第一信号1602p可以具有更大的电平1604p（信号电平，也称作输出电平）、例如根据附在电平变换器1600a的高压端子1606（例如第一高压端子1352或者第二高压端子1354）上的电势的电平。
电平可以理解为表示信号对于电的参考电势的相对位置的量度，例如其峰谷值、峰值、时间平均值或者幅值。例如，第二信号1604可以具有根据附在高压端子1606上的电势的时间平均值、根据附在高压端子1606上的电势的峰谷值和/或根据附在高压端子1606上的电势的峰值。
根据不同的实施形式，第一信号1602和第二信号1604可以在信号特征方面相一致，例如在至少频率、频谱、信号走向、信号形状等方面相一致。
图16B以示意性电路图阐明了根据不同的实施形式的电平变换器1600b、例如第一电平变换器1302和/或第二电平变换器1304。
电平变换器1600b可以具有电荷泵1362、例如派里可尼电荷泵。在第二电平变换器1304的情况下，电容性耦合1306可以提供电荷泵1362的电荷存储器102a、102b。
此外，电平变换器1600b可以具有反相器结构1366。可以在电平变换器1600b的输入1600e与电平变换器1600b的输出1600a之间连接了该反相器结构1366，或者该反相器结构1366可以被连接在电平变换器1600b的输入1600e与电平变换器1600b的输出1600a之间。
电荷泵1362可以设立为提供用于切换反相器结构1366的电压差（电的反相器切换电压）。换言之，电荷泵1362（或其电荷泵级）的电荷存储器节点702k可以与反相器结构1366的控制输入1366e耦合，例如与反相器结构1366的晶体管的栅极耦合。例如，用所述电荷泵1362（或其电荷泵级）的时钟输入622a或电荷存储器节点，可以与电平变换器1600b的输入1600e耦合了电荷泵1362（或其电荷泵级），或者电荷泵1362（或其电荷泵级）可以与电平变换器1600b的输入1600e被耦合。由此，反相器结构1366的切换可以根据电荷泵1362的时钟（也就是根据电荷转移循环）进行。由电荷泵1362提供的电压摆幅Vp可以对应于耦合输入到反相器结构1366中的控制信号的峰谷值。
电荷泵1362（或其电荷泵级）可以具有锁存器，也就是两个相互交叉耦合的反相器（例如CMOS反相器）、例如按派里可尼配置的锁存器。
图17A以示意性电路图阐明了根据不同的实施形式的电平变换器1700a、例如第一电平变换器1302和/或第二电平变换器1304。
电荷泵1362可以具有两个子级120a、120b（第一子级120a和第二子级120b），所述两个子级120a、120b彼此并联接线。在反相器结构1366和输入1600e之间可以连接了这两个子级120a、120b，或者这两个子级120a、120b可以被连接在反相器结构1366和输入1600e之间。由此，反相器结构1366的切换可以根据第一子级120a和第二子级120b的时钟进行。例如，第一子级120a和第二子级120b可以相对彼此推挽式地设立（也称作互补的子级120a、120b）。
图17B以示意性电路图阐明了根据不同的实施形式的电平变换器电路1700b。
电平变换器电路1700b可以具有附加的信号源1308（例如第三电平变换器1302和/或附加的推挽发生器1302）和第二电平变换器1304。
根据不同的实施形式，附加的信号源1308可以具有第三电平变换器1308，或由所述第三电平变换器1308形成，（也就是设立用于提供一个或者多个电平变换器信号，例如经电平变换的数据信号）。附加的信号源1308例如不必强制地设立用于提供两个互补的信号。
在一个或者多个实施形式中，附加的信号源1308可以具有推挽发生器，或者可以由所述推挽发生器形成，（也就是设立用于提供两个互补的信号）。附加的信号源1308例如不必强制地设立用于提供电平变换器信号（例如经电平变换的数据信号）。
在一个或者多个可替选的实施形式中，附加的信号源1308可以具有推挽发生器和第三电平变换器，（也就是设立用于提供两个互补的电平变换器信号、例如互补的经电平变换的数据信号）。
附加的信号源1308（例如第三电平变换器1308）可以在输出侧电容性地与第二电平变换器1304的时钟输入622a耦合，例如与第二电平变换器1304的第二电荷泵的时钟输入622a耦合。信号源1302（例如第一电平变换器1302）可以将例如周期信号（例如电平变换器信号）耦合输入给第二电平变换器1304。
附加的信号源1308（例如第三电平变换器1308）可以在输入侧1308e（也就是用其输入1308e）与第一电平变换器1302的输入1302e（例如数据输入1302e）耦合，例如借助共同的端子1704或者连接端子（Anschlussterminal）1704来耦合。附加的信号源1308（例如第三电平变换器1308）可以设立用于提供第三信号（例如第三电平变换器信号），该第三信号被电容性地耦合输入给第二电平变换器1304。附加的信号源1308（例如第三电平变换器1308）可以将例如非周期信号（例如数据信号）和/或两个互补的非周期信号（例如数据信号）耦合输入给第二电平变换器1304。
第二电平变换器信号可以具有比第三电平变换器信号（和/或两个附加的推挽信号）更大的电平（信号电平）。例如，第二电平变换器信号可以具有比第三电平变换器信号（和/或两个附加的推挽信号）更大的幅值、比第三电平变换器信号（和/或两个附加的推挽信号）更大的时间平均值、比第三电平变换器信号更大的峰谷值和/或比第三电平变换器信号（和/或两个附加的推挽信号）更大的峰值。
根据不同的实施形式，第三电平变换器信号（和/或两个附加的推挽信号）和第二信号可以在信号特征方面相一致，例如在至少频率、频谱等方面相一致。
在下文中，参考第三电平变换器1308和由其产生的第三电平变换器信号。附加的推挽发生器1308可以类似于此地设立。例如，第三电平变换器信号可以具有两个互补的电平变换器信号，也就是可以产生第三电平变换器信号和与之互补的第三电平变换器信号。可替选地，不是第三电平变换器信号，而是可以产生未经电平变换的附加的推挽信号。
图18以示意性电路图阐明了根据不同的实施形式的电平变换器电路1800。
电平变换器电路1800可以具有电平变换器1302（也称作第一电平变换器1302）和反相器结构1366。反相器结构1366可以具有两个互补的反相器（例如CMOS反相器），或者可以由所述两个互补的反相器形成，例如具有第一反相器MP1、MN1和第二反相器MP2、MN2。
第一电平变换器1302的输出1302a可以具有两个互补的端子Yp、Yn，所述两个互补的端子Yp、Yn中的第一端子Yp可以设立用于提供第一电平变换器信号clk4vp（例如正的电平变换器信号），而附加的第一端子Yn可以设立用于提供附加的第一电平变换器信号clk4vn（例如负的电平变换器信号）。例如，第一电平变换器1302可以具有推挽发生器602g，或者可以由所述推挽发生器602g形成。
此外，电平变换器电路1800可以具有电荷泵1362，该电荷泵1362的电荷存储器102a、102b连接在其（例如具有第一锁存器MN5、MP5、MP6、MN6和/或第二锁存器MN3、MP3、MP4、MN4或者由这些锁存器形成的）开关结构104与第一电平变换器1302之间。电荷泵1362可以具有两个并联接线的（例如互补的）子级120a、120b，所述两个子级120a、120b中的第一子级120a可以在输入侧622a与输出1302a的第一端子Yp相耦合或者被耦合，和/或第二子级120b可以在输入侧622a与输出1302a的附加的第一端子Yn相耦合或者被耦合。
第一子级120a的电荷存储器102a和/或第二子级120b的电荷存储器102b可以是电容性耦合1306的部分。明确地，第一子级120a和/或第二子级120b的开关结构104可以与反相器结构1366一起为第二电平变换器1304的部分。可以在输入侧1304e电容性地1306与第一电平变换器1302的输出1302a耦合了第二电平变换器1304，或者第二电平变换器1304可以在输入侧1304e电容性地1306与第一电平变换器1302的输出1302a被耦合。
第二电平变换器1304（或反相器结构1366）的输出1304a可以具有两个互补的端子Y、Y_n，所述两个互补的端子中的第二端子Y可以设立用于提供第二电平变换器信号（例如正的电平变换器信号），而附加的第二端子Y_n可以设立用于提供附加的第二电平变换器信号（例如负的电平变换器信号）。
在供给电压端子1358上可以施加了直流电压VDD，或者直流电压VDD被施加在供给电压端子1358上，用于供给第一电平变换器1302（也就是供给电压）。电的供给电压VDD例如可以是电的核心电压、例如2.75伏特或者更小。
电平变换器电路1800可以设立用于将输入信号clk转换为第二电平变换器信号，该输入信号clk附在第一电平变换器1302的输入1302e上，该第二电平变换器信号具有第一高压端子1352的第一电压。在第一高压端子1352上的第一电压可以（按照绝对值）大于电的供给电压，例如大约10伏特或者更大。可替选地或者附加地，电平变换器电路1800可以设立用于将输入信号clk转换为附加的第二电平变换器信号，该输入信号clk附在第一电平变换器1302的输入1302e上，该附加的第二电平变换器信号具有第二高压端子1356的第二电压。在第二高压端子1356上的第二电压可以（按照绝对值）大于电的供给电压，例如第二电压的绝对值可以为大约8伏特或者更大。例如，在第二高压端子1356上的第二电压（在考虑符号的情况下）可以是负的和/或小于电的供给电压，例如第二电压可以为大约-8伏特或者更小（也就是更负）。
反相器结构1366的第一反相器MP1、MN1可以具有两个开关1366s（例如晶体管MP1、MP2），所述开关1366s在其导电类型方面进行区分，所述第一反相器MP1、MN1提供附加的第二高压端子Y_n。反相器结构1366的第二反相器MP2、MN2可以具有两个开关1366s（例如晶体管MP1、MN1），所述开关1366s在其导电类型方面进行区分，所述第二反相器MP2、MN2提供第二高压端子Y。第一反相器MP1、MN1可以耦合输出第二电平变换器信号，而第二反相器MP2、MN2可以耦合输出附加的第二电平变换器信号。
可以借助第一子级120a的开关结构104（也称作第一锁存器）控制了反相器结构1366的开关MP1、MP2，或者反相器结构1366的开关MP1、MP2可以借助第一子级120a的开关结构104（也称作第一锁存器）被控制，所述开关MP1、MP2具有第一导电类型（例如PMOS开关MP1、MP2）。
第一子级120a或第一锁存器可以具有派里可尼电荷泵或派里可尼电荷泵级，或者可以由所述派里可尼电荷泵或派里可尼电荷泵级形成。换言之，第一子级120a的开关结构104可以具有两个交叉耦合的反相器，所述两个交叉耦合的反相器中的第一反相器MP3、MN3控制第一导电类型的第一晶体管MP1，而所述两个交叉耦合的反相器中的第二反相器MP4、MN4控制第一导电类型的附加的第一晶体管MP2。第一子级120a可以由第一信号clk4vp和clk4vn（第一电平变换器信号clk4vp和附加的第一电平变换器信号clk4vn）来泵浦，例如借助电容性耦合1306的第一电荷存储器102a（也标明为耦合电容器C3、C4）来泵浦。
第一子级120a可以设立用于提供第一电的辅助电压VDD_auxp（例如电的正辅助电压VDD_auxp），该第一电的辅助电压VDD_auxp可以可选地在输出侧与第二高压端子1352电容性耦合，例如借助电容器C1（可替选地借助晶体管或其栅极-源极电容）来耦合，用于使第一电的辅助电压VDD_auxp稳定（也就是缓冲），该电容器C1也称作缓冲耦合装置C1。
第一子级120a可以具有两个电荷转移节点vgp1、vgp2（也称作时钟节点），所述电荷转移节点vgp1、vgp2可以控制反相器结构1366的晶体管MP1、MP2，例如控制其栅极，所述晶体管MP1、MP2具有第一导电类型（例如PMOS晶体管MP1、MP2）。这两个电荷转移节点vgp1、vgp2可以具有比第一电平变换器1302的输出1302a更小的电压摆幅（也就是峰谷值），例如小于第一信号clk4vp和clk4vn，例如小于或者等于输出1302a的大约80%。当第一信号clk4vp和clk4vn具有为大约5伏特的电压摆幅（例如在0伏特到5伏特之间）时，这两个电荷转移节点vgp1、vgp2的电压摆幅Vp可以为大约4伏特（例如在VDDH和VDD_auxp之间）。换言之，电的辅助电压VDD_auxp可以为大约VDDH-Vp，例如为大约VDDH-4伏特。
由于借助电容器C3、C4进行强烈耦合，电荷转移节点vgp1、vgp2的电压与第一电平变换器1302的输出1302a同时地下降和改变，例如与第一信号clk4vp和clk4vn同时地下降和改变。换言之，切换过程中的速度损失可以近似为零。
可以设立了（例如与第一子级120a互补的）第二子级120b（也称作第二锁存器），或者（例如与第一子级120a互补的）第二子级120b（也称作第二锁存器）可以被设立为，用于控制反相器结构1366的晶体管MN1、MN2，所述晶体管MN1、MN2具有第二导电类型（例如NMOS晶体管MN1、MN2）。第二子级120b的开关结构104可以具有两个反相器，所述两个反相器中的第一反相器MP5、MN5控制第二导电类型的第二开关MN1，而所述两个反相器中的第二反相器MP6、MN6控制第二导电类型的附加的第二开关MN2。第二子级120b可以由第一信号clk4vp和clk4vn（第一电平变换器信号clk4vp和附加的第一电平变换器信号clk4vn）来泵浦，例如借助电容性耦合1306的第二电荷存储器102a（也标明为耦合电容器C5、C6）来泵浦。
第二子级120b可以设立用于提供第二电的辅助电压VDD_auxn（例如电的负辅助电压VDD_auxn），该第二电的辅助电压VDD_auxn可以可选地在输出侧与第一高压端子1356电容性耦合，例如借助电容器C2（可替选地借助晶体管或其栅极-源极电容）来耦合，用于使第二电的辅助电压VDD_auxn稳定（也就是缓冲，也称作缓冲耦合），所述电容器C2也称作缓冲耦合装置C2。
第二子级120b可以具有两个电荷转移节点vgn1、vgn2，所述电荷转移节点vgn1、vgn2可以控制反相器结构1366的晶体管MN1、MN2，例如控制其栅极，所述晶体管MN1、MN2具有第二导电类型（例如NMOS晶体管MN1、MN2）。这两个电荷转移节点vgn1、vgn2可以具有比第一电平变换器1302的输出1302a更小的电压摆幅（也就是峰谷值），例如小于第一信号clk4vp和clk4vn，例如小于或者等于输出1302a的大约80%。当第一信号clk4vp和clk4vn具有为大约5伏特的电压摆幅（例如在0伏特到-5伏特之间）时，这两个电荷转移节点vgp1、vgp2的电压摆幅Vp可以为大约4伏特（例如在VSSL和VDD_auxn之间）。换言之，电的辅助电压VDD_auxn可以为大约VSSL+Vp，例如为大约VSSL+4伏特。
当第一反相器的两个开关MP1、MN1和/或第二反相器的两个开关MP2、MN2具有为大约1伏特的切换阈时，由此电的横向电流的功率损耗可以处于可接受的范围中。换句话说，当反相器结构1366的开关可能会利用电压摆幅来控制时，电的横向电流的功耗可能会是多于20倍大，该电压摆幅对应于在第一高压端子1352和第二高压端子1356之间的电压差（诸如在电平变换器1500的情况下）。换言之，用于切换反相器结构的电压（电的切换电压）可以（例如按照绝对值）小于VDDH、VSSL和/或其差。
借助第一电平变换器1302，可以提供了第一（例如互补的）信号clk4vp和clk4vn，或者第一（例如互补的）信号clk4vp和clk4vn可以被提供。第一电平变换器1302可以设立用于将VDD=2.7伏特的输入信号转换成VDD4V=5伏特。第一电平变换器1302可以具有与第二电平变换器不同的电路架构、例如在本文所描述的电路架构。
例如当必需快速切换反相器结构1366时，在辅助电压端子1360上的电的辅助电压VDD4V可以是可选的。明确地，VDD=2.7伏特的电的供给电压可以引起比利用对应于电的辅助电压VDD4V的电压摆幅更缓慢的切换，该VDD=2.7伏特的电的供给电压在反相器结构1366的栅极上达到有效电压摆幅的仅80%。电的辅助电压VDD4V可以借助倍压器（未示出）、例如借助单个电荷泵级、或者更普遍而言借助放大器来产生，该倍压器将VDD转换成VDD4V，例如未经调整地（unreguliert）转换成VDD4V。
电平变换器电路1800的电路架构明确地可以对于带有扩展的漏极的高压开关（英语“high voltage drain extended（高压漏扩展）”）而言是足够的，所述高压开关具有薄的栅极（核心氧化物（Kernoxid））。
根据不同的实施形式，借助两个子级120a、120b可以产生用于切换反相器结构1366的电压，所述两个子级120a、120b在其电路架构方面、或者更为普遍而言在其电荷泵类型（例如派里可尼或者迪克森）方面相一致。由此，可以省去用于调整电压的静态电压供给。
此外，借助电平变换器电路1800，可以实现对于用于切换反相器结构1366的电压差（也称作栅极控制信号）足够好的电源抑制比（英语“Power supply rejection ratio”，缩写PSRR）。VDDH和/或VSSL例如可以在芯片本身上产生，例如借助相应的芯片上的电荷泵来产生。例如在进行改变的负荷的情况下，VDDH和/或VSSL可以具有为1伏特或者更大的纹波。PSRR与缓冲耦合装置C1、C2和耦合电容器C3至C6的电容的比有关。
电平变换器电路1800的输入信号（该输入信号在第一电平变换器1302的输入1302e上被耦合输入）可以是周期信号（例如时钟信号），也就是例如可以具有在时间上不变的频率。在输入信号的非周期的信号走向的情况下，例如当由此（例如在没有切换过程的情况下）得到长的切换循环时，电平变换器电路1800的工作点可能漂移。
电平变换器电路1800或者在前面所描述的电平变换器电路中的一个电平变换器电路可以被实施成读出电路（例如被实施成专用集成电路）。与传感器（例如声传感器、如MEMS麦克风）一起，在芯片（集成电路）或者芯片模块（电路模块）中可以集成了读出电路，或者读出电路可以被集成在芯片（集成电路）或者芯片模块（电路模块）中，或者读出电路可以与传感器（例如声传感器、如MEMS麦克风）一起形成所述芯片（集成电路）或者芯片模块（电路模块）。例如，电平变换器电路1800可以在输出侧1304a被耦合输入到斩波器中，例如用于切换斩波器，如随后还更详细地予以描述的那样。由此，可以实现的是，可以获得（明确地最大化）预给定的信噪比。明确地，斩波器的开关可能需要尽可能精确的时间上的配合，所述开关随着该时间上的配合而被切换，以便在读出电路的输入上的由切换引起的纹波（切换脉冲）结果发现（ausfallen）尽可能小。
明确地，电平变换器电路1800可以使用在第一电平变换器1302与第二电平变换器1304之间的电容性耦合1306，用于将至少一个控制信号（也就是一个控制信号或者多个控制信号）传输给第二电平变换器1304的反相器结构1366（例如其栅极）。在反相器结构1366的栅极上的至少一个控制信号的峰谷值（例如幅值）不必一定具有大的值。因而，例如已由于对至少一个控制信号的上升速度（也就是时间梯度）的一般限制，至少一个控制信号的峰谷值可以被降低，这提高了第二电平变换器1304的反相器结构1366的切换速度。可替选地或者附加地，由此可以减小两个或者更多个控制信号的重叠，这节约了电功率，例如在反相器结构1366的开关上的电功率。由第一锁存器和/或第二锁存器提供的电的辅助电压VDD_auxp、VDD_auxn可以为了控制反相器结构1366（例如其栅极）而能够实现所需的峰谷值，并且因此改善了PSRR。
图19A以示意性电路图阐明了根据不同的实施形式的电平变换器电路1900a。电平变换器电路1900a可以基本上对应于在前面所描述的电平变换器电路，其中电荷泵1362（也称作第一电荷泵1362）设立用于提供第一电的辅助电压VDD_auxp和/或第二电的辅助电压VDD_auxn。
第一电平变换器1302的电平变换器信号可以被耦合输入给第一电荷泵1362（例如耦合输入到该第一电荷泵1362的时钟输入中）。在第一电荷泵1362与反相器1366之间可以连接了第二电荷泵1762，或者第二电荷泵1762可以被连接在第一电荷泵1362与反相器1366之间。第三电平变换器1902的电平变换器信号、也就是第三（例如非周期的）电平变换器信号可以被耦合输入给第二电荷泵1762（例如被耦合输入到该第二电荷泵1762的时钟输入中）。
时钟信号、也就是周期的第一输入信号clk（例如矩形信号）可以被耦合输入到第一电平变换器1302中。任意的第二输入信号D（也称作数据信号D）、例如非周期的或者周期的输入信号可以被耦合输入到第三电平变换器1902中。可以设立了电平变换器电路1900a，或者电平变换器电路1900a可以被设立为，用于将第二输入信号D电平变换到输出电平上。明确地，借助例如与第二电荷泵1762并联连接的第一电荷泵1362，可以阻止第一电的辅助电压VDD_auxp和/或第二电的辅助电压VDD_auxn的漂移。
类似于在前面所描述的电平变换器电路，图19B以示意性电路图阐明了根据不同的实施形式的电平变换器电路1900b，其中第一电荷泵1362和第二电荷泵1762每个都可以具有两个子级120a、120b。
也可以将第一电荷泵1362和第一电平变换器1302称作辅助电路1952，或者第一电荷泵1362和第一电平变换器1302也可以被称作辅助电路1952。也可以将第二电荷泵1762和第三电平变换器1902称作数据电路1954，或者第二电荷泵1762和第三电平变换器1902也可以被称作数据电路1954。
可以设立了数据电路1954，或者数据电路1954可以被设立为，用于将第二输入信号D电平变换到第二电平变换器信号上（该第二电平变换器信号可以在第二电平变换器1304的输出1304a上被提供和/或被耦合输出）。可以设立了数据电路1954，用于提供和/或获得第一电的辅助电压VDD_auxp和第二电的辅助电压VDD_auxn，例如借助耦合输入到其中的第一输入信号clk来提供和/或获得。例如，可以设立了第一电荷泵1362的第一子级120a，或者第一电荷泵1362的第一子级120a可以被设立为，用于提供第一电的辅助电压VDD_auxp。可替选地或者附加地，可以设立了第一电荷泵1362的第二子级120b，或者第一电荷泵1362的第二子级120b可以被设立为，用于提供第二电的辅助电压VDD_auxn。
第一电的辅助电压VDD_auxp可以被耦合输入给第二电荷泵1762的第一子级120a。可以给第二电荷泵1762的第二子级120b耦合输入第二电的辅助电压VDD_auxn，或者第二电的辅助电压VDD_auxn可以被耦合输入给第二电荷泵1762的第二子级120b。
图20以示意性电路图阐明了根据不同的实施形式的电平变换器电路2000。电平变换器电路2000可以基本上对应于在前面所描述的电平变换器电路。
借助第一电荷泵1362的（例如具有电容器C7至C10的）电荷存储器102a、102b，可以提供在第一电荷泵1362的第一电平变换器1302和开关结构104之间的电容性耦合1306。
借助第二电荷泵1762的（例如具有电容器C3至C6的）电荷存储器102a、102b，可以提供在第二电荷泵1762的第二电平变换器1902和开关结构104之间的电容性耦合1306。
借助电容器C1、C2，可以提供了缓冲耦合，或者缓冲耦合可以被提供。
图21A以示意性曲线图阐明了根据不同的实施形式的信号走向2100a，在该曲线图中，例如在辅助电路1952中，关于时间803（为任意单位）示出了信号特征801（例如信号的电压，为任意单位）。
线2102表示在第一电荷泵1362的第一子级120a的第一电荷转移节点vgp1上的第一信号（例如所述第一信号的电压或所述第一信号的电势，明确地为反相器切换信号）的随时间变化的走向（zeitlicher Verlauf），而线2104表示在第二电荷泵1762的第一子级120a的第二电荷转移节点vgp2上的第二信号（例如所述第二信号的电压或所述第二信号的电势，明确地为反相器切换信号）的随时间变化的走向。第一信号和第二信号可以可选地（例如当不需要数据电路时）被耦合输入给反相器结构1366的第一输入1366e。可以相对彼此推挽式地设立了第一信号和第二信号，或者第一信号和第二信号可以相对彼此推挽式地被设立。
线2106表示第一电平变换器信号clk4vp的随时间变化的走向，而线2108表示附加的第一电平变换器信号clk4vn的随时间变化的走向。第一电平变换器信号clk4vp和附加的第一电平变换器信号clk4vn可以推挽式地来设立，并且借助第一电平变换器1302，可以提供了第一电平变换器信号clk4vp和附加的第一电平变换器信号clk4vn，或者第一电平变换器信号clk4vp和附加的第一电平变换器信号clk4vn可以被提供。
第一电平变换器信号clk4vp可以被耦合输入给第一电荷泵1362的第一电荷存储器102a。换言之，第一电平变换器信号clk4vp可以电容性地被耦合输入给第二电平变换器1304。
附加的第一电平变换器信号clk4vn可以被耦合输入给第一电荷泵1362的第二电荷存储器102b。换言之，附加的第一电平变换器信号clk4vn可以电容性地被耦合输入给第二电平变换器1304。
线2110表示在第一电荷泵1362的第二子级120b的第一电荷转移节点vgn1上的第三信号（例如所述第三信号的电压或所述第三信号的电势）的随时间变化的走向，而线2112表示在第一电荷泵1362的第二子级120b的第二电荷转移节点vnclk2、vgn2上的第四信号（例如所述第四信号的电压或所述第四信号的电势）的随时间变化的走向。第三信号和第四信号可以被耦合输入给反相器结构1366的第二输入1366e。可以推挽式地设立了第三信号和第四信号，或者第三信号和第四信号可以推挽式地被设立。
图21B以示意性曲线图阐明了根据不同的实施形式的信号走向2100b，在该曲线图中，例如在数据电路1954中，关于时间803（为任意单位）示出了信号特征801（例如信号的电压，为任意单位）。
线2152表示在第二电荷泵1762的第一子级120a的第一电荷转移节点Vpp1上的第一信号（例如所述第一信号的电压或所述第一信号的电势，明确地为反相器切换信号）的随时间变化的走向，而线2154表示在第二电荷泵1762的第一子级120a的第二电荷转移节点Vpp2上的第二信号（例如所述第二信号的电压或所述第二信号的电势，明确地为反相器切换信号）的随时间变化的走向。第一信号和第二信号可以被耦合输入给反相器结构1366的第一输入1366e。可以推挽式地设立了第一信号和第二信号，或者第一信号和第二信号可以推挽式地被设立。
线2156表示第三电平变换器信号d4vp的随时间变化的走向，而线2158表示附加的第三电平变换器信号d4vn的随时间变化的走向。可以推挽式地设立了第三电平变换器信号d4vp和附加的第三电平变换器信号d4vn，并且借助第三电平变换器1902，可以提供了第三电平变换器信号d4vp和附加的第三电平变换器信号d4vn，或者第三电平变换器信号d4vp和附加的第三电平变换器信号d4vn可以被提供。
第三电平变换器信号d4vp可以被耦合输入给第二电荷泵1762的第一电荷存储器102a。换言之，第三电平变换器信号d4vp可以电容性地被耦合输入给第二电平变换器1304。
附加的第三电平变换器信号d4vn可以被耦合输入给第二电荷泵1762的第二电荷存储器102a。换言之，附加的第三电平变换器信号d4vn可以电容性地被耦合输入给第二电平变换器1304。
线2160表示在第二电荷泵1762的第二子级120a的第一电荷转移节点vnp1上的第三信号（例如所述第三信号的电压或所述第三信号的电势）的随时间变化的走向，而线2162阐明了在第二电荷泵1762的第二子级120b的第二电荷转移节点vnp2上的第四信号（例如所述第四信号的电压或所述第四信号的电势）的随时间变化的走向。第三信号和第四信号可以被耦合输入给反相器结构1366的第二输入1366e。可以推挽式地设立了第三信号和第四信号，或者第三信号和第四信号可以推挽式地被设立。
图22A以示意性电路图阐明了根据不同的实施形式的测量装置2200a。
测量装置2200a可以具有多个电容性二端电路的桥式电路2202（也称作电容性桥式电路2202），所述多个电容性二端电路中的至少一个二端电路具有微机械传感器的电容2204k。
此外，测量装置2200a可以具有放大器2204和电的直流电压源2206，并且具有斩波器2208，该斩波器2208耦合在桥式电路2202与电的直流电压源2206之间。放大器2204的输入侧的电容可以与微机械传感器的电容2204k大约完全一样大，也就是与其偏差小于大约50%，例如等于电容2204k的大约25%或者更小，例如等于电容2204k的大约10%或者更小，例如等于电容2204k的大约5%或者更小。
斩波器2208可以具有至少一个电荷存储器2210，并且具有开关结构2212。开关结构2212可以设立为，将电荷存储器2210轮流地与电的直流电压源2206和桥式电路2202耦合，使得电的混合电压被耦合输入到桥式电路2202中。开关结构2212可以具有至少一个交叉开关（也称作换极器），或者可以由所述至少一个交叉开关形成。
电的混合电压可以被理解为电的交流电压与电的直流电压构成的叠加（电的总电压），例如通过两个相对应的电压源的串联电路来叠加。电的直流电压可以可选地是零，那么电的混合电压可以是电的交流电压，也就是在随时间变化的走向中（例如定期重复地）更换其极性的并且其时间平均值为零的电压。
放大器2204的电的工作电压可以为大约VDD。
图22B以示意性流程图阐明了根据不同的实施形式的测量装置2200b。
根据不同的实施形式，当开关结构2212将电荷存储器2210与电的直流电压源2206耦合时，也就是在充电阶段2251中，电荷存储器2210可以借助电的直流电压源2206来充电。类似地，当开关结构2212将电荷存储器2210与桥式电路2202耦合时，也就是在放电阶段2253中，电荷存储器2210可以借助桥式电路2202来放电。
斩波器2208（例如所述斩波的开关结构2212）可以借助电平变换器电路而被操控，例如借助在本文所描述的电平变换器电路而被操控。换言之，电平变换器信号可以被耦合输入给斩波器2208，（用于控制斩波器2208）。
耦合输入到斩波器2208中的信号（例如电平变换器信号）可以具有大于50kHz（千赫兹）的频率，例如在从大约50kHz到大约5MHz（兆赫兹）的范围中的频率，例如在从大约50kHz到大约250kHz的范围中的频率。例如，耦合输入到斩波器2208中的信号可以具有至少加倍的频率，如借助传感器要测量的频率带。
图23以示意性电路图阐明了根据不同的实施形式的测量装置2300。
电的直流电压源2206可以具有第一电荷泵2206a和/或第二电荷泵2206b。例如，可以略去第一电荷泵2206a或者第二电荷泵2206b。可以设立了第一电荷泵2206a和/或第二电荷泵2206b，如在本文所描述的那样。例如，根据在图1中所阐明的电荷泵，或者根据另外的在本文所描述的电荷泵，可以设立了第一电荷泵2206a和/或第二电荷泵2206a，或者第一电荷泵2206a和/或第二电荷泵2206a可以被设立。
第一电荷泵2206a可以设立为：在输出侧提供电的直流电压的第一电势VP1。如果略去第一电荷泵2206a，则第一电势VP1可以是附在参考端子2302上的参考电势（例如电接地）。第二电荷泵2206b可以设立为，在输出侧提供电的直流电压的第二电势VP2。如果略去第二电荷泵2206b，则第二电势VP2可以是附在参考端子2302上的参考电势（例如电接地）。
电的直流电压（也就是第一电势VP1和第二电势VP2的差）可以（从其绝对值来）大于电的供给电压，例如大于VDD、VDDH、VSSL，例如大于大约6伏特，例如大于大约8伏特，例如大于大约10伏特，例如大于大约12伏特，例如大于大约14伏特，例如大于大约16伏特，例如大于大约18伏特。
例如，第一电势VP1可以相对于电的参考电势为正的，例如+10伏特。可替选地或者附加地，第二电势VP2可以相对于电的参考电势为负的，例如-8伏特。
桥式电路2202可以具有多个电容（例如C1至C4），所述多个电容中的至少一个电容（例如C4）可以具有微机械传感器的电容，或者可以由所述微机械传感器的电容形成。可替选地或者附加地，另外的电容中的至少一个（例如C1、C2或者C3）可以具有微机械传感器的附加的电容，或者可以由所述微机械传感器的附加的电容形成。换言之，微机械传感器可以具有至少一个电容（例如一个、两个、三个、四个等的电容），所述电容借助测量桥2202耦合输入到测量装置2300中。
桥式电路2202可以在输入侧2202e（也就是以其输入2202e）与斩波器2208耦合，使得电的混合电压被耦合输入给测量桥。桥式电路2202可以在输出侧2202a（也就是以其输出2202a）与放大器2204的输入2204e耦合，使得桥式电路2202的输出信号被耦合输入给放大器。
可以可选地借助（具有至少一个电容器C5、C6的）缓冲耦合稳定了桥式电路2202的输出，或者桥式电路2202的输出可以可选地借助（具有至少一个电容器C5、C6的）缓冲耦合被稳定。可以可选地借助电的辅助电压2306稳定了桥式电路2202的输出，或者桥式电路2202的输出可以可选地借助电的辅助电压2306被稳定，例如以欧姆性方式借助欧姆电阻R1、R2来稳定。电的辅助电压可以借助附加的电的直流电压源2304来产生。附加的电的直流电压源2304可以具有至少一个电荷泵。欧姆耦合装置2306可以具有至少一个欧姆电阻R1、R2。
一般而言，可替选于欧姆电阻或者除了欧姆电阻（例如在欧姆电阻R1、R2的情况下），电阻可以具有晶体管，或者可以由晶体管形成，所述晶体管在合适的工作点中运行。
例如借助至少一个电容器C9、C10，放大器2204的输入2204e可以与放大器2204的输出2204a可选地电容性耦合，（也就是放大器2204可以具有电容性反馈）。放大器2204和电容性反馈C9、C10可以形成积分器2204o（也就是放大器2204可以以积分器配置来接线）。可选地，可以与放大器2204并联地接线有稳压器（Spannungsregulator）2310（也称作电压调节器2310），所述稳压器2310将放大器2204的输入2204e与放大器2204的输出2204a耦合。
可以与整流器2308耦合有放大器2204的输出2204a，或者放大器2204的输出2204a可以与整流器2308被耦合。整流器2308可以设立为，对由放大器2204耦合输出的信号进行整流。例如，整流器2308可以具有至少一个（例如具有四个交叉接线的开关的）交叉开关，或者可以由所述至少一个交叉开关形成。整流器2308可以在输出侧可选地与（具有至少一个电容器C11、C12的）其他的缓冲耦合装置C11、C12耦合。换言之，借助整流器2308耦合输出的（经整流的）信号可以电容性地被稳定。
可以与斩波器2208（例如其交叉开关）同步地切换了整流器2308（例如其交叉开关），或者整流器2308（例如其交叉开关）可以与斩波器2208（例如其交叉开关）同步地被切换。明确地，整流器2308可以返回调制（zurückmodulieren）由斩波器调制过的信号。
（具有例如运算放大器的）放大器2204的粉红噪声（也称为1/f噪声，用英语也称为“flicker noise”）可以借助交叉开关来减少或者来阻止。明确地，斩波器2208（例如其交叉开关2212）可以提高到电容性传感器（例如微机械传感器）的电的供给电压，这例如能够实现利用具有非常大的阻抗的信号源来使该斩波器运行。
电容性桥式电路2202例如可以具有电容相同的四个电容器C1至C4。可替选于电容器或者除了电容器，也可以使用具有电容的另外的电容性构件（例如晶体管）。换言之，桥式电路2202的每个支路都可以具有负的（也就是电容性的）电抗。
测量装置2300可以接线成采样保持电路（采样保持配置）。
图24以示意性曲线图阐明了根据不同的实施形式的信号走向2400，在该曲线图中关于时间803（为任意单位）示出了信号特征801（例如信号的电压，为任意单位）。
第一电势VP1（例如正的电势）和/或第二电势VP2（例如负的电势）可以被耦合输入给斩波器2208。借助斩波器2208，第一电的混合电压VM1和/或第二电的混合电压VM2可以被耦合输出，和/或可以被耦合输入到桥式电路2202中。可选地，不是第一电势VP1或者第二电势VP2，而是可以使用电的参考电势。借助交叉开关，可以在恒定的电势上保持了桥式输出的电压，或者桥式输出的电压可以被保持在恒定的电势上。
第一电的混合电压VM1和/或第二电的混合电压VM2可以具有如下峰谷值：该峰谷值大约对应于电的直流电压源2206的电的直流电压（也就是第一电势VP1和第二电势VP2的差）。可以借助斩波器2208推挽式地设立了第一电的混合电压VM1和第二电的混合电压VM2，或者第一电的混合电压VM1和第二电的混合电压VM2可以借助斩波器2208推挽式地被设立。换言之，第一电的混合电压VM1可以处于第一电势VP1，而第二电的混合电压VM2可以处于第二电势VP2。如果斩波器转接，则第二电的混合电压VM2可以处于第一电势VP1，而第一电的混合电压VM1可以处于第二电势VP2。
第一电的混合电压VM1和/或第二电的混合电压VM2可以具有矩形信号，或者可以由所述矩形信号形成，（也就是具有矩形信号形状）。
附加的电的直流电压源2304提供的电的辅助电压Vcmi（或相关的电势）可以在第一电势VP1与第二电势VP2之间，例如处于大约一半。在电的辅助电压Vcmi与第一电势VP1或第二电势VP2之间的差可以等于或者小于微机械传感器的大约Vbias（电的工作电压），例如等于允许的电压或者更小，利用该允许的电压可以（例如在不损害其的情况下）读出微机械传感器。换言之，可以为VP1=Vcmi+Vbias，并且可以是VP2=Vcmi-Vbias。例如，Vbias可以大于2.5伏特，例如大于5伏特，例如大于7.5伏特，例如大约8伏特。对于为8伏特的Vbias，测量桥2202的电的输入电压（或电的直流电压源2304的电的直流电压）可以为大约16伏特或者更小。
如果测量桥2202完全平衡（也就是每个电容性二端电路都具有相同的电容），则仅仅所述由微机械传感器造成的信号被耦合输入到放大器2204中。如果测量桥2202没有完全平衡，则可以得到耦合输入到放大器2204中的信号的纹波，该纹波例如借助缓冲耦合装置C5、C6可以至少部分地被降低。可替选地或者附加地，要么可以使用电容器C5，要么可以使用电容器C6，以便（例如通过寄生的电容的容差被平衡）建立测量桥2202的对称性。这可以支持对这两个混合电压的纹波的抑制（也称作测量桥2202的共模抑制）。
根据不同的实施形式，测量桥2202的共模抑制（例如当该测量桥2202完全平衡时）可以抑制耦合输入到传感器中的供给电压的噪声。耦合输入到测量桥2202中的电的混合电压VM1、VM2的时间上的配合越好，形成的噪声就可以越小。
共模抑制（英语“Common-Mode Rejection Ratio”，缩写CMRR）可以被理解为如下值：作为对这两个电的输入电势均匀地改变（改变了同一值，也就是共模地改变）的反应，或当其中一个电的输入电势（也就是其时间平均值）关于电的参考电势移位时，所述值描述电的输出电压的改变。
“共模式”可以理解为：两个电势、电信号、电压等改变了具有同一符号的值，例如改变了同一绝对值。“推挽式”例如可以理解为，两个电势、电信号、电压等改变了具有不同符号的值，例如改变了同一绝对值。
可替选于矩形信号形状，可以提供了另外的信号走向，或者另外的信号走向可以被提供，所述另外的信号走向例如是梯形信号形状和/或三角形信号形状、或者其叠加。
图25以示意性电路图阐明了根据不同的实施形式的测量装置2500。
斩波器2208可以具有电荷存储器装置2310，该电荷存储器装置2310可以具有多个电荷存储器2210a、2210b、2210c、2210d，例如两个第一电荷存储器2210a、2210b和/或两个第二电荷存储器2210c、2210d，所述两个第一电荷存储器2210a、2210b形成第一电荷存储器对2210a、2210b，所述两个第二电荷存储器2210c、2210d形成第二电荷存储器对2210c、2210d。电荷存储器装置2310的每个电荷存储器2210a、2210b、2210c、2210d都可以具有至少一个电容性器件，或者可以由所述至少一个电容性器件形成，例如可以具有至少一个电容器或者可以由所述至少一个电容器形成。当斩波器2208与电的直流电压源2206共同地被实施在一个芯片中时，电荷存储器装置2310例如可能是必需的。如果这些器件借助不同的芯片来实施，则可选地可以省去电荷存储器装置2310。
开关结构2212可以具有多个（例如交叉接线的）开关2212a、2212b、2212c、2212d（也称作斩波器开关），这些开关中的每个开关都可以连接在电荷存储器装置2310的电荷存储器2210a、2210b、2210c、2210d（也就是分别不同的电荷存储器）与电的直流电压源2206之间。
此外，开关结构2212可以具有（例如具有第一交叉开关2502或者由该第一交叉开关2502形成的）第一连接开关2502，所述第一连接开关2502可以连接在第一电荷存储器对2210a、2210b和测量桥2202之间。可替选地或者附加地，开关结构2212可以具有（例如具有第二交叉开关2504或者由该第二交叉开关2504形成的）第二连接开关2504，所述第二连接开关2504可以连接在第二电荷存储器对2210c、2210d和测量桥2202之间。不是交叉开关2502、2503，而是也可以使用为交叉的接线的另外的开关。
可选地，开关结构2212可以具有附加的开关2506，该附加的开关2506将测量桥的输入端子相互耦合和/或将斩波器2208的输出端子相互耦合。借助附加的开关2506可以使桥式电路的多个电容器C1至C4相对彼此放电。
明确地，测量桥2202可以具有两个并联连接的电容性分压器（第一分压器C1、C4和第二分压器C2、C3），所述两个电容性分压器的每个都提供测量桥2202的输出2202a的输出端子。测量桥2202的每个分压器都可以具有两个电容性二端电路，在所述两个电容性二端电路之间连接有输出端子（或输出节点）。可以与测量桥2202的两个分压器并联连接了附加的开关2506，或者附加的开关2506可以与测量桥2202的两个分压器被并联连接。附加的开关2506可以在闭合状态下将测量桥2202的每个电容性二端电路相连至接地。
测量装置2500可以可选地具有（具有至少一个电容器C7、C8的）缓冲耦合装置C7、C8，在所述缓冲耦合装置之间可以连接有测量桥2202（的两个电容性二端电路）。
图26以示意性流程图阐明了根据不同的实施形式的斩波器2208的电荷转移循环2600。
明确地，可以类似于电荷泵的电荷存储器地操控了斩波器2208的电荷存储器，或者斩波器2208的电荷存储器可以类似于电荷泵的电荷存储器地被操控。
电荷转移循环2600可以具有第一阶段2601（也称作第一斩波器阶段2601），在该第一阶段2601中，第一电荷存储器2210a与电的直流电压源2206（或其电的直流电压）耦合，而与桥式电路2202解耦，（例如第一电荷存储器2210a可以在第一子级阶段151中）。可替选地或者附加地，在第一阶段2601中，可以解耦了第二电荷存储器2210d与电的直流电压源2206（或其电的直流电压），并且可以与桥式电路2202耦合，或者第二电荷存储器2210d可以与电的直流电压源2206（或其直流电压）被解耦，并且可以与桥式电路2202被耦合，（例如第二电荷存储器2210d可以在第三子级阶段155中）。
此外，电荷转移循环2600可以具有第二阶段2603（也称作第二斩波器阶段2603），在该第二阶段2603中，第一电荷存储器2210a与电的直流电压源2206（或其电的直流电压）解耦，而与桥式电路2202耦合，（例如第一电荷存储器2210a可以根据第三子级阶段155来操控）。可替选地或者附加地，在第二阶段2603中，可以与电的直流电压源2206（或其电的直流电压）耦合了第二电荷存储器2210d，并且可以解耦了第二电荷存储器2210d与桥式电路2202，或者第二电荷存储器2210d可以与电的直流电压源2206（或其电的直流电压）被耦合，并且可以与桥式电路2202被解耦，（例如第二电荷存储器2210d可以根据第一子级阶段151来操控）。
可选地，电荷转移循环2600可以具有第三阶段2605（也称作第三斩波器阶段2605），在该第三阶段2605中，例如借助附加的开关2506，测量桥2202的多个电容器（或其分压器）为了放电而相互耦合（也就是耦合到接地），（也就是桥式电路2202的输入可以是桥接的）。可替选地或者附加地，在第三斩波器阶段2605中，可以与桥式电路2202解耦了第一电荷存储器2210a和/或第二电荷存储器2210d，或者第一电荷存储器2210a和/或第二电荷存储器2210d可以与桥式电路2202被解耦，（例如第一电荷存储器2210a和/或第二电荷存储器2210d可以根据第二子级阶段153来操控）。
在第一斩波器阶段2601中和/或在第二斩波器阶段2603中，附加的开关2506可以处于断开状态。
根据不同的实施形式，电荷存储器对的电荷存储器可以类似于电荷泵级的电荷存储器被接线，不同之处在于，时间上恒定的信号（不是电荷转移信号）被耦合输入给电荷存储器102a、102b，（也就是其时钟输入622a、622b处于在时间上恒定的电势上），并且第二开关104b交叉接线。例如，两个电荷泵级（例如每个都具有两个子级120a、120b）可以彼此并联连接。
图27以示意性流程图阐明了根据不同的实施形式的斩波器2208的电荷转移循环2700。
在第一斩波器阶段2601中，（例如根据第一子级阶段151）可以与电的直流电压源2206的电势VP1（或电的直流电压）耦合了第一电荷存储器2210a，或者第一电荷存储器2210a（例如根据第一子级阶段151）可以与电的直流电压源2206的电势VP1（或电的直流电压）被耦合，而在第二斩波器阶段2603中，（例如根据第三子级阶段155）可以与测量桥2202耦合了第一电荷存储器2210a，或者第一电荷存储器2210a（例如根据第三子级阶段155）可以与测量桥2202被耦合，例如与测量桥2202的第一分压器C1、C4的第一电容器C1和/或与测量桥2202的第二分压器C2、C3的第一电容器C2进行耦合。
在第一斩波器阶段2601中，可以（例如根据第一子级阶段151）与电的直流电压源2206的第二电势VP2（或电的直流电压）耦合了斩波器2208的第三电荷存储器2210b（也称为附加的第一电荷存储器2210b），而在第二斩波器阶段2603中，可以（例如根据第三子级阶段155）与测量桥2202、例如与测量桥2202的第一分压器C1、C4的第二电容器C4耦合了斩波器2208的第三电荷存储器2210b，和/或可以与测量桥2202的第二分压器C2、C3的第二电容器C3耦合了斩波器2208的第三电荷存储器2210b，或者斩波器2208的第三电荷存储器2210b可以与测量桥2202的第二分压器C2、C3的第二电容器C3被耦合。
可选地，在第三斩波器阶段2605中，可以（例如根据第二子级阶段153）解耦了第一电荷存储器2210a和/或第三电荷存储器2210b与桥式电路2202，或者第一电荷存储器2210a和/或第三电荷存储器2210b可以与桥式电路2202（例如根据第二子级阶段153）被解耦。可选地，例如借助附加的开关2506，测量桥2202的多个电容器（或其分压器）可以为了放电而相互耦合（也就是耦合到接地）。
图28以示意性流程图阐明了根据不同的实施形式的斩波器2208的电荷转移循环2800。
在第二斩波器阶段2603中，可以（例如根据第一子级阶段151）与电的直流电压源2206的第二电势VP2（或电的直流电压）耦合了第二电荷存储器2210c，而在第一斩波器阶段2601中，可以（例如根据第三子级阶段155）与测量桥2202的第一分压器C1、C4的第二电容器C4耦合了第二电荷存储器2210c，和/或可以与测量桥2202的第二分压器C2、C3的第二电容器C3耦合了第二电荷存储器2210c，或者第二电荷存储器2210c可以与测量桥2202的第二分压器C2、C3的第二电容器C3被耦合。
在第二斩波器阶段2603中，可以（例如根据第一子级阶段151）与电的直流电压源2206的第二电势VP2（或电的直流电压）耦合了斩波器2208的第四电荷存储器2210d（也称作附加的第二电荷存储器2210d），而在第一斩波器阶段2601中，可以（例如根据第三子级阶段155）与测量桥2202的第一分压器C1、C4的第一电容器C1耦合了斩波器2208的第四电荷存储器2210d，和/或可以与测量桥2202的第二分压器C2、C3的第一电容器C2耦合了斩波器2208的第四电荷存储器2210d，或者斩波器2208的第四电荷存储器2210d可以与测量桥2202的第二分压器C2、C3的第一电容器C2被耦合。
可选地，在第三斩波器阶段2605中，可以（例如根据第二子级阶段153）解耦了第二电荷存储器2210c和/或第四电荷存储器2210d与桥式电路2202，或者第二电荷存储器2210c和/或第四电荷存储器2210d可以（例如根据第二子级阶段153）与桥式电路2202被解耦。可选地，例如借助附加的开关2506，测量桥2202的多个电容器（或其分压器）可以为了放电而相互耦合（也就是耦合到接地）。
图29A和图29B以示意性电路图阐明了在电荷转移循环的第一斩波器阶段2900a和第二斩波器阶段2900b中的根据不同的实施形式的测量装置。
为了根据微机械传感器的电的工作电压（Vbias）来提供电的供给电压，使用电荷存储器装置2310的电荷存储器2210a、2210b、2210c、2210d。由此，可以省去非常快的且噪声很少的控制放大器。明确地，电荷存储器装置2310能够实现更有利的且更简单的电路架构。
根据不同的实施形式，电荷存储器装置2310可以具有第一电荷存储器对2210a、2210b和第二电荷存储器对2210c、2210d，这些电荷存储器对中的每个电荷存储器对都具有两个电荷存储器。
在第一斩波器阶段2900a中并且在第二斩波器阶段2900b中（例如每个大约为半个电荷转移循环减去切换过程），所述电荷存储器对中的一个可以被充电，例如被充电到所需的电压上，而可以与测量桥2202耦合了另外的电荷存储器对，或者另外的电荷存储器对可以与测量桥2202被耦合。测量桥2202在此可以（例如与所述另外的电荷存储器对共同地）与电的参考电势和/或电的直流电压源2206电绝缘（例如电浮置（elektrisch floatend））。
随着在第一斩波器阶段2900a和第二斩波器阶段2900b之间的过渡或者每次过渡，可以改变（也就是互换或取反）测量桥2202的极性，也就是进行切换过程。例如，电荷转移循环可以在第一斩波器阶段2900a与第二斩波器阶段2900b之间分别具有第二子级阶段2953，在该第二子级阶段中，斩波器2208的开关结构2212处于切换过程中。
在第一斩波器阶段2900a中，第一连接开关2502可以具有断开状态。换言之，可以借助第一连接开关2502与测量桥2202解耦了第一电荷存储器对2210a、2210b，或者电荷存储器对2210a、2210b可以借助第一连接开关2502与测量桥2202被解耦。此外，在第一斩波器阶段2900a中，第二连接开关2504可以具有第一闭合状态。换言之，可以借助第二连接开关2504与测量桥2202耦合了第二电荷存储器对2210c、2210d，或者第二电荷存储器对2210c、2210d可以借助第二连接开关2504与测量桥2202被耦合。
在第二斩波器阶段2900b中，第二连接开关2504可以具有断开状态。换言之，可以借助第二连接开关2504与测量桥2202解耦了第二电荷存储器对2210c、2210d，或者第二电荷存储器对2210c、2210d可以借助第二连接开关2504与测量桥2202被解耦。此外，在第一斩波器阶段2900a中，第一连接开关2502可以处于第二闭合状态中。换言之，可以借助第二连接开关2504与测量桥2202耦合了第一电荷存储器对2210a、2210b，或者第一电荷存储器对2210a、2210b可以借助第二连接开关2504与测量桥2202被耦合。
第一连接开关2502或第二连接开关2504的第一闭合状态和第二闭合状态可以在（关于VP1和VP2的）极性方面相区别。换言之，所述连接开关或者该连接开关2502、2504可以在两个闭合状态之间过渡时互换测量桥2202的极性。因此，连接开关2502、2504可以设立为使得：在第一斩波器阶段2900a与第二斩波器阶段2900b之间过渡时，测量桥2202的第一输入节点VB1的极性和测量桥2202的第二输入节点VB2的极性被互换。在测量桥2202的第一输入节点VB1与测量桥2202的第二输入节点VB2之间，可以并联连接了测量桥2202的分压器，或者测量桥2202的分压器可以被并联连接。
替选于所阐明的配置，第二连接开关2504在第一斩波器阶段2900a中可以具有第二闭合状态，而第一连接开关2502在第一斩波器阶段2900b中可以处于第一闭合状态中。
在第一斩波器阶段2900a与第二斩波器阶段2900b之间的该过渡或者每次过渡（例如在第一斩波器阶段2900a之后和/或在第二斩波器阶段2900b之后）可选地可以具有第三斩波器阶段。在可选的第三斩波器阶段中，（例如在第一步骤中），可以与测量桥2202解耦了电荷存储器装置2310的所有电荷存储器，或者电荷存储器装置2310的所有电荷存储器都可以与测量桥2202被解耦。可替选地或者附加地，在可选的第三斩波器阶段中（例如在第二步骤中），可以使测量桥2202放电。例如，每隔斩波器的半个电荷转移循环（也称作斩波器循环）可以具有第三斩波器阶段。
根据不同的实施形式，测量桥2202的电容和电荷存储器装置2310的电荷存储器的电容可以彼此相协调，使得在将电荷存储器装置2310的电荷存储器与测量桥2202耦合时，电的供给电压根据电的工作电压附在微机械传感器的电容上，也就是电的供给电压对应于Vbias。
器件（例如微机械传感器和/或放大器）的电的工作电压可以由器件的工作点限定。明确地，工作点可以表示如下参数：在所述参数的情况下，器件可以运行。为了使器件开始运转和/或使器件运行，在该器件上可以施加等于或者大于电的工作电压（Vbias）的电的供给电压（VDD）。器件的工作点是在不存在被耦合输入的信号的情况下的静止状态。该工作点通过特性曲线上的确定的点来描述。从该点出来，例如当耦合输入有效信号时，电流或电压可以改变。为了实现尽可能未畸变的、对称的信号传输，工作点例如可以在特性曲线的中部中，也就是在最大电压和最小电压之间或在最大电流强度和最小电流强度之间。
如果测量桥2202没有完全平衡，则可以得到耦合输入到放大器2204中的信号的时间上的失配，该时间上的失配例如可以借助缓冲耦合装置C7、C8至少部分地被降低（换言之，可以提高时间上的配合）。可替选地或者附加地，要么可以使用电容器C7，要么可以使用电容器C8，以便（例如通过寄生电容的容差被平衡）建立测量桥2202的对称性。这可以支持对这两个混合电压的时间上的失配的抑制（也称作测量桥2202的共模抑制）。例如，缓冲耦合装置C7、C8可以设立为使得：VB1和VB2的边沿陡度基本上相等（也就是彼此偏离小于10%），以致VB1和VB2在时间上配合地来设立。明确地，测量桥的支路可以具有相同的电容，以便在转接交叉开关时，VB1、VB2的上升时间大约相等。如果上升时间彼此差异过大，则在转接期间在这两个桥输出2202a上可以形成电压尖峰。
例如，电荷存储器装置2310的每个电荷存储器都可以具有第一电容K1，例如在从大约10pF（皮法）到大约500pF的范围中的第一电容K1，例如在从大约50pF到大约100pF的范围中的第一电容K1，例如为大约80pF的第一电容K1。类似地，测量桥2202可以具有第二电容K3=2•K2，该第二电容K3对应于测量桥2202的并联连接的电容性二端电路之和，例如对应于由如下器件的电容构成的和：第一分压器C1、C4和第二分压器C2、C3以及可选地（也就是在存在时）缓冲耦合装置C7、C8的电容。例如，可以是K2=C4+C3=C2+C1，或（在存在缓冲耦合装置C7、C8时）K2=C4+C3+C7=C2+C1+C8。选择性地，C7和/或C8的电容可以为零。
例如，第一分压器C1、C4和电容器C5的电容之和可以处于从大约1pF到大约50pF的范围中，例如处于从大约5pF到大约25pF的范围中，例如为大约10pF。可替选地或者附加地，第二分压器C2、C3和电容器C6的电容之和可以处于从大约1pF到大约50pF的范围中，例如处于从大约5pF到大约25pF的范围中，例如为大约10pF。
为了根据借助电的直流电压源2206提供的直流电压Vk=VP1-VP2在测量桥2202的各个支路（二端电路）提供了所需的工作电压Vbias，或者所需的工作电压Vbias被提供在测量桥2202的各个支路（二端电路）上，（例如所需的工作电压Vbias不超过直流电压Vk），测量桥2202和斩波器2208的电容可以彼此相协调或者被彼此相协调，使得用来给斩波器2208的电荷存储器充电的电势VP1、VP2在使该电势放电到测量桥中时被降低至Vbias。换言之，Vbias≤VB1-VB2≤Vk，例如2•Vbias=VB1-VB2≤Vk，和/或至少2•Vbias≤Vk。
根据不同的实施形式，直流电压Vk可以大于加倍的工作电压Vbias。换言之，Vk/Vbias构成的比可以大于2。例如，至少在电容性分压器的电容器C1、C2、C3、C4中的每个上可以附有为Vbias或者更小的电压（也就是2•Vbias=VB1-VB2），使得传感器可以以其工作电压Vbias或者更大的电压来运行（例如小最大10%）。
用来对斩波器2208的电荷存储器充电的电压（例如等于VP1和/或VP2）可以在使其放电到测量桥中时被降低到这些电容彼此间的比，即K1/(K1+K2)，（明确地，使每个电荷存储器放电到第一电容性分压器的支路和第二电容性分压器的支路中）。为了在电容性分压器的电容器C1、C2、C3、C4中的每个上附有大约或者最高Vbias，Vk/(VB1-VB2)可以等于(K1+K2)/K1或者更大，在2•Vbias=VB1-VB2时，这得到：
Vk/Vbias≤(K1+K2)/(0.5•K1)。
换言之，可以是Vbias•(K1+K2)≥0.5•Vk•K1或Vk≤Vbias•(K1+K2)/(0.5•K1)。比(K1+K2)/(0.5•K1)可以被改写为2+2•K2/K1=2+K3/K1。换言之，直流电压Vk与工作电压Vbias的比可以比2最高大了第二电容K3与第一电容的比。K3标明测量桥2202的多个电容器的电容和，也就是其输入电容K3（测量桥2202的输入的电容K3）。
通过提供K2=C4+C3=C2+C1（或当存在缓冲耦合装置C7、C8时，K2=C4+C3+C7=C2+C1+C8），可以实现的是，测量桥2202的输出2202a在桥电压VB1、VB2换极性时（也就是在切换连接开关2502、2504时）大约保持在相同的电势上。
明确地，电荷存储器装置2310的每个电荷存储器都可以被充电到电的直流电压Vk上。如果电荷存储器接着与测量桥2202耦合，则该电荷存储器部分地被放电到测量桥2202中（到测量桥2202中的电荷转移），其中其电压被降低，更确切而言按电容彼此间的比被降低。
在K2=C4+C3+C7=C2+C1+C8=10pF和电荷存储器装置2310的每个电荷存储器的电容为大约80pF的情况下，可以给电荷存储器装置2310的电荷存储器充电到工作电压的9/8，或者电荷存储器装置2310的电荷存储器可以被充电到工作电压的9/8。换言之，Vk可以为工作电压的大约9/8。例如，可以是C4=C1=C7=C2=C3=C8，例如大约3.5pF。
可选地，放大器2204的电的（共模）输入电压Vin_op可以不同于零，例如该输入电压可以处于从大约0.5伏特到大约5伏特的范围中，例如为大约1.3伏特。由此，可能必需的是，所有电压偏移了Vin_op。接着可以在时间平均值为大约Vin_op的情况下提供了电的混合电压，或者电的混合电压接着可以在时间平均值为大约Vin_op的情况下被提供。
例如，第一电势VP1可以是电的参考电势+Vin_op+Vk/2，例如大约10.3伏特。例如，第二电势VP2可以是电的参考电势+Vin_op-Vk/2，例如为大约-7.7伏特。在为9/8的上述比的情况下，那么在第一斩波器阶段中，在VB1上可以附有大约+9.3伏特，而在VB2上可以附有大约-6.7伏特。类似地，接着在第二斩波器阶段中，在VB2上可以附有大约+9.3伏特，而在VB1上可以附有大约-6.7伏特。
连接开关2502、2503可以具有大约相等的欧姆电阻。可替选地或者附加地，连接开关2502、2504可以具有大约相同的切换特性，例如大约相等的切换时间。由此，可以实现明确地足够的上升速度和/或其时间调合，这避免了过大的电压尖峰，例如在放大器2204上的电压尖峰。
图30A以示意性电路图阐明了根据不同的实施形式的测量装置3000a。
测量装置3000a可以具有时钟发生器3002，该时钟发生器3002可以设立用于提供参考时钟1002（例如12.5兆赫兹）。时钟发生器3002例如可以以（例如在从大约2.6伏特到大约2.75伏特的范围中的）VDD来运行。
此外，测量装置3000a（也参见图39）可以具有第一电荷泵3004a，该第一电荷泵3004a可以设立用于提供第一电势VP1（例如10.3伏特）。第一电荷泵3004a例如可以具有四个或者更多的串联接线的电荷泵级220a、220b，例如每个电荷泵级都具有恰好一个子级120a或者两个串联接线的子级120a、120b。可替选地或者附加地，测量装置3000a可以具有第二电荷泵3004b，该第二电荷泵3004b可以设立用于提供第二电势VP2（例如-7.7伏特）。第二电荷泵3004b例如可以具有四个或者更多的串联接线的电荷泵级220a、220b，例如每个电荷泵级都具有恰好一个子级120a或者两个并联接线的子级120a、120b。
可选地，当第一电势VP1等于电的参考电势时，可以略去第一电荷泵3004a。可替选地，例如当第二电势VP2等于电的参考电势时，可以略去第二电荷泵3004b。
此外，测量装置3000a可以具有至少一个第一电荷存储器3006a（例如第一电荷存储器2210a和/或第三电荷存储器2210a），用于提供电的混合电压的第一电势（例如大约9.3伏特）。可以（例如在第一斩波器阶段中）向至少一个第一电荷存储器3006a中耦合输入了第一电势VP1，或者第一电势VP1可以（例如在第一斩波器阶段中）被耦合输入到至少一个第一电荷存储器3006a中，并且可以（例如在第二斩波器阶段中）耦合输出了电的混合电压的第一电势，或者电的混合电压的第一电势可以（例如在第二斩波器阶段中）被耦合输出，（也就是向测量桥2202中耦合输入，或者被耦合输入到测量桥2202中）。可替选地或者附加地，测量装置3000a可以具有至少一个第二电荷存储器3006b（例如第二电荷存储器2210b和/或第四电荷存储器2210d），用于提供电的混合电压的第二电势（例如大约-6.7伏特）。可以（例如在第二斩波器阶段中）向至少一个第二电荷存储器3006b中耦合输入了第二电势VP2，或者第二电势VP2可以（例如在第二斩波器阶段中）被耦合输入到至少一个第二电荷存储器3006b中，并且可以（例如在第一斩波器阶段中）耦合输出了电的混合电压的第一电势，或者电的混合电压的第一电势可以（例如在第一斩波器阶段中）被耦合输出，（也就是向测量桥2202中耦合输入，或者被耦合输入到测量桥2202中）。
例如，例如当略去第一电荷泵3004a时，可以略去了至少一个第一电荷存储器3006a，或者至少一个第一电荷存储器3006a可以被略去。例如，当第二电荷泵3004b被略去时，可以略去了至少一个第二电荷存储器3006b，或者至少一个第二电荷存储器3006b可以被略去。
此外，测量装置3000a可以具有第一稳压器3008a，用于调整3008c（控制和/或调节）由至少一个第一电荷存储器3006a耦合输出的（也就是耦合输入到测量桥2202中的）电压，例如将该电压调整到9.3伏特上。可替选地或者附加地，测量装置3000a可以具有第二稳压器3008b，用于调整3008c（控制和/或调节）由至少一个第二电荷存储器3006b耦合输出的（也就是耦合输入到测量桥2202中的）电压，例如将该电压调整到-6.7伏特上。
如果第一电势VP1为大约0伏特（也就是该第一电势处于大约电的参考电势上），则第二电势VP2可以具有电的负直流电压-Vk（例如-18伏特）。如果第二电势VP2为大约0伏特（也就是该第二电势处于大约电的参考电势上），则第一电势VP1可以具有电的正直流电压+Vk（例如+18伏特）。为了可以以小于或者等于Vbias的（例如在电的混合电压的时间平均值为+8伏特或-8伏特的情况下）保持不变的电压来使微机械传感器运行，放大器的输入可以处于电的混合电压的时间平均值上（例如处于+8伏特上）。在此情况下，可以省去两个电荷泵中的一个和其两个电荷存储器中的所述电荷存储器。然而，两侧的均匀充电或再充电（gleichmaessige Auf- bzw. Umladung）（例如到+16V和0V）相反可能难以实现。
可以借助第一电荷泵3004a提供了第一电势VP1，或者第一电势VP1可以借助第一电荷泵3004a被提供。（例如当VP1为正的时），第一电荷泵3004a可以具有派里可尼电荷泵或派里可尼电荷泵级，或者可以由派里可尼电荷泵或派里可尼电荷泵级形成。可替选地或者附加地，（例如当VP1为负的时），第一电荷泵3004a可以具有自举迪克森电荷泵或自举迪克森电荷泵级（例如在图1中所阐明的电荷泵），或者可以由自举迪克森电荷泵或自举迪克森电荷泵级形成。
可以借助第二电荷泵3004b提供了第二电势VP2，或者第二电势VP2可以借助第二电荷泵3004b被提供。（例如当VP2为正的时），第二电荷泵3004b可以具有派里可尼电荷泵或派里可尼电荷泵级，或者可以由派里可尼电荷泵或派里可尼电荷泵级形成。可替选地或附加地，（例如当VP2为负的时），第二电荷泵3004b可以具有自举迪克森电荷泵或自举迪克森电荷泵级（例如在图1中所阐明的电荷泵），或者可以由自举迪克森电荷泵或自举迪克森电荷泵级形成。
根据不同的实施形式，对电荷存储器装置2310的电荷存储器2210a、2210b、2210c、2210d的充电可以（例如借助控制装置）被控制和/或被调节，其方式是：第一电荷泵3004a和/或第二电荷泵3004b被接通和被关断。此后，对电荷存储器装置2310的电荷存储器2210a、2210b、2210c、2210d的电势可以进行精细设定，例如借助电容性耦合输入的稳压器3008a、3008b进行。
图30B以示意性电路图阐明了根据不同的实施形式的测量装置3000b，该测量装置3000b具有稳压器3008a、3008b中的一个。
例如借助电容性器件3054（例如电容器），稳压器3008a、3008b可以电容性地与测量桥和/或与至少一个第一电荷存储器3006a或至少一个第二电荷存储器3006b耦合。
稳压器3008a、3008b可以具有（例如具有比较器的）放大器3052。此外，稳压器3008a、3008b可以具有多个电容器：（例如具有大约350毫微微法拉（fF）的）CS1、（例如具有大约2.77皮法（pF）的）CS2和（例如具有大约3pF的）CS3，这些电容器借助开关3058彼此相连并且与放大器3052相连。
当电荷存储器3006a、3006b（至少一个第一电荷存储器3006a或者至少一个第二电荷存储器3006b）充电到VP1（例如充电到Vin_op+Vk/2，例如Vin_op+9伏特）或VP2（例如充电到Vin_op-Vk/2，例如充电到Vin_op-9伏特）时，该电荷存储器与电荷泵3004a、3004b解耦（例如借助放大器3052来控制）。此后，稳压器3008a、3008b将电荷存储器3006a、3006b的电势调整预先限定的值（例如调整到Vin_op-Vbias或Vin_op+Vbias）。借助电荷存储器3006a、3006b与测量桥2202的耦合，电荷存储器3006a、3006b的电压被缩放到与电的工作电压相关的电势（例如缩放到Vin_op-Vbias或Vin_op+Vbias）。
图31以示意性曲线图阐明了根据不同的实施形式的信号走向3100，在该曲线图中关于时间803（为任意单位）示出了信号特征801（例如信号的电压，为任意单位）。
线3102分别表示在测量桥2202的节点VB1和VB2上的信号（例如其电压）的随时间变化的走向。在节点VB1和VB2上的信号3102可以在斩波器循环3102a中在VP1与VP2之间被转接两次。信号3102的电势更换3102b的上升速度可以设立为使得：所述信号在时间上叠加（也称作时间上的调合），也就是开关同时地（也就是以切换间隔3110）处于切换过程中。
线3104表示（在没有来自微机械传感器的信号的情况下）在放大器2204的输入上的信号（例如其为例如大约1伏特或者更大的电压）的随时间变化的走向，所述信号具有大于大约105的信噪比（例如大于大约106）和/或具有例如小于大约100毫伏的噪声（例如小于大约200毫伏（mV）的电压尖峰）。
线3106分别表示如下信号（例如其电压）的随时间变化的走向：所述信号由放大器2204耦合输出，例如基于借助微机械传感器产生的信号来耦合输出。
线3108分别表示如下信号（例如其电压）的随时间变化的走向：该信号借助微机械传感器来产生。
图32以示意性电路图阐明了根据不同的实施形式的为派里可尼电路架构的电荷泵级3200、也就是派里可尼电荷泵级3200。为派里可尼电路架构的电荷泵可以具有为派里可尼电路架构的一个或者多个串联接线的电荷泵级，或者可以由所述为派里可尼电路架构的一个或者多个串联接线的电荷泵级形成。
根据不同的实施形式，电荷泵级3200可以具有锁存器、例如CMOS锁存器。锁存器可以具有两个交叉接线的反相器（第一反相器MP1、MN1和第二反相器MP2、MN2）和两个电荷存储器C1、C2。
锁存器的第一反相器MP1、MN1和第二反相器MP2、MN2可以借助电荷存储器C1、C2（例如每个都具有一个或者多个电容器，也称作泵电容器（Pump-Kondensator））被泵浦。互补的（也就是推挽式设立的）信号（例如时钟信号）可以被耦合输入到电荷存储器C1、C2中。电荷泵级3200可以设立用于产生（例如为大约VDD的）电的正电压摆幅Vp，也就是在输入110与输出112之间的电势差Vp，（但并不适合于产生电的负电压摆幅）。
在无负荷运行时，电荷泵的整个所产生的电压摆幅（例如派里可尼电荷泵）可以是电的正电压摆幅Vp乘以其串联接线的电荷泵级3200的数目。
在开关MP1、MN1、MP2、MN2（每个例如都具有晶体管或者由晶体管形成）上最大降落了为Vp的电压。然而，p沟道开关MN1、MN2需要绝缘的p势阱（也称作p-well），和/或p沟道开关MP1、MP2需要绝缘的n势阱（也称作n-well）。仅仅绝缘的p势阱或n势阱和泵电容器C1、C2必须具有高于Vp的耐压强度。在特定情况下，为此可以产生负电压（该负电压例如被施加到衬底上），而电荷泵级3200的衬底保持接地或者是接地的（例如在0伏特的情况下）。（例如基于p掺杂的衬底的）常规的CMOS技术可以借助衬底来提供绝缘的p势阱（例如借助三重势阱来提供），然而没有提供针对负电压的绝缘的n势阱（例如负电荷泵）。因而，没有负电压可以被施加到绝缘的n势阱上，或者只能困难地将负电压施加到绝缘的n势阱上。
图33A和图33B以示意性电路图分别阐明了根据不同的实施形式的控制电路3300a、3300b。
控制电路3300a、3300b可以具有推挽发生器602g。（例如借助时钟发生器产生的）控制信号clk、例如基本控制信号（例如参考时钟）可以在输入侧被耦合输入给控制电路3300a、3300b。控制电路3300a、3300b可以设立用于提供两个互补的控制信号clkp、clkn（例如第一控制信号clkn和与之互补的第二控制信号clkp），也就是这两个控制信号推挽式地振荡。
图34以示意性电路图阐明了根据不同的实施形式的为迪克森电路架构的电荷泵3400、也就是迪克森电荷泵3400。
电荷泵3400在图34中利用四个串联接线的电荷泵级220a、220b、220c、220d来阐明。根据不同的实施形式，电荷泵3400可替选地可以具有少于四个的电荷泵级220a、 220b、220c、220d（例如一个、两个或者三个电荷泵级220a、220b、220c、220d）或者多于四个的电荷泵级220a、220b、220c、220d。
开关结构104的开关MP0、MP1、MP2、MP3、MP4、MP5、MP11、MP12、MP21、MP22、MP31、MP32、MP41、MP42、MP51、MP52（例如每个都具有晶体管或者由晶体管形成）可以具有同一导电类型（例如n沟道或者p沟道），和/或可以借助四个控制信号clk2p、clk2n、clk1p、clk1n来操控这些开关，或者这些开关可以借助四个控制信号clk2p、clk2n、clk1p、clk1n被操控。两个控制信号clk2p、clk2n可以推挽式地设立（也就是互补地设立），和/或两个控制信号clk1p、clk1n可以推挽式地设立。
可以向相继的电荷泵级3400的电荷存储器C1、C2、C3、C4中分别耦合输入互补的控制信号pclk1、pclk2，或者互补的控制信号pclk1、pclk2可以分别被耦合输入到相继的电荷泵级3400的电荷存储器C1、C2、C3、C4中。
可选地，如在前面所描述的那样，在每个电荷存储器C1、C2、C3、C4和随后的电荷泵级之间连接有第二开关104b，或者第二开关104b被连接在每个电荷存储器C1、C2、C3、C4和随后的电荷泵级之间。如果略去第二开关104b，则可能必需的是，第一开关104a具有更大的耐压强度，例如为对于每个电荷泵级220a、220b、220c、220d产生的电压Vp的至少加倍的电压（例如两倍VDD）。
在例如要产生电的负电压摆幅的情况下，可以使用迪克森电荷泵3400或其迪克森电荷泵级220a、220b、220c，如在本文所描述的那样。迪克森电荷泵（或其电荷泵级）使得能够减小电荷泵的每个电荷泵级为Vth的电压损耗，例如其方式是：使用主动控制的开关结构104（参见图1）、例如借助控制信号主动控制的NMOS开关104b。为了控制开关结构104，可以耦合输入四个控制信号clk2p、clk2n、clk1p、clk1n，例如借助电容器C11、C12、C21、C22、C31、C32、C41、C42电容性地耦合输入这四个控制信号。
由于自充电的迪克森电荷泵3400的电路架构，可能必需的是，其晶体管必须承受住加倍的电的供给电压。因而，针对大的电的供给电压（例如大于0.5伏特），对于迪克森电荷泵需要如下高压晶体管：所述高压晶体管相对于低压晶体管通常使迪克森电荷泵的所需的面积占用（Flächenbelegung）增加到十倍，并且增大了其功耗。使用高压晶体管同样可能使得控制块在内部（例如借助自举电路）进行反馈成为必要，因为这些控制块通常具有更大的阈电压和更差的GM。可替选地，可以使用更小的电的供给电压（例如小于0.5伏特）。相反，这可以借助更大数目的电荷泵级来补偿，所述更大数目的电荷泵级又增大了迪克森电荷泵的所需的面积占用并且增大了其功耗。
图35以示意性曲线图阐明了例如在没有第二开关104b的情况下的根据不同的实施形式的信号走向3500，在该曲线图中关于时间803（为任意单位）示出了信号特征801（例如信号的电压，为任意单位）。
第一电荷泵级220a和/或第三电荷泵级220c的电荷存储器节点702k的信号特征3502可以根据耦合输入的电荷转移信号808走向（参见图8和图10）。第二电荷泵级220b和/或第三电荷泵级220d的电荷存储器节点702k的信号特征3504可以根据（例如电容性地）耦合输入的电荷转移信号818走向。在两个相继的电荷泵级的电荷存储器节点702k之间的电压差可以大约对应于给每个电荷泵级提供的电压差Vd的加倍的电压。如果电荷转移信号808、818的峰谷值为大约VDD（例如大约1.5伏特），则在两个相继的电荷泵级的电荷存储器节点702k之间的电压差可以为大约加倍的VDD。
如果在电荷泵级的电荷存储器与随后的电荷泵级之间连接有第二开关104b（例如受控的NMOS开关），则开关104a、104b（第一开关104a和第二开关104b）的所需的耐压强度可以被减小，例如减小到最大Vd。换言之，电荷泵级的电荷存储器可以借助开关104a、104b与其输入110和输出112被解耦。由此，电荷泵级可以利用如下低压晶体管形成：所述低压晶体管具有更小的大小。相反，为此需要加倍数量的开关104a、104b，并且每个电荷泵级或者每个子级需要附加的控制信号来控制第二开关104b，然而所述附加的控制信号可以再用于互补的电荷泵级。例如，连接在彼此邻接的电荷泵级的电荷存储器之间的开关104a、104b可以借助共同的控制信号来操控。
根据不同的实施形式，可以以可缩放的方式（skalierbar）设立了一个或者每个电荷泵级（更普遍而言一个或者每个子级），或者一个或者每个电荷泵级（更普遍而言一个或者每个子级）可以以可缩放的方式被设立。换言之，电荷泵可以具有一个或者多个电荷泵级（更普遍而言一个或者多个子级），其已运行的数目的电荷泵级（更普遍而言子级）可以（例如在电荷泵运行时）被设定（例如被调节和/或被控制），例如借助配置位来设定。可替选地或者附加地，电荷泵可以具有一个或者多个电荷泵级（更普遍而言一个或者多个子级），其电荷存储器（在其电容方面）可以（例如在电荷泵运行时）被设定（例如被调节和/或被控制），例如借助附加的配置位来设定。
与第二开关104b的使用无关地，电荷泵对于偶数个和奇数个电荷泵级可能需要两个互补的电荷转移信号pclk1、pclk2。一个电荷泵级或者每个电荷泵级都可以具有恰好一个子级或者两个并联接线的子级，或者可以由恰好一个子级或者两个并联接线的子级形成。与第二开关104b的使用无关地，该电荷泵级或者每个电荷泵级对于两个并联接线的子级都可能需要两个互补的电荷转移信号pclk1、pclk2。如果两个并联接线的子级被用于该电荷泵级或者每个电荷泵级，则可以减小耦合输出的信号的纹波（明确地因为这对于每半个电荷转移循环能够实现一次电荷转移）。
与电荷泵对每个电荷泵级是具有恰好一个子级还是具有两个子级无关地，每个电荷泵级都可能需要所述一个或者多个电荷存储器的同样的电容。明确地，两个并联接线的子级的电荷存储器的电容之和可以与在不是使用这两个并联接线的子级而是使用恰好一个子级时的电荷存储器的电容完全一样大。例如，恰好一个子级的电荷存储器可以具有两个彼此并联接线的电容器。由此，可以为每个电荷泵级保持电荷存储器的面积占用。
根据不同的实施形式，（例如在没有绝缘的p势阱可供NMOS开关使用时），例如为了提供正电压，不是使用派里可尼电荷泵，而是可以使用迪克森电荷泵。
图36A、图36B和图36C以示意性横截面视图分别阐明了根据不同的实施形式的微机械传感器3600a、3600b、3600c。
可以设立了微机械传感器3600a（一般的微机械传感器或者MEMS传感器），或者微机械传感器3600a（一般的微机械传感器或者MEMS传感器）可以被设立为，用于在机械能与电能之间进行转换。例如，微机械传感器3600a可以将机械信号转换成电信号，并且反之亦然。
微机械传感器3600a可以具有衬底3604（例如半导体衬底，例如具有硅或者由硅形成）、膜124和至少一个对板（Gegenplatte）3622（例如一个对板3622或者两个对板3622）。膜3624可以借助间隙与至少一个对板3622隔离，例如借助空气隙隔离，而且（例如物理接触地）由衬底承载。
膜124和所述对板或者每个对板3622可以形成电容性器件，该电容性器件提供传感器的电容。如果膜124例如由机械信号激励地振动，则该传感器的电容或者每个电容都可能相对应地改变，这借助（例如具有金属或者由金属形成的）电接触结构3606可以检测。
图37以示意性曲线图阐明了根据不同的实施形式的信号走向3700，在该曲线图中关于时间803（为任意单位）示出了信号特征801（例如信号的电压，为任意单位）。
在第一循环段808a的第二子级阶段153和第二循环段808b的第二子级阶段153中，第二控制信号804和第一控制信号802可以在其状态方面相一致（低态，明确地为断开状态），使得电荷存储器与电荷泵级的输入和输出解耦。在第一子级阶段151中和在第三子级阶段155中，第二控制信号804和第一控制信号802可以在其状态方面彼此不同（明确地一个控制信号处于低态，而一个控制信号处于高态）。
第一控制信号802（clk2p）和可选的第二控制信号804（clk1p）可以相对彼此错开了第一循环段808a的持续时间（例如错开了半个循环）。第三控制信号806（clk2n）和可选的附加的第三控制信号816（clk1n）可以相对彼此错开了第一循环段808a的持续时间（例如错开了半个循环）。第四控制信号808（pclk或者pclk1）和可选的附加的第四控制信号818（pclk2）可以推挽式地设立。
第四控制信号808（pclk或者pclk1）和可选的附加的第四控制信号818（pclk）可以每个都是电荷转移信号（“power pumping clock（功率泵浦时钟）”），和/或电容性地与内部电压（也称作“Vint”、“Vint1”或者“Vint2”）耦合。第一控制信号802（clk2p）可以电容性地与第一晶体管M2的电的栅极电压（“vg2p”）和/或与附加的第二晶体管M16的电的栅极电压（“vg2p2”）耦合（也就是耦合输入到其中）。第二控制信号804（clk1p）可以电容性地与第二晶体管M6的电的栅极电压（“vg1p2”）和/或与附加的第一晶体管M12的电的栅极电压（“vg1p”）耦合（也就是耦合输入到其中）（参见图7和图9）。
第三控制信号806（clk2n）可以是可选的辅助信号，并且可以与第三晶体管M4的电的栅极电压（“vg2n”）耦合（也就是耦合输入到其中）。附加的第三控制信号816（clk1n）可以是附加的可选的辅助信号，并且可以与附加的第三晶体管M14的电的栅极电压（“vg1n”）耦合（也就是耦合输入到其中）。
第一开关104a（例如晶体管M2和/或晶体管M12）可以是功率开关，用于：例如当第一控制信号802（clk2p）具有高态时，或者只要第一控制信号802（clk2p）具有高态，就将电荷从输入110转移至电荷存储器102a、102b（或转移至电荷转移节点702k）。
第二开关104b（例如晶体管M1和/或晶体管M11）可以是功率开关，用于：例如当第二控制信号804（clk1p）具有高态时，或者只要第二控制信号804（clk1p）具有高态，就将电荷从电荷存储器102a、102b（或电荷转移节点702k）转移至输出112。
例如当第四控制信号808（pclk1）或附加的第四控制信号818（pclk2）具有低态时，或者只要第四控制信号808（pclk1）或附加的第四控制信号818（pclk2）具有低态，第一调平电路104d、104c、104e、例如其第五开关104e（例如晶体管M3和/或晶体管M13）就可以设立用于使第一开关104a的控制输入（例如其电的栅极电压）放电。
例如当第三控制信号806（clk2n）或附加的第三控制信号816（clk1n）具有高态时，或者只要第三控制信号806（clk2n）或附加的第三控制信号816（clk1n）具有高态，例如当第四控制信号804（clk1p）或附加的第四控制信号814（pclk2）具有高态时，或者一旦第四控制信号804（clk1p）或附加的第四控制信号814（pclk2）具有高态，第一调平电路104d、104c、104e、例如其第三开关104c（例如晶体管M4和/或晶体管M14）就可以设立用于使第一开关104a的控制输入（例如其电的栅极电压）放电。
例如当第一控制信号802（clk2p）具有高态时，或者只要第一控制信号802（clk2p）具有高态，例如当第一开关104a被闭合时，或者一旦第一开关104a被闭合，第一调平电路104d、104c、104e、例如其第四开关104d（例如晶体管M5和/或晶体管M15）就可以设立用于使第三开关104c的控制输入（例如其电的栅极电压）放电。
例如当第四控制信号808（pclk1）或附加的第四控制信号818（pclk2）具有高态时，或者只要第四控制信号808（pclk1）或附加的第四控制信号818（pclk2）具有高态，例如当断开了第二开关104b或者第二开关104b被断开时，或者一旦断开了第二开关104b或者第二开关104b被断开，第二调平电路104f、例如其第六开关104f（例如晶体管M6和/或晶体管M16）可以设立用于使第二开关104b的控制输入（例如其电的栅极电压）放电。
与第一控制信号802（clk2p）的高态（换言之，闭合第一开关104a）结合地，第三控制信号806（clk2n）或附加的第三控制信号816（clk1n）的高态（换言之，第三开关104c的闭合状态）可以能够实现：使第一开关104a（vg2p）的控制输入（或其电势）在两个步骤中分别改变了VDD。
如果使用第二子级阶段153，则第一控制信号802（clk2p）可以与第一电荷转移信号808（pclk1或者pklc）共模地设立，在该第二子级阶段153中，第一开关104a和第二开关104b同时处于切换过程中。可替选地或者附加地，可选的（当存在时）第二控制信号804（clk1p）与（当存在时）第二电荷转移信号818（pclk2）共模地设立，和/或与第一控制信号802（clk2p）推挽式地设立。
类似于图12A，图38A和图38B以示意性曲线图分别阐明了根据不同的实施形式的电势走向3800a、3800b，例如在电荷泵级的未承受负荷的状态下的电势走向，其中第三开关104c的（例如在其控制输入上的）电势可以在第一开关104a的电势1104a之前具有其高态。
类似于图25，图39以示意性电路图阐明了根据不同的实施形式的斩波器3900。
该斩波器可以具有第一电荷泵级3900a，并且可选地具有第二电荷泵级3900b，这两个电荷泵级每个都可以具有两个子级120a、120b。所述电荷泵级或者每个电荷泵级3900a、3900b的第二开关104b可以交叉接线，并且可以被操控为使得：所述电荷泵级在相继的（aufeinanderfolgenden）第三子级阶段3955中将输出端子112（节点VB1和节点VB2）相互互换。
所述电荷泵级或者每个电荷泵级3900a、3900b的所述子级或者每个子级120a、120b的第一开关104a和第二开关104b可以借助推挽发生器602a而被操控。推挽发生器602g可以具有一个电平变换器或者多个电平变换器，如其在本文所描述的那样。

Claims (25)

1.一种电平变换器电路（1300a，1700b，1800，2000），其具有：
• 信号源（1302）；
• 电平变换器（1304）；
• 其中所述信号源（1302）在输出侧电容性地与所述电平变换器（1304）的输入耦合；以及
•其中所述信号源（1302）和所述电平变换器（1304）彼此电流隔离。
2.根据权利要求1所述的电平变换器电路（1300a，1700b，1800，2000），
其中，所述信号源（1302）具有附加的电平变换器（1302），所述附加的电平变换器（1302）设立用于提供第一电平变换器信号，所述第一电平变换器信号电容性地被耦合输入给所述电平变换器（1304）。
3.根据权利要求1或者2所述的电平变换器电路（1300a，1700b，1800，2000），
其中，所述信号源（1302）具有推挽发生器，所述推挽发生器设立用于提供两个推挽信号，所述两个推挽信号电容性地被耦合输入给所述电平变换器（1304）。
4.根据权利要求2或者3所述的电平变换器电路（1300a，1700b，1800，2000），
其中，所述电平变换器（1304）设立用于提供第二电平变换器信号；以及
其中，所述第一电平变换器信号或者所述两个推挽信号和所述第二电平变换器信号在频率方面相一致。
5.根据权利要求1至4之一所述的电平变换器电路（1300a，1700b，1800，2000），其此外还具有：
电荷存储器（102a，102b），所述电荷存储器（102a，102b）将所述信号源（1302）在输出侧与所述电平变换器（1304）的输入电容性地耦合。
6.根据权利要求1至5之一所述的电平变换器电路（1300a，1700b，1800，2000），
其中，所述电平变换器（1304）具有反相器结构（1366），所述反相器结构（1366）在输入侧附在所述第二电平变换器（1304）的所述输入上，和/或在输出侧提供所述电平变换器的输出。
7.根据权利要求6所述的电平变换器电路（1300a，1700b，1800，2000），
其中，所述电平变换器（1304）具有第一电荷泵（1362），所述第一电荷泵（1362）设立为，提供电压差，以切换所述反相器结构（1366）。
8.根据权利要求7所述的电平变换器电路（1300a，1700b，1800，2000），
其中，所述信号源（1302）在输出侧与所述第一电荷泵（1362）的时钟输入电容性地耦合。
9.根据权利要求7或者8所述的电平变换器电路（1300a，1700b，1800，2000），
其中，所述反相器结构（1366）在输入侧此外还附在所述第一电荷泵（1362）的所述时钟输入上，用于根据所述第一电荷泵（1362）的时钟来切换所述反相器结构（1366）。
10.根据权利要求8或者9所述的电平变换器电路（1300a，1700b，1800，2000），
其中，所述电平变换器（1304）具有第二电荷泵（1762），所述第二电荷泵（1762）连接在所述反相器结构（1366）与所述第一电荷泵（1362）之间，
其中，所述反相器结构（1366）在输入侧此外还附在第二电荷泵级的时钟输入上，用于根据所述第二电荷泵（1762）的时钟来切换所述反相器结构（1366）。
11.根据权利要求10所述的电平变换器电路（1300a，1700b，1800，2000），其此外还具有：
附加的信号源（1308），所述附加的信号源（1308）在输出侧与所述第二电荷泵（1762）的所述时钟输入电容性地耦合。
12.根据权利要求11所述的电平变换器电路（1300a，1700b，1800，2000），
其中，所述附加的信号源具有又一附加的电平变换器（1308），所述又一附加的电平变换器（1308）设立用于提供第三电平变换器信号，所述第三电平变换器信号电容性地被耦合输入给所述电平变换器（1304）。
13.根据权利要求11或者12所述的电平变换器电路（1300a，1700b，1800，2000），
其中，所述附加的信号源（1308）具有附加的推挽发生器，所述附加的推挽发生器设立用于提供两个附加的推挽信号，所述两个附加的推挽信号电容性地被耦合输入给所述电平变换器。
14.根据权利要求12或者13所述的电平变换器电路（1300a，1700b，1800，2000），
其中，所述电平变换器（1304）设立用于提供第二电平变换器信号；以及
其中，所述第三电平变换器信号或者所述两个附加的推挽信号和所述第二电平变换器信号在频率方面相一致。
15.一种测量装置，其具有根据权利要求1至14之一所述的电平变换器电路（1300a，1700b，1800，2000）。
16.一种芯片，其具有根据权利要求1至14之一所述的电平变换器电路（1300a，1700b，1800，2000）。
17.一种电平变换器电路（1300a，1700b，1800，2000），其具有：
• 信号源 （1302）；
• 反相器结构（1366）；
• 电荷泵（1362），所述电荷泵（1362）具有电荷存储器（102a，102b）；
• 其中所述信号源（1302）在输出侧借助所述电荷存储器（102a，102b）电容性地与所述反相器结构（1366）的输入耦合；以及
• 其中所述反相器结构（1366）和所述信号源（1302）彼此电流隔离。
18.根据权利要求17所述的电平变换器电路（1300a，1700b，1800，2000），
其中，所述信号源（1302）具有电平变换器（1302），所述电平变换器（1302）设立用于提供第一电平变换器信号，所述第一电平转换器信号电容性地被耦合输入给所述反相器结构（1366）。
19.根据权利要求17或者18所述的电平变换器电路（1300a，1700b，1800，2000），
其中，所述信号源（1302）具有推挽发生器（1302），所述推挽发生器（1302）设立用于提供两个推挽信号，所述两个推挽信号电容性地被耦合输入给所述反相器结构（1366）。
20.根据权利要求18至19之一所述的电平变换器电路（1300a，1700b，1800，2000），
其中，所述反相器结构（1366）设立用于提供第二电平变换器信号；以及
其中，所述第一电平变换器信号或者所述两个推挽信号和所述第二电平变换器信号在频率方向相一致。
21.根据权利要求17至20之一所述的电平变换器电路（1300a，1700b，1800，2000），
其中，所述电荷泵（1362）设立用于根据所述电荷存储器（102a，102b）的电荷转移循环来切换所述反相器结构（1366）。
22.根据权利要求17至21之一所述的电平变换器电路（1300a，1700b，1800，2000），
其中，所述电荷泵（1362）设立为，提供电压差，以切换所述反相器结构（1366）。
23.一种测量装置，其具有根据权利要求17至22之一所述的电平变换器电路（1300a，1700b，1800，2000）。
24.一种芯片，其具有根据权利要求17至22之一所述的电平变换器电路（1300a，1700b，1800，2000）。
25.一种方法，其具有：
• 借助信号源（1302）来提供至少一个信号；以及
• 将所述信号电容性地耦合输入到电平变换器（1304）中。
CN201710352283.XA 2016-05-18 2017-05-18 测量装置、电平变换器电路、电荷泵级和电荷泵及其方法 Active CN107404307B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016109114.6A DE102016109114A1 (de) 2016-05-18 2016-05-18 Schaltkreisarchitektur für eine Messanordnung, einen Pegelwandler-Schaltkreis, eine Ladungspumpstufe und eine Ladungspumpe sowie Verfahren zum Betreiben dieser
DE102016109114.6 2016-05-18

Publications (2)

Publication Number Publication Date
CN107404307A true CN107404307A (zh) 2017-11-28
CN107404307B CN107404307B (zh) 2021-02-09

Family

ID=60255501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710352283.XA Active CN107404307B (zh) 2016-05-18 2017-05-18 测量装置、电平变换器电路、电荷泵级和电荷泵及其方法

Country Status (3)

Country Link
US (1) US10505543B2 (zh)
CN (1) CN107404307B (zh)
DE (1) DE102016109114A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602394B (zh) * 2016-12-07 2017-10-11 矽統科技股份有限公司 源極隨耦器
JP6817081B2 (ja) * 2017-01-17 2021-01-20 エイブリック株式会社 レベルシフト回路
JP2018129727A (ja) * 2017-02-09 2018-08-16 エイブリック株式会社 レベルシフタ
US10277117B2 (en) * 2017-05-23 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Device with a voltage multiplier
RU194944U1 (ru) * 2019-08-29 2019-12-30 Федеральное государственное бюджетное учреждение "Петербургский институт ядерной физики им. Б.П. Константинова Национального исследовательского центра "Курчатовский институт" (НИЦ "Курчатовский институт" - ПИЯФ) Ключевой двухтактный генератор гармонических колебаний
US11424676B2 (en) 2020-01-24 2022-08-23 Stmicroelectronics International N.V. Positive and negative charge pump control
US11121713B1 (en) * 2020-08-14 2021-09-14 Analog Devices, Inc. Boosted switch drivers for high-speed signal switching
CN113949268B (zh) * 2021-10-22 2023-09-08 中国电子科技集团公司第五十八研究所 一种高压电源域地可浮动的低压转高压电平位移电路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677860A (zh) * 2004-04-01 2005-10-05 精工爱普生株式会社 电平转换器、电平转换电路、电光学装置及电子机器
CN101040189A (zh) * 2004-10-19 2007-09-19 国际整流器公司 通过容性耦合的高电平位移
US20080224755A1 (en) * 2007-03-12 2008-09-18 Seiko Epson Corporation Level-shift circuit, electro-optical device, and level shift method
CN101488742A (zh) * 2008-01-15 2009-07-22 瑞昱半导体股份有限公司 电平转换装置与方法
CN101505101A (zh) * 2002-11-14 2009-08-12 艾科嘉公司 开关电源转换器和用于控制多个开关电源转换器的系统
CN101847432A (zh) * 2010-05-28 2010-09-29 上海宏力半导体制造有限公司 存储器的供电结构
CN102446480A (zh) * 2010-10-14 2012-05-09 上海天马微电子有限公司 一种电压转换电路
CN103178842A (zh) * 2011-12-21 2013-06-26 北京普源精电科技有限公司 一种具有ecl鉴相器的锁相环信号源及其生成方法
CN103929172A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 电平移位电路
CN104714589A (zh) * 2015-01-09 2015-06-17 中国电子科技集团公司第二十四研究所 一种cmos片上直流负电压产生电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10023524C2 (de) * 2000-05-13 2002-07-11 Micronas Gmbh Zweistufiger Verstärker
US7071660B2 (en) 2004-02-20 2006-07-04 Virginia Tech Intellectual Properties, Inc. Two-stage voltage regulators with adjustable intermediate bus voltage, adjustable switching frequency, and adjustable number of active phases
FI118490B (fi) 2004-06-29 2007-11-30 Valtion Teknillinen Mikromekaaninen anturi mikroaaltotehon mittaamiseen
KR100587689B1 (ko) 2004-08-09 2006-06-08 삼성전자주식회사 반도체 장치에 적합한 레벨 시프트 회로
DE102005038001A1 (de) * 2004-08-09 2006-07-13 Samsung Electronics Co., Ltd., Suwon Spannungspegelwandlerschaltkreis und Verfahren zur Pegelwandlung
US7562573B2 (en) 2005-07-21 2009-07-21 Evigia Systems, Inc. Integrated sensor and circuitry and process therefor
EP1793497B1 (en) 2005-12-02 2011-04-27 STMicroelectronics Srl Device and method for reading a capacitive sensor, in particular of a micro-electromechanical type
US20080122453A1 (en) 2006-04-17 2008-05-29 Multispectral Imaging, Inc. Low Noise Radiation Sensor
US7456684B2 (en) 2007-02-09 2008-11-25 University Of Florida Research Foundation, Inc. Dual-chopper amplifier and its usage as readout circuit for capacitive sensors
US9335240B2 (en) 2008-07-03 2016-05-10 Hysitron Incorporated Method of measuring an interaction force
JP2013030827A (ja) * 2011-07-26 2013-02-07 Toshiba Corp レベルシフト回路
US8742964B2 (en) 2012-04-04 2014-06-03 Fairchild Semiconductor Corporation Noise reduction method with chopping for a merged MEMS accelerometer sensor
US8988142B2 (en) * 2013-03-10 2015-03-24 Microchip Technology Incorporated Integrated high voltage isolation using low value capacitors
US9097748B2 (en) 2013-03-14 2015-08-04 DigitalOptics Corporation MEMS Continuous capacitance measurement for MEMS-actuated movement of an optical component within an auto-focus camera module
GB2521416B (en) 2013-12-19 2017-02-01 Cirrus Logic Int Semiconductor Ltd Biasing circuitry for MEMS transducers
US9484897B2 (en) * 2015-03-18 2016-11-01 Peregrine Semiconductor Corporation Level shifter

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101505101A (zh) * 2002-11-14 2009-08-12 艾科嘉公司 开关电源转换器和用于控制多个开关电源转换器的系统
CN1677860A (zh) * 2004-04-01 2005-10-05 精工爱普生株式会社 电平转换器、电平转换电路、电光学装置及电子机器
CN101040189A (zh) * 2004-10-19 2007-09-19 国际整流器公司 通过容性耦合的高电平位移
US20080224755A1 (en) * 2007-03-12 2008-09-18 Seiko Epson Corporation Level-shift circuit, electro-optical device, and level shift method
CN101488742A (zh) * 2008-01-15 2009-07-22 瑞昱半导体股份有限公司 电平转换装置与方法
CN101847432A (zh) * 2010-05-28 2010-09-29 上海宏力半导体制造有限公司 存储器的供电结构
CN102446480A (zh) * 2010-10-14 2012-05-09 上海天马微电子有限公司 一种电压转换电路
CN103178842A (zh) * 2011-12-21 2013-06-26 北京普源精电科技有限公司 一种具有ecl鉴相器的锁相环信号源及其生成方法
CN103929172A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 电平移位电路
CN104714589A (zh) * 2015-01-09 2015-06-17 中国电子科技集团公司第二十四研究所 一种cmos片上直流负电压产生电路

Also Published As

Publication number Publication date
CN107404307B (zh) 2021-02-09
US20170338823A1 (en) 2017-11-23
DE102016109114A1 (de) 2017-11-23
US10505543B2 (en) 2019-12-10

Similar Documents

Publication Publication Date Title
CN107404307A (zh) 测量装置、电平变换器电路、电荷泵级和电荷泵及其方法
CN107436155A (zh) 测量装置、电平变换器电路、电荷泵级和电荷泵及其方法
US10044349B2 (en) Radio frequency (RF) switch with on and off switching acceleration
CN105934818B (zh) 用于驱动高侧功率晶体管的集成高侧栅极驱动器结构和电路
CN209330072U (zh) 斩波稳定放大器电路和斩波稳定放大器系统
US20150108958A1 (en) Hybrid three-level t-type converter for power applications
CN102594130B (zh) 一种输出恒定差值电压的方法和电荷泵电路
CN107528572A (zh) 电路和用于运行该电路的方法
Hazucha et al. High voltage tolerant linear regulator with fast digital control for biasing of integrated DC-DC converters
KR20230043983A (ko) 스위치 fet 바디 전류 관리 장치 및 방법
CN110086437A (zh) 运算放大器和芯片
CN108347242A (zh) 环形振荡器
US9473086B2 (en) High-voltage voltage-switched class-S amplifier
EP3437181B1 (en) Negative charge pump and audio asic with such negative charge pump
CN105103444B (zh) 信号输出电路
Gupta et al. Synthesis of linear VCOs: the state-variable approach
JP3572538B2 (ja) 発振器および半導体集積回路
Ahmed et al. An asynchronous reconfigurable switched capacitor voltage regulator
US9350321B2 (en) Low distortion impedance selection and tunable impedance circuits
Faseehuddin et al. Designing ultra low voltage low power active analog blocks for filter applications utilizing the body terminal of MOSFET: A review
Terence et al. A RF-DC Rectifier with Dual Voltage Polarity Self-Biasing for Wireless Sensor Node Application
CN108702135A (zh) 放大器装置和开关电容积分器
CN101355342A (zh) Cmos交互耦合差动式电压控制振荡器
JPH07221599A (ja) キャパシタ回路及びそれを用いたスイッチトキャパシタフィルタ
CN208707526U (zh) 一种低输出阻抗的升压芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant