CN105103444B - 信号输出电路 - Google Patents

信号输出电路 Download PDF

Info

Publication number
CN105103444B
CN105103444B CN201480018928.0A CN201480018928A CN105103444B CN 105103444 B CN105103444 B CN 105103444B CN 201480018928 A CN201480018928 A CN 201480018928A CN 105103444 B CN105103444 B CN 105103444B
Authority
CN
China
Prior art keywords
mentioned
voltage
signal
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480018928.0A
Other languages
English (en)
Other versions
CN105103444A (zh
Inventor
松冈大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Publication of CN105103444A publication Critical patent/CN105103444A/zh
Application granted granted Critical
Publication of CN105103444B publication Critical patent/CN105103444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/297—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45012—Indexing scheme relating to differential amplifiers the addition of two signals being made in a switched capacitor circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

不另外通过电荷泵电路等生成运算放大器的正或负的电源电压，就输出超过电源电压的输出信号振幅或低于接地电压的输出信号振幅。本发明提供一种信号输出电路，其具备运算放大器，该运算放大器具有将差动输入电压放大的放大级以及将通过上述放大级放大后的输入信号放大并作为输出信号输出的输出级，该信号输出电路的特征在于，上述输出级为开关电容电路，其具有开关以及对从上述放大级输出的输入电压和与上述输入电压不同的电压之间的差电压进行采样的电容器，通过上述开关的开关动作，以上述输入电压为基准来传送由上述电容器所采样的上述差电压。

Description

信号输出电路
技术领域
本发明涉及一种信号输出电路，更详细地说，涉及一种能够输出超过运算放大器的电源电压的输出信号振幅和低于接地电压的输出信号振幅的信号输出电路、运算放大器以及电荷泵电路。
背景技术
近年来，正在开发一种具有能够输出超过与运算放大器连接的电源电压的输出信号振幅和低于接地电压的输出信号振幅的运算放大器的信号输出电路。
图1是表示以往的输出超过电源电压的信号的信号输出电路的一例即信号输出电路100的框图。图1所记载的信号输出电路100包括运算放大器110以及生成运算放大器110的正电源的电荷泵120(参照例如专利文献1)。
在图1所记载的信号输出电路100中，作为与运算放大器110分开的正电源电压生成电路，具备电荷泵110。该电荷泵120使用作为输入电压的电源(121)电压和接地(122)电压，输出比运算放大器110所输出的输出信号振幅更高的正电压并输出到运算放大器110。运算放大器110通过使用由电荷泵120输出的正电压作为运算放大器110的正电源电压，来输出超过运算放大器110的电源电压的输出信号振幅。
图2是表示以往的输出低于接地的信号的信号输出电路的一例即信号输出电路200的框图。图2所记载的信号输出电路200包括运算放大器210以及生成运算放大器210的负电源的电荷泵220。
在图2所记载的信号输出电路200中，作为与运算放大器210分开的负电源电压生成电路，具备电荷泵220。该电荷泵220使用作为输入电压的电源(221)电压和接地(222)电压，输出比运算放大器210所输出的输出信号振幅更低的负电压并输出到运算放大器210。运算放大器210通过使用由电荷泵220输出的负电压作为运算放大器210的负电源电压，来输出低于接地电压的输出信号振幅。
如以上那样，信号输出电路100能够输出超过运算放大器的电源电压的输出信号振幅，信号输出电路200能够输出低于接地电压的输出信号振幅。
关于现有技术中的输出超过电源电压的输出信号振幅或低于接地电压的输出信号振幅的运算放大器，通过与运算放大器分开的电压生成电路即电荷泵生成在运算放大器中使用的正电源或负电源，将该电荷泵的输出电压用作运算放大器的正电源或负电源。其结果，能够获得超过电源电压的输出信号振幅或低于接地电压的输出信号振幅，但是另外需要与运算放大器分开的电路即电荷泵，存在电路规模变大这样的缺点。
因此，本发明的目的在于提供一种不需要与运算放大器分开的电路即电压生成电路就能够获得超过电源电压的输出信号振幅或低于接地电压的输出信号振幅的信号输出电路、运算放大器以及电荷泵电路。
专利文献1：日本特开平5-347519号公报
发明内容
为了达成这样的目的，本发明的第一方式为一种信号输出电路，具备运算放大器，该运算放大器具有将差动输入电压放大的放大级以及将通过上述放大级放大后的输入信号放大并作为输出信号输出的输出级，该信号输出电路的特征在于，上述输出级为开关电容电路，具有：开关；以及电容器，其对差电压进行采样，该差电压为从上述放大级输出的输入电压和与上述输入电压不同的电压之间的差，其中，通过上述开关的开关动作，以上述输入电压为基准来传送由上述电容器所采样的上述差电压。
另外，本发明的信号处理电路的特征在于，上述开关为晶体管，上述开关电容电路还具备控制信号生成单元，该控制信号生成单元生成控制上述晶体管的控制信号，上述控制信号的控制电压的基准为被输入到该开关电容电路的电压。
另外，本发明的信号处理电路的特征在于，上述开关为晶体管，上述开关电容电路还具备控制信号生成单元，该控制信号生成单元生成控制上述晶体管的控制信号，上述控制信号的控制电压的基准为被输入到该开关电容电路的电压和从该开关电容电路输出的电压。
另外，本发明的其它方式为一种电荷泵电路，通过将具有第一电压的输入信号输入到具有至少一个晶体管的半导体电路，来输出具有第二电压的输出信号，该第二电压是将上述第一电压升压或降压所得到的，该电荷泵电路的特征在于，具备控制信号生成单元，该控制信号生成单元以如下方式生成上述控制信号，该方式为使对上述至少一个晶体管进行导通和截止控制的控制信号的控制电压以上述第二电压或上述第一电压为基准。
本发明为了达成这样的目的，第一发明所记载的发明是一种具备将进行规定处理后的输入信号作为输出信号输出的输出级的运算放大器，其特征在于，上述输出级被构成为开关电容。
根据本发明，由于将运算放大器的输出级构成为开关电容型输出级，因此不另外通过电荷泵电路等生成运算放大器的正或负的电源电压就能够输出超过电源电压的输出信号振幅或低于接地电压的输出信号振幅。
附图说明
图1是表示以往的输出超过电源电压的信号的信号输出电路的一例的框图。
图2是表示以往的输出低于接地电压的信号的信号输出电路的一例的框图。
图3是表示本发明的第一实施方式所涉及的运算放大器的结构的框图。
图4是表示图3所记载的运算放大器的放大级的电路结构图。
图5是表示图3所记载的运算放大器的开关电容型输出级的电路结构图。
图6是表示图3所记载的运算放大器的开关电容型输出级的动作状态以及开关电容级所具备的四个开关的状态的图表。
图7是表示图3所记载的运算放大器的放大级的动作频带宽度与开关电容型输出级的动作频率之间的关系的图表。
图8是表示图3所记载的运算放大器的开关电容型输出级的输入电压与开关电容型输出级的输出电压之间的关系的图表。
图9是表示图3所记载的运算放大器的放大级的动作频带宽度下的运算放大器的开关电容型输出级的等效电路的框图。
图10是表示使用图3所记载的运算放大器的反转放大电路的结构的框图。
图11是表示构成本发明的第二实施方式所涉及的运算放大器的、开关电容型输出级的结构的框图。
图12是表示图11所记载的开关电容型输出级的动作状态以及开关电容级所具备的四个开关的状态的图表。
图13是表示构成本发明的第三实施方式所涉及的运算放大器的、开关电容型输出级的结构的框图。
图14是表示图13所记载的开关电容型输出级的动作状态以及开关电容级所具备的四个开关的状态的图表。
图15是表示构成本发明的第四实施方式所涉及的运算放大器的、开关电容型输出级的结构的框图。
图16是表示图15所记载的开关电容型输出级的动作状态以及开关电容级所具备的四个开关的状态的图表。
图17是表示图15所示的开关电容电路的两个缓冲器的第一结构例的电路图。
图18是表示图15所示的开关电容电路的两个缓冲器的第二结构例的电路图。
图19是表示构成本发明的第五实施方式所涉及的运算放大器的、开关电容型输出级的结构的框图。
图20是表示图19所记载的开关电容型输出级的动作状态以及开关电容级所具备的四个开关的状态的图表。
具体实施方式
[第一实施方式]
根据图3～图9说明本发明的第一实施方式。
1.电路结构
1-1.运算放大器300
图3是表示作为本发明的第一实施方式所涉及的信号输出电路的运算放大器的结构的框图。
图3所记载的运算放大器300包括与多个输入端子301、302连接的放大级310以及连接在放大级310和输出端子303之间的作为输出级的开关电容型输出级320。放大级310是运算放大器300的输入级，也可以包括增益级。
在此，放大级310可称为传递未被量化且未被采样的信号的连续信号电路(Continuous电路)，开关电容型输出级320可称为传递未被量化而被采样的信号的离散信号电路。
另外，将本发明所涉及的运算放大器命名为SC级放大器。
开关电容型输出级320被输入通过放大级310将差动输入电压放大后的电压或电流。
1-2.放大级310
图4是表示图3所记载的运算放大器300的放大级310的电路结构图。图4所记载的放大级310具备电源401、漏极与电源401连接的晶体管402、403、漏极与晶体管402的源极连接的晶体管404、漏极与晶体管403的源极连接的晶体管405以及与晶体管404、405的源极连接的电流源406。晶体管404、405构成差动对，栅极分别与负输入的输入端子301、正输入的输入端子302连接。另外，晶体管403的源极与输出端子407连接。VDD是电源401的电源电压，Vo是从输出端子407向输出级320输出的输出电压。
图4所记载的电路是本实施方式的放大级所使用的电路的一例，但是本实施方式的放大级不限制于图4所示的差动放大级的电路结构，也能够应用单输入的放大级、多级的放大级、级联放大级等各种放大级等。另外，放大级310可以只有输入级，也可以还包括增益级。
1-3.开关电容型输出级320
图5是表示运算放大器300的开关电容型输出级320的电路结构图。图5所记载的开关电容型输出级320具备开关电容电路510、向开关电容电路510提供电压的电源501、向开关电容电路510提供输入电压Vo的输入端子502以及从开关电容电路510输出电压Vout的输出端子503。
开关电容电路510具备一端与电源501连接的开关1511、一端与输出端子503连接的开关2502、一端与输入端子502连接的开关3513和开关4514以及连接在开关1511和开关4514的另一端与开关2512的另一端之间的快速充电电容器515。开关2512的另一端与开关3513的另一端连接。VDD是电源501的电源电压，Vo是放大级310的输出电压，Vout是运算放大器300的输出电压。
图6示出图5所示的开关电容型输出级320的状态和各开关的开闭状态。在开关电容型输出级320处于采样期间时，开关1和开关3接通(ON)，由快速充电电容器515对电源电压VDD与放大级310的输出电压Vo之间的差电压(Vo-VDD)进行采样。此时，开关2、开关4为断开(OFF)状态。
接着，在传送期间，开关2、开关4接通，开关1、开关3断开。在采样期间，开关1接通，从而电位为电源电压VDD的快速充电电容器的一侧端子与放大级301的输出侧连接，输出端子503处的电压Vout为(Vo-VDD)+Vo＝2Vo-VDD。
此外，在本实施方式中，从电源501向开关电容型输出级320输入电源电压，但是电压VDD的提供不限于电源501，也可以输入接地电压、固定电压。另外，也可以从内部电路或外部电路提供所输入的电压。
此外，快速充电电容器515可以内置于IC，也可以外置于IC。在本发明中，运算放大器300的开关电容型输出级320不需要无效电流，快速充电电容器515不需要将无用的电荷传送到运算放大器300的输出处，从而只要能够传送用于驱动负载的最低限度的电荷即可。根据运算放大器300的负载，能够将快速充电电容器515内置于IC中，因此能够减少IC的外置部件。
图7是表示将图3所示的运算放大器300的正输入、负输入的微小电位差放大的放大级310的动作频带和将放大级310的输出作为输入并输出信号的开关电容型输出级320的动作频率之间的关系。如图7所示，以如下方式设定放大级的动作频带和开关电容型输出级的动作频率：与放大级310的频率轴上的动作频带相比，开关电容型输出级320的动作频率更高速。
图8示出通过图5所示的开关电容型输出级320进行动作所生成的运算放大器300的输出电压Vout与开关电容型输出级320的输入电压Vo及电源电压VDD之间的关系。由于Vout＝2Vo-VDD，因此可知输出电压Vout相对于开关电容电路的输入电压Vo的电压变化为两倍。另外，由于输出信号范围为+VDD到-VDD，因此可知即使没有现有技术中所需的与运算放大器210分开的电荷泵220所生成的负电源电压，也能够进行负信号输出。
2.等效电路
图9是表示在设定为图6所示的动作频带、动作频率的情况下的图3所示的本发明的第一实施方式所涉及的运算放大器300的等效电路900的框图。关于图9所示的输出级920，与放大级910的动作频带相比更高速地进行动作。图5所记载的开关电容型输出级320使输入电压Vo加倍并仅减去电源电压VDD来生成输出电压，因此能够等效地表示为将输出电阻922安装于2倍放大器921的带输出电阻的信号放大器。该带输出电阻的信号放大器接收放大级910的输出信号作为输入信号，输出基于该输入信号的信号。
图9所示的放大器921的放大率根据输出级920在采样或传送中是否使用放大级910的输出信号而不同。在仅在采样时使用放大级910的输出信号的情况下，以某个电压基准传送被采样的放大级910的输出信号，因此放大器821的放大率为一倍。在仅在传送时使用放大级910的输出信号的情况下，以放大级910的输出信号为基准传送被采样的电压，因此在该情况下，放大器921的放大率也为一倍。在采样和传送均使用放大级910的输出信号的情况下，还以放大级910的输出信号为基准来传送被采样的放大级910的输出信号，因此放大器921的放大率为两倍。
图9所示的输出电阻922由开关电容型输出级920所具备的电容器的电容和动作频率决定。当将由开关电容型输出级320的电容器采样的电荷设为Q、将电容器的电容设为C、将电容器的两端子间的电压设为V时，Q＝CV的式子成立。当用时间t对该式的两边进行微分时，成为dQ/dt＝I＝C×dV/dt。在此，I表示开关电容型输出级320向运算放大器300的输出传送的电流。并且，当将输出电阻722设为R、将开关电容型输出级的动作频率设为fs时，成为R＝V/I＝V/(C×dV/dt)＝1/C×dt＝1/(C×fs)。输出电阻822被视为与开关电容型输出级320所具备的电容器的电容值和动作频率成反比的电阻。
在将图5所示的开关电容型输出级320用作运算放大器300的输出级的情况下，在图6所示的采样期间，运算放大器300的输出为Hi-Z，因此为了保持输出电压，也可以在运算放大器300的输出与接地之间具备平滑电容器。
3.第一实施方式的应用例
图10是表示使用图3所记载的运算放大器300的反转放大电路1000的结构的框图。
反转放大电路1000根据电阻1001与电阻1002之比将输入信号Vin进行放大，作为Vout进行信号输出。Vref是与运算放大器300的正输入端子302连接的参考电压。电阻1001和电阻1002的一侧的端子与运算放大器的负输入端子301连接。反转放大电路1000形成从开关电容型输出级320的输出端子303经由电阻1002到达放大级310的负输入端子301的反馈环路，输出信号Vout被反馈至运算放大器310的输入处。根据该结构，通过将输出信号Vout反馈至运算放大器300的输入端子，能够在作为输入级的放大级310中抑制在运算放大器300的开关电容输出级320中所产生的噪声、失真等成分。
另外，在运算放大器300的输出处存在电阻性的负载的情况下，电流流过负载电阻，因此运算放大器300的输出电压发生变化。在此，如图10所示，通过在运算放大器300的输出与运算放大器300的负输入之间事先设置反馈路径(电阻1001、1002)，由此反馈环路工作使得将运算放大器300的输出电压的变化反馈并在放大级310中放大来抵消运算放大器300的输出电压的变化。通过反馈环路工作，由此在将开关电容型输出级300的采样期间和传送期间加起来的一个周期中，与从负载电阻流出的电荷等量的电荷从开关电容型输出级320被传送至运算放大器300的输出处。因而，即使在运算放大器300的输出处存在电阻性负载，也输出固定的电压。
图10的电路是在反转放大电路中使用运算放大器300的例子，但是运算放大器300能够应用于图10所示的反转放大电路1000、正转放大电路(非反转放大电路)、微分电路、积分电路、滤波电路、电压跟随器电路等各种使用了运算放大器的信号处理电路。
此外，放大级310输出将差动输入电压放大后的电压或电流，其级结构可以是1、2、3或其以上的级结构。
如以上说明的那样，通过将运算放大器300的输出级设为开关电容型输出级320，不另外通过电荷泵电路等生成运算放大器的正或负的电源电压，就能够输出超过电源电压的输出信号振幅或低于接地电压的输出信号振幅。
[第二实施方式]
根据图11和图12说明本发明的第二实施方式。作为本实施方式所涉及的信号输出电路的运算放大器是具备将构成图3所记载的运算放大器300的开关电容型输出级320变形所得到的开关电容型输出级1100的运算放大器。
图11是表示作为本实施方式所涉及的信号输出电路的运算放大器的开关电容型输出级1100的电路结构图。图11所记载的开关电容型输出级1100具备并联的2以上的整数个的开关电容。即，开关电容型输出级1100包括开关电容电路1110，该开关电容电路1110是将开关电容1(1110-1)、开关电容2(1110-2)、开关电容3(1110-3)、···、开关电容n(1110-n)这n个(n为2以上的整数)开关电容电路并联连接而成的。
各开关电容(1110-1～1110-n)与电源1101、输入端子1102以及输出端子1103连接。在此，开关电容1具备一端与电源1101连接的开关11111-1、一端与输出端子1103连接的开关21112-1、一端与输入端子1112-1连接的开关31113-1和开关41114-1以及被连接在开关11111-1和开关41114-1的另一端与开关21112-1的另一端之间的快速充电电容器1115-1。开关21112-1的另一端与开关31113-1的另一端连接。VDD是电源1101的电源电压，Vo是放大级320的输出电压，Vout是运算放大器300的输出电压。开关电容1110-2～1110-n也是与开关电容1110-1同样的结构。
图11所示的多个开关电容1～n反复执行采样期间和传送期间。在此，在开关电容1中，在处于采样期间时，开关11111-1和开关31113-1接通，由快速充电电容器1115-1对电源电压VDD与放大级310的输出电压Vo之间的差电压(Vo-VDD)进行采样。此时，开关21112-1、开关41114-1为断开状态。
接着，在传送期间，开关21112-1、开关41114-1接通，开关11111-1、开关31113-1断开。在采样期间，开关11111-1接通，从而电位为电源电压VDD的快速充电电容器的一侧端子与放大级320的输出连接，输出电压Vout为(Vo-VDD)+Vin＝2Vo-VDD。开关电容1110-2～1110-n也进行与开关电容1110-1同样的动作。
图12示出各个开关电容(1-n)的采样期间和传送期间。
如图12所示，各个开关电容(1-n)的采样期间和传送期间各自的相位发生了偏移，在全部时间内至少一个开关电容为传送期间。根据该处于传送期间的开关电容，同时具有以下作用：在全部时间内运算放大器100的输出不会变为Hi-Z，将被采样的电压传送至输出处，并且保持输出电压。
如以上说明的那样，通过将开关电容型输出级1100构成为并联连接的多个开关电容型输出级1110-1～1110-n，不另外通过电荷泵电路等生成运算放大器的正或负的电源电压，本实施方式所涉及的运算放大器就能够输出超过电源电压的输出信号振幅或低于接地电压的输出信号振幅。
[第三实施方式]
根据图13和图14说明本发明的第三实施方式。作为本实施方式所涉及的信号输出电路的运算放大器是具备将构成图3所记载的运算放大器300的开关电容型输出级320进行变形所得到的开关电容型输出级1300的运算放大器。
1.开关电容型输出级1300的电路结构
图13是表示作为本实施方式所涉及的信号输出电路的运算放大器的开关电容型输出级1300的电路结构图。图13的开关电容型输出级1300是将图5所记载的第一实施方式的构成运算放大器300的开关电容型输出级320具体化的电路。
图13所记载的开关电容型输出级1300具备：开关电容电路1310、定时生成电路1320以及将定时生成电路1320的输出信号CLK1、CLK2、CLK3及CLK4作为输入并输出开关电容电路1310的四个控制信号Vcont1、Vcont2、Vcont3及Vcont4的四个缓冲器1321、1322、1323及1324。另外，开关电容型输出级1300还具备向开关电容电路1310提供电源电压VDD的电源1301、向开关电容电路1310输入来自放大级的输出电压Vo的输入端子1302以及将输出电压Vout从开关电容电路1310输出的输出端子1303。
开关电容电路1310是通过P型晶体管P11311构成图5的一个开关即开关1511、通过N型晶体管N21312、N31313以及N41314分别构成三个开关即开关2512、开关3513以及开关4514。在此，在开关电容电路1310中，P型晶体管P11311的源极与电源1301连接，栅极与缓冲器1321连接，N型晶体管N21312的源极与输出端子1303连接，栅极与缓冲器1322连接，N型晶体管N31313的漏极与N21312的漏极连接，栅极与缓冲器1323连接，N型晶体管N41314的源极与N31313的源极连接，栅极与缓冲器1324连接。另外，开关电容电路1310还具备连接在N21312的漏极与N31313的漏极之间的快速充电电容器1315。
来自缓冲器1321～1324的四个控制信号Vcont1、Vcont2、Vcont3以及Vcont4分别被输入到四个开关P11311、N21312、N31313以及N41314的栅极，进行开关的接通控制、断开控制。
图14是表示图13所记载的开关电容型输出级1300的动作状态的图表。在图14中示出四个控制信号Vcont1、Vcont2、Vcont3以及Vcont4的针对开关电容型输出级1300的状态的具体的电压电平以及两个开关N21312、N31313的栅极与源极间的电压Vgsn2、Vgsn3。
如图14所示，在两个开关N21312、N31313的栅极与源极之间产生最大仅为(Vo-Vout)的电位差。由于Vout的最小值为-Vo，因此在N21312、N31313的栅极与源极之间产生最大仅为2×Vo的电位差。因而，开关电容型输出级1300的两个开关N21312、N31313的栅极与源极间耐压优选为2×Vo以上。此时，由于构成电路的晶体管的耐压为2×Vo以上，因此优选使用栅极氧化膜厚度厚的晶体管。另外，一般栅极氧化膜厚度厚的晶体管在导通状态下的电阻高，因此为了抑制为某个固定值以下的导通状态下的电阻值，优选形成尺寸大的晶体管。
[第四实施方式]
根据图15～图18说明本发明的第四实施方式。作为本实施方式所涉及的信号输出电路的运算放大器是具备将构成图3所记载的运算放大器300的开关电容型输出电路320进行变形所得到的开关电容型输出电路1500的运算放大器。
在图13所示的开关电容型输出级1300中，对一部分晶体管所需的栅极与源极间耐压的要求较高，因此需要使用耐压高的晶体管来构成电路。一般地，栅极与源极间耐压高的晶体管由于栅极氧化膜厚度厚、导通时的电阻值高，因此为了抑制为某个固定值以下的导通时的电阻值，需要将晶体管的元件尺寸增大。在此，本实施方式通过使用耐压低的晶体管构成开关电容电路，来实现具有与第三实施方式同等功能的运算放大器。
1.开关电容型输出级1500
图15是表示作为本实施方式所涉及的信号输出电路的运算放大器的开关电容型输出级1500的电路结构图。图15的开关电容型输出级1500是将图5所记载的第一实施方式的构成运算放大器300的开关电容型输出级320具体化的电路。
图15所记载的开关电容型输出级1500具备开关电容电路1510、定时生成电路1520以及将定时生成电路1520的输出信号CLK1、CLK2、CLK3及CLK4作为输入并输出开关电容电路1510的四个控制信号Vcont1、Vcont2、Vcont3及Vcont4的四个缓冲器1521、1522、1523及1524。另外，开关电容型输出级1500还具备向开关电容电路1510提供电源电压VDD的电源1501、向开关电容电路1510输入来自放大级的输出电压Vo的输入端子1502以及将输出电压Vout从开关电容电路1510输出的输出端子1513。
开关电容型输出级1510为通过P型晶体管P11511和P31513构成图5的两个开关即开关1511和513、通过N型晶体管N21512和N41514分别构成两个开关即开关2512和开关4514。
在此，P型晶体管P11511的源极与电源1501连接，栅极与缓冲器1521连接，N型晶体管N21512的源极与输出端子1503连接，栅极与缓冲器1522连接，P型晶体管P31513的源极与N21512的漏极连接，栅极与缓冲器1523连接，N型晶体管N41514的源极与N31513的漏极连接，栅极与缓冲器1524连接。另外，开关电容输出级1510还具备连接在N41514的漏极与P31513的源极之间的快速充电电容器1515。
来自定时生成电路1520的输入信号CLK1、CLK2、CLK3以及CLK4的高电平为VDD，低电平为Vgnd，高电平与低电平的电位差为VDD。缓冲器1521和缓冲器1524将作为信号的基准电压的低电平为Vgnd、高电平为(Vgnd+VDD)、高电平与低电平的电位差为VDD的信号作为Vcont1和Vcont4输出。缓冲器1522和1523将作为信号的基准电压的低电平为Vout、高电平为(Vout+VDD)、高电平与低电平的电位差为VDD的信号作为Vcont2和Vcont3输出。四个控制信号Vcont1、Vcont2、Vcont3以及Vcont4被输入到四个开关P11511、N21512、P31513以及N41514的栅极，进行开关的接通控制、断开控制。
在开关电容型输出级1500中，第一晶体管组(P11511、P31513)具有第一导电型(P型)，向快速充电电容器1515充入基于具有第一电压(Vo)的输入信号的电荷。另外，第二晶体管组(N21512、N41514)具有与第一导电型不同的第二导电型(N型)，从输出端子1503输出快速充电电容器1515的电荷。
在本实施方式中，开关电容型输出级1500的特征在于，具备控制信号生成单元，该控制信号生成单元以如下方式生成控制信号，该方式为使对第一晶体管组和第二晶体管组的晶体管中与快速充电电容器1515连接的晶体管N21512和P31513进行导通和截止控制的控制信号的控制电压以电源电压VDD为基准。能够通过缓冲器1522、1523生成该控制信号。
另外，开关电容型输出级1500还连接有缓冲器1521和1524以及与各缓冲器1521～1524连接的定时生成电路1520。通过从定时生成电路1520向各缓冲器1521～1524输入具有以接地电压为基准的电压的信号，能够生成控制信号。
图16是表示图15所示的本实施方式中的开关电容型输出级1500的动作状态的图表。图16示出四个控制信号Vcont1、Vcont2、Vcont3以及Vcont4的针对开关电容型输出级1500的状态的具体的电压电平以及四个开关P11511、N21512、P31513及N41514的栅极与源极间电压Vgsp1、Vgsn2、Vgsp3、Vgsn4。
如图16所示，在对晶体管进行导通控制的情况和对晶体管进行截止控制的情况下均以开关电容型输出级1500的输出电压Vout为基准来生成两个开关N21512、P31513的栅极电压Vcont2、Vcont3。由此，在N21512、P31513的栅极与源极之间产生最大仅为VDD的电位差。因而，本例中的开关电容型输出级1500的四个开关P11511、N21512、P31513以及N41514的栅极与源极之间所需的耐压均为VDD以上。
因而，本实施方式中的晶体管所需的耐压为VDD以上，能够使用与以往相比栅极氧化膜厚度更薄、耐压更低的晶体管。因此，对开关电容电路的制造工艺也没有限制。另外，一般地，栅极氧化膜厚度厚的晶体管在导通状态下的电阻高，因此为了抑制为某个固定值以下的导通状态下的电阻值，优选尺寸大的晶体管，但是通过使用本技术能够缩小晶体管尺寸，从而能够减小电路规模。
2.缓冲器1522或缓冲器1523的电路结构
在开关电容型输出级1500中，需要使对第一晶体管组和第二晶体管组的晶体管中与快速充电电容器1515连接的晶体管N21512和P31513进行导通和截止控制的控制信号的控制电压以电源电压VDD为基准。因而，在本实施方式中，如下面那样构成缓冲器1522和缓冲器1523。
2-1.缓冲器的第一结构例
图17是表示图15所记载的开关电容型输出级1500的缓冲器1522或缓冲器1523的具体电路的一例即缓冲器1700的结构的电路结构图。图17的缓冲器1700具备被输入来自定时生成电路1520的输出信号CLK2(CLK3)的输入端子1701、输出电压Vout的输出端子1703以及输出控制信号Vcont2(Vcont3)的控制端子1703。另外，缓冲器1700还具备：输入侧与输入端子1701连接的反相器1711、一端与输入端子1701和反相器1711连接的电容器1712以及一端与反相器1711的输出端子连接的电容器1713。缓冲器1700还具备：N型晶体管1714，其漏极与电容器1712的另一端和控制端子1703连接，栅极与电容器1713的另一端连接，源极与输出端子1702连接；以及N型晶体管1715，其漏极与电容器1713的另一端连接，栅极与控制端子1703连接，源极与输出端子1702连接。
图17的缓冲器1700在输入端子1701中接收图15所记载的开关电容型输出级1500的定时生成电路1520的输出信号CLK2(CLK3)，从控制端子1703输出开关电容型输出级1500的N型晶体管N21512(P型晶体管P31513)的栅极电压Vcont2(Vcont3)。CLK为输入信号，高电平为VDD，低电平为Vgnd，高电平与低电平的电位差为VDD。反相器1711输出输入信号CLK的反转信号CLKN。CLKN也是高电平为VDD，低电平为Vgnd，高电平与低电平的电位差为VDD。电容器1712、1713将输入信号CLK或CLKN的基准电压进行偏移。
在缓冲器1700中，通过使N型晶体管1714导通而使来自控制端子1703的输出信号Vcont的低电平为Vout，使Vcont的高电平为从N型晶体管1714导通时的电压Vout升高了VDD所得到的(Vout+VDD)。因而，信号的基准电压为Vout且高电平与低电平的电位差为VDD的信号作为Vcont而从控制端子1703输出。
3.缓冲器的第二结构例
图18是表示图15所记载的开关电容型输出级1500的缓冲器1522或缓冲器1523的具体电路的其它例子即缓冲器1800的结构的电路结构图。图18所记载的缓冲器1800具备被输入来自定时生成电路1520的输出信号CLK2(CLK3)的输入端子1801、输出电压Vout的输出端子1803以及输出控制信号Vcont2(Vcont3)的控制端子1803。另外，缓冲器1800还具备：电容器1811，其一端与输入端子1801连接，另一端与控制端子1803连接；二极管1812，其阴极与电容器1811的另一端连接；以及电阻1813，其连接在电容器1811与输出端子1802之间。
图18的缓冲器1800在输入端子1801中接收图15所示的定时生成电路1520的输出信号CLK2(CLK3)，从输出端子1803输出开关电容型输出级1500的栅极电压Vcont2(Vcont3)。
CLK为输入信号，高电平为VDD，低电平为Vgnd，高电平与低电平的电位差为VDD。电容器1811将输入信号CLK的基准电压进行偏移。二极管1812的阳极与图15所示的开关电容型输出级1500的输出电压Vout连接，阴极与输出信号Vcont连接，在Vcont为比Vout低的电压的情况下，流动正向电流。
在缓冲器1800中，将输出信号Vcont的低电平设定为使二极管1812为正向的Vout，使Vcont的高电平为从Vout升高了VDD所得到的(Vout+VDD)。因而，信号的基准电压为Vout且高电平与低电平的电位差为VDD的信号作为Vcont而从控制端子1803输出。
此外，图15所示的两个缓冲器即缓冲器1521和1524也可以包括一般的缓冲器，因此在此省略说明具体的结构。这些缓冲器1521和1524接收图15所示的定时生成电路1504的输出信号CLK1或CLK4，并输出开关电容型输出级102的栅极电压Vcont1或Vcont4。
如以上说明的那样，在本实施方式中，为了抑制施加于晶体管的栅极与源极间的最大电位差，而将构成开关电容型输出级1500的晶体管适当地设定为P型或N型，另外，在对晶体管进行导通控制的情况和对晶体管进行截止控制的情况下均以开关电容电路的输出信号或输入信号为基准电压来生成晶体管的栅极控制电压，将施加于栅极与源极之间的最大电位差设为VDD。
因而，能够通过与以往相比耐压更低的晶体管来构成输出电源电压以上或接地电压以下的信号的运算放大器的开关电容电路，因此能够通过栅极氧化膜厚度薄且导通状态下的电阻低的晶体管构成电路，从而能够降低制造工艺的限制。另外，同时，为了抑制为某个固定值以下的导通状态下的电阻值而需要的晶体管尺寸比以往小，能够减小半导体电路结构的规模。
[第五实施方式]
构成第四实施方式的运算放大器的开关电容电路也能够应用于电荷泵电路。
根据图19和图20说明本发明的第四实施方式。本实施方式所涉及的电荷泵电路是将图15所记载的构成运算放大器300的开关电容型输出级320应用于电荷泵的电路。
图19是表示包括本实施方式所涉及的电荷泵电路的信号输出电路1900的电路结构图。图19的信号输出电路1900具备电荷泵电路1910、定时生成电路1920以及将定时生成电路1920的输出信号CLK1、CLK2、CLK3及CLK4作为输入并输出电荷泵电路1910的四个控制信号Vcont1、Vcont2、Vcont3及Vcont4的四个缓冲器1921、1922、1923及1924。另外，开关电容型输出级1900还具备提供电源电压VDD的电源1901以及将输出电压Vout从电荷泵电路1910输出的输出端子1902。
电荷泵电路1910为通过P型晶体管P11911和P31913分别构成两个开关即开关1和开关3、通过N型晶体管N21912和N41914分别构成两个开关即开关2和开关4。在此，P型晶体管P11911的源极与电源1901连接，栅极与缓冲器1921连接，N型晶体管N21912的源极与输出端子1902连接，栅极与缓冲器1922连接，P型晶体管P31913的源极与N21912的漏极连接，栅极与缓冲器1923连接，N型晶体管N41914的源极与P31913的漏极连接，栅极与缓冲器1924连接。
另外，电荷泵电路1910还具备连接在N41914的漏极与P31913的源极之间的快速充电电容器1915以及连接在输出端子1902与P31913的漏极之间的平滑化电容器1916。此外，P31913的漏极、N41914的源极以及平滑化电容器1916的一端被接地。
CLK1、CLK2、CLK3以及CLK4为输入信号，高电平为Vin，低电平为Vgnd，高电平与低电平的电位差为Vin。缓冲器1921和1924将作为信号的基准电压的低电平为Vgnd、高电平为(Vgnd+Vin)、且高电平与低电平的电位差为Vin的信号作为Vcont1和Vcont4而进行输出。缓冲器1922和1923将作为信号的基准电压的低电平为Vout、高电平为(Vout+Vin)、且高电平与低电平的电位差为Vin的信号作为Vcont2和Vcont3而进行输出。四个控制信号Vcont1、Vcont2、Vcont3以及Vcont4被输入到四个开关P11911、N21912、P31913以及N41914的栅极，进行开关的接通控制、断开控制。
在信号输出电路1900中，第一晶体管组(P11911、P31913)具有第一导电型(P型)，向快速充电电容器1915充入基于电源电压(VDD)的电荷，第二晶体管组(N21912、N41914)具有与第一导电型不同的第二导电型(N型)，将快速充电电容器1915的电荷向快速充电电容器1915和平滑化电容器1916进行再分配。电荷泵电路1910使电源电压(VDD)升压或降压来输出输出信号(Vout)。
在本实施方式中，该电荷泵电路1910的特征在于，具备控制信号生成单元，该控制信号生成单元以如下方式生成控制信号，该方式为使对第一晶体管组和第二晶体管组的晶体管中与快速充电电容器1915连接的晶体管进行导通和截止控制的控制信号的控制电压以第一电压或第二电压为基准。作为该控制信号生成单元，能够包括生成控制信号的缓冲器1922、1923。
另外，电荷泵电路1910能够通过从定时生成电路1920向缓冲器1921～1924分别输入具有以接地电压为基准的电压的信号，来生成控制信号。
图20示出图19所示的本例中的电荷泵电路1910的四个控制信号Vcont1、Vcont2、Vcont3以及Vcont4的针对电荷泵电路1910的状态的具体的电压电平和四个开关P11911、N21912、P31913以及N41914的栅极与源极间电压Vgsp1、Vgsn2、Vgsp3、Vgsn4。
如图17所示，在对晶体管进行导通控制的情况和对晶体管进行截止控制的情况下均以电荷泵电路的输出电压Vout为基准来生成两个开关N21912、P31913的栅极电压Vcont2和Vcont3。因而，在N21912、P31913的栅极与源极之间产生最大仅为Vin的电位差。因而，本实施方式中的电荷泵电路1910的四个开关P11911～N41914的栅极与源极间所需的耐压均为Vin以上。
现有技术中构成电路的晶体管所需的耐压为2×Vin以上，而本实施方式中的晶体管所需的耐压为Vin以上，因此能够使用与以往相比栅极氧化膜厚度更薄、耐压更低的晶体管。因而，对制造工艺也没有限制。另外，一般地，栅极氧化膜厚度厚的晶体管在导通状态下的电阻高，因此为了抑制为某个固定值以下的导通状态下的电阻值，而需要尺寸较大的晶体管，导致电路规模变大，但是通过使用本技术能够减小晶体管尺寸，因此能够减小电路规模。
此外，缓冲器1921、1924也可以包括一般的缓冲器，因此在此省略具体结构的说明。图16所示的两个缓冲器1922、1923与图17或图18的缓冲器相同，因此省略各自的具体结构的说明。
如以上说明的那样，在本例中，为了抑制施加于晶体管的栅极与源极间的最大电位差，而将构成电荷泵电路1910的晶体管适当地设定为P型或N型，另外，在对晶体管进行导通控制的情况和对晶体管进行截止控制的情况下均以开关电容电路的输出信号Vout或输入信号Vo为基准来生成晶体管的栅极控制电压，将施加于栅极与源极之间的最大电位差设为Vo。
因而，能够通过与以往相比耐压更低的晶体管构成输出电源电压以上或接地电压以下的信号的电荷泵电路，因此能够通过栅极氧化膜厚度薄且在导通状态下的电阻低的晶体管构成电路。因而，能够降低制造工艺的限制。另外，同时，为了抑制为某个固定值以下的导通状态下的电阻值所需要的晶体管尺寸比以往小，从而能够减小半导体电路结构的规模。
附图标记说明
100、200：信号输出电路；110、210、300、900：运算放大器；111、211、310、910：放大级；112、212、920：输出级；120、220、1910：电荷泵电路；121、221、131、401、501、1101、1301、1501、1901：电源；122、222：接地；301、302、502、901、902、903、1102、1302、1502、1701、1801：输入端子；303、407、503、1103、1303、1503、1702、1802、1902：输出端子；320、1100、1300、1500：开关电容型输出级；402～405、1311～1314、1511～1514、1714、1715、1911～1914：晶体管；406：电流源；510、1110、1110-1～1110-n、1310、1510、1900：开关电容电路；511～514、1111-1～1111-n、1112-1～1112-n、1113-1～1113-n、1114-1～1114-n：开关；515、1115-1～1115-n、1315、1515、1712、1713、1811、1915、1916：电容器；921：放大器；922、1001、1002、1813：电阻；1000：反转放大电路；1320、1520、1920：定时生成电路；1321～1324、1521～1524、1700、1800、1921～1924：缓冲器；1703、1803：控制端子；1711：反相器；1812：二极管。

Claims (22)

1.一种信号输出电路，具备运算放大器，该运算放大器具有将差动输入电压放大的放大级以及将通过上述放大级放大后的输入信号放大并作为输出信号输出的输出级，其特征在于，
上述输出级为开关电容电路，具有：
开关；以及
电容器，其对差电压进行采样，该差电压为从上述放大级输出的输入电压和与从上述放大级输出的输入电压不同的电压之间的差，
其中，通过上述开关的开关动作，以从上述放大级输出的输入电压为基准来传送由上述电容器所采样的上述差电压，以及
输出超过作为上述不同的电压的电源电压的输出信号振幅或低于作为上述不同的电压的接地电压的输出信号振幅。
2.根据权利要求1所述的信号输出电路，其特征在于，
上述开关为晶体管，
上述开关电容电路还具备控制信号生成单元，该控制信号生成单元生成控制上述晶体管的控制信号，上述控制信号的控制电压的基准为被输入到该开关电容电路的电压。
3.根据权利要求2所述的信号输出电路，其特征在于，
上述晶体管包括：
第一晶体管组，其具有第一导电型，向上述电容器充入基于具有第一电压的上述输入信号的电荷；以及
第二晶体管组，其具有与上述第一导电型不同的第二导电型，输出上述电容器的电荷，
其中，上述控制信号生成单元以如下方式生成上述控制信号，该方式为使对上述第一晶体管组和上述第二晶体管组的晶体管中与上述电容器连接的晶体管进行导通和截止控制的控制信号的控制电压以被输入到上述开关电容电路的电压为基准。
4.根据权利要求1所述的信号输出电路，其特征在于，
上述开关为晶体管，
上述开关电容电路还具备控制信号生成单元，该控制信号生成单元生成控制上述晶体管的控制信号，上述控制信号的控制电压的基准为被输入到该开关电容电路的电压和从该开关电容电路输出的电压。
5.根据权利要求4所述的信号输出电路，其特征在于，
上述晶体管包括：
第一晶体管组，其具有第一导电型，向上述电容器充入基于具有第一电压的上述输入信号的电荷；以及
第二晶体管组，其具有与上述第一导电型不同的第二导电型，输出上述电容器的电荷，
其中，上述控制信号生成单元以如下方式生成上述控制信号，该方式为使对上述第一晶体管组和上述第二晶体管组的晶体管中与上述电容器连接的晶体管进行导通和截止控制的控制信号的控制电压以被输入到上述开关电容电路的电压和从该开关电容电路输出的电压为基准。
6.根据权利要求5所述的信号输出电路，其特征在于，
在对上述晶体管进行导通控制的情况和对该晶体管进行截止控制的情况下均以该开关电容电路的输出信号或输入信号为基准来生成该晶体管的栅极控制电压。
7.根据权利要求6所述的信号输出电路，其特征在于，
通过上述控制电压的控制，上述晶体管的耐压得到保障。
8.根据权利要求7所述的信号输出电路，其特征在于，
在将上述输入信号的电压的高电平设为Vo时，将施加于上述晶体管的栅极与源极间的最大电位差设定为Vo。
9.根据权利要求2所述的信号输出电路，其特征在于，
上述控制信号生成单元包括生成上述控制信号的缓冲器。
10.根据权利要求9所述的信号输出电路，其特征在于，
还具备开关控制定时生成电路，
通过从上述开关控制定时生成电路向上述缓冲器输入具有以接地电压为基准的电压的信号，来生成上述控制信号。
11.根据权利要求3、5～8中的任一项所述的信号输出电路，其特征在于，
将上述第一晶体管组或上述第二晶体管组的晶体管构成为N型或P型。
12.根据权利要求1～10中的任一项所述的信号输出电路，其特征在于，
上述输出级的动作速度与上述放大级的动作频带相比更高。
13.根据权利要求1～10中的任一项所述的信号输出电路，其特征在于，
上述不同的电压为电源电压。
14.根据权利要求1～10中的任一项所述的信号输出电路，其特征在于，
上述不同的电压为接地电压。
15.根据权利要求1～10中的任一项所述的信号输出电路，其特征在于，
上述不同的电压为固定电压。
16.根据权利要求1～10中的任一项所述的信号输出电路，其特征在于，
上述不同的电压为从外部提供的电压。
17.根据权利要求1～10中的任一项所述的信号输出电路，其特征在于，
上述输出级具有多个开关电容的结构。
18.根据权利要求17所述的信号输出电路，其特征在于，
上述多个开关电容在采样和传送的动作中相位发生了偏移。
19.根据权利要求18所述的信号输出电路，其特征在于，
在所有的时间段中，上述多个开关电容中的至少一个以上的开关电容为采样的状态。
20.根据权利要求18所述的信号输出电路，其特征在于，
在所有的时间段中，上述多个开关电容中的至少一个以上的开关电容为传送的状态。
21.根据权利要求2～10中的任一项所述的信号输出电路，其特征在于，
在输出处还具备平滑电容器。
22.一种信号输出电路，其特征在于，具备：
根据权利要求1～21中的任一项所述的信号输出电路；以及
反馈环路，其将上述输出信号反馈至上述运算放大器的输入处。
CN201480018928.0A 2013-03-28 2014-03-27 信号输出电路 Active CN105103444B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013069192 2013-03-28
JP2013-069183 2013-03-28
JP2013069183 2013-03-28
JP2013-069192 2013-03-28
PCT/JP2014/001809 WO2014156180A1 (ja) 2013-03-28 2014-03-27 信号出力回路

Publications (2)

Publication Number Publication Date
CN105103444A CN105103444A (zh) 2015-11-25
CN105103444B true CN105103444B (zh) 2017-12-29

Family

ID=51623191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480018928.0A Active CN105103444B (zh) 2013-03-28 2014-03-27 信号输出电路

Country Status (4)

Country Link
US (1) US9755588B2 (zh)
JP (1) JP5986295B2 (zh)
CN (1) CN105103444B (zh)
WO (1) WO2014156180A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108964418B (zh) * 2017-05-25 2021-08-17 中兴通讯股份有限公司 电压采样电路及电路系统
JP7049861B2 (ja) * 2018-02-28 2022-04-07 シャープ株式会社 内部電圧発生回路
CN114167932B (zh) * 2021-11-29 2023-04-07 上海矩智科技有限公司 一种神经肌肉电刺激电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128039A (en) * 1999-01-11 2000-10-03 Omnivision Technologies, Inc. Column amplifier for high fixed pattern noise reduction
CN1447522A (zh) * 2002-03-26 2003-10-08 松下电器产业株式会社 参考电压发生电路和采用该电路的电压放大器
CN201159861Y (zh) * 2007-06-21 2008-12-03 北京承力电源有限公司 峰值电流型自均流稳压电路
CN102176687A (zh) * 2009-10-07 2011-09-07 飞兆半导体公司 边沿速率控制

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347519A (ja) 1991-12-31 1993-12-27 Texas Instr Inc <Ti> 演算増幅器
FI20065861A0 (fi) 2006-06-30 2006-12-28 Nokia Corp Signaalien passiivinen vahvistus
JP5093768B2 (ja) * 2007-07-31 2012-12-12 パナソニック株式会社 信号読み出し回路
JP5244145B2 (ja) * 2010-03-26 2013-07-24 旭化成エレクトロニクス株式会社 スイッチトキャパシタ回路およびパイプライン型ａ／ｄコンバータ
JP2012044347A (ja) * 2010-08-17 2012-03-01 Seiko Epson Corp 集積回路装置及び電子機器
JP5507406B2 (ja) * 2010-10-13 2014-05-28 旭化成エレクトロニクス株式会社 スイッチトキャパシタ回路、サンプル・ホールド回路、および、ａ／ｄ変換装置
JP2013192438A (ja) * 2012-02-14 2013-09-26 Asahi Kasei Electronics Co Ltd チャージポンプ回路
WO2014083736A1 (ja) * 2012-11-30 2014-06-05 パナソニック株式会社 スイッチトキャパシタ回路及びその駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128039A (en) * 1999-01-11 2000-10-03 Omnivision Technologies, Inc. Column amplifier for high fixed pattern noise reduction
CN1447522A (zh) * 2002-03-26 2003-10-08 松下电器产业株式会社 参考电压发生电路和采用该电路的电压放大器
CN201159861Y (zh) * 2007-06-21 2008-12-03 北京承力电源有限公司 峰值电流型自均流稳压电路
CN102176687A (zh) * 2009-10-07 2011-09-07 飞兆半导体公司 边沿速率控制

Also Published As

Publication number Publication date
WO2014156180A1 (ja) 2014-10-02
US9755588B2 (en) 2017-09-05
JP5986295B2 (ja) 2016-09-06
JPWO2014156180A1 (ja) 2017-02-16
CN105103444A (zh) 2015-11-25
US20160056775A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
CN101359898B (zh) 动态cmos运算放大器的压摆率增加器
CN102291103B (zh) 动态体偏置型c类反相器及其应用
CN108155899B (zh) 一种栅压自举开关电路
CN105301284B (zh) 一种低功耗数字加速度计接口电路系统
CN103457553A (zh) 增益和摆率增强型放大器
CN105103444B (zh) 信号输出电路
CN103929138A (zh) 一种低功耗高增益高摆率的运算跨导放大器
CN108023557A (zh) 一种开关电容共模反馈结构
CN103354443A (zh) 应用于高速全差分运算放大器的连续时间共模反馈电路
CN102545806A (zh) 差动放大器
CN107422774B (zh) 一种低压快速瞬态响应的片上ldo
CN110380700B (zh) 前置放大器、mems传感器读出电路以及mems传感器系统
CN103647519B (zh) 一种运算放大器的输入级
CN104702268B (zh) 电压缓冲电路及具有其的驱动负载随时序切换的电路
CN203747798U (zh) 采样开关电路
CN103762985B (zh) 采样保持电路
CN103066965A (zh) 电流比较器
CN106059503A (zh) 电压缓冲放大器
CN203406849U (zh) 高速高精度缓冲电路
CN103066933B (zh) 放大器、全差动式放大器以及三角积分调变器
US20190006998A1 (en) Amplifier arrangement and switched capacitor integrator
CN101931370A (zh) 具有静态电流抑制功能的低压降放大电路
CN106489107B (zh) I‑v转换模块
CN216056947U (zh) 一种运放电路
CN103235630A (zh) 一种应用于流水线adc的低功耗基准电压缓冲器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant