CN103066933B - 放大器、全差动式放大器以及三角积分调变器 - Google Patents

Abstract

本发明揭露一放大器、一全差动式放大器以及一三角积分调变器。所揭露的放大器包括一前增益级、一交流耦合推挽式输出级以及一补偿电路。补偿电路耦接在前增益级以及放大器一输出端之间。交流耦合推挽式输出级使用一交流耦合电容(为一被动式双端电子装置，不同于晶体管的离散或寄生电容)耦接该前增益级至该交流耦合推挽式输出级所采用的一推挽式结构内的一上端晶体管或一下端晶体管的栅极，且采用一阻抗元件耦接该上端或该下端晶体管(视何者耦接该交流耦合电容而定)至一偏压电位。

Description

放大器、全差动式放大器以及三角积分调变器

技术领域

本发明是有关一种放大器、一种全差动式放大器(fully-differentialamplifier)以及一种三角积分调变器(delta-sigmamodulator)，特别有关一种推挽式(push-pull)放大器设计。

背景技术

放大器广泛使用在现今电子产品上，遍及消费型装置、工业装置以及科学仪器。放大器的设计需考量许多因素，包括：耗电量、输出驱动能力、电路尺寸以及操作速度等。本领域亟需一种具有高能量效率、可靠输出驱动能力、小电路尺寸以及高操作速度的放大器。

发明内容

本发明揭露一放大器、一全差动式放大器以及一三角积分调变器。

根据本发明一种实施方式所实现的一放大器包括一前增益级、一交流耦合推挽式输出级(AC-coupledpush-pulloutputstage)、以及一补偿电路。该交流耦合推挽式输出级包括一第一晶体管、一第二晶体管、一交流耦合电容(AC-coupledcapacitor)以及一阻抗元件。该第一晶体管具有一源极、一漏极以及一栅极，其中该第一晶体管的该源极是耦接至一第一电位。该第二晶体管具有一源极、一漏极以及一栅极，其中该第二晶体管的该源极是耦接至一第二电位，该第二晶体管的该栅极是耦接该前增益级，且该第二晶体管的该漏极是耦接该第一晶体管的该漏极以形成该放大器的一输出端。该交流耦合电容(为一被动双端电子元件，不同于一晶体管的杂散或寄生电容)耦接在该前增益级以及该第一晶体管的该栅极之间。上述阻抗元件则用于耦接该第一晶体管的栅极至一偏压电位。该补偿电路是耦接在该前增益级以及该放大器上述输出端之间。

本发明更有一种实施方式实现一全差动式放大器，该全差动式放大器的正端以及负端输出皆设计有前述交流耦合推挽式输出级。

本发明更有一种实施方式实现一种三角积分调变器。该三角积分调变器包括一前馈回路滤波器、一量化器、一数字延迟元件、一第一数字-模拟转换器以及一第二数字-模拟转换器。该量化器耦接在该前馈回路滤波器之后。该数字延迟元件将该量化器一输出信号个别耦接至该第一以及该第二数字-模拟转换器以分别反馈控制该前馈回路滤波器以及该量化器。该前馈回路滤波器包括多个积分器，其中上述多个积分器中至少有一个具有前述全差动式放大器。

利用本发明提供的技术方案，可得到具有高能量效率、可靠输出驱动能力、小电路尺寸以及高操作速度的放大器。

附图说明

图1图解根据本发明一种实施方式所实现的放大器，包括本发明所揭露的一交流耦合推挽式输出级，该交流耦合推挽式输出级具有一交流耦合电容(为被动双端电子元件，不同于晶体管中的杂散电容以及寄生电容)耦接在一前增益级以及一推挽式结构的上端或下端晶体管的栅极之间；

图2A图解根据本发明一种实施方式所实现的一放大器，其中该交流耦合电容耦接在该前增益级以及该推挽式结构的上端晶体管的栅极之间；

图2B图解根据本发明一种实施方式所实现的一放大器，其中该交流耦合电容耦接在该前增益级以及该推挽式结构的下端晶体管的栅极之间；

图3图解根据本发明一种实施方式所实现的一全差动式放大器；且

图4图解根据本发明一种实施方式所实现的三角积分调变器。

附图标号：

102~前增益级；

104~交流耦合推挽式输出级；

106~补偿电路；

204_1、204_2~交流耦合推挽式输出级；

300~全差动式放大器；

302~前增益级；

304_1、304_2~交流耦合推挽式输出级；

306_1、306_2~补偿电路；

400~三角积分调变器；

402~前馈回路滤波器；

404~量化器；

406~数字延迟元件；

Amp1、Amp2、Amp3~放大器；

C_AC、C_AC1、C_AC2~交流耦合电容；

DAC1以及DAC2~数字-模拟转换器；

fs~采样率；

G1、S1、D1~晶体管MOS1的栅极、源极、漏极；

G2、S2、D2~晶体管MOS2的栅极、源极、漏极；

Mn~N型晶体管/下端晶体管；

Mn1、Mn2、MOS1、MOS2、Mp1、Mp2~晶体管；

Mp~P型晶体管/上端晶体管；

Rb、Rb1、Rb2~阻抗元件；

V1、V2~电位；

Vb~偏压电位；

Vb1、Vcmfb~电位，偏压用；

VDD~电压源；

VI1、VI2端点，差动输出一放大信号；

Vin~差动输入信号；

Vo~输出端；

Von、Vop~负、正输出端。

具体实施方式

为使本发明的上述目的、特征和优点能更明显易懂，下文特举实施例，并配合所附附图，详细说明如下。

以下叙述列举本发明的多种实施方式。以下叙述介绍本发明的基本概念，且并非意图限制本发明内容。实际发明范围应依照权利要求界定之。

图1图解根据本发明一种实施方式所实现的一放大器，包括一前增益级102、一交流耦合推挽式输出级104以及一补偿电路106。该交流耦合推挽式输出级104包括一晶体管MOS1、一晶体管MOS2、一交流耦合电容C_AC以及一阻抗元件Rb。在所揭露的推挽式结构中，晶体管MOS1可作为一上端晶体管(toptransistor，可以一P型晶体管实现)，负责拉升输出电位，且晶体管MOS2可作为一下端晶体管(bottomtransistor，可以一N型晶体管实现)，负责下拉输出电位。或者，在其他实施方式中，该晶体管MOS1可作下端晶体管使用，且该晶体管MOS2可作上端晶体管使用。晶体管MOS1具有一源极S1、一漏极D1以及一栅极G1，该晶体管MOS1的源极S1是耦接一电位V1。该晶体管MOS2具有一源极S2、一漏极D2以及一栅极G2，其中，该第二晶体管MOS2的源极S2是耦接一电位V2，该第二晶体管MOS2的栅极G2是耦接该前增益级102，且该晶体管MOS2的漏极D2是耦接该晶体管MOS1的漏极D1以形成该放大器的一输出端Vo。交流耦合电容C_AC是耦接于该前增益级102以及该晶体管MOS1的栅极G1之间。经由该阻抗元件Rb，该晶体管MOS1的栅极G1是耦接至一偏压电位Vb。该补偿电路106是耦接在该前增益级102以及该放大器的输出端Vo之间。

交流耦合电容C_AC为一被动双端电子元件，不同于晶体管内的杂散电容或寄生电容。交流耦合电容C_AC将来自前增益级102的直流信号移除且将交流信号耦合至该晶体管MOS1的栅极G1，以驱动该晶体管MOS1提供信号放大功能，不同于偏压功能。如此一来，一推挽式结构成形。由于交流耦合电容C_AC为一被动双端电子元件，不同于晶体管内的杂散电容或是寄生电容，所揭露的放大器的控制设计远较于传统AB型(ClassAB)放大器简易。因为，传统AB型放大器是使用晶体管耦合一前增益级至输出级的一推挽式结构，所使用的耦合用晶体管具有离散电容与寄生电容，会将非预期的极点(poles)引入控制系统。所揭露的交流耦合推挽式输出级(例如，图1标示104)适于高频、大振荡信号的应用，且可用于驱动重载。

所揭露的阻抗元件Rb可为一电阻。特别说明的，晶体管MOS1的偏压设计(如，阻抗元件Rb，耦接偏压电位Vb至晶体管MOS1的栅极G1)并不在前增益级102至推挽式结构的信号路径上。因此，相较于传统AB型放大器，本发明的放大器设计具有较高的相位裕度(phasemargin)且更为稳定。

图2A图解根据本发明一种实施方式所实现的一放大器，其中包括一交流耦合推挽式输出级2041。在图2A所示的实施方式中，P型晶体管Mp(或将之视为一推挽式结构中的上端晶体管)是比对图1的晶体管MOS1，且N型晶体管Mn(或将之视为一推挽式结构中的下端晶体管)是比对图1的晶体管MOS2。耦接该上端晶体管Mp的源极的电压源VDD供应图1所示的电位V1，较下端晶体管Mn的源极所耦接的地端电位高。该地端电位则比对图1所示的电位V2。在一种实施方式中，交流耦合电容C_AC是耦接在该前增益级102以及该推挽式结构的该上端晶体管Mp的栅极之间。

图2B图解根据本发明一种实施方式所实现的一放大器，其中包括一交流耦合推挽式输出级2042。在图2B所示的实施方式中，P型晶体管Mp(或将之视为一推挽式结构内的一上端晶体管)比对图1的晶体管MOS2，且N型晶体管Mn(或将之视为一推挽式结构内的一下端晶体管)比对图1的晶体管MOS1。耦接该上端晶体管Mp源极的一电压源VDD供应图1所示的电位V2。耦接该下端晶体管Mn源极的一地端电位比对图1所示的电位V1。在此实施方式中，电位V1(于此实施例为地端电位)低于电位V2(于此实施例是由电压源VDD供应)。交流耦合电容CAC是耦接在前增益级102以及该推挽式结构的下端晶体管Mn之间。

本发明另外一种实施方式更揭露一种全差动式放大器。该全差动式放大器的正端以及负端输出皆应用有图1所述的交流耦合推挽式输出级104。

图3图解根据本发明一种实施方式所示的一全差动式放大器300，具有一前增益级302、两个交流耦合推挽式输出级304_1以及304_2、以及两套补偿电路3061以及306_2。该前增益级302是由电位Vb1以及Vcmfb偏压，接收且放大一差动输入信号Vin，且以差动形式于一端点VI1以及一端点VI2输出一放大信号。交流耦合推挽式输出级304_1以及补偿电路306_1是针对该全差动式放大器300的正输出端Vop而设计。交流耦合推挽式输出级304_2以及补偿电路306_2是针对该全差动式放大器300的负输出端Von而设计。

关于该正输出端Vop，该交流耦合推挽式输出级304_1包括一晶体管Mp1、一晶体管Mn1、一交流耦合电容C_AC1以及一阻抗元件Rb1。晶体管Mp1以及Mn1形成一推挽式结构。该交流耦合电容C_AC1耦接在端点VI1以及晶体管Mp1的栅极之间。阻抗元件Rb1耦接该晶体管Mp1的栅极至一偏压电位Vb。该补偿电路306_1是由一米勒补偿电路(包括一电容Cc1以及一电阻Rc1)实现。

关于该负输出端(Von)，交流耦合推挽式输出级304_2包括一晶体管Mp2、一晶体管Mn2、一交流耦合电容C_AC2以及一阻抗元件Rb2。晶体管Mp2以及Mn2形成一推挽式结构。该交流耦合电容C_AC2是耦接在端点VI2以及晶体管Mp2的栅极之间。补偿电路306_2是由一米勒电路(包括一电容Cc2以及一电阻Rc2)实现。

所揭露的全差动式放大器并非意图限定于图3所示的电路。在其他实施方式中，全差动式放大器的正、负输出端的最后一级电路设计可采用图2B所示的交流耦合推挽式输出级。此外，前述补偿电路并不限定以米勒补偿电路306_1以及306_2实现。

图4图解根据本发明一种实施方式所实现的三角积分调变器400。三角积分调变器400包括一前馈回路滤波器(feed-forwardloopfilter)402、一量化器(quantizer)404(采样率为fs)、一数字延迟元件(z-delaycomponent)406以及一数字-模拟转换器DAC1以及DAC2。量化器404是耦接在前馈回路滤波器402之后。数字延迟元件406将量化器404的输出信号个别耦接至数字-模拟转换器DAC1以及DAC2，以反馈控制该前馈回路滤波器402以及该量化器404。所述前馈回路滤波器402包括多个积分器(各自包括一放大器，个别编号为Amp1……Amp3)。上述放大器Amp1……Amp3中至少一者是由所揭露的全差动式放大器(如图3所示的放大器300)实现。

在所述多个积分器中，率先与该数字-模拟转换器DAC1耦接的第一级积分器(具有放大器Amp1)可能面临显著的信号振荡。因此，在一种实施方式中，放大器Amp1是特别以所揭露的全差动式放大器(例如图3所示的全差动式放大器300)实现，以处理显著的信号振荡问题。

所揭露的放大器设计并非限定应用在三角积分调变器。所揭露的放大器或全差动式放大器亦可使用在其他电子装置中。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当以权利要求所界定为准。

Claims (8)

1.一种放大器，其特征在于，所述放大器包括：

一前增益级；

一补偿电路；

一交流耦合推挽式输出级，所述交流耦合推挽式输出级包括：

一第一晶体管，具有一源极、一漏极以及一栅极，其中所述第一晶体管的所述源极是耦接至一第一电位；

一第二晶体管，具有一源极、一漏极以及一栅极，其中所述第二晶体管的所述源极是耦接至一第二电位，且所述第二晶体管的所述栅极是耦接所述前增益级，且所述第二晶体管的所述漏极是耦接所述第一晶体管的所述漏极以形成所述放大器的一输出端；

一交流耦合电容，为一被动式双端电子元件，耦接在所述前增益级以及所述第一晶体管的所述栅极之间；以及

一阻抗元件，耦接所述第一晶体管的所述栅极至一偏压电位；

其中，所述补偿电路，耦接在所述前增益级以及所述放大器的所述输出端之间。

2.如权利要求1所述的放大器，其特征在于，

所述第一晶体管为一P型晶体管；

所述第二晶体管为一N型晶体管；且

所述第一电位高于所述第二电位。

3.如权利要求1所述的放大器，其特征在于，

所述第一晶体管为一N型晶体管；

所述第二晶体管为一P型晶体管；且

所述第一电位低于所述第二电位。

4.一种全差动式放大器，其特征在于，所述全差动式放大器包括：

一前增益级，具有一第一端以及一第二端以输出经所述前增益级放大的一差动信号；

一第一补偿电路；

一第二补偿电路；

一第一交流耦合推挽式输出级以及一第二交流耦合推挽式输出级；

其中，所述第一交流耦合推挽式输出级，包括：

一第一晶体管，具有一源极、一漏极以及一栅极，其中所述第一晶体管的所述源极耦接一第一电位；

一第二晶体管，具有一源极、一漏极以及一栅极，其中所述第二晶体管的所述源极耦接一第二电位，所述第二晶体管的所述栅极是耦接所述前增益级的所述第一端，且所述第二晶体管的所述漏极耦接所述第一晶体管的所述漏极以形成所述全差动式放大器的一第一输出端；

一第一交流耦合电容，耦接在所述前增益级的所述第一端以及所述第一晶体管的所述栅极之间；以及

一第一阻抗元件，耦接所述第一晶体管的所述栅极至一偏压电位；

所述第一补偿电路，耦接在所述前增益级的所述第一端以及所述全差动式放大器的所述第一输出端之间；

所述第二交流耦合推挽式输出级，包括：

一第三晶体管，具有一源极、一漏极以及一栅极，其中所述第三晶体管的所述源极耦接所述第一电位；

一第四晶体管，具有一源极、一漏极以及一栅极，其中所述第四晶体管的所述源极耦接所述第二电位，所述第四晶体管的所述栅极耦接所述前增益极的所述第二端，且所述第四晶体管的所述漏极耦接所述第三晶体管的所述漏极以形成所述全差动式放大器的一第二输出端；

一第二交流耦合电容，耦接在所述前增益级的所述第二端以及所述第三晶体管的所述栅极之间；以及

一第二阻抗元件，耦接所述第三晶体管的所述栅极至所述偏压电位；

所述第二补偿电路，耦接在所述前增益级的所述第二端以及所述全差动式放大器的所述第二输出端之间，

其中，所述全差动式放大器是以所述第一以及所述第二输出端输出一差动输出信号。

5.如权利要求4所述的全差动式放大器，其特征在于，

所述第一以及所述第三晶体管为P型晶体管；

所述第二以及所述第四晶体管为N型晶体管；且

所述第一电位高于所述第二电位。

6.如权利要求4所述的全差动式放大器，其特征在于，

所述第一以及所述第三晶体管为N型晶体管；

所述第二以及所述第四晶体管为P型晶体管；且

所述第一电位低于所述第二电位。

7.一种三角积分调变器，其特征在于，所述三角积分调变器包括：

一前馈回路滤波器，包括多个积分器，其中所述多个积分器中至少一者具有权利要求4所述的全差动式放大器；

一量化器，耦接在所述前馈回路滤波器之后；以及

一数字延迟元件以及一第一数字-模拟转换器以及一第二数字-模拟转换器，其中所述数字延迟元件将所述量化器的一输出端个别耦接至所述第一以及所述第二数字-模拟转换器，以反馈控制所述前馈回路滤波器以及所述量化器。

8.如权利要求7所述的三角积分调变器，其特征在于，所述多个积分器中的第一级积分器包括所述全差动式放大器。