CN105634438A - 低通滤波器 - Google Patents

低通滤波器 Download PDF

Info

Publication number
CN105634438A
CN105634438A CN201510546568.8A CN201510546568A CN105634438A CN 105634438 A CN105634438 A CN 105634438A CN 201510546568 A CN201510546568 A CN 201510546568A CN 105634438 A CN105634438 A CN 105634438A
Authority
CN
China
Prior art keywords
fet
buffer
biasing
wave filter
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510546568.8A
Other languages
English (en)
Other versions
CN105634438B (zh
Inventor
安德里亚斯·J·科尔曼
斯特芬·罗得
约阿希姆·乌茨格
约尔格·西雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN105634438A publication Critical patent/CN105634438A/zh
Application granted granted Critical
Publication of CN105634438B publication Critical patent/CN105634438B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/53—One-port networks simulating resistances; simulating resistance multipliers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1217—Frequency selective two-port networks using amplifiers with feedback using a plurality of operational amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/24—Frequency-independent attenuators
    • H03H11/245—Frequency-independent attenuators using field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Abstract

一种低通滤波器(300)，包括：滤波器输入端子(302)；滤波器输出端子(304)；滤波器FET(306)，被配置为在滤波器输入端子(302)和滤波器输出端子(304)之间提供电阻；滤波电容器(308)，连接在滤波器输出端子(304)和参考端子之间；偏置FET(310)，被配置为将偏置电压提供给滤波器FET(306)；缓冲器(316)，连接在滤波器输入端子(302)和偏置FET(310)之间，所述缓冲器(316)被配置为向偏置FET(310)供给偏置电流；偏移电压源(220、220’、320)，被配置为供给被提供给滤波器FET(306)的偏置电压。

Description

低通滤波器
技术领域
本公开涉及低通滤波器，具体地但无排他性地，涉及用于低噪声LDO(低压差稳压器)的低通滤波器。
发明内容
根据第一方面，提供一种低通滤波器，包括：滤波器输入端子；滤波器输出端子；滤波器FET，被配置为在滤波器输入端子和滤波器输出端子之间提供电阻；滤波电容器，连接在滤波器输出端子和参考端子之间；偏置FET，被配置为将偏置电压提供给滤波器FET；缓冲器，连接在滤波器输入端子和偏置FET之间，所述缓冲器被配置为向偏置FET供给偏置电流；偏移电压源，被配置为供给被提供给滤波器FET的偏置电压。
使用所述缓冲器使得偏置电流能够以如下方式被供给：该偏置电流不需要被连接到滤波器输入端子的参考电压源直接传送。因此，偏置电流的供应不会改变参考电压，而改变参考电压可能会产生负面效果。
偏移电压源可被配置为供给偏置FET的源-栅电压。通过这种方式，偏置FET的源-栅电压可以小于滤波器FET的阈值电压。
滤波器FET的宽长比可以等于或大于偏置FET的宽长比。滤波器FET的宽度可以等于偏置FET的宽度。滤波器FET的长度可以等于偏置FET的长度。
滤波器FET和偏置FET的阈值电压可以不同。滤波器FET的阈值电压可以大于偏置FET的阈值电压。
滤波器FET和偏置FET可以是不同类型的晶体管。滤波器FET的阱和偏置FET的阱可连接到不同电位。滤波器FET和偏置FET可具有厚度不同的栅极氧化物层。滤波器FET和偏置FET可适合于不同的电压域。滤波器FET和偏置FET可具有存在于形成器件的阱或衬底中的不同类型和/或量的植入物(implant)。
滤波器FET和偏置FET可以是相同类型的晶体管
滤波器FET的阱和偏置FET的阱可连接到不同电位。偏置FET的阱可连接到偏置FET的栅极。偏置FET和滤波器FET可具有相同或不同的几何构型。滤波器FET的宽长比可以不同于偏置FET的宽长比。
可以在缓冲器内设置偏移电压源。所述缓冲器包括差分输入级，所述差分输入级包括第一缓冲器FET和第二缓冲器FET。第一缓冲器FET的阈值电压可以不同于第二缓冲器FET的阈值电压。
第一缓冲器FET和第二缓冲器FET可以是不同类型的晶体管。第一缓冲器FET和第二缓冲器FET可具有厚度不同的栅极氧化物层。第一缓冲器FET和第二缓冲器FET可适合于不同的电压域。第一缓冲器FET和第二缓冲器FET可被配置为接收不同电源电压电平。第一缓冲器FET和第二缓冲器FET可具有存在于形成器件的衬底中的不同类型和/或量的植入物。第一缓冲器FET和第二缓冲器FET可具有不同阈值电压。
第一缓冲器FET和第二缓冲器FET可以是相同类型的晶体管。
第一缓冲器FET和第二缓冲器FET的阱可以连接到不同电位。第二缓冲器FET的阱可以连接到第二缓冲器FET的栅极。第二缓冲器FET和第一缓冲器FET可以具有相同或不同的几何构型。第一缓冲器FET的宽长比可以不同于第二缓冲器FET的宽长比。
滤波器FET可包括滤波器FET导电沟道和滤波器FET控制端子。滤波器FET导电沟道可串联在滤波器输入端子和滤波器输出端子之间。
偏置FET可包括：偏置FET控制端子；以及偏置FET导电沟道，连接在第一偏置FET导电端子和第二偏置FET导电端子之间。偏置FET控制端子可连接到滤波器FET控制端子。
滤波器还可包括被配置为向偏置FET提供偏置电流的偏置电流源。偏置电流源可连接到第一偏置FET导电端子、偏置FET控制端子和滤波器FET控制端子。偏移电压源可连接到第二偏置FET导电端子。
偏移电压或其它的偏移电压源可串联在缓冲器输出端子和第二缓冲器输入端子之间。
缓冲器可包括第一缓冲器输入端子、第二缓冲器输入端子和缓冲器输出端子。第一缓冲器输入端子可连接到滤波器输入端子。缓冲器输出端子可连接到第二缓冲器输入端子。偏移电压源可串联在缓冲器输出端子和第二偏置FET导电端子之间。
可提供一种低通滤波器，包括：滤波器输入端子；滤波器输出端子；滤波器FET，被配置为在滤波器输入端子和滤波器输出端子之间提供电阻；滤波电容器，连接在滤波器输出端子和参考端子之间；偏置FET，被配置为将偏置电压提供给滤波器FET；偏移电压源，被配置为供给被提供给滤波器FET的偏置电压；其中，滤波器FET和偏置FET是不同类型的晶体管，或者其中滤波器FET的阱和偏置FET的阱连接到不同电位。
滤波器FET和偏置FET可具有厚度不同的栅极氧化物层。滤波器FET和偏置FET可适合于不同的电压域。滤波器FET和偏置FET可具有存在于形成器件的阱或衬底中的不同类型和/或量的植入物。滤波器FET和偏置FET可具有不同的阈值电压。
偏移电压源可被配置为供给偏置FET的源-栅电压，使得偏置FET的源-栅电压小于滤波器FET的阈值电压。
滤波器FET的宽长比可以等于或大于偏置FET的宽长比。滤波器FET的宽度可以等于偏置FET的宽度。滤波器FET的长度可以等于偏置FET的长度。
滤波器FET的阈值电压可以大于偏置FET的阈值电压。
滤波器还可包括连接在滤波器输入端子和偏置FET之间的缓冲器。所述缓冲器可被配置为向偏置FET供应偏置电流。
可以在缓冲器内设置偏移电压源。所述缓冲器包括差分输入级，所述差分输入级包括第一缓冲器FET和第二缓冲器FET。第一缓冲器FET的阈值电压可以不同于第二缓冲器FET的阈值电压。
第一缓冲器FET和第二缓冲器FET可以是相同类型的晶体管。第一缓冲器FET和第二缓冲器FET的阱可以连接到不同电位。第二缓冲器FET的阱可以连接到第二缓冲器FET的栅极。第二缓冲器FET和第一缓冲器FET可以具有相同或不同的几何构型。
滤波器FET可包括滤波器FET导电沟道和滤波器FET控制端子。滤波器FET导电沟道可串联在滤波器输入端子和滤波器输出端子之间。
偏置FET可包括：偏置FET控制端子；以及偏置FET导电沟道，连接在第一偏置FET导电端子和第二偏置FET导电端子之间。偏置FET控制端子可连接到滤波器FET控制端子。
滤波器还可包括被配置为向偏置FET提供偏置电流的偏置电流源。偏置电流源可连接到第二偏置FET导电端子、偏置FET控制端子和滤波器FET控制端子。
偏移电压源可连接到第一偏置FET导电端子。
偏移电压源可串联在缓冲器输出端子和第二缓冲器输入端子之间。
缓冲器可包括第一缓冲器输入端子、第二缓冲器输入端子和缓冲器输出端子。第一缓冲器输入端子可连接到滤波器输入端子。缓冲器输出端子可连接到第二缓冲器输入端子。偏移电压源可串联在缓冲器输出端子和第一偏置FET导电端子之间。
可以提供包括在此公开的任意低通滤波器的低压差稳压器。
附图说明
现在参照附图以示例的方式描述实施例，其中：
图1示出低噪声低压差稳压器的示例构造；
图2a和图2b示出低通滤波器的示例；
图3示出低通滤波器的另一示例；
图4示出可以是图2a、图2b和图3中的任何一个中的缓冲器的一部分的PMOS差分输入级401；
图5示出另一低噪声低压差稳压器。
具体实施方式
图1示出低噪声低压差稳压器(LDO)100的示例构造。
带隙电压源102被用于产生参考电压VBG，其被设计为尽量与工艺、温度或电源电压无关。在一些示例中(未在图1中示出)，反馈电阻分压器可被布置在稳压器的输出端以将带隙电压放大到期望的输出电压。然而，由于反馈分压器可能是主要的噪声来源之一，因此将其从输出端移除是有益的。
在图1的低噪声稳压器中，带隙参考电压VBG被提供为到缩放放大器106的输入，缩放放大器106被配置为将带隙参考电压VBG缩放为缩放参考电压Vref。缩放放大器106包括控制回路，所述控制回路包括电阻分压器104。然而，带隙电压源102、缩放放大器106和电阻分压器104可能产生显著噪声。为此，图1的电路100包括低通滤波器108，其对缩放参考电压Vref进行低通滤波以提供滤波后的缩放参考电压Vref，filter。滤波后的缩放参考电压Vref，filter被提供给输出电压控制回路的LDO运算放大器110的第一输入端子(在该示例中是反相输入端)。LDO运算放大器110在其输出端提供输出电压Vctrl，LDO，其中，所述输出端连接到LDO输出级FET112的栅极。LDOFET112还具有连接在LDO输入端子114和LDO输出端子116之间的导电沟道。LDO输出端子116还连接到LDO运算放大器110的第二输入端子(在该示例中是正相输入端)。LDO运算放大器110和LDOFET112一起构成LDO。LDO输出端子116还可连接到负载118。
为了实现针对一些应用所期望的低噪声水平，低通滤波器108的转折频率(cornerfrequency)应该在子Hz频率范围中。可能不能使用简单的RC(电阻器-电容器)滤波器来在硅的可接受小区域上实现这种超低转折频率。然而，可实现这种低转折频率的有源滤波器电路会产生太多噪声或消耗太多电流。
图2a、图2b和图3的电路涉及低通滤波器的示例实施方式，在所述低通滤波器中，滤波器FET被用于实施滤波器输入端子和滤波器输出端子之间的高欧姆电阻器，其提供RC滤波器的一部分功能。此外，电路可用于向滤波器FET提供偏置电压或电位，使得可避免或减少滤波器FET参考另一FET的几何(诸如宽度和/或长度)设计限制，例如，电路中的偏置FET以及将参考电压加载到滤波器输入端的任何限制。下面提供进一步的细节。
图2a示出包括滤波器输入端子202和滤波器输出端子204的低通滤波器200。滤波器FET206(Mres)被配置为在滤波器输入端子202和滤波器输出端子204之间提供电阻。滤波器FET206包括滤波器FET导电沟道(在源极端子和漏极端子之间)和滤波器FET控制端子(栅极端子)。滤波器FET导电沟道串联在滤波器输入端子202和滤波器输出端子204之间。
低通滤波器200还包括被配置为向滤波器FET206的控制端子提供偏置电压的偏置FET210(Mctrl)。期望滤波器FET206操作在高欧姆状态，以与滤波电容器208一起提供大时间常数。流过滤波器FET206的任何电流会改变参考电压，这会导致在滤波器的输入电压和输出电压之间的不期望的DC移位，并从而改变目标LDO输出电压。在滤波器FET206中应仅流过很小的电流或者不流过电流。偏置FET210包括偏置FET控制端子(栅极端子)和偏置FET导电沟道。偏置FET导电沟道在第一偏置FET导电端子212(源极端子)和第二偏置FET导电端子214(漏极端子)之间延伸。偏置FET控制端子连接到滤波器FET控制端子。第二偏置FET导电端子214(漏极端子)也连接到偏置FET控制端子。
低通滤波器200还包括连接在滤波器输出端子204和参考端子之间的滤波电容器208。在该示例中，参考端子是接地端子，这是因为LDO输出电压也以地作为基准。将理解，LDO输出电压可备选地以电源电压作为参考，在此情况下，滤波电容器的参考端子会是电源电压端子。此外，将理解，对于电源参考方案，滤波器FET206和偏置FET210可被实施为NMOS器件(而不是在图2a中示出的PMOS器件)。
滤波器FET206和滤波电容器208一起提供RC低通功能。
图2a的电路还包括缓冲器，在此示例中，缓冲器是被称为缓冲op-amp216的运算放大器。缓冲op-amp216连接在第一输入端子202和偏置FET210之间，并用于向偏置FET210供给(source)偏置电流。
缓冲op-amp216以如下方式有益地供给偏置电流：所述偏置电流不需要由电压源直接传送(即，所述偏置电流不是直接从滤波器输入端子202直接汲出)。因此，由于缓冲op-amp216，偏置电流不会改变参考电压，而改变参考电压可能产生负面效果。在滤波器输出端子204处的电压(Vref，filter)不受缓冲op-amp216的影响，这是因为滤波器FET206直接连接到在滤波器输入端子202接收到的电压信号(Vref)。将滤波器FET206连接到缓冲op-amp216的输入端而不是缓冲op-amp216的输出端是有益的。这是因为缓冲op-amp216的任何偏移(由于器件或工艺扩散和器件不匹配而导致或造成)对低通滤波器200的输出电压具有很小影响或者没有影响，因为偏移仅改变提供给滤波器FET206的偏置电压Vctrl，filter，并可因此潜在地改变滤波器的RC时间常数，但是不会改变低通滤波器200的滤波器输出端子204的DC值。
缓冲op-amp216具有缓冲op-amp正相输入端子(即第一缓冲器输入端子的示例)、缓冲op-amp反相输入端子(即第二缓冲器输入端子的示例)和缓冲op-amp输入端子(即缓冲器输出端子的示例)。缓冲op-amp正相输入端子连接到滤波器输入端子202。缓冲op-amp输出端子连接到缓冲op-amp反相输入端子。
偏置电流源218(Ibias)还被示出为连接在第二偏置FET导电端子(漏极端子)和地之间。
偏置电流源218可以在启动期间以及正常操作期间激活。在一些示例中，在启动期间，由启动偏置电流源218提供的电流增加以减小滤波器FET206的导通电阻，从而使得对滤波电容器208更快的充电。有益地，缓冲op-amp的存在可防止由高偏置电流造成的在滤波器输入端子202处的参考电压的明显改变。
偏置电流源218可以以多种方式被控制以用于启动目的，所述方式包括：
1、可以施加时间常数(例如1ms)来延迟使能信号，直到“启动时间段”过去。这种使能信号可用于导通电路和断开电路。例如，对于100的“启动时间段μs”，时间常数可以是1ms。在一个示例中，可以通过利用几nA级别的小电流对例如5pF的电容器充电来实现时间常数。
2、使用比较器来比较滤波器的输出电压和输入电压，其中，使用施加的偏移电压来执行比较。如果输出电压明显比滤波器的输入电压低(例如，低至少偏移值或任意其它阈值)，则启动偏置电流源218被控制以提供可被视为用于启动的高值的第一偏置电流电平。如果输出电压没有明显比滤波器的输入电压低(例如，如果输入电压和输出电压之差小于偏移电压或任意其它阈值)，则启动偏置电流源218被控制以提供可被视为用于正常操作的低/终值的第二偏置电流电平。第二偏置电流电平比第一偏置电流电平低。偏移电压可以是几十毫伏级别，并且可以帮助防止比较器的统计学变化导致以下情况：比较器从不标志终态并且因此导致滤波器FET206在启动之后不能改变到其高欧姆子Hz模式。
通过调整/改变偏置电流，低通滤波器的带宽可被调制为例如在启动期间实现较高的-3dB低通转折频率(在本上下文中还被称为带宽)。
图2a还示出与偏置FET210关联的偏移电压源220。图2a的偏移电压源220可被视为在缓冲op-amp216的输出端或者在偏置FET210内部/与偏置FET210关联。(从下文的图2b和图3的描述可以理解的是，备选或附加地，偏移电压源可以与电路中的其它组件关联。)示出的偏移电压源220可被视为表示实际中可如何利用例如具有不同阈值电压的偏置FET210和滤波器FET206来实施电路的模型。
偏移电压源220被配置为提供偏移电压，使得在滤波器FET206的栅极端子处的偏置电压使滤波器FET206提供高阻抗漏-源电阻(Rds)。在一些示例中，滤波电容器208可具有100pF以下的电容；在一些实施方式中其可以是10-50pF的级别。对于30pF滤波电容器208而言，滤波器FET206的漏-源电阻(Rds)针对1Hz低通滤波器可以是大约5GΩ。
在该示例中，偏移电压源220被示出为连接到第一偏置FET导通端子212(源极端子)。电路的目的在于提高滤波器FET206的控制电压Vctrl，filter(这种提高适用于PMOS滤波器FET的示例)。偏移电压源220还可被示出在偏置FET210的第二偏置FET导通端子(214)(共栅极/漏极连接)与电流源218之间，在此情况下，滤波器FET206的控制电压Vctrl，filter还可连接到(电流源处的)偏移电压的较高侧。
滤波器FET206被操作为用作高欧姆电阻器并与滤波电容器208一起形成低通滤波器。偏置FET210用于产生用于滤波器FET206的合适偏置电压，以获得滤波器FET206的高欧姆漏-源电阻Rds。该操作可通过将小偏置电流馈入偏置FET210而在滤波器FET两端施加较小的源-栅电压来实现。在下文提供如何以低源-栅电压偏置滤波器FET206(电阻式晶体管器件)，并同时在工艺扩散(processspread)、温度或电源电压改变时仍然有利地实现对该源-栅电压的跟踪的各种示例。这些示例中的至少一些不需要满足与滤波器FET206和偏置FET210相关的几何规则。例如，滤波器FET206的宽长比(wMres/lMres)不需要必须比偏置FET210的宽长比(wMctrl/lMctrl)小(得多)。
在一些示例中，用于通过滤波器FET206的栅极端子处的电压(Vctrl，filter)设置滤波器FET206的阻抗的适当设计选择涉及选择(i)由偏移电压源220提供的偏移电压的大小和(ii)滤波器FET206和偏置FET210的几何构型。这与仅单独依赖于滤波器FET206和偏置FET210的相对几何构型来设置滤波器FET206的阻抗相比可以提供额外的自由度。由于实施所述几何构型关系所需要的区域，导致上述对相对几何构型的单独依赖性在一些示例中会被视为缺点。事实上，在本文档中公开的一个或更多个电路可使用足够高的偏移电压，以使得滤波器FET206和偏置FET210的大小可被构造为使滤波器FET206的宽长比(wMres/lMres)大于偏置FET210的宽长比(wMctrl/lMctrl)。这种额外的设计自由度和等级会尤其有益于一些应用。
偏移电压源220和/或滤波器FET206和偏置FET210的大小构造的目的在于创建的偏置FET210的源-栅电压接近于、小于或者明显小于滤波器FET206的阈值电压。因此，使用表征不同阈值电压Vth的器件是实现所需要的偏移电压的选择。在一些示例中，Vth，MRes可以大于Vth，Mctrl，例如：虽然在其它电路参数(诸如在缓冲器216中提供的偏移)被设置为使得由偏置FET210提供的整体控制电压Vctrl，filter与滤波器FET206的阈值电压具有所需要的关系的情况下，Vth，MRes可以小于Vth，Mctrl。滤波器FET206和偏置FET210可以以许多不同方式来实现，下面提供多个示例。
使用不同类型的晶体管用于偏置FET210和滤波器FET206。
●表征适合于相同电源电压但是具有不同阈值电压(Vth)的晶体管的工艺可用于实现偏移电压。在当前的深层亚微米CMOS工艺中，用于构建数字电路的逻辑门可使用具有不同阈值电压(Vth)的晶体管。可(利用低Vth)对晶体管的速度进行优化，或者可(利用高Vth)对晶体管的低泄漏/低功耗进行优化。
晶体管的不同阈值可意味着，对于相同的晶体管几何构型：
○相比于较低Vth的晶体管，对于较高Vth的晶体管，用于获得特定漏极电流所需要的栅-源电压需要被提高；
○对于相同栅-源电压(例如用于数字电路或开关的电源电压)，具有相对低Vth的晶体管比具有相对高Vth的晶体管传送更多电流。
也就是说，晶体管可以具有相同或不同的几何构型，但是不管实际使用的几何构型如何，晶体管是不同类型，从而如果它们具有相同的几何构型则可以应用以上着重点。因此，偏置FET210和滤波器FET206可被视为不同类型，由于它们相对于施加的相同输入(例如各个栅-源电压或漏极电流)体现出不同的输出特性(例如，漏极电流或栅-源电压)，即使这两个FET的几何构型一样。因此，具有不相似的几何构型但是如果它们具有相同几何构型则具有相同阈值电压的两个FET不被视为不同类型的晶体管。例如用不同的环型植入物(pocketimplant)来实现输出特性的这种差别。
●在许多技术中，存在用于不同电压域的晶体管，例如存在1.8V和3.3V、1.2V和2.5V或者3.3V和5V操作的晶体管。传统地，用于较高电源电压的晶体管表征较厚的栅极氧化物并导致较高的阈值电压(Vth)。在这种情况下，具有较薄栅极氧化物的器件可适用于偏置FET210，而具有较厚栅极氧化物的器件可适用于滤波器FET206。
在一些应用中，对该选项的使用可取决于用于制造晶体管的工艺特征，并且可尤其需要在工艺扩散或温度改变带来的变化方面在两个晶体管之间进行充分跟踪。
因此，偏置FET210和滤波器FET206可被视为不同，因为它们具有不同厚度的栅极氧化物层，它们适合于不同电压域和/或它们被配置为接收不同电源电压电平。
●用于不同电源电压的晶体管还可表征存在于形成器件的衬底中的植入物的不同类型和/或量。将一种电源电压类型的栅极氧化物与不同电源电压类型的植入物进行组合将创建具有不同阈值电压的新器件。例如，如果添加附加植入物或氧化物，则还可创建新器件并且甚至将其定制用于特定应用。有益地，这可以不需要明显增加工艺成本而被实现。这种具有不同阈值电压的新器件可用于(在栅极氧化物与不同植入物组合之前)与原始类型的器件进行组合。
通过改变植入物，可以创建具有不同阈值电压(Vth)的晶体管。此外，有益地，与栅极氧化物厚度或栅极大小相关的工艺变化可在原始器件和修改器件之间进行跟踪(与其一致)。关于这两种器件的温度梯度，已经观测到ΔVth在大的温度范围内保持几乎恒定。因此，ΔVth可用于创建所需要的偏移电压。
由于在制造工艺期间能够精确地控制植入物，因此滤波器FET206和偏置FET210的阈值电压(Vth)的变化与温度和/或例如栅极长度的制造变化之间存在良好跟踪/对应性。
此外，以下科学论文提供如何实现上述偏移电压的技术细节：由RobertBlauschild等人于1978年12月在IEEEJournalofSolidStateCircuits，Vol.SC-13，No.6上发表的“AnewNMOSTemperature-StableVoltageReference”。
因此，偏置FET210和滤波器FET206可被视为不同，因为它们具有存在于形成器件的衬底中的不同类型和/或量的植入物。偏置FET210和滤波器FET206的几何构型和栅极氧化物厚度可以彼此相同或不同。
使用相同类型的晶体管用于偏置FET210和滤波器FET206：
●在一些示例中，尤其是包括缓冲器216的示例中，使用相同类型的晶体管也可用于提供所需要的偏移电压。例如，偏置FET210的阱(在该示例中是N阱，虽然在其它示例中也可以是P阱)可以在比源电位更低的电位偏置。偏置FET210的阱(在该示例中是N阱，虽然在其它示例中也可以是P阱)可以连接到偏置FET210的栅极(图2a的节点Vctrl，filter)，以产生所谓的动态阈值MOS晶体管(DTMOST)。在下面的引用文献中更详细地描述这种DTMOST：由Anne-JohanAnnema于1999年7月在IEEEJournalofSolidStateCircuits，Vol.34，No.7上发表的“Low-PowerBandgapReferencesFeaturingDTMOSTs”。正向背栅效应(positiveback-gateeffect)可导致偏置FET210的栅-源电压降低并从而提高Vctrl，filter，并将滤波器FET206偏置以使其变为高欧姆。
●此外，在一些示例中，可使用相同类型但具有不同几何构型的晶体管用于偏置FET210和滤波器FET206。例如，滤波器FET206的宽长比可以不同于偏置FET210的宽长比。
如将在下文更详细的讨论，如果通过使用具有标准阈值电压的晶体管用于偏置FET210并使用具有高阈值电压的晶体管用于滤波器FET206来实施滤波偏置“偏移”，则偏移电压(由偏移电压源220表示)将是两个阈值电压参数之间的差，并且例如可以是100mV的级别。在此情况下，“偏移”是不同晶体类型的表示；其不是由特定附加电路实现的。可以理解，各个组件的实际值将取决于使用的工艺技术以及晶体管几何构型。
在一些实施方式中，图2a中示出的缓冲器可被视为可选的。也就是说，偏置FET210可直接连接到滤波器输入端子202(回顾：图2a中示出的偏移电压源220可被视为偏置FET210和滤波器FET206的阈值电压之差)，使得用于偏置FET210的偏置电流从在滤波器输入端子202处接收的信号中被汲取。这在一些应用被视为是可接受的。
图2b示出与图2a的低通滤波器非常相似的低通滤波器200’。已经参照图2a描述的公有特征将不在此被再次描述。在该示例中，偏移电压源200’被示出为滤波器FET206’(Mres)而不是偏置FET220’(Mctrl)的一部分。可以理解，图2b的电路可以以与图2a的电路相同的方式操作。除了上述选项之外，偏移电压源220’可以以电流源和电阻器的方式被实现，其中，在电阻器两端的电压降将提供偏移电压(offsetvoltage)。
图3示出另一低通滤波器300。已经对应于300系列标号给出了与图2a的电路公有的特征，不必再参照图3描述该公有的特征。
在图3中，偏移电压源320被示出为连接到缓冲器316的缓冲器op-amp反相输入端子。偏移电压源320被示出为连接在缓冲器op-amp反相输入端子和连接到(i)缓冲器op-amp输出端子与第一偏置FET导电端子312(源极端子)两者的节点之间。图3的偏移电压源320可被视为在缓冲器op-amp316内部。
图4示出可以是包括偏移电压源在内的图3的缓冲器的一部分的PMOS差分输入级401。可以理解，缓冲器可使用互补输入级以实现全电源输入范围(fullsupplyinputrange)，并且参照图4的差分输入级描述的概念将等同地适用于互补输入级和轨到轨输入级。
PMOS差分输入级401具有第一输入端子440(Vin1)和第二输入端子448(Vin2)。第一输入端子440和第二输入端子448对应于图3中示出的缓冲器op-amp的正相输入端子和反相输入端子。下面参照图5描述可以用高阈值电压器件和标准阈值电压器件实施PMOS差分输入级401的示例方式。
PMOS差分输入级401还具有第一缓冲器FET442、第二缓冲器FET446和缓冲器电流源450。缓冲器电流源450向第一缓冲器FET442和第二缓冲器FET446提供偏置电流。缓冲器电流源450连接到第一缓冲器FET442(在该示例中是源极端子)的导电沟道，并还连接到第二缓冲器FET446(在该示例中是源极端子)的导电沟道。本领域公知的是，第一缓冲器FET442和第二缓冲器FET446的漏极端子连接到缓冲器内的其它组件。如下所述，在图5中示出了可以如何连接漏极端子的一个示例。
第一缓冲器FET442的栅极端子连接到第一输入端子440。第二缓冲器FET446的栅极端子连接到第二输入端子448。
可通过使用彼此具有不同阈值电压的一对差分缓冲器FET来引入偏移。备选地，可使用具有非单一(non-unity)传输比(例如5∶1)的电流镜负载(诸如NMOS电流镜)。也就是说，电流镜可以是不对称的。
可以以下面一种或更多种方式将偏移引入缓冲器的输入级：
●不同几何构型可用于形成差分输入对的第一缓冲器FET442和第二缓冲器FET446。如上面的讨论，几何构型包括器件的宽和长以及宽长比。
●第一缓冲器FET442和第二缓冲器FET446之一的N阱(图4中未示出)可连接到比另一FET的N阱更低的电位以降低该晶体管的阈值电压。类似地，将N阱连接到更高的电位将导致阈值电压增加，从而能够实现引入正或负的偏移。也就是说，两个FET的N阱可连接到不同电位。这种连接在N阱被绑定到公共连接(例如共源极节点或电源)的电路不同。
●如以上参照图2a的讨论，不同晶体管类型可用于第一缓冲器FET442和第二缓冲器FET446以引入偏移电压ΔVth。
●通过在(i)第一缓冲器FET442和(ii)第二缓冲器FET446之一的源极与缓冲器电流源450之间添加电阻器来引入偏移。该方法尤其适合于电流或区域消耗较不重要并且可以接受引入附加电阻器的设计。
●不对称负载可以连接到第一缓冲器FET442和第二缓冲器FET446的漏极，这将在下文参照图5简洁地描述。
图5示出另一LDO500。LDO500包括带隙电压源502、低通滤波器504和控制回路506。将不描述带隙电压源502和控制回路506的特定特征，因为它们是本领域公知的。
低通滤波器504包括滤波电容器510、滤波器FET508和偏置FET512，它们与参照图2a描述的组件相似。在该示例中，在偏置FET512中提供偏移电压(其还可被称为在缓冲器op-amp的输出端)，由于滤波器FET508和偏置FET512具有不同的阈值电压。更具体地，滤波器FET508具有高阈值电压，偏置FET512具有标准阈值电压。
低通滤波器504还包括第一缓冲器FET514和第二缓冲器FET516，它们一起提供形成/构成如以上参照图3和图4描述的缓冲器的输入级的FET差分对。在该示例中，由于第一缓冲器FET514和第二缓冲器FET516具有不同阈值电压，因此还在缓冲器op-amp中提供偏移电压。更具体地，第一缓冲器FET514具有高阈值电压，第二缓冲器FET516具有标准阈值电压。
此外，在该示例中，第一缓冲器FET514的漏极端子连接到第一负载FET518。第二缓冲器FET516的漏极端子连接到第二负载FET520。第一负载FET518和第二负载FET520可被设置为具有1∶1反射系数的对称电流镜，这可以有益于一些应用。备选地，可使用不对称电流镜，从而向第一缓冲器FET514和第二缓冲器FET516的漏极提供不对称负载。该不对称负载还将引入偏移。
可以理解，图2和图3的方法不是互相排斥的。它们可被组合为如图5所示，并且可以选择不同偏移电压，从而可实现更高的设计灵活性。
低噪声和/或高PSRR(电源抑制比(powersupplyrejectionratio))LDO可用于向所有类型的模拟信号处理传输干净的电源电压。例如，可在音频系统、传感器、低抖动时钟产生器和RF收发器中提供在此描述的低通滤波器或LDO的一个或更多个。
在此公开的一个或更多个示例可实现针对低噪声稳压器产生低噪声参考电压。电路可应用于多种LDO，但是可尤其适用于低噪声、高PSRR和低静态电流LDO。
在本文档中公开的一个或更多个示例涉及一种实现用于实施低噪声参考电压的低通滤波器功能(例如低噪声高PSRR稳压器)的方法。已经发现很多方式来提供用于使晶体管偏置为高欧姆的控制电压，以实现所需要的低通滤波器功能。引入缓冲器可确保参考输入不受到任何偏置电流的负荷。
公开了一种LDO，其特征在于用于从参考电压移除噪声的低通滤波器，以及公开了一种用于在由第二晶体管和缓冲器构成的高欧姆状态中偏置第一晶体管的方法。缓冲器可引入偏移电压。第二晶体管可具有与第一晶体管不同的Vth。
如果期望，在此公开的一个或更多个电路可利用NMOS和PMOS晶体管以及相互交换的电源和地(互补电路实施方式)来设计。此外，本领域技术人员从以上教导中可以理解的是，可使用其它方法来创建具有输入或输出相关偏移的缓冲器。
可以理解，在此描述或示出为耦合或连接的任何组件可以直接或间接耦合或连接。也就是说，在被描述为耦合或连接的两个组件之间可以存在一个或更多个组件，同时仍然能够实现所需要的功能。
可以理解，对“接近于”、“之前”、“之前不久”、“之后”、“之后不久”、“高于”或者“低于”等的指代可表示考虑的参数小于或大于阈值、或者在两个阈值之间，这取决于上下文。

Claims (15)

1.一种低通滤波器，包括：
滤波器输入端子；
滤波器输出端子；
滤波器FET，被配置为在滤波器输入端子和滤波器输出端子之间提供电阻；
滤波电容器，连接在滤波器输出端子和参考端子之间；
偏置FET，被配置为将偏置电压提供给滤波器FET；
缓冲器，连接在滤波器输入端子和偏置FET之间，所述缓冲器被配置为向偏置FET供给偏置电流；以及
偏移电压源，被配置为供给被提供给滤波器FET的偏置电压。
2.如权利要求1所述的低通滤波器，其中，偏移电压源被配置为供给偏置FET的源-栅电压，使得偏置FET的源-栅电压小于滤波器FET的阈值电压。
3.如权利要求1或权利要求2所述的低通滤波器，其中，滤波器FET的宽长比等于或大于偏置FET的宽长比。
4.如前述权利要求中的任意一项所述的低通滤波器，其中，滤波器FET的阈值电压大于偏置FET的阈值电压。
5.如前述权利要求中的任意一项所述的低通滤波器，其中，滤波器FET和偏置FET是不同类型的晶体管。
6.如权利要求5所述的低通滤波器，其中，滤波器FET和偏置FET具有厚度不同的栅极氧化物层。
7.如权利要求5或权利要求6所述的低通滤波器，其中，滤波器FET和偏置FET适合于不同的电压域。
8.如权利要求5至7中的任意一项所述的低通滤波器，其中，滤波器FET和偏置FET具有存在于形成器件的衬底或阱中的不同类型和/或量的植入物。
9.如权利要求1至3中的任意一项所述的低通滤波器，其中，滤波器FET和偏置FET是相同类型的晶体管，或者滤波器FET的阱和偏置FET的阱连接到不同的电位。
10.如前述权利要求中的任意一项所述的低通滤波器，其中，在缓冲器内设置所述偏移电压源，所述缓冲器包括差分输入级，所述差分输入级包括第一缓冲器FET和第二缓冲器FET，并且第一缓冲器FET的阈值电压不同于第二缓冲器FET的阈值电压。
11.如权利要求10所述的低通滤波器，其中，第一缓冲器FET和第二缓冲器FET是不同类型的晶体管。
12.如前述权利要求中的任意一项所述的低通滤波器，其中，偏置FET包括：
偏置FET控制端子；以及
偏置FET导电沟道，在第一偏置FET导电端子和第二偏置FET导电端子之间；
其中，偏置FET控制端子连接到滤波器FET控制端子。
13.如前述权利要求中的任意一项所述的低通滤波器，其中，偏移电压源连接到第二偏置FET导电端子。
14.如权利要求1至12中的任意一项所述的低通滤波器，其中，偏移电压源串联在缓冲器输出端子和第二缓冲器输入端子之间。
15.如权利要求1至12中的任意一项所述的低通滤波器，其中，缓冲器包括第一缓冲器输入端子、第二缓冲器输入端子和缓冲器输出端子，其中，第一缓冲器输入端子连接到滤波器输入端子，缓冲器输出端子连接到第二缓冲器输入端子，并且偏移电压源串联在缓冲器输出端子和第二偏置FET导电端子之间。
CN201510546568.8A 2014-11-26 2015-08-31 低通滤波器 Expired - Fee Related CN105634438B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14195003.0 2014-11-26
EP14195003.0A EP3026816B1 (en) 2014-11-26 2014-11-26 A low-pass filter

Publications (2)

Publication Number Publication Date
CN105634438A true CN105634438A (zh) 2016-06-01
CN105634438B CN105634438B (zh) 2018-07-31

Family

ID=51987044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510546568.8A Expired - Fee Related CN105634438B (zh) 2014-11-26 2015-08-31 低通滤波器

Country Status (3)

Country Link
US (1) US9479141B2 (zh)
EP (1) EP3026816B1 (zh)
CN (1) CN105634438B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111713017A (zh) * 2017-11-28 2020-09-25 ams国际有限公司 低通滤波器装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10574212B2 (en) * 2017-11-21 2020-02-25 Mediatek Inc. Method and circuit for low-noise reference signal generation
US10579084B2 (en) * 2018-01-30 2020-03-03 Mediatek Inc. Voltage regulator apparatus offering low dropout and high power supply rejection
CN109150838A (zh) * 2018-07-24 2019-01-04 湖南大学 一种针对慢速拒绝服务攻击的综合检测方法
US20230076801A1 (en) * 2021-09-07 2023-03-09 Cobham Advanced Electronic Solutions, Inc. Bias circuit
US11616505B1 (en) * 2022-02-17 2023-03-28 Qualcomm Incorporated Temperature-compensated low-pass filter
US20230396152A1 (en) * 2022-06-01 2023-12-07 Mediatek Inc. Noise filter circuit with controllable transistor off-resistance and associated noise filtering method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999043A (en) * 1996-12-19 1999-12-07 Texas Instruments Incorporated On-chip high resistance device for passive low pass filters with programmable poles
US7397226B1 (en) * 2005-01-13 2008-07-08 National Semiconductor Corporation Low noise, low power, fast startup, and low drop-out voltage regulator
CN102089971A (zh) * 2008-07-11 2011-06-08 松下电器产业株式会社 Mos晶体管电阻器、滤波器及集成电路
CN103634023A (zh) * 2013-11-26 2014-03-12 中国电子科技集团公司第四十一研究所 一种高精度和宽幅适应的脉冲应答电路及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346851B1 (en) * 1999-12-14 2002-02-12 Texas Instruments Incorporated Low-pass filter with improved high frequency attenuation
JP5446529B2 (ja) * 2009-07-14 2014-03-19 株式会社リコー ローパスフィルタ回路、そのローパスフィルタ回路を使用した定電圧回路及び半導体装置
US8225859B1 (en) * 2011-03-04 2012-07-24 Baker Hughes Incorporated Debris cleanup tool with flow reconfiguration feature
EP2639666B1 (en) * 2012-03-16 2020-12-09 Telefonaktiebolaget LM Ericsson (publ) Low-noise reference voltages distribution circuit
US8710904B2 (en) * 2012-08-14 2014-04-29 Texas Instruments Incorporated MOS resistor apparatus and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999043A (en) * 1996-12-19 1999-12-07 Texas Instruments Incorporated On-chip high resistance device for passive low pass filters with programmable poles
US7397226B1 (en) * 2005-01-13 2008-07-08 National Semiconductor Corporation Low noise, low power, fast startup, and low drop-out voltage regulator
CN102089971A (zh) * 2008-07-11 2011-06-08 松下电器产业株式会社 Mos晶体管电阻器、滤波器及集成电路
CN103634023A (zh) * 2013-11-26 2014-03-12 中国电子科技集团公司第四十一研究所 一种高精度和宽幅适应的脉冲应答电路及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111713017A (zh) * 2017-11-28 2020-09-25 ams国际有限公司 低通滤波器装置
CN111713017B (zh) * 2017-11-28 2024-02-27 ams国际有限公司 低通滤波器装置

Also Published As

Publication number Publication date
EP3026816B1 (en) 2017-11-15
CN105634438B (zh) 2018-07-31
EP3026816A1 (en) 2016-06-01
US9479141B2 (en) 2016-10-25
US20160149559A1 (en) 2016-05-26

Similar Documents

Publication Publication Date Title
CN105634438A (zh) 低通滤波器
US9553548B2 (en) Low drop out voltage regulator and method therefor
US8922179B2 (en) Adaptive bias for low power low dropout voltage regulators
JP5012412B2 (ja) 増幅装置及びバイアス回路
KR101585958B1 (ko) 기준전압 발생회로
US7692481B2 (en) Band-gap reference voltage generator for low-voltage operation and high precision
US20010054925A1 (en) Low-power low-jitter variable delay timing circuit
US8193861B2 (en) Differential amplifier
CN108351662B (zh) 具有曲率补偿的带隙参考电路
EP2774267A1 (en) Differential amplifier
US8174319B2 (en) Amplifier
US6285256B1 (en) Low-power CMOS voltage follower using dual differential amplifiers driving high-current constant-voltage push-pull output buffer
US7295071B1 (en) High speed, high DC gain and wide dynamic range amplifier
JP2006314059A (ja) 半導体装置
US10558232B2 (en) Regulator circuit and control method
US7453104B2 (en) Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit
US8405460B2 (en) Circuitry for biasing amplifiers
US5136255A (en) Amplifier circuit
JP4773991B2 (ja) ソースフォロア回路及び半導体装置
US20080238556A1 (en) Simple Technique For Reduction Of Gain In A Voltage Controlled Oscillator
US9847758B2 (en) Low noise amplifier
CN114157253A (zh) 运算放大器
Eldeeb et al. A 0.4 V 90nm CMOS subthreshold current conveyor
KR100668455B1 (ko) 가변 이득 증폭기
JP2007318571A (ja) オペアンプ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180731

Termination date: 20200831