JP5469222B1 - 差動アンプ接続回路および差動アンプ回路 - Google Patents
差動アンプ接続回路および差動アンプ回路 Download PDFInfo
- Publication number
- JP5469222B1 JP5469222B1 JP2012213560A JP2012213560A JP5469222B1 JP 5469222 B1 JP5469222 B1 JP 5469222B1 JP 2012213560 A JP2012213560 A JP 2012213560A JP 2012213560 A JP2012213560 A JP 2012213560A JP 5469222 B1 JP5469222 B1 JP 5469222B1
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- end connected
- transistor
- phase signal
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】差動アンプ間の接続を可能とし、消費電力の増大、および温度変動時や電源電圧変動時の利得変動量の増大を抑える。
【解決手段】差動アンプ接続回路であるエミッタフォロワ2は、トランジスタq31,q32と、抵抗r31〜r34と、容量c31,c32とから構成される。前段の差動アンプであるギルバートセル型差動アンプ1は、トランジスタq11〜q16と、電流源I11,I12と、抵抗r11〜r13とから構成される。後段の差動アンプであるギルバートセル型差動アンプ3は、トランジスタq21〜q26と、電流源I21,I22と、抵抗r21〜r23とから構成される。
【選択図】 図1
【解決手段】差動アンプ接続回路であるエミッタフォロワ2は、トランジスタq31,q32と、抵抗r31〜r34と、容量c31,c32とから構成される。前段の差動アンプであるギルバートセル型差動アンプ1は、トランジスタq11〜q16と、電流源I11,I12と、抵抗r11〜r13とから構成される。後段の差動アンプであるギルバートセル型差動アンプ3は、トランジスタq21〜q26と、電流源I21,I22と、抵抗r21〜r23とから構成される。
【選択図】 図1
Description
本発明は、半導体集積回路中の高速・高周波で動作する複数の差動アンプ間を接続する差動アンプ接続回路、および差動アンプ接続回路を含む差動アンプ回路に関するものである。
先行技術を図6に示す。図6は、非特許文献1に記載されている回路図の一部を転載したものである。図6において、Cherry−Hooper型差動アンプ100と差動アンプ102との間は、差動アンプ接続回路であるエミッタフォロワ101により接続され、差動アンプ102と差動アンプ104(50Ω出力バッファ)との間は、同じく差動アンプ接続回路であるエミッタフォロワ103により接続されている。
Cherry−Hooper型差動アンプ100は、トランジスタqc11,qc12,qc13,qc14,qc15,qc16と、抵抗rc11,rc12,rc13,rc14,rc15,rc16,rc17,rc18,rc19,rc110,rc111,rc112とから構成される。差動アンプ102は、トランジスタqc31,qc32と、抵抗rc31,rc32,rc33,rc34,rc35と、インダクタンスlc31,lc32とから構成される。差動アンプ104は、トランジスタqc51,qc52と、抵抗rc51,rc52,rc53,rc54,rc56,rc57とから構成される。
また、エミッタフォロワ101は、トランジスタqc21,qc22と、抵抗rc21,rc22とから構成される。トランジスタqc21,qc22のエミッタがエミッタフォロワ101の信号出力端子であり、次段の差動アンプ102の信号入力端子(トランジスタqc31,qc32のベース)と接続されている。また、トランジスタqc21,qc22のエミッタには、抵抗rc21,rc22の一端が接続され、抵抗rc21,rc22の他端は電源電圧VEEに接続されている。抵抗rc21,rc22は、エミッタフォロワ101の電流源の役割を果たしている。
エミッタフォロワ103は、トランジスタqc41,qc42と、抵抗rc41,rc42とから構成される。トランジスタqc41,qc42のエミッタがエミッタフォロワ103の信号出力端子であり、次段の差動アンプ104の信号入力端子(トランジスタqc51,qc52のベース)と接続されている。また、トランジスタqc41,qc42のエミッタには、抵抗rc41,rc42の一端が接続され、抵抗rc41,rc42の他端は電源電圧VEEに接続されている。抵抗rc41,rc42は、エミッタフォロワ103の電流源の役割を果たしている。
一般にエミッタフォロワは、入力インピーダンスが高く、出力インピーダンスが低い特性を有する。このため、エミッタフォロワを差動アンプ間に接続することで、前段の差動アンプに対しては出力負荷を小さくし、後段の差動アンプに対しては入力駆動パワーを大きくする効果が得られる。これらの効果は、前段の差動アンプおよび後段の差動アンプを高速・高周波動作させるのに有用な効果であり、同時にエミッタフォロワ自身の応答特性も一般的に高速であることから、図6のようにエミッタフォロワを差動アンプ間の接続回路として用いる構成は、高速・高周波動作を保証するのに適した回路構成である。
J.-Y.Dupuy et al.,"InP DHBT Transimpedance Amplifiers with Automatic Offset Compensation for 100Gbit/s Optical Communications",Proceedings of the 5th European Microwave Integrated Circuits Conference,pp.341-344,2010
しかしながら、図6に示したようなエミッタフォロワの回路構成では、当該エミッタフォロワの出力DC(平均)電位が、後段の差動アンプの入力DC(平均)電位と整合しない場合があり、エミッタフォロワと後段の差動アンプとを接続できない場合があった。
エミッタフォロワと後段の差動アンプとを接続できない場合を、図7を用いてより詳細に説明する。図7において、前段の差動アンプはギルバートセル型差動アンプ200であり、後段の差動アンプも同じ回路構成のギルバートセル型差動アンプ202である。この2つのギルバートセル型差動アンプ200と202との間を図6に示した差動アンプ接続回路と同じ構成のエミッタフォロワ201で接続しようとしている。ここで、2つのギルバートセル型差動アンプ200,202は、それぞれ利得可変回路として用いることが可能である。図7の回路構成は、2つの利得可変回路をエミッタフォロワを介して縦続接続し、全体の利得可変範囲を大きくすることを企図したものである。
エミッタフォロワと後段の差動アンプとを接続できない場合を、図7を用いてより詳細に説明する。図7において、前段の差動アンプはギルバートセル型差動アンプ200であり、後段の差動アンプも同じ回路構成のギルバートセル型差動アンプ202である。この2つのギルバートセル型差動アンプ200と202との間を図6に示した差動アンプ接続回路と同じ構成のエミッタフォロワ201で接続しようとしている。ここで、2つのギルバートセル型差動アンプ200,202は、それぞれ利得可変回路として用いることが可能である。図7の回路構成は、2つの利得可変回路をエミッタフォロワを介して縦続接続し、全体の利得可変範囲を大きくすることを企図したものである。
ギルバートセル型差動アンプ200は、トランジスタq11,q12,q13,q14,q15,q16と、抵抗r11,r12,r13と、電流源I11,I12とから構成されている。抵抗r11,r12の値が250Ω、電流源I11,I12の流す電流が2mAに設定されていることから、ギルバートセル型差動アンプ200の平衡時に抵抗r11,r12には2mAの電流が流れる。トランジスタq11〜q16のコレクタ電流2mA時のベース−エミッタ間オン電圧は0.95Vである。このとき、抵抗r11の一端とトランジスタq11のコレクタとの接続点n12、および抵抗r12の一端とトランジスタq12のコレクタとの接続点n11の電位は、電源電圧VCC=+3.3Vから抵抗r11,r12の電圧降下分250Ω×2mA=0.5Vを差し引いた2.8Vである。抵抗r11,r12での電圧降下分0.5Vは、ギルバートセル型差動アンプ200が最大で0.5V×2=1Vppの出力振幅(差動の片側分)を出力できるよう設定・設計されたものである。
また、ギルバートセル型差動アンプ200の利得制御端子GT,GCにはそれぞれ+2.75V,+2.65Vが印加され、差動信号入力端子IT,ICにはそれぞれ+1.5Vが印加されているものとする。また、ノードn13,n14の電位は、利得制御端子GTの電位が+2.75Vであり、且つトランジスタq11,q14のコレクタ電流2mA時のベース−エミッタ間オン電圧が0.95Vであることから、2.75V−0.95V=+1.8Vと決まる。
ここで、差動信号入力端子IT,ICと接続されたトランジスタq15,q16のベースには+1.5Vが印加され、トランジスタq15,q16のコレクタであるノードn13,n14の電位が+1.8Vと決まることから、差動信号を受けるトランジスタq15,q16のコレクタ−ベース間電圧は+0.3V(コレクタの電位がベースの電位より0.3V高い)となり、高速動作を阻害するコレクタ−ベース間容量が少なくなるように設定されている。すなわち、これまで述べてきた各端子・ノードの電位、特に端子GT,GC,IT,ICおよびノードn13,n14の電位は、高速動作が確保されるように設計・設定されたものであり、理由なく設計・設定されたものではない。また、ギルバートセル型差動アンプ200は、利得制御端子GT,GC間の差動電圧を変化させることで利得を変化させることができる。すなわち本アンプは、利得可変回路として用いることができる差動アンプである。
ギルバートセル型差動アンプ202は、ギルバートセル型差動アンプ200と同一の回路構成を有するものであり、トランジスタq21,q22,q23,q24,q25,q26と、抵抗r21,r22,r23と、電流源I21,I22とから構成されている。よって、各端子の電位をギルバートセル型差動アンプ200と同様に設定する必要があり、差動信号入力端子IT2,IC2にもギルバートセル型差動アンプ200と同様に+1.5Vを印加する必要がある。また、ギルバートセル型差動アンプ202もギルバートセル型差動アンプ200と同様に、利得可変回路として用いることができる差動アンプである。
エミッタフォロワ201は、トランジスタqc21,qc22と、抵抗rc21,rc22とから構成されており、抵抗rc21,rc22には平衡時2mAの電流が流れている。トランジスタqc21,qc22のコレクタ電流2mA時のベース−エミッタ間オン電圧は、トランジスタq11〜q16の場合と同一で0.95Vである。このとき、エミッタフォロワ201の信号入力端子であるノードn11,n12の電位は、前記のとおり+2.8Vであり、エミッタフォロワ201の信号出力端子OT,OCの電位は、ノードn11,n12の電位からトランジスタqc21,qc22のベース−エミッタ間オン電圧だけ下がった電位、すなわち+2.8V−0.95V=1.85Vとなる。
以上のように、後段のギルバートセル型差動アンプ202が入力電位として+1.5Vを必要とするにも関わらず、エミッタフォロワ201ではその出力電位が+1.85Vとなってしまい、接続にあたって電位が整合しないことがわかる。よって、図6、図7に示したようなエミッタフォロワでは、図7に示すような差動アンプの接続は不可能である。
また、従来のエミッタフォロワの回路構成を使用しながら、2つのギルバートセル型差動アンプ200,202を縦続接続する方法として、図8に示した回路構成が容易に考えられる。図8の回路構成は、エミッタフォロワ201の出力とギルバートセル型差動アンプ202の入力との間に、緩衝差動アンプ203とエミッタフォロワ204を挿入した構成となっている。
緩衝差動アンプ203は、トランジスタq81,q82と、抵抗r81,r82,r83,r84と、電流源I81,I82とから構成されている。緩衝差動アンプ203の信号入力端子(トランジスタq81,q82のベース)の電位は、図8に示されているように+1.85Vである。電流源I81,I82に2mAの電流が流れることから、平衡動作時、抵抗r81,r82にはそれぞれ2mAの電流が流れる。また、抵抗r81,r82の値が425Ωに設定されていることから、抵抗r81とトランジスタq81のコレクタとの接続点n82、および抵抗r82とトランジスタq82のコレクタとの接続点n81の電位は、3.3V−425Ω×2mA=2.45Vとなる。
エミッタフォロワ204は、エミッタフォロワ201と同一の回路構成を有するものであり、トランジスタqc31,qc32と、抵抗rc31,rc32とから構成されている。エミッタフォロワ204の出力電位は、入力電位2.55Vからトランジスタq31,q32のコレクタ電流2mA時のベース−エミッタ間電圧だけ下がった電位、すなわち2.45V−0.95V=1.5Vとなる。
このように緩衝差動アンプ203とエミッタフォロワ204の組み合わせ回路は、入力電位が+1.85V、出力電位が+1.5Vであり、出力電位が+1.85Vのエミッタフォロワ201、入力電位が+1.5Vのギルバートセル型差動アンプ202と電位的に整合するので、エミッタフォロワ201と後段のギルバートセル型差動アンプ202の接続が可能となる。また、緩衝差動アンプ203とエミッタフォロワ204の組み合わせ回路は、図8の回路全体として、前段のギルバートセル型差動アンプ200と後段のギルバートセル型差動アンプ202との間をエミッタフォロワで接続する構成を崩さない。よって、高速・高周波動作も維持される構成となっている。
しかしながら、図8の回路構成は、図7の回路に対して新たに緩衝差動アンプ203とエミッタフォロワ204を追加して実現されたものであり、消費電力が増加するという問題点がある。また、図8の回路構成は、図7の回路に対して差動アンプの段数が一段増加している。図8の回路構成では、図7の回路の利得に対して、温度変動や電源電圧変動による緩衝差動アンプ203の利得変動が重畳されるため、図7の回路と比べて温度変動や電源電圧変動による利得の変動が増大する。
本発明は、上記課題を解決するためになされたもので、差動アンプ間の接続を可能とし、消費電力の増大、および温度変動時や電源電圧変動時の利得変動量の増大を抑えることができる差動アンプ接続回路を提供することを目的とする。
本発明の差動アンプ接続回路は、第1のエミッタフォロワと、第2のエミッタフォロワとを備え、前記第1のエミッタフォロワは、ベースが正相信号入力端子に接続され、コレクタが第1の電源電圧に接続された第1のトランジスタと、一端が前記第1のトランジスタのエミッタに接続され、他端が正相信号出力端子に接続された第1の抵抗と、一端が前記正相信号出力端子に接続され、他端が第2の電源電圧に接続された第2の抵抗と、前記第1の抵抗と並列に接続される第1の容量とから構成され、前記第2のエミッタフォロワは、ベースが逆相信号入力端子に接続され、コレクタが第1の電源電圧に接続された第2のトランジスタと、一端が前記第2のトランジスタのエミッタに接続され、他端が逆相信号出力端子に接続された第3の抵抗と、一端が前記逆相信号出力端子に接続され、他端が第2の電源電圧に接続された第4の抵抗と、前記第3の抵抗と並列に接続される第2の容量とから構成されることを特徴とするものである。
また、本発明の差動アンプ回路は、第1の差動アンプと、第2の差動アンプと、前記第1の差動アンプと前記第2の差動アンプとの間を接続する、請求項1記載の差動アンプ接続回路とを備えることを特徴とするものである。
また、本発明の差動アンプ回路は、第1の差動アンプと、第2の差動アンプと、前記第1の差動アンプと前記第2の差動アンプとの間を接続する、請求項1記載の差動アンプ接続回路とを備えることを特徴とするものである。
また、本発明の差動アンプ回路の1構成例において、前記第1の差動アンプは、ギルバートセル型差動アンプであり、ベースが利得制御端子に接続され、コレクタが第1の差動アンプの逆相信号出力端子、正相信号出力端子に接続された上部差動対を構成する第3、第4のトランジスタと、ベースが利得制御端子に接続され、コレクタが第1の差動アンプの逆相信号出力端子、正相信号出力端子に接続された上部差動対を構成する第5、第6のトランジスタと、ベースが第1の差動アンプの正相信号入力端子、逆相信号入力端子に接続され、コレクタが前記第3、第4のトランジスタのエミッタ、前記第5、第6のトランジスタのエミッタに接続された下部差動対を構成する第7、第8のトランジスタと、一端が前記第7のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第1の電流源と、一端が前記第8のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第2の電流源と、一端が第1の電源電圧に接続され、他端が前記第3、第5のトランジスタのコレクタに接続された第5の抵抗と、一端が第1の電源電圧に接続され、他端が前記第4、第6のトランジスタのコレクタに接続された第6の抵抗と、一端が前記第7のトランジスタのエミッタに接続され、他端が前記8のトランジスタのエミッタに接続された第7の抵抗とから構成されることを特徴とするものである。
また、本発明の差動アンプ回路の1構成例において、前記第1の差動アンプは、ベースが第1の差動アンプの正相信号入力端子、逆相信号入力端子に接続され、コレクタが第1の差動アンプの逆相信号出力端子、正相信号出力端子に接続された差動対を構成する第3、第4のトランジスタと、一端が前記第3のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第1の電流源と、一端が前記第4のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第2の電流源と、一端が第1の電源電圧に接続され、他端が前記第3のトランジスタのコレクタに接続された第5の抵抗と、一端が第1の電源電圧に接続され、他端が前記第4のトランジスタのコレクタに接続された第6の抵抗と、一端が前記第3のトランジスタのエミッタに接続され、他端が前記第4のトランジスタのエミッタに接続された第7の抵抗とから構成されることを特徴とするものである。
また、本発明の差動アンプ回路の1構成例において、前記第2の差動アンプは、ギルバートセル型差動アンプであり、ベースが利得制御端子に接続され、コレクタが第2の差動アンプの逆相信号出力端子、正相信号出力端子に接続された上部差動対を構成する第9、第10のトランジスタと、ベースが利得制御端子に接続され、コレクタが第2の差動アンプの逆相信号出力端子、正相信号出力端子に接続された上部差動対を構成する第11、第12のトランジスタと、ベースが第2の差動アンプの正相信号入力端子、逆相信号入力端子に接続され、コレクタが前記第9、第10のトランジスタのエミッタ、前記第11、第12のトランジスタのエミッタに接続された下部差動対を構成する第13、第14のトランジスタと、一端が前記第13のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第3の電流源と、一端が前記第14のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第4の電流源と、一端が第1の電源電圧に接続され、他端が前記第9、第11のトランジスタのコレクタに接続された第8の抵抗と、一端が第1の電源電圧に接続され、他端が前記第10、第12のトランジスタのコレクタに接続された第9の抵抗と、一端が前記第13のトランジスタのエミッタに接続され、他端が前記第14のトランジスタのエミッタに接続された第10の抵抗とから構成されることを特徴とするものである。
また、本発明の差動アンプ回路の1構成例において、前記第2の差動アンプは、カスコード型差動アンプであり、ベースが第2の差動アンプの正相信号入力端子、逆相信号入力端子に接続された下部差動対を構成する第9、第10のトランジスタと、ベースがバイアス端子に接続され、コレクタが第2の差動アンプの逆相信号出力端子、正相信号出力端子に接続され、エミッタが前記第9、第10のトランジスタのコレクタに接続された上部差動対を構成する第11、第12のトランジスタと、一端が前記第9のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第3の電流源と、一端が前記第10のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第4の電流源と、一端が第1の電源電圧に接続され、他端が前記第11のトランジスタのコレクタに接続された第8の抵抗と、一端が第1の電源電圧に接続され、他端が前記第12のトランジスタのコレクタに接続された第9の抵抗と、一端が前記第9のトランジスタのエミッタに接続され、他端が前記第10のトランジスタのエミッタに接続された第10の抵抗とから構成されることを特徴とするものである。
また、本発明の差動アンプ回路の1構成例において、前記第2の差動アンプは、Cherrry−Hooper型差動アンプであり、ベースが第2の差動アンプの正相信号入力端子、逆相信号入力端子に接続された下部差動対を構成する第9、第10のトランジスタと、ベースが第2の差動アンプの正相信号出力端子、逆相信号出力端子に接続され、コレクタが第1の電源電圧に接続された上部差動対を構成する第11、第12のトランジスタと、ベースが前記第9、第10のトランジスタのコレクタに接続され、コレクタが第2の差動アンプの正相信号出力端子、逆相信号出力端子に接続された中部差動対を構成する第13、第14のトランジスタと、一端が前記第9、第10のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第3の電流源と、一端が前記第13、第14のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第4の電流源と、一端が前記第11のトランジスタのエミッタに接続され、他端が前記第9のトランジスタのコレクタおよび前記第13のトランジスタのベースに接続された第8の抵抗と、一端が第12のトランジスタのエミッタに接続され、他端が前記第10のトランジスタのコレクタおよび前記第14のトランジスタのベースに接続された第9の抵抗と、一端が第1の電源電圧に接続され、他端が前記第11のトランジスタのベースおよび前記第13のトランジスタのコレクタに接続された第10の抵抗と、一端が第1の電源電圧に接続され、他端が前記第12のトランジスタのベースおよび前記第14のトランジスタのコレクタに接続された第11の抵抗とから構成されることを特徴とするものである。
本発明によれば、差動アンプ接続回路は、後段の差動アンプが必要とする入力電位を出力電位として有することで後段の差動アンプとの接続を可能とすると同時に、特に高周波領域で必要となる、差動アンプに対する入力駆動パワーを損なうことなく提供することができる。また、本発明では、差動アンプ接続回路は、この差動アンプ接続回路および前後段の差動アンプを含む差動アンプ回路全体の高速・高周波動作も担保することができる。さらに、本発明では、差動アンプ間を接続する際に、緩衝差動アンプの追加を必要としないので、消費電力の増大、および温度変動時や電源電圧変動時の利得変動量の増大を抑えることができる。
[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係る差動アンプ回路の構成を示す回路図である。本実施の形態では、前段のギルバートセル型差動アンプ1と後段のギルバートセル型差動アンプ3との間を差動アンプ接続回路であるエミッタフォロワ2で接続している。
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係る差動アンプ回路の構成を示す回路図である。本実施の形態では、前段のギルバートセル型差動アンプ1と後段のギルバートセル型差動アンプ3との間を差動アンプ接続回路であるエミッタフォロワ2で接続している。
ギルバートセル型差動アンプ1は、図7、図8に示したギルバートセル型差動アンプ200と同一の回路構成を有するものであり、ベースが利得制御端子GT,GCに接続された上部差動対(振幅調整部)を構成するトランジスタq11,q12と、ベースが利得制御端子GC,GTに接続された上部差動対(振幅調整部)を構成するトランジスタq13,q14と、ベースが差動信号入力端子IT,ICに接続された下部差動対(増幅部)を構成するトランジスタq15,q16と、一端がトランジスタq15のエミッタに接続され、他端が電源電圧VEEに接続された電流源I11と、一端がトランジスタq16のエミッタに接続され、他端が電源電圧VEEに接続された電流源I12と、一端が電源電圧VCCに接続され、他端がトランジスタq11,q13のコレクタに接続された抵抗r11と、一端が電源電圧VCCに接続され、他端がトランジスタq12,q14のコレクタに接続された抵抗r12と、一端がトランジスタq15のエミッタに接続され、他端がトランジスタq16のエミッタに接続された抵抗r13とから構成される。トランジスタq15のコレクタは、トランジスタq11,q12のエミッタと接続され、トランジスタq16のコレクタは、トランジスタq13,q14のエミッタと接続される。そして、トランジスタq12,q14のコレクタ(ノードn11)から正相出力信号が出力され、トランジスタq11,q13のコレクタ(ノードn12)から逆相出力信号が出力される。
ギルバートセル型差動アンプ3は、図7、図8に示したギルバートセル型差動アンプ202と同一の回路構成を有するものであり、ベースが利得制御端子GT2,GC2に接続された上部差動対(振幅調整部)を構成するトランジスタq21,q22と、ベースが利得制御端子GC2,GT2に接続された上部差動対(振幅調整部)を構成するトランジスタq23,q24と、ベースが差動信号入力端子IT2,IC2に接続された下部差動対(増幅部)を構成するトランジスタq25,q26と、一端がトランジスタq25のエミッタに接続され、他端が電源電圧VEEに接続された電流源I21と、一端がトランジスタq26のエミッタに接続され、他端が電源電圧VEEに接続された電流源I22と、一端が電源電圧VCCに接続され、他端がトランジスタq21,q23のコレクタに接続された抵抗r21と、一端が電源電圧VCCに接続され、他端がトランジスタq22,q24のコレクタに接続された抵抗r22と、一端がトランジスタq25のエミッタに接続され、他端がトランジスタq26のエミッタに接続された抵抗r23とから構成される。トランジスタq25のコレクタは、トランジスタq21,q22のエミッタと接続され、トランジスタq26のコレクタは、トランジスタq23,q24のエミッタと接続される。そして、トランジスタq22,q24のコレクタ(ノードn21)から正相出力信号が出力され、トランジスタq21,q23のコレクタ(ノードn22)から逆相出力信号が出力される。
ギルバートセル型差動アンプ1,3の各端子・各ノードの電位は、図7、図8の場合と同様とする。したがって、差動信号入力端子IT,IC,IT2,IC2には入力電位として+1.5Vを印加することが必要であり、ギルバートセル型差動アンプ1の差動信号出力端子であるノードn11,n12の電位、およびギルバートセル型差動アンプ3の差動信号出力端子であるノードn21,n22の電位は+2.8Vとなる。
本実施の形態の差動アンプ接続回路であるエミッタフォロワ2は、ベースがエミッタフォロワ2の正相信号入力端子に接続され、コレクタが電源電圧VCCに接続されたトランジスタq31と、ベースがエミッタフォロワ2の逆相信号入力端子に接続され、コレクタが電源電圧VCCに接続されたトランジスタq32と、一端がトランジスタq31のエミッタに接続され、他端がエミッタフォロワ2の正相信号出力端子OTに接続された抵抗r31と、一端が正相信号出力端子OTに接続され、他端が電源電圧VEEに接続された抵抗r32と、一端がトランジスタq32のエミッタに接続され、他端がエミッタフォロワ2の逆相信号出力端子OCに接続された抵抗r33と、一端が逆相信号出力端子OCに接続され、他端が電源電圧VEEに接続された抵抗r34と、一端がトランジスタq31のエミッタに接続され、他端が正相信号出力端子OTに接続された容量c31と、一端がトランジスタq32のエミッタに接続され、他端が逆相信号出力端子OCに接続された容量c32とから構成される。
エミッタフォロワ2の正相信号入力端子(トランジスタq31のベース)は、ギルバートセル型差動アンプ1の正相信号出力端子(ノードn11)と接続され、エミッタフォロワ2の逆相信号入力端子(トランジスタq32のベース)は、ギルバートセル型差動アンプ1の逆相信号出力端子(ノードn12)と接続される。エミッタフォロワ2の正相信号出力端子OTは、ギルバートセル型差動アンプ3の正相信号入力端子IT2と接続され、エミッタフォロワ2の逆相信号出力端子OCは、ギルバートセル型差動アンプ3の逆相信号入力端子IC2と接続される。
エミッタフォロワ2に抵抗r31,r33および容量c31,c32が挿入接続されている点が、図6〜図8に示した従来のエミッタフォロワと異なる点である。抵抗r31,r33は、次段のギルバートセル型差動アンプ3の入力電位である+1.5Vを作り出すための抵抗である。本実施の形態では、トランジスタq31,q32のエミッタ(ノードn31,n32)の電位が+1.85Vであり、この+1.85Vから0.35V電圧降下させるべく、抵抗r31,r33に流れる電流量2mAを考慮して、抵抗r31,r33の値を0.35V/2mA=175Ωに設定している。
また、抵抗r31,r33と並列に接続されている容量c31,c32は、高周波になるほどエミッタフォロワ2の出力インピーダンスを低下させて、高周波領域におけるエミッタフォロワ2のギルバートセル型差動アンプ3に対する入力駆動パワーを上昇させるための容量である。これら容量c31,c32により、本実施の形態のエミッタフォロワ2を差動アンプ接続回路として用いても、差動アンプ回路全体の高速・高周波動作が保証される。仮にこれら容量c31,c32が無い場合は、追加接続された抵抗r31,r33によりエミッタフォロワ2の出力インピーダンスが上昇した分だけ後段のギルバートセル型差動アンプ3に対する入力パワーが減じられ、ギルバートセル型差動アンプ3の入力容量成分の存在のために大きな入力パワーが必要な高周波領域においては特段、パワー伝達特性すなわち利得が損なわれてしまう。
以上のように、本実施の形態のエミッタフォロワ2は、後段のギルバートセル型差動アンプ3が必要とする入力電位を出力電位として有することで後段のギルバートセル型差動アンプ3との接続を可能とすると同時に、特に高周波領域で必要となる、ギルバートセル型差動アンプ3に対する入力駆動パワーを損なうことなく提供する回路構成であることが分かる。また、同時に、エミッタフォロワ2は、エミッタフォロワ2および前後段のギルバートセル型差動アンプ1,3を含む差動アンプ回路全体の高速・高周波動作も担保する。
また、本実施の形態では、図8に示したような緩衝差動アンプ203およびエミッタフォロワ204の追加を必要としない。よって、本実施の形態によれば、図8の従来例で顕在化する消費電力の増大および温度変動時や電源電圧変動時の利得変動量の増大といった問題も解決することができる。図8の従来例と比較して、本実施の形態において温度変動時や電源電圧変動時の利得変動量の増大が抑えられるのは、緩衝差動アンプ203を追加しないため、緩衝差動アンプ203の利得変動量が重畳されないためである。
図2(A)に本実施の形態の差動アンプ回路の32Gbit/s出力応答波形のシミュレーション結果を示し、図2(B)に本実施の形態の差動アンプ回路の利得−周波数特性のシミュレーション結果を示す。図2(B)によれば、利得が1/√2になる−3dB帯域f-3dBは37.8GHzであった。本実施の形態において、32Gbit/sのデジタル高速信号に対し明瞭な開口を有するアイパターン波形が出力され、且つ利得の−3dB帯域f-3dBとしても35GHz以上確保されていることが確認できる。なお、本実施の形態のシミュレーションは、エミッタ幅1μmのInP HBT(ヘテロ接合バイポーラトランジスタ)のパラメータを用いて実施した。
図3(A)に温度変動および電源電圧変動による本実施の形態の差動アンプ回路の1GHz利得の変動を示し、図3(B)に温度変動および電源電圧変動による図8の回路の1GHz利得の変動を示す。図3(A)、図3(B)は、電源電圧VCC=3.3V、温度40℃の1GHz利得を基準(0dB)として、電源電圧VCCの変動および温度変動に対してどのように1GHz利得が変化するかを示している。−5℃〜+100℃およびVCC=3.135V〜3.465Vの範囲で、図8に示した従来例では5.5dBの利得変動があるのに対し、本実施の形態では5.0dBの利得変動に低減されている。
本実施の形態において利得変動が低減されているのは、図8の緩衝差動アンプ203のようなアンプを追加しないためである。本実施の形態では0.5dBの利得変動抑圧であったが、ギルバートセル型差動アンプを更に多段数縦続接続する際、本実施の形態で使用したエミッタフォロワ2を差動アンプ接続回路として用い、緩衝差動アンプを省くことで更なる利得変動抑圧効果が得られる。
[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。図4は本発明の第2の実施の形態に係る差動アンプ回路の構成を示す回路図であり、図1と同一の構成には同一の符号を付してある。本実施の形態では、ギルバートセル型差動アンプ1が前段の差動アンプを構成し、カスコード型差動アンプ4が後段の差動アンプを構成し、これらギルバートセル型差動アンプ1とカスコード型差動アンプ4との間を差動アンプ接続回路であるエミッタフォロワ2で接続している。
次に、本発明の第2の実施の形態について説明する。図4は本発明の第2の実施の形態に係る差動アンプ回路の構成を示す回路図であり、図1と同一の構成には同一の符号を付してある。本実施の形態では、ギルバートセル型差動アンプ1が前段の差動アンプを構成し、カスコード型差動アンプ4が後段の差動アンプを構成し、これらギルバートセル型差動アンプ1とカスコード型差動アンプ4との間を差動アンプ接続回路であるエミッタフォロワ2で接続している。
ギルバートセル型差動アンプ1およびエミッタフォロワ2の構成は第1の実施の形態で説明したとおりである。
カスコード型差動アンプ4は、ベースがカスコード型差動アンプ4の正相信号入力端子IT3に接続されたトランジスタq41と、ベースがカスコード型差動アンプ4の逆相信号入力端子IC3に接続されたトランジスタq42と、ベースがバイアス端子CASに接続され、コレクタがカスコード型差動アンプ4の逆相信号出力端子OC3に接続され、エミッタがトランジスタq41のコレクタに接続されたトランジスタq43と、ベースがバイアス端子CASに接続され、コレクタがカスコード型差動アンプ4の正相信号出力端子OT3に接続され、エミッタがトランジスタq42のコレクタに接続されたトランジスタq44と、一端がトランジスタq41のエミッタに接続され、他端が電源電圧VEEに接続された電流源I41と、一端がトランジスタq42のエミッタに接続され、他端が電源電圧VEEに接続された電流源I42と、一端が電源電圧VCCに接続され、他端が逆相信号出力端子OC3に接続された抵抗r41と、一端が電源電圧VCCに接続され、他端が正相信号出力端子OT3に接続された抵抗r42と、一端がトランジスタq41のエミッタに接続され、他端がトランジスタq42のエミッタに接続された抵抗r43とから構成される。
カスコード型差動アンプ4は、ベースがカスコード型差動アンプ4の正相信号入力端子IT3に接続されたトランジスタq41と、ベースがカスコード型差動アンプ4の逆相信号入力端子IC3に接続されたトランジスタq42と、ベースがバイアス端子CASに接続され、コレクタがカスコード型差動アンプ4の逆相信号出力端子OC3に接続され、エミッタがトランジスタq41のコレクタに接続されたトランジスタq43と、ベースがバイアス端子CASに接続され、コレクタがカスコード型差動アンプ4の正相信号出力端子OT3に接続され、エミッタがトランジスタq42のコレクタに接続されたトランジスタq44と、一端がトランジスタq41のエミッタに接続され、他端が電源電圧VEEに接続された電流源I41と、一端がトランジスタq42のエミッタに接続され、他端が電源電圧VEEに接続された電流源I42と、一端が電源電圧VCCに接続され、他端が逆相信号出力端子OC3に接続された抵抗r41と、一端が電源電圧VCCに接続され、他端が正相信号出力端子OT3に接続された抵抗r42と、一端がトランジスタq41のエミッタに接続され、他端がトランジスタq42のエミッタに接続された抵抗r43とから構成される。
カスコード型差動アンプ4の正相信号入力端子IT3は、エミッタフォロワ2の正相信号出力端子OTと接続され、カスコード型差動アンプ4の逆相信号入力端子IC3は、エミッタフォロワ2の逆相信号出力端子OCと接続される。これらの入力端子IT3,IC3の入力電位が+1.5Vとなるようにカスコード型差動アンプ4が設計されている。バイアス端子CASに印加されるバイアス電圧は+2.75Vである。
カスコード型差動アンプ4は、入力端子IT3,IC3にベースが接続されているトランジスタq41,q42におけるミラー効果、すなわちトランジスタq41,q42の入力容量値が差動アンプの利得倍増加されてしまう効果を、トランジスタq43,q44の接続で減じる構成である。つまり、カスコード型差動アンプ4を用いることにより、通常の差動アンプよりも入力容量を減らすことができるので、高速・高周波動作が可能となる。
本実施の形態においても、エミッタフォロワ2は、後段のカスコード型差動アンプ4が必要とする入力電位を出力電位として有することで後段のカスコード型差動アンプ4との接続を可能とすると同時に、特に高周波領域で必要となる、カスコード型差動アンプ4に対する入力駆動パワーを損なうことなく提供している。また、前段のギルバートセル型差動アンプ1およびエミッタフォロワ2が第1の実施の形態と同様の高速・高周波動作を実現し、後段のカスコード型差動アンプ4がより高速・高周波動作可能な構成であることから、本実施の形態の差動アンプ回路によれば、第1の実施の形態と同等以上の高速・高周波動作が可能となる。
更に、本実施の形態においても、図8に示したような緩衝差動アンプ203およびエミッタフォロワ204の追加を必要としない。よって、本実施の形態においても、図8の従来例で顕在化する消費電力の増大および温度変動時や電源電圧変動時の利得変動量の増大といった問題を解決することができる。図8の従来例と比較して、本実施の形態において温度変動時や電源電圧変動時の利得変動量の増大が抑えられるのは、緩衝差動アンプ203を追加しないため、緩衝差動アンプ203の利得変動量が重畳されないためである。
[第3の実施の形態]
次に、本発明の第3の実施の形態について説明する。図5は本発明の第3の実施の形態に係る差動アンプ回路の構成を示す回路図であり、図1と同一の構成には同一の符号を付してある。本実施の形態では、差動アンプ5が前段の差動アンプを構成し、Cherry−Hooper型差動アンプ7が後段の差動アンプを構成し、これら差動アンプ5とCherry−Hooper型差動アンプ7との間を差動アンプ接続回路であるエミッタフォロワ6で接続している。
次に、本発明の第3の実施の形態について説明する。図5は本発明の第3の実施の形態に係る差動アンプ回路の構成を示す回路図であり、図1と同一の構成には同一の符号を付してある。本実施の形態では、差動アンプ5が前段の差動アンプを構成し、Cherry−Hooper型差動アンプ7が後段の差動アンプを構成し、これら差動アンプ5とCherry−Hooper型差動アンプ7との間を差動アンプ接続回路であるエミッタフォロワ6で接続している。
差動アンプ5は、ベースが差動信号入力端子IT,ICに接続され、コレクタが差動信号出力端子(ノードn51,n52)に接続された差動対を構成するトランジスタq51,q52と、一端がトランジスタq51のエミッタに接続され、他端が電源電圧VEEに接続された電流源I51と、一端がトランジスタq52のエミッタに接続され、他端が電源電圧VEEに接続された電流源I52と、一端が電源電圧VCCに接続され、他端がトランジスタq51のコレクタに接続された抵抗r51と、一端が電源電圧VCCに接続され、他端がトランジスタq52のコレクタに接続された抵抗r52と、一端がトランジスタq51のエミッタに接続され、他端がトランジスタq52のエミッタに接続された抵抗r53とから構成される。トランジスタq52のコレクタ(ノードn51)から正相出力信号が出力され、トランジスタq51のコレクタ(ノードn52)から逆相出力信号が出力される。
抵抗r51,r52の値は250Ωであり、平衡時に抵抗r51,r52に2mAの電流が流れるように差動アンプ5が設計されている。なお、トランジスタq51,q52のコレクタ電流2mA時のベース−エミッタ間オン電圧は、従来例および第1、第2の実施の形態の構成トランジスタと同様に0.95Vである。このとき、差動アンプ5の差動信号出力端子であるn51,n52の電位は、電源電圧VCC=+3.3Vから抵抗r51,r52における電位降下分250Ω×2mA=0.5Vを差し引いた2.8Vである。
Cherry−Hooper型差動アンプ7は、ベースが差動信号入力端子IT4,IC4に接続された差動対を構成するトランジスタq61,q62と、ベースが差動信号出力端子n65,n66に接続され、コレクタが電源電圧VCCに接続された差動対を構成するトランジスタq63,q64と、ベースがトランジスタq61,q62のコレクタに接続され、コレクタが差動信号出力端子n65,n66に接続された差動対を構成するトランジスタq65,q66と、一端がトランジスタq61,q62のエミッタに接続され、他端が電源電圧VEEに接続された電流源I61と、一端がトランジスタq65,q66のエミッタに接続され、他端が電源電圧VEEに接続された電流源I62と、一端がトランジスタq63のエミッタに接続され、他端がトランジスタq61のコレクタおよびトランジスタq65のベースに接続された抵抗r61と、一端がトランジスタq64のエミッタに接続され、他端がトランジスタq62のコレクタおよびトランジスタq66のベースに接続された抵抗r62と、一端が電源電圧VCCに接続され、他端がトランジスタq63のベースおよびトランジスタq65のコレクタに接続された抵抗r63と、一端が電源電圧VCCに接続され、他端がトランジスタq64のベースおよびトランジスタq66のコレクタに接続された抵抗r64とから構成される。
抵抗r61,r62の値は75Ω、抵抗r63,r64の値は250Ωであり、平衡時に抵抗r61,r62,r63,r64に2mAの電流が流れるようにCherry−Hooper型差動アンプ7が設計されている。本差動アンプ7を構成するトランジスタq61〜q66についてもコレクタ電流2mA時のベース−エミッタ間オン電圧は0.95Vである。
以上の設定・設計、およびトランジスタのベース−エミッタ間オン電圧が0.95Vであることから、トランジスタq61,q62のコレクタであるノードn61,n62の電位は+1.7V、トランジスタq63,q64のエミッタであるノードn63,n64の電位は+1.85V、差動信号出力端子であるノードn65,n66の電位は+2.8Vとなる。また、差動信号を受けるトランジスタq61,q62のコレクタ−ベース間電圧が+0.2V(コレクタの電位がベースの電位より0.2V高い)確保されるように、差動信号入力端子IT4,IC4の電位を+1.5Vに設定している。Cherry−Hooper型差動アンプ7は、トランジスタq63,q64を介して得られる負帰還効果により、高速・高周波動作を可能としているアンプである。
本実施の形態の差動アンプ接続回路であるエミッタフォロワ6は、ベースがエミッタフォロワ6の正相信号入力端子に接続され、コレクタが電源電圧VCCに接続されたトランジスタq71と、ベースがエミッタフォロワ6の逆相信号入力端子に接続され、コレクタが電源電圧VCCに接続されたトランジスタq72と、一端がトランジスタq71のエミッタに接続され、他端がエミッタフォロワ6の正相信号出力端子OTに接続された抵抗r71と、一端が正相信号出力端子OTに接続され、他端が電源電圧VEEに接続された抵抗r72と、一端がトランジスタq72のエミッタに接続され、他端がエミッタフォロワ6の逆相信号出力端子OCに接続された抵抗r73と、一端が逆相信号出力端子OCに接続され、他端が電源電圧VEEに接続された抵抗r74と、一端がトランジスタq71のエミッタに接続され、他端が正相信号出力端子OTに接続された容量c71と、一端がトランジスタq72のエミッタに接続され、他端が逆相信号出力端子OCに接続された容量c72とから構成される。
エミッタフォロワ6の正相信号入力端子(トランジスタq71のベース)は、差動アンプ5の正相信号出力端子(ノードn51)と接続され、エミッタフォロワ6の逆相信号入力端子(トランジスタq72のベース)は、差動アンプ5の逆相信号出力端子(ノードn52)と接続される。エミッタフォロワ6の正相信号出力端子OTは、Cherry−Hooper型差動アンプ7の正相信号入力端子IT4と接続され、エミッタフォロワ6の逆相信号出力端子OCは、Cherry−Hooper型差動アンプ7の逆相信号入力端子IC4と接続される。
ここで、平衡時に抵抗r71〜r74には1mAの電流が流れるようにエミッタフォロワ6が設計されている。第1の実施の形態および第2の実施の形態においては、エミッタフォロワ2を流れる電流は2mAであったが、本実施の形態では低消費電流動作を指向し1mAに設定・設計されている。トランジスタq71,q72のコレクタ電流1mA時のベース−エミッタ間オン電圧は0.9Vである。第1の実施の形態および第2の実施の形態の場合と比較して、エミッタフォロワ6を構成するトランジスタq71,q72のコレクタ電流が半分になり、その結果としてベース−エミッタ間オン電圧が0.05V低下している。
以上から、トランジスタq71,q72のエミッタの電位(ノードn71,n72の電位)は、ベースの電位(ノードn51,n52の電位)2.8Vから0.9V低下した1.9Vとなっている。ここで、後段のCherry−Hooper型差動アンプ7の入力電位が+1.5Vであることから、本エミッタフォロワ6の出力電位も+1.5Vである必要がある。エミッタフォロワ6の出力電位はノードn71,n72の電位から抵抗r71,r73の電位降下分だけ低下した電位となることから、抵抗r71,r73の電位降下分を0.4Vとすることで、本エミッタフォロワ6の出力電位は+1.5Vとなる。
抵抗r71,r73を流れる電流が1mAで、得たい電位降下分が0.4Vであるので、抵抗r71,r73の値として0.4V/1mA=400Ωが設定されている。また、抵抗r71,r73と並列に接続されている容量c71,c72は、第1の実施の形態および第2の実施の形態と同様に、高周波になるほどエミッタフォロワ6の出力インピーダンスを低下させて、高周波領域におけるエミッタフォロワ6のCherry−Hooper型差動アンプ7に対する入力駆動パワーを上昇させるための容量である。
以上のように、本実施の形態のエミッタフォロワ6は、後段のCherry−Hooper型差動アンプ7が必要とする入力電位を出力電位として有することで後段のCherry−Hooper型差動アンプ7との接続を可能とすると同時に、特に高周波領域で必要となる、Cherry−Hooper型差動アンプ7に対する入力駆動パワーを損なうことなく提供する。また、前段の差動アンプ5およびエミッタフォロワ6が第1の実施の形態と同様の高速・高周波動作を実現し、後段のCherry−Hooper型差動アンプ7がより高速・高周波動作可能な構成であることから、本実施の形態の差動アンプ回路によれば、第1の実施の形態と同等以上の高速・高周波動作が可能となる。
更に、本実施の形態においても、図8に示したような緩衝差動アンプ203およびエミッタフォロワ204の追加を必要としない。よって、本実施の形態においても、図8の従来例で顕在化する消費電力の増大および温度変動時や電源電圧変動時の利得変動量の増大といった問題を解決することができる。図8の従来例と比較して、本実施の形態において温度変動時や電源電圧変動時の利得変動量の増大が抑えられるのは、緩衝差動アンプ203を追加しないため、緩衝差動アンプ203の利得変動量が重畳されないためである。
なお、本発明は、第1〜第3の実施の形態の構成に限るものではなく、第1〜第3の実施の形態を適宜組み合わせてもよいことは言うまでもない。
本発明は、高速・高周波で動作する複数の差動アンプ間を接続する技術に適用することができる。
1,3…ギルバートセル型差動アンプ、2,6…エミッタフォロワ、4…カスコード型差動アンプ、5…差動アンプ、7…Cherry−Hooper型差動アンプ、q11〜q16,q21〜q26,q31,q32,q41〜q44,q51,q52,q61〜q64,q71,q72…トランジスタ、I11,I12,I21,I22,I41,I42,I51,I52,I61,I62…電流源、r11〜r13,r21〜r23,r31〜r34,r41〜r43,r51〜r53,r61〜r64,r71〜r74…抵抗、c31,c32,c71,c72…容量。
Claims (7)
- 第1のエミッタフォロワと、
第2のエミッタフォロワとを備え、
前記第1のエミッタフォロワは、
ベースが正相信号入力端子に接続され、コレクタが第1の電源電圧に接続された第1のトランジスタと、
一端が前記第1のトランジスタのエミッタに接続され、他端が正相信号出力端子に接続された第1の抵抗と、
一端が前記正相信号出力端子に接続され、他端が第2の電源電圧に接続された第2の抵抗と、
前記第1の抵抗と並列に接続される第1の容量とから構成され、
前記第2のエミッタフォロワは、
ベースが逆相信号入力端子に接続され、コレクタが第1の電源電圧に接続された第2のトランジスタと、
一端が前記第2のトランジスタのエミッタに接続され、他端が逆相信号出力端子に接続された第3の抵抗と、
一端が前記逆相信号出力端子に接続され、他端が第2の電源電圧に接続された第4の抵抗と、
前記第3の抵抗と並列に接続される第2の容量とから構成されることを特徴とする差動アンプ接続回路。 - 第1の差動アンプと、
第2の差動アンプと、
前記第1の差動アンプと前記第2の差動アンプとの間を接続する、請求項1記載の差動アンプ接続回路とを備えることを特徴とする差動アンプ回路。 - 請求項2記載の差動アンプ回路において、
前記第1の差動アンプは、ギルバートセル型差動アンプであり、
ベースが利得制御端子に接続され、コレクタが第1の差動アンプの逆相信号出力端子、正相信号出力端子に接続された上部差動対を構成する第3、第4のトランジスタと、
ベースが利得制御端子に接続され、コレクタが第1の差動アンプの逆相信号出力端子、正相信号出力端子に接続された上部差動対を構成する第5、第6のトランジスタと、
ベースが第1の差動アンプの正相信号入力端子、逆相信号入力端子に接続され、コレクタが前記第3、第4のトランジスタのエミッタ、前記第5、第6のトランジスタのエミッタに接続された下部差動対を構成する第7、第8のトランジスタと、
一端が前記第7のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第1の電流源と、
一端が前記第8のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第2の電流源と、
一端が第1の電源電圧に接続され、他端が前記第3、第5のトランジスタのコレクタに接続された第5の抵抗と、
一端が第1の電源電圧に接続され、他端が前記第4、第6のトランジスタのコレクタに接続された第6の抵抗と、
一端が前記第7のトランジスタのエミッタに接続され、他端が前記8のトランジスタのエミッタに接続された第7の抵抗とから構成されることを特徴とする差動アンプ回路。 - 請求項2記載の差動アンプ回路において、
前記第1の差動アンプは、
ベースが第1の差動アンプの正相信号入力端子、逆相信号入力端子に接続され、コレクタが第1の差動アンプの逆相信号出力端子、正相信号出力端子に接続された差動対を構成する第3、第4のトランジスタと、
一端が前記第3のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第1の電流源と、
一端が前記第4のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第2の電流源と、
一端が第1の電源電圧に接続され、他端が前記第3のトランジスタのコレクタに接続された第5の抵抗と、
一端が第1の電源電圧に接続され、他端が前記第4のトランジスタのコレクタに接続された第6の抵抗と、
一端が前記第3のトランジスタのエミッタに接続され、他端が前記第4のトランジスタのエミッタに接続された第7の抵抗とから構成されることを特徴とする差動アンプ回路。 - 請求項2乃至4のいずれか1項に記載の差動アンプ回路において、
前記第2の差動アンプは、ギルバートセル型差動アンプであり、
ベースが利得制御端子に接続され、コレクタが第2の差動アンプの逆相信号出力端子、正相信号出力端子に接続された上部差動対を構成する第9、第10のトランジスタと、
ベースが利得制御端子に接続され、コレクタが第2の差動アンプの逆相信号出力端子、正相信号出力端子に接続された上部差動対を構成する第11、第12のトランジスタと、
ベースが第2の差動アンプの正相信号入力端子、逆相信号入力端子に接続され、コレクタが前記第9、第10のトランジスタのエミッタ、前記第11、第12のトランジスタのエミッタに接続された下部差動対を構成する第13、第14のトランジスタと、
一端が前記第13のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第3の電流源と、
一端が前記第14のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第4の電流源と、
一端が第1の電源電圧に接続され、他端が前記第9、第11のトランジスタのコレクタに接続された第8の抵抗と、
一端が第1の電源電圧に接続され、他端が前記第10、第12のトランジスタのコレクタに接続された第9の抵抗と、
一端が前記第13のトランジスタのエミッタに接続され、他端が前記第14のトランジスタのエミッタに接続された第10の抵抗とから構成されることを特徴とする差動アンプ回路。 - 請求項2乃至4のいずれか1項に記載の差動アンプ回路において、
前記第2の差動アンプは、カスコード型差動アンプであり、
ベースが第2の差動アンプの正相信号入力端子、逆相信号入力端子に接続された下部差動対を構成する第9、第10のトランジスタと、
ベースがバイアス端子に接続され、コレクタが第2の差動アンプの逆相信号出力端子、正相信号出力端子に接続され、エミッタが前記第9、第10のトランジスタのコレクタに接続された上部差動対を構成する第11、第12のトランジスタと、
一端が前記第9のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第3の電流源と、
一端が前記第10のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第4の電流源と、
一端が第1の電源電圧に接続され、他端が前記第11のトランジスタのコレクタに接続された第8の抵抗と、
一端が第1の電源電圧に接続され、他端が前記第12のトランジスタのコレクタに接続された第9の抵抗と、
一端が前記第9のトランジスタのエミッタに接続され、他端が前記第10のトランジスタのエミッタに接続された第10の抵抗とから構成されることを特徴とする差動アンプ回路。 - 請求項2乃至4のいずれか1項に記載の差動アンプ回路において、
前記第2の差動アンプは、Cherrry−Hooper型差動アンプであり、
ベースが第2の差動アンプの正相信号入力端子、逆相信号入力端子に接続された下部差動対を構成する第9、第10のトランジスタと、
ベースが第2の差動アンプの正相信号出力端子、逆相信号出力端子に接続され、コレクタが第1の電源電圧に接続された上部差動対を構成する第11、第12のトランジスタと、
ベースが前記第9、第10のトランジスタのコレクタに接続され、コレクタが第2の差動アンプの正相信号出力端子、逆相信号出力端子に接続された中部差動対を構成する第13、第14のトランジスタと、
一端が前記第9、第10のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第3の電流源と、
一端が前記第13、第14のトランジスタのエミッタに接続され、他端が第2の電源電圧に接続された第4の電流源と、
一端が前記第11のトランジスタのエミッタに接続され、他端が前記第9のトランジスタのコレクタおよび前記第13のトランジスタのベースに接続された第8の抵抗と、
一端が第12のトランジスタのエミッタに接続され、他端が前記第10のトランジスタのコレクタおよび前記第14のトランジスタのベースに接続された第9の抵抗と、
一端が第1の電源電圧に接続され、他端が前記第11のトランジスタのベースおよび前記第13のトランジスタのコレクタに接続された第10の抵抗と、
一端が第1の電源電圧に接続され、他端が前記第12のトランジスタのベースおよび前記第14のトランジスタのコレクタに接続された第11の抵抗とから構成されることを特徴とする差動アンプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012213560A JP5469222B1 (ja) | 2012-09-27 | 2012-09-27 | 差動アンプ接続回路および差動アンプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012213560A JP5469222B1 (ja) | 2012-09-27 | 2012-09-27 | 差動アンプ接続回路および差動アンプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5469222B1 true JP5469222B1 (ja) | 2014-04-16 |
JP2014068291A JP2014068291A (ja) | 2014-04-17 |
Family
ID=50744263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012213560A Active JP5469222B1 (ja) | 2012-09-27 | 2012-09-27 | 差動アンプ接続回路および差動アンプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5469222B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110191254A (zh) * | 2019-05-17 | 2019-08-30 | 东莞康佳电子有限公司 | 一种基于超高清视频信号处理的增益电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02280408A (ja) * | 1989-04-21 | 1990-11-16 | Hitachi Ltd | 増幅回路 |
JPH06224652A (ja) * | 1993-01-26 | 1994-08-12 | Toshiba Corp | 光受信回路 |
JPH10247831A (ja) * | 1997-03-03 | 1998-09-14 | Nippon Telegr & Teleph Corp <Ntt> | 増幅回路 |
JP2010232767A (ja) * | 2009-03-26 | 2010-10-14 | Nippon Telegr & Teleph Corp <Ntt> | 差動駆動回路 |
JP2010272919A (ja) * | 2009-05-19 | 2010-12-02 | Nippon Telegr & Teleph Corp <Ntt> | ドライバ回路 |
JP2011124711A (ja) * | 2009-12-09 | 2011-06-23 | Yokogawa Electric Corp | 光受信器 |
-
2012
- 2012-09-27 JP JP2012213560A patent/JP5469222B1/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110191254A (zh) * | 2019-05-17 | 2019-08-30 | 东莞康佳电子有限公司 | 一种基于超高清视频信号处理的增益电路 |
CN110191254B (zh) * | 2019-05-17 | 2023-10-31 | 东莞康佳电子有限公司 | 一种基于超高清视频信号处理的增益电路 |
Also Published As
Publication number | Publication date |
---|---|
JP2014068291A (ja) | 2014-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9094244B2 (en) | Receiver circuit with de-emphasis function | |
US11245555B1 (en) | Wideband passive buffer with DC level shift for wired data communication | |
US20130287084A1 (en) | Wide common-mode range receiver | |
CN106849938B (zh) | 一种输入缓冲器电路 | |
JP2014220770A (ja) | 進行波型増幅器 | |
CN113259279B (zh) | 一种均衡器 | |
US20220014160A1 (en) | Lower-skew receiver circuit with rf immunity for controller area network (can) | |
EP3913802A1 (en) | Continuous time linear equalization circuit with programmable gains | |
US8963641B1 (en) | Source-series terminated differential line driver circuit | |
Prokopenko et al. | The method of speeding of the operational amplifiers based on the folded cascode | |
US20220140821A1 (en) | Wideband buffer with dc level shift and bandwidth extension for wired data communication | |
JP5469222B1 (ja) | 差動アンプ接続回路および差動アンプ回路 | |
US8446201B2 (en) | High speed rail to rail phase splitter for providing a symmetrical differential output signal having low skew | |
US20060061391A1 (en) | High-speed differential logic buffer | |
US8049534B2 (en) | Low-power high-speed differential driver with precision current steering | |
US6472908B1 (en) | Differential output driver circuit and method for same | |
JP5859168B2 (ja) | エンファシス回路 | |
US20130314158A1 (en) | Semiconductor device and communication device | |
US8742846B1 (en) | Selectable gain differential amplifier | |
US20230092750A1 (en) | Reception circuit for optical communication | |
CN109428555B (zh) | 自举式应用布置及在单位增益跟随器中的应用 | |
Lee et al. | An inductorless 6-GHz variable gain differential transimpedance amplifier in 0.18-μm SiGe BiCMOS | |
CN113630096A (zh) | 高速全差分放大器的轨到轨输出电路及高速全差分放大器 | |
US9998120B1 (en) | Circuit for and method of shifting a high range input common mode voltage | |
US9998080B2 (en) | Low voltage supply amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5469222 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |