CN113767572B - 电平转换电路和电子设备 - Google Patents
电平转换电路和电子设备 Download PDFInfo
- Publication number
- CN113767572B CN113767572B CN201980095956.5A CN201980095956A CN113767572B CN 113767572 B CN113767572 B CN 113767572B CN 201980095956 A CN201980095956 A CN 201980095956A CN 113767572 B CN113767572 B CN 113767572B
- Authority
- CN
- China
- Prior art keywords
- circuit
- voltage
- coupled
- output
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title abstract description 55
- 230000009466 transformation Effects 0.000 claims abstract description 256
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 46
- 230000008569 process Effects 0.000 abstract description 45
- 238000010586 diagram Methods 0.000 description 31
- 238000013461 design Methods 0.000 description 25
- 230000000694 effects Effects 0.000 description 23
- 230000008878 coupling Effects 0.000 description 22
- 238000010168 coupling process Methods 0.000 description 22
- 238000005859 coupling reaction Methods 0.000 description 22
- 230000005669 field effect Effects 0.000 description 8
- 230000001105 regulatory effect Effects 0.000 description 7
- 238000011946 reduction process Methods 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
本申请提供一种电平转换电路和电子设备，该电平转换电路包括：第一电流源、第二电流源和变压电路，变压电路包括：耦合的电阻和晶体管。其中，晶体管的漏极耦合至电阻的第一端，电阻的第二端耦合至第一电流源，晶体管的源极耦合至第二电流源，晶体管的栅极耦合至电阻的第一端或电阻的第二端。从而，减小了电平转换过程的阻抗，优化了电平转换电路的噪声性能，降低了电平转换电路的线性度损失。
Description
技术领域
本申请涉及电子技术领域，尤其涉及一种电平转换电路和电子设备。
背景技术
在模拟信号的处理过程中，通常需要对模拟信号的直流电(Direct Current，DC)电压或者共模电压进行升压或者降压处理，在此过程中需要尽可能的保留该模拟信号的原有特征，例如，从DC到高频率带宽范围内信号的幅度、信号的线性度、信号的噪声等，同时，也需要尽可能的降低功耗。
电平转换电路可以实现DC电压或者共模电压的转换。例如，电平转换电路可以采用电阻和电容(RC)的结构，可以将输入电压值(如DC电平)转换至目标值，再利用推挽式输入缓冲器(Input Buffer)对该输入电压进行缓冲和输入，使得输入电压和输出电压的幅值基本保持不变。又如，电平转换电路可以采用纯电阻的结构，并利用带共模反馈的电路，检测输出电压(如共模电压)是否为目标值，并依据检测结果对纯电阻的接入幅值进行动态调整，以实现电平转换。
然而，目前采用的电平转换电路，不仅噪声较大、线性度较差，还容易造成前级电路的不良影响。
发明内容
本申请提供一种电平转换电路和电子设备，以改善现有电平转换电路带来的噪声较大和线性度较差的问题，减小了电平转换过程的阻抗，优化了电平转换电路的噪声性能，降低了电平转换电路的线性度损失。
第一方面，本申请提供一种电平转换电路，包括：第一电流源、第二电流源和变压电路。变压电路包括电阻和晶体管，其中晶体管的漏极耦合至电阻的第一端，电阻的第二端耦合至第一电流源，晶体管的源极耦合至第二电流源，晶体管的栅极耦合至电阻的第一端或电阻的第二端。
其中，场效应管(field effect transistor，FET)。例如，该场效应管可以包括结型场效应晶体管(junction field-effect transistor，JFET)、金属氧化物半导体场效应晶体管(metal oxide semiconductor FET，MOSFET)和V型槽场效应晶体管(V-groovemetal-oxide semiconductor FET，VMOSFET)三种，MOSFET可以包括N型金属氧化物半导体场效晶体管(NMOSFET，简称NMOS管)和P型金属氧化物半导体场效晶体管(PMOSFET，简称PMOS管)两种。
通过第一方面提供的电平转换电路，通过晶体管的漏极耦合至电阻的第一端，电阻的第二端耦合至第一电流源，晶体管的源极耦合至第二电流源，晶体管的栅极耦合至电阻的第一端或电阻的第二端，使得第一电流源、变压电路和第二电流源构成一个回路。从而，第一电流源和第二电流源可以调节流经变压电路的电流，使得变压电路可以将接收到的输入电压转换为输出电压。本申请中，由于变压电路包括耦合的电阻和晶体管，将现有的纯电阻结构替换成电阻和晶体管的结构，减小了电平转换电路的阻抗，优化了电平转换电路的噪声性能，降低了电平转换电路的线性度损失。
在一种可能的设计中，晶体管为第一NMOS管，第一NMOS管的栅极耦合至电阻的第二端。
为了实现变压电路的升压过程，第一NMOS管的源极为变压电路的输入端，可以用于接收输入电压，第一NMOS管的栅极为变压电路的输出端，可以用于输出输出电压。
为了实现变压电路的降压过程，第一NMOS管的栅极为变压电路的输入端，可以用于接收输入电压，第一NMOS管的源极为变压电路的输出端，可以用于输出输出电压。
通过该实施方式提供的电平转换电路，采用电阻和第一NMOS管的结构替换了现有的纯电阻结构，其中，电阻的两端分别耦合第一NMOS管的栅极和漏极，即二极管(Diode)的耦合方式，第一电流源和第二电流源通过调整流经第一NMOS管的电流，使得第一NMOS管工作在线性区(linear region)，这样，变压电路将输入电压转换成幅值为目标值的输出电压的效果更佳。
在一种可能的设计中，晶体管为第二NMOS管，第二NMOS管的栅极耦合至电阻的第一端。
为了实现变压电路的升压过程，第二NMOS管的源极为变压电路的输入端，可以用于接收输入电压，电阻的第二端为变压电路的输出端，可以用于输出输出电压。
为了实现变压电路的降压过程，电阻的第二端为变压电路的输入端，可以用于接收输入电压，第二NMOS管的源极为变压电路的输出端，可以用于输出输出电压。
通过该实施方式提供的电平转换电路，采用电阻和第二NMOS管的结构替换了现有的纯电阻结构，其中，电阻的两端分别耦合第二NMOS管的栅极和漏极，即Diode的耦合方式，第一电流源和第二电流源通过调整流经第二NMOS管的电流，使得第二NMOS管工作在饱和区或者亚阈值区，这样，变压电路将输入电压转换成幅值为目标值的输出电压的效果更佳。
在一种可能的设计中，晶体管为第一PMOS管，第一PMOS管的栅极耦合至电阻的第二端。
为了实现变压电路的升压过程，第一PMOS管的栅极为变压电路的输入端，可以用于接收输入电压，第一PMOS管的源极为变压电路的输出端，可以用于输出输出电压。
为了实现变压电路的升压过程，第一PMOS管的源极为变压电路的输入端，可以用于接收输入电压，第一PMOS管的栅极为变压电路的输出端，可以用于输出输出电压。
通过该实施方式提供的电平转换电路，采用电阻和第一PMOS管的结构替换了现有的纯电阻结构，其中，电阻的两端分别耦合第一PMOS管的栅极和漏极，即Diode的耦合方式，第一电流源和第二电流源通过调整流经第一PMOS管的电流，使得第一PMOS管工作在线性区，这样，变压电路将输入电压转换成幅值为目标值的输出电压的效果更佳。
在一种可能的设计中，晶体管为第二PMOS管，第二PMOS管的栅极耦合至电阻的第一端。
为了实现变压电路的升压过程，电阻的第二端为变压电路的输入端，可以用于接收输入电压，第二PMOS管的源极为变压电路的输出端，可以用于输出输出电压。
为了实现变压电路的降压过程，第二PMOS管的源极为变压电路的输入端，可以用于接收输入电压，电阻的第二端为变压电路的输出端，可以用于输出输出电压。
通过该实施方式提供的电平转换电路，采用电阻和第二PMOS的结构替换了现有的纯电阻结构，其中，电阻的两端分别耦合第二PMOS的栅极和漏极，即Diode的耦合方式，第一电流源和第二电流源通过调整流经第二PMOS的电流，使得第二PMOS工作在饱和区或者亚阈值区，这样，变压电路将输入电压转换成幅值为目标值的输出电压的效果更佳。
在一种可能的设计中，变压电路还包括：电容，电容并联耦合在变压电路的输入端与输出端之间，以获得更好的噪声性能和高频性能。
在一种可能的设计中，第一电流源和第二电流源，用于分别调节第一电流源的电流和第二电流源的电流，使得所述第一电流源的电流和所述第二电流源的电流相等。从而，第一电流源和第二电流源可以调节流经变压电路的电流。
通常，当输出电压的幅值大于目标值时，第一电流源和第二电流源可以将流经变压电路的电流调小，使得输出电压的幅值变小，以调节至目标值。当输出电压的幅值小于目标值时，第一电流源和第二电流源可以将流经变压电路的电流调大，使得输出电压的幅值变大，以调节至目标值。当输出电压的幅值等于目标值时，第一电流源和第二电流源可以无需调节流经变压电路的电流，使得变压电路可以输出幅值为目标值的输出电压。
在一种可能的设计中，第一电流源，用于根据接收到的第一反馈信号，调节第一电流源的电流，第一反馈信号用于表示输出电压的幅值不为目标值。第二电流源，用于根据接收到的第二反馈信号，调节第二电流源的电流，第二反馈信号用于表示输出电压的幅值不为目标值。其中，第一反馈信号和第二反馈信号通常为不同幅值的电压。从而，实现对流经变压电路的电流的调节过程。
本申请中，第一电流源和第二电流源的实现方式可以采用可调电阻，也可以采用如MOS管或者晶体三极管(bipolar junction transistor，BJT)等，还可以为电阻和MOS管的组合，也可以为电阻和BJT的组合，也可以为电阻、MOS管和BJT的组合，本申请对此不做限定，只需满足第一电流源和第二电流源可以调节流经变压电路的电流即可。
在一种可能的设计中，电平转换电路还包括：第一控制电路。第一控制电路的输入端耦合至变压电路的输出端，第一控制电路的第一输出端耦合至第一电流源，第一控制电路的第二输出端耦合至第二电流源。第一控制电路，用于从变压电路接收输出电压。第一控制电路，还用于在确定输出电压的幅值不为目标值时，向第一电流源发送第一反馈信号，并向第二电流源发送第二反馈信号。
在一种可能的设计中，第一电流源包括：第三PMOS管，第二电流源包括：第三NMOS管，第一控制电路包括：电压反馈电路、第四PMOS管和第四NMOS管。
其中，第三PMOS管的源极耦合有供电电平，第三PMOS管的漏极耦合至电阻的第二端，第三PMOS管的栅极耦合至第四PMOS管的栅极。第三NMOS管的漏极耦合至晶体管的源极，第三NMOS管的源极接地，第三NMOS管的栅极耦合至第四NMOS管的栅极。第四PMOS管的源极耦合有供电电压，第四PMOS管的栅极和漏极均耦合至第四NMOS管的漏极，第四NMOS管的源极接地，第四NMOS管的栅极还耦合至电压反馈电路的输出端，电压反馈电路的输入端为第一控制电路的输入端，电压反馈电路的输入端耦合至变压电路的输出端。
本申请中，电压反馈电路，用于从变压电路接收输出电压，并对输出电压的当前幅值是否为目标值进行判断。电压反馈电路，还用于在输出电压的幅值不为目标值时，向第四NMOS管发送调节信号，调节信号用于第四PMOS管向第三PMOS管发送第一反馈信号，及第四NMOS管向第三NMOS管发送第二反馈信号。
其中，第一控制电路中的第四PMOS管可以作为第三PMOS管的电流镜，由第四PMOS管向第三PMOS管发送第一反馈信号，第一控制电路中的第四NMOS管可以作为第三NMOS管的电流镜，由第四NMOS管向第三NMOS管发送第二反馈信号。
一方面，该调节信号经由第四NMOS管和第四PMOS管，可以向第三PMOS管发送第一反馈信号，以调节第三PMOS管的电流。
另一方面，该调节信号经由第四NMOS管，可以向第三NMOS管发送第二反馈信号，以调节第三NMOS管的电流，且在保证第三PMOS管的电流和第三NMOS管的电流相等的基础上，实现对流经变压电路的电流的调节。
在一种可能的设计中，电平转换电路还包括：M个第一电流源、M个第二电流源、M个变压电路和第二控制电路，M为正整数。其中，M+1个第一电流源、M+1个第二电流源与M+1个变压电路一一对应耦合，第二控制电路的M+1个输入端与M+1个变压电路的输出端一一对应耦合，第二控制电路的M+1个第一输出端与M+1个第一电流源一一对应耦合，第二控制电路的M+1个第二输出端与M+1个第二电流源一一对应耦合。第二控制电路，用于从每个变压电路接收一个输出电压。第二控制电路，还用于在M+1个输出电压的幅值均值不为目标值时，向每个第一电流源发送第一反馈信号，并向每个第二电流源发送第二反馈信号。
本申请中，M+1个第一电流源和M+1个第二电流源可以调节流经与该第一电流源和第二电流源对应的变压电路的电流，使得M+1变压电路各自输出的输出电压的幅值均值为目标值，可以提高输出电压的准确度，使得电平转换过程效果更佳。
需要说明的是，电平转换电路不仅可以采用包含有一个第一电流源、一个第二电流源、一个变压电路和第一控制电路的结构，还可以采用将包含有M+1个第一电流源、M+1个第二电流源、M+1个变压电路和第二控制电路的结构。另外，一个电路(或者单元或者装置或者电子设备)中可以集成设置有如上述任意一种方式或者包含有两种上述方式的多个电平转换电路，可以将一个或者多个输入电压转换成不同幅值的输出电压，还可以同时实现升压和降压的过程，为电平转换过程提供各种可能性，提高了该电路的处理效率。
在一种可能的设计中，第二控制电路包括：处理器、带共模反馈的比较器或者带共模反馈和缓冲器的比较器中任意一种。进而，本申请提供的电平转换电路可以控制输出共模，通过同时调节两个电流源，可以减轻对信号源的驱动能力要求，还实现了共模反馈的过程，可以解决输入输出共模不匹配的问题，使得输出共模可控，消除了电平转换电路对前级电路的DC电流，减轻了对前级电路的影响。
在一种可能的设计中，第二控制电路中的晶体管与变压电路中的晶体管属于相同类型，可以减轻工艺-电压-温度(process-voltage-temperature，PVT)对输出共模的影响。
第二方面，本申请提供一种电平转换电路，包括：第一电流源、第二电流源和变压电路。变压电路包括电阻和晶体管，其中，晶体管的集电极耦合至电阻的第一端，电阻的第二端耦合至第一电流源，晶体管的发射极耦合至第二电流源，晶体管的基极耦合至电阻的第一端或电阻的第二端。
其中，本申请中的晶体管还可其他类型，如晶体三极管，该晶体三极管可以包括PNP型三极管和NPN型三极管两种。
通过第二方面提供的电平转换电路，通过晶体管的集电极耦合至电阻的第一端，电阻的第二端耦合至第一电流源，晶体管的发射极耦合至第二电流源，晶体管的基极耦合至电阻的第一端或电阻的第二端，使得第一电流源、变压电路和第二电流源构成一个回路。从而，第一电流源和第二电流源可以调节流经变压电路的电流，使得变压电路可以将接收到的输入电压转换为输出电压。本申请中，由于变压电路包括耦合的电阻和晶体管，将现有的纯电阻结构替换成电阻和晶体管的结构，减小了电平转换电路的阻抗，优化了电平转换电路的噪声性能，降低了电平转换电路的线性度损失。
在一种可能的设计中，晶体管为第一NPN，第一NPN的基极耦合至电阻的第二端。
为了实现变压电路的升压过程，第一NPN的发射极为变压电路的输入端，可以用于接收输入电压，第一NPN的基极为变压电路的输出端，可以用于输出输出电压。
为了实现变压电路的降压过程，第一NPN的基极为变压电路的输入端，可以用于接收输入电压，第一NPN的发射极为变压电路的输出端，可以用于输出输出电压。
通过该实施方式提供的电平转换电路，采用电阻和第一NPN的结构替换了现有的纯电阻结构，其中，电阻的两端分别耦合第一NPN的基极和集电极，即Diode的耦合方式，第一电流源和第二电流源通过调整流经第一NPN的电流，使得第一NPN工作在线性区，这样，变压电路将输入电压转换成幅值为目标值的输出电压的效果更佳。
在一种可能的设计中，晶体管为第二NPN，第二NPN的基极耦合至电阻的第一端。
为了实现变压电路的升压过程，第二NPN的发射极为变压电路的输入端，可以用于接收输入电压，电阻的第二端为变压电路的输出端，可以用于输出输出电压。
为了实现变压电路的降压过程，电阻的第二端为变压电路的输入端，可以用于接收输入电压，第二NPN的发射极为变压电路的输出端，可以用于输出输出电压。
通过该实施方式提供的电平转换电路，采用电阻和第二NPN的结构替换了现有的纯电阻结构，其中，电阻的两端分别耦合第二NPN的基极和集电极，即Diode的耦合方式，第一电流源和第二电流源通过调整流经第二NPN的电流，使得第二NPN工作在饱和区或者亚阈值区，这样，变压电路将输入电平转换成幅值为目标值的输出电压的效果更佳。
在一种可能的设计中，晶体管为第一PNP，第一PNP的基极耦合至电阻的第二端。
为了实现变压电路的升压过程，第一PNP的基极为变压电路的输入端，可以用于接收输入电压，第一PNP的发射极为变压电路的输出端，可以用于输出输出电压。
为了实现变压电路的升压过程，第一PNP的发射极为变压电路的输入端，可以用于接收输入电压，第一PNP的基极为变压电路的输出端，可以用于输出输出电压。
通过该实施方式提供的电平转换电路，采用电阻和第一PNP的结构替换了现有的纯电阻结构，其中，电阻的两端分别耦合第一PNP的基极和集电极，即Diode的耦合方式，第一电流源和第二电流源通过调整流经第一PNP的电流，使得第一PNP工作在线性区，这样，变压电路将输入电压转换成幅值为目标值的输出电压的效果更佳。
在一种可能的设计中，晶体管为第二PNP，第二PNP的基极耦合至电阻的第一端。
为了实现变压电路的升压过程，电阻的第二端为变压电路的输入端，可以用于接收输入电压，第二PNP的发射极为变压电路的输出端，可以用于输出输出电压。
为了实现变压电路的降压过程，第二PNP的发射极为变压电路的输入端，可以用于接收输入电压，电阻的第二端为变压电路的输出端可以用于输出输出电压。
通过该实施方式提供的电平转换电路，采用电阻和第二PNP的结构替换了现有的纯电阻结构，其中，电阻的两端分别耦合第二PNP的基极和集电极，即Diode的耦合方式，第一电流源和第二电流源通过调整流经第二PNP的电流，使得第二PNP工作在饱和区或者亚阈值区，这样，变压电路将输入电压转换成幅值为目标值的输出电压的效果更佳。
在一种可能的设计中，变压电路还包括：电容，电容并联耦合在变压电路的输入端与输出端之间，以获得更好的噪声性能和高频性能。
在一种可能的设计中，第一电流源和第二电流源，用于分别调节第一电流源的电流和第二电流源的电流，使得所述第一电流源的电流和所述第二电流源的电流相等。从而，第一电流源和第二电流源可以调节流经变压电路的电流。
通常，当输出电压的幅值大于目标值时，第一电流源和第二电流源可以将流经变压电路的电流调小，使得输出电压的幅值变小，以调节至目标值。当输出电压的幅值小于目标值时，第一电流源和第二电流源可以将流经变压电路的电流调大，使得输出电压的幅值变大，以调节至目标值。当输出电压的幅值等于目标值时，第一电流源和第二电流源可以无需调节流经变压电路的电流，使得变压电路可以输出幅值为目标值的输出电压。
在一种可能的设计中，第一电流源，用于根据接收到的第一反馈信号，调节第一电流源的电流，第一反馈信号用于表示输出电压的幅值不为目标值。第二电流源，用于根据接收到的第二反馈信号，调节第二电流源的电流，第二反馈信号用于表示输出电压的幅值不为目标值。其中，第一反馈信号和第二反馈信号通常为不同幅值的电压。从而，实现对流经变压电路的电流的调节过程。
本申请中，第一电流源和第二电流源的实现方式可以采用可调电阻，也可以采用如MOS管或者晶体三极管(bipolar junction transistor，BJT)等，还可以为电阻和MOS管的组合，也可以为电阻和BJT的组合，也可以为电阻、MOS管和BJT的组合，本申请对此不做限定，只需满足第一电流源和第二电流源可以调节流经变压电路的电流即可。
在一种可能的设计中，电平转换电路还包括：第一控制电路。第一控制电路的输入端耦合至变压电路的输出端，第一控制电路的第一输出端耦合至第一电流源，第一控制电路的第二输出端耦合至第二电流源。第一控制电路，用于从变压电路接收输出电压。第一控制电路，还用于在确定输出电压的幅值不为目标值时，向第一电流源发送第一反馈信号，并向第二电流源发送第二反馈信号。
在一种可能的设计中，第一电流源包括：第三PMOS管，第二电流源包括：第三NMOS管，第一控制电路包括：电压反馈电路、第四PMOS管和第四NMOS管。
其中，第三PMOS管的源极耦合有供电电平，第三PMOS管的漏极耦合至电阻的第二端，第三PMOS管的栅极耦合至第四PMOS管的栅极。第三NMOS管的漏极耦合至晶体管的源极，第三NMOS管的源极接地，第三NMOS管的栅极耦合至第四NMOS管的栅极。第四PMOS管的源极耦合有供电电压，第四PMOS管的栅极和漏极均耦合至第四NMOS管的漏极，第四NMOS管的源极接地，第四NMOS管的栅极还耦合至电压反馈电路的输出端，电压反馈电路的输入端为第一控制电路的输入端，电压反馈电路的输入端耦合至变压电路的输出端。
本申请中，电压反馈电路，用于从变压电路接收输出电压，并对输出电压的当前幅值是否为目标值进行判断。电压反馈电路，还用于在输出电压的幅值不为目标值时，向第四NMOS管发送调节信号，调节信号用于第四PMOS管向第三PMOS管发送第一反馈信号，及第四NMOS管向第三NMOS管发送第二反馈信号。
其中，第一控制电路中的第四PMOS管可以作为第三PMOS管的电流镜，由第四PMOS管向第三PMOS管发送第一反馈信号，第一控制电路中的第四NMOS管可以作为第三NMOS管的电流镜，由第四NMOS管向第三NMOS管发送第二反馈信号。
一方面，该调节信号经由第四NMOS管和第四PMOS管，可以向第三PMOS管发送第一反馈信号，以调节第三PMOS管的电流。
另一方面，该调节信号经由第四NMOS管，可以向第三NMOS管发送第二反馈信号，以调节第三NMOS管的电流，且在保证第三PMOS管的电流和第三NMOS管的电流相等的基础上，实现对流经变压电路的电流的调节。
在一种可能的设计中，电平转换电路还包括：M个第一电流源、M个第二电流源、M个变压电路和第二控制电路，M为正整数。其中，M+1个第一电流源、M+1个第二电流源与M+1个变压电路一一对应耦合，第二控制电路的M+1个输入端与M+1个变压电路的输出端一一对应耦合，第二控制电路的M+1个第一输出端与M+1个第一电流源一一对应耦合，第二控制电路的M+1个第二输出端与M+1个第二电流源一一对应耦合。第二控制电路，用于从每个变压电路接收一个输出电压。第二控制电路，还用于在M+1个输出电压的幅值均值不为目标值时，向每个第一电流源发送第一反馈信号，并向每个第二电流源发送第二反馈信号。
本申请中，M+1个第一电流源和M+1个第二电流源可以调节流经与该第一电流源和第二电流源对应的变压电路的电流，使得M+1变压电路各自输出的输出电压的幅值均值为目标值，可以提高输出电压的准确度，使得电平转换过程效果更佳。
需要说明的是，电平转换电路不仅可以采用包含有一个第一电流源、一个第二电流源、一个变压电路和第一控制电路的结构，还可以采用将包含有M+1个第一电流源、M+1个第二电流源、M+1个变压电路和第二控制电路的结构。另外，一个电路(或者单元或者装置或者电子设备)中可以集成设置有如上述任意一种方式或者包含有两种上述方式的多个电平转换电路，可以将一个或者多个输入电压转换成不同幅值的输出电压，还可以同时实现升压和降压的过程，为电平转换过程提供各种可能性，提高了该电路的处理效率。
在一种可能的设计中，第二控制电路包括：处理器、带共模反馈的比较器或者带共模反馈和缓冲器的比较器中任意一种。进而，本申请提供的电平转换电路可以控制输出共模，通过同时调节两个电流源，可以减轻对信号源的驱动能力要求，还实现了共模反馈的过程，可以解决输入输出共模不匹配的问题，使得输出共模可控，消除了电平转换电路对前级电路的DC电流，减轻了对前级电路的影响。
在一种可能的设计中，第二控制电路中的晶体管与变压电路中的晶体管属于相同类型，可以减轻工艺-电压-温度对输出共模的影响。
第三方面，本申请提供一种电子设备，包括：输入端电路、输出端电路及至少一个如上述第一方面和第一方面的各可能的实施方式和/或至少一个如上述第二方面和第二方面的各可能的实施方式的电平转换电路。其中，电平转换电路耦合至输入端电路，用于从输入端电路接收输入电压。电平转换电路耦合至输出端电路，用于向输出端电路发送输出电压。
上述第三方面以及上述第三方面的各可能的设计中所提供的电子设备，其有益效果可以参见上述第一方面和第一方面的各可能的实施方式和/或上述第二方面和第二方面的各可能的实施方式所带来的有益效果，在此不再赘述。
附图说明
图1a为本申请提供的一种电平转换电路的结构示意图；
图1b为本申请提供的一种电平转换电路的结构示意图；
图2为本申请提供的一种电平转换电路的电路示意图；
图3为本申请提供的一种电平转换电路的电路示意图；
图4为本申请提供的一种电平转换电路的电路示意图；
图5为本申请提供的一种电平转换电路的电路示意图；
图6为本申请提供的一种电平转换电路的电路示意图；
图7为本申请提供的一种电平转换电路的电路示意图；
图8为本申请提供的一种电平转换电路的电路示意图；
图9为本申请提供的一种电平转换电路的电路示意图；
图10为本申请提供的一种电平转换电路的电路示意图；
图11为本申请提供的一种电平转换电路的电路示意图；
图12为本申请提供的一种电平转换电路的电路示意图；
图13为本申请提供的一种电平转换电路的电路示意图；
图14为本申请提供的一种电平转换电路的电路示意图；
图15为本申请提供的一种电平转换电路的电路示意图；
图16为本申请提供的一种电平转换电路的电路示意图；
图17为本申请提供的一种电平转换电路的电路示意图；
图18为本申请提供的一种电平转换电路的结构示意图；
图19为本申请提供的一种电平转换电路的电路示意图；
图20为本申请提供的一种电平转换电路的等效小信号模型示意图；
图21为本申请提供的一种电平转换电路中晶体管的电流-电压(I-V)曲线及其直流电阻和交流电阻曲线示意图；
图22为本申请提供的一种电平转换电路的结构示意图；
图23为本申请提供的一种电平转换电路的结构示意图；
图24为本申请提供的一种电平转换电路的结构示意图；
图25为本申请提供的一种电子设备的结构示意图。
附图标记：
10-电平转换电路；11-第一电流源；12-第二电流源；
13-变压电路；14-第一控制电路；15-第二控制电路；
20-输入端电路；30-输出端电路。
具体实施方式
下面将结合本申请中的附图，对本申请中的技术方案进行描述。其中，在本申请的描述中，除非另有说明，“/”表示或的意思，例如，A/B可以表示A或B；本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。并且，在本申请的描述中，除非另有说明，“多个”是指两个或多于两个。另外，为了便于清楚描述本申请的技术方案，在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
本申请中，耦合可以为直接接触耦合，也可以为间接耦合，本申请对此不做限定。
图1a和图1b示出了本申请提供的电平转换电路的结构示意图。如图1a和图1b所示，本申请的电平转换电路10(level shifter，LS)可以包括：第一电流源11、第二电流源12和变压电路13。其中，电平转换电路10可以适用于但不限于抬升或者降低模拟信号中的直流电(direct current，DC)信号或者共模信号的各种场景。
本申请中，变压电路13可以包括：电阻和晶体管。图1a和图1b中，电阻采用字母“R”标识，电阻的第一端采用数字“1”标识，电阻的第二端采用数字“2”标识，晶体管采用字母“O”标识。
通常，晶体管有三个电极，电阻与晶体管的至少一个电极可以串联连接，也可以并联连接，也可以串并联连接，本申请对此不做限定，只需耦合的电阻和晶体管共同实现电压转换即可。且本申请对电阻和晶体管的数量和类型皆不做限定。
下面，结合图1a和图1b，对电阻和晶体管的耦合关系进行详细说明。
图1a中，晶体管可以采用FET。例如，FET可以包括JFET、MOSFET和VMOSFET三种，MOSFET可以包括NMOS管和PMOS管两种。
如图1a所示，晶体管的漏极耦合至电阻的第一端，电阻的第二端耦合至第一电流源11的第一端(图1a中以数字“1”标识)，晶体管的源极耦合至第二电流源12的第一端(图1a中以数字“1”标识)，晶体管的栅极耦合至电阻的第一端或电阻的第二端。
另外，图1b中，晶体管还可以采用晶体三极管，该晶体三极管可以包括PNP型三极管和NPN型三极管两种。
如图1b所示，晶体管的集电极耦合至电阻的第一端，电阻的第二端耦合至第一电流源11的第一端(图1a中以数字“1”标识)，晶体管的发射极耦合至第二电流源12的第一端(图1a中以数字“1”标识)，晶体管的基极耦合至电阻的第一端或电阻的第二端。
需要说明的是，上述图1a和图1b所示实施例仅是电阻和晶体管的耦合关系的部分示意。其中，当晶体管的数量和/或类型发生改变时，晶体管三个电极的名称对应发生改变，具体对应关系可以根据晶体管的工作原理进行确定。
本申请中，第一电流源11和第二电流源12的实现方式可以采用可调电阻，也可以采用MOS管或者BJT，还可以为电阻和MOS管的组合，也可以为电阻和BJT的组合，也可以为电阻、MOS管和BJT的组合，本申请对此不做限定，只需满足第一电流源11和第二电流源12可以调节流经变压电路13的电流即可。
本申请中，第一电流源11的供电端耦合有供电电压(该供电电压可根据实际情况进行设置)，第一电流源11的第一端通过与变压电路13中的电阻和晶体管的耦合，第二电流源12的第一端通过与变压电路13中的电阻和晶体管的耦合，第二电流源12的接地端接地，这样，第一电流源11、变压电路13和第二电流源12可以构成一个回路，从而，第一电流源11和第二电流源12可以对流经变压电路13的电流进行调节。
本申请中，第一电流源11和第二电流源12可以根据变压电路13输出的输出电压的幅值，对流经变压电路13的电流进行调节。通常，当输出电压的幅值大于目标值时，第一电流源11和第二电流源12可以将流经变压电路13的电流调小，使得输出电压的幅值变小，以调节至目标值。当输出电压的幅值小于目标值时，第一电流源11和第二电流源12可以将流经变压电路13的电流调大，使得输出电压的幅值变大，以调节至目标值。当输出电压的幅值等于目标值时，第一电流源11和第二电流源12可以无需调节流经变压电路13的电流，使得变压电路13可以输出幅值为目标值的输出电压。
本领域技术人员可以理解，当流经变压电路13的电流发生改变时，变压电路13接收到的输入电压的幅值保持不变，那么输出电压的幅值将会发生改变。并且，由于输出端电路所需电压的幅值通常为固定的(即目标值)，因此，变压电路13需要将输入电压转换成幅值为目标值的输出电压。
其中，输入电压和输出电压的具体幅值可以根据实际情况进行设置，本申请对此不做限定。
基于上述内容，一方面，第一电流源11和第二电流源12可以在输出电压的幅值为目标值时，保持流经变压电路13的电流不变，即无需调节流经变压电路13的电流，使得变压电路13可以直接输出幅值为目标值的输出电压。
另一方面，第一电流源11和第二电流源12可以在输出电压的幅值不为目标值时，对流经变压电路13的电流进行调节，使得变压电路13可以输出幅值为目标值的输出电压。
这样，完成了电平转换电路10的升压或者降压，且电平转换电路10可以输出输出端电路所需的电压(即幅值为目标值的输出电压)，以方便输出端电路执行后续的相应操作。
本申请提供的电平转换电路，通过晶体管的漏极耦合至电阻的第一端，电阻的第二端耦合至第一电流源，晶体管的源极耦合至第二电流源，晶体管的栅极耦合至电阻的第一端或电阻的第二端，使得第一电流源、变压电路和第二电流源构成一个回路。从而，第一电流源和第二电流源可以调节流经变压电路的电流，使得变压电路可以将接收到的输入电压转换为输出电压。本申请中，由于变压电路包括耦合的电阻和晶体管，将现有的纯电阻结构替换成电阻和晶体管的结构，减小了电平转换电路的阻抗，优化了电平转换电路的噪声性能，降低了电平转换电路的线性度损失。
本申请中，变压电路13中的晶体管可以为各种类型的晶体管。为了便于说明，图2-图17中，第一电流源11采用字母“I1”标识，第二电流源12采用字母“I2”标识，电阻采用字母“R”标识，输入电压采用字母“Vin”标识，输出电压采用字母“Vout”标识。
当晶体管为场效应管时，在图1a所示实施例的基础上，结合图2-图9，采用如下四种可行的实现方式对电平转换电路1O的具体结构进行描述。
一种可行的实现方式中，如图2和图3所示，当晶体管为第一NMOS管时，第一NMOS管的栅极耦合至电阻的第二端。
其中，本申请对第一NMOS管的具体个数不做限定。为了便于说明，图2和图3中，第一NMOS管为一个并以字母“M1”标识。
一方面，如图2所示，为了实现变压电路13的升压过程，第一NMOS管的源极为变压电路13的输入端，可以用于接收输入电压，第一NMOS管的栅极为变压电路13的输出端，可以用于输出输出电压。
另一方面，如图3所示，为了实现变压电路13的降压过程，第一NMOS管的栅极为变压电路13的输入端，可以用于接收输入电压，第一NMOS管的源极为变压电路13的输出端，可以用于输出输出电压。
本申请中，采用电阻和第一NMOS管的结构替换了现有的纯电阻结构，其中，电阻的两端分别耦合第一NMOS管的栅极和漏极，即Diode的耦合方式，第一电流源11和第二电流源12通过调整流经第一NMOS管的电流，使得第一NMOS管工作在线性区，这样，变压电路13将输入电压转换成幅值为目标值的输出电压的效果更佳。
另一种可行的实现方式中，如图4和图5所示，当晶体管为第二NMOS管时，第二NMOS管的栅极耦合至电阻的第一端。
其中，本申请对第二NMOS管的具体个数不做限定。为了便于说明，图4和图5中，第二NMOS管为一个并以字母“M2”标识。
一方面，如图4所示，为了实现变压电路13的升压过程，第二NMOS管的源极为变压电路13的输入端，可以用于接收输入电压，电阻的第二端为变压电路13的输出端，可以用于输出输出电压。
另一方面，如图5所示，为了实现变压电路13的降压过程，电阻的第二端为变压电路13的输入端，可以用于接收输入电压，第二NMOS管的源极为变压电路13的输出端，可以用于输出输出电压。
本申请中，采用电阻和第二NMOS管的结构替换了现有的纯电阻结构，其中，电阻的两端分别耦合第二NMOS管的栅极和漏极，即Diode的耦合方式，第一电流源11和第二电流源12通过调整流经第二NMOS管的电流，使得第二NMOS管工作在饱和区或者亚阈值区，这样，变压电路13将输入电压转换成幅值为目标值的输出电压的效果更佳。
另一种可行的实现方式中，如图6和图7所示，当晶体管为第一PMOS管时，第一PMOS管的栅极耦合至电阻的第二端。
其中，本申请对第一PMOS管的具体个数不做限定。为了便于说明，图6和图7中，第一PMOS管为一个并以字母“M3”标识。
一方面，如图6所示，为了实现变压电路13的升压过程，第一PMOS管的栅极为变压电路13的输入端，可以用于接收输入电压，第一PMOS管的源极为变压电路13的输出端，可以用于输出输出电压。
另一方面，如图7所示，为了实现变压电路13的升压过程，第一PMOS管的源极为变压电路13的输入端，可以用于接收输入电压，第一PMOS管的栅极为变压电路13的输出端，可以用于输出输出电压。
本申请中，采用电阻和第一PMOS管的结构替换了现有的纯电阻结构，其中，电阻的两端分别耦合第一PMOS管的栅极和漏极，即Diode的耦合方式，第一电流源11和第二电流源12通过调整流经第一PMOS管的电流，使得第一PMOS管工作在线性区，这样，变压电路13将输入电压转换成幅值为目标值的输出电压的效果更佳。
另一种可行的实现方式中，如图8和图9所示，当晶体管为第二PMOS管时，第二PMOS管的栅极耦合至电阻的第一端。
其中，本申请对第二PMOS管的具体个数不做限定。为了便于说明，图8和图9中，第二PMOS管为一个并以字母“M4”标识。
一方面，如图8所示，为了实现变压电路13的升压过程，电阻的第二端为变压电路13的输入端，可以用于接收输入电压，第二PMOS管的源极为变压电路13的输出端，可以用于输出输出电压。
另一方面，如图9所示，为了实现变压电路13的降压过程，第二PMOS管的源极为变压电路13的输入端，可以用于接收输入电压，电阻的第二端为变压电路13的输出端，可以用于输出输出电压。
本申请中，采用电阻和第二PMOS的结构替换了现有的纯电阻结构，其中，电阻的两端分别耦合第二PMOS的栅极和漏极，即Diode的耦合方式，第一电流源11和第二电流源12通过调整流经第二PMOS的电流，使得第二PMOS工作在饱和区或者亚阈值区，这样，变压电路13将输入电压转换成幅值为目标值的输出电压的效果更佳。
当晶体管为晶体三极管时，在图1b所示实施例的基础上，结合图10-图17，采用如下四种可行的实现方式对电平转换电路10的具体结构进行描述。
一种可行的实现方式中，如图10和图11所示，当晶体管为第一NPN时，第一NPN的基极耦合至电阻的第二端。
其中，本申请对第一NPN的具体个数不做限定。为了便于说明，图10和图11中，第一NPN为一个并以字母“N1”标识。另外，第一NPN的基极通常耦合有电阻，图10和图11中未进行示意。
一方面，如图10所示，为了实现变压电路13的升压过程，第一NPN的发射极为变压电路13的输入端，可以用于接收输入电压，第一NPN的基极为变压电路13的输出端，可以用于输出输出电压。
另一方面，如图11所示，为了实现变压电路13的降压过程，第一NPN的基极为变压电路13的输入端，可以用于接收输入电压，第一NPN的发射极为变压电路13的输出端，可以用于输出输出电压。
本申请中，采用电阻和第一NPN的结构替换了现有的纯电阻结构，其中，电阻的两端分别耦合第一NPN的基极和集电极，即Diode的耦合方式，第一电流源11和第二电流源12通过调整流经第一NPN的电流，使得第一NPN工作在线性区，这样，变压电路13将输入电平转换成幅值为目标值的输出电压的效果更佳。
另一种可行的实现方式中，如图12和图13所示，当晶体管为第二NPN时，第二NPN的基极耦合至电阻的第一端。
其中，本申请对第二NPN的具体个数不做限定。为了便于说明，图12和图13中，第二NPN为一个并以字母“N2”标识。另外，第二NPN的基极通常耦合有电阻，图12和图13中未进行示意。
一方面，如图12所示，为了实现变压电路13的升压过程，第二NPN的发射极为变压电路13的输入端，可以用于接收输入电压，电阻的第二端为变压电路13的输出端，可以用于输出输出电压。
另一方面，如图13所示，为了实现变压电路13的降压过程，电阻的第二端为变压电路13的输入端，可以用于接收输入电压，第二NPN的发射极为变压电路13的输出端，可以用于输出输出电压。
本申请中，采用电阻和第二NPN的结构替换了现有的纯电阻结构，其中，电阻的两端分别耦合第二NPN的基极和集电极，即Diode的耦合方式，第一电流源11和第二电流源12通过调整流经第二NPN的电流，使得第二NPN工作在饱和区或者亚阈值区，这样，变压电路13将输入电压转换成幅值为目标值的输出电压的效果更佳。
另一种可行的实现方式中，如图14和图15所示，当晶体管为第一PNP时，第一PNP的基极耦合至电阻的第二端。
其中，本申请对第一PNP的具体个数不做限定。为了便于说明，图14和图15中，第一PNP为一个并以字母“N3”标识。另外，第一PNP的基极通常耦合有电阻，图14和图15中未进行示意。
一方面，如图14所示，为了实现变压电路13的升压过程，第一PNP的基极为变压电路13的输入端，可以用于接收输入电压，第一PNP的发射极为变压电路13的输出端，可以用于输出输出电压。
另一方面，如图15所示，为了实现变压电路13的升压过程，第一PNP的发射极为变压电路13的输入端，可以用于接收输入电压，第一PNP的基极为变压电路13的输出端，可以用于输出输出电压。
本申请中，采用电阻和第一PNP的结构替换了现有的纯电阻结构，其中，电阻的两端分别耦合第一PNP的基极和集电极，即Diode的耦合方式，第一电流源11和第二电流源12通过调整流经第一PNP的电流，使得第一PNP工作在线性区，这样，变压电路13将输入电压转换成幅值为目标值的输出电压的效果更佳。
另一种可行的实现方式中，如图16和图17所示，当晶体管为第二PNP时，第二PNP的基极耦合至电阻的第一端。
其中，本申请对第二PNP的具体个数不做限定。为了便于说明，图16和图17中，第二PNP为一个并以字母“N4”标识。另外第二PNP的基极通常耦合有电阻，图16和图17中未进行示意。
一方面，如图16所示，为了实现变压电路13的升压过程，电阻的第二端为变压电路13的输入端，可以用于接收输入电压，第二PNP的发射极为变压电路13的输出端，可以用于输出输出电压。
另一方面，如图17所示，为了实现变压电路13的降压过程，第二PNP的发射极为变压电路13的输入端，可以用于接收输入电压，电阻的第二端为变压电路13的输出端可以用于输出输出电压。
本申请中，采用电阻和第二PNP的结构替换了现有的纯电阻结构，其中，电阻的两端分别耦合第二PNP的基极和集电极，即Diode的耦合方式，第一电流源11和第二电流源12通过调整流经第二PNP的电流，使得第二PNP工作在饱和区或者亚阈值区，这样，变压电路13将输入电平转换成幅值为目标值的输出电压的效果更佳。
需要说明的是，上述实施例仅是变压电路13的部分实现方式，本申请中的变压电路13还可以采用其他方式，只需满足变压电路13包括耦合的电阻和晶体管即可。
进一步地，在图2-图17所示实施例的基础上，变压电路13还可以包括：电容(图2-图17中电容以字母“C”标识)，电容并联耦合在变压电路13的输入端与输出端之间，以获得更好的噪声性能和高频性能。
示例性的，在上述图1a、图1b-图17实施例的基础上，第一电流源11的第二端用于接收第一反馈信号，第二电流源12的第二端用于接收第二反馈信号。其中，第一反馈信号和第二反馈信号通常为不同幅值的电压。
本申请中，由于第一反馈信号和第二反馈信号用于表示输出电压的幅值不为目标值，因此，第一电流源11和第二电流源12可以分别调节自身的电流，实现对流经变压电路13的电流的调节。
可选地，第一电流源11根据第一反馈信号，调节第一电流源11的电流，使得第一电流源11的电流和第二电流源12的电流相等。第二电流源12根据第二反馈信号，调节第二电流源12的电流，使得第二电流源12的电流和第一电流源11的电流相等。其中，第一电流源11调节自身电流的过程，和第二电流源12调节自身电流的过程，可以同步进行，时间顺序上不分先后。
本申请提供的电平转换电路，通过第一电流源、变压电路中的电阻和晶体管与第二电流源可以构成一个回路，从而第一电流源和第二电流源可以调节流经变压电路的电流，使得变压电路可以将接收到的输入电压转换为输出电压。在输出电压的幅值为目标值时，第一电流源和第二电流源保持流经变压电路的电流，无需调整流经变压电路的电流，变压电路便可直接输出幅值为目标值的输出电压。在输出电压的幅值不为目标值时，第一电流源和第二电流源通过与电阻和晶体管的耦合，可以对流经变压电路的电流进行调整，使得变压电路可以输出幅值为目标值的输出电压，以实现电平转换电路的升压或者降压。本申请中，由于变压电路包括耦合的电阻和晶体管，将现有的纯电阻结构替换成电阻和晶体管的结构，减小了电平转换电路的阻抗，优化了电平转换电路的噪声性能，降低了电平转换电路的线性度损失。
图18为在上述图1a所示结构的基础上对本申请电平转换电路10的示意图，如图18所示，电平转换电路10还可以包括：第一控制电路14。第一控制电路14的输入端耦合至变压电路13的输出端，变压电路13的输出端用于输出输出电压，第一控制电路14的第一输出端耦合至第一电流源11的第二端，第一控制电路14的第二输出端耦合至第二电流源12的第二端。
为了便于说明，图18中，变压电路13的输出端采样数字“1”标识，第一电流源11的第二端采用数字“2”标识，第二电流源12的第二端采用数字“2”标识，第一控制电路14的输入端采用数字“1”标识，第一控制电路14的第一输出端采用数字“2”标识，第一控制电路14的第二输出端采用数字“3”标识。
本申请中，第一控制电路14可以从变压电路13接收输出电压，再判断输出电压的当前幅值是否为目标值。进而，第一控制电路14在输出电压的当前幅值不为目标值时，可以向第一电流源11发送第一反馈信号，并向第二电流源12发送第二反馈信号，使得第一电流源11可以根据第一反馈信号调节自身的电流，与此同时，第二电流源12可以根据第二反馈信号调节自身的电路，使得第一电流源11的电流和第二电流源12的电流相同，从而共同实现对流经变压电路13的电流的调节，使得变压电路13可以输出幅值为目标值的输出电压。
另外，第一控制电路14在输出电压的当前幅值为目标值时，可以分别向第一电流源11和第二电流源12提供表示输出电压的幅值为目标值的第一反馈信号和第二反馈信号，使得第一电流源11和第二电流源12无需去调节流经变压电路13的电流，继续保持该电流即可，从而变压电路13可以直接输出幅值为目标值的输出电压，也可以分别不向第一电流源11和第二电流源12输出第一反馈信号和第二反馈信号，使得第一电流源11和第二电流源12在经过预设时长之后仍未接收到第一反馈信号和第二反馈信号时，可以保持流经变压电路13的电流，无需去调节该电流，从而使得变压电路13可以输出幅值为目标值的输出电压。其中，预设时长可以根据实际经验值进行设定，本申请对此不做限定。
需要说明的是，本申请也可以结合图1b所示的结构与第一控制电路14共同构成本申请电平转换电路10，具体工作原理可参见图18所示的描述，此处不做赘述。
其中，在第一电流源11和第二电流源12采用晶体管时，第一电流源11、第二电流源12和第一控制电路14中的晶体管可以为相同类型，也可以为不同类型，可以为一个，也可以为多个，本申请对此不做限定。
可选地，结合图19，采用电流镜的实现方式，对第一电流源11、第二电流源12和第一控制电路14进行实例性示意。如图19所示，第一电流源11包括：第三PMOS管，第二电流源12包括：第三NMOS管，第一控制电路14包括：电压反馈电路、第四PMOS管和第四NMOS管。其中，电压反馈电路可以为处理器等元器件，本申请对此不做限定。
为了便于说明，图19中，变压电路13以图2所示结构为例进行示意，第三PMOS管以一个PMOS管为例，采用字母“Q1”标识，第三NMOS管以一个NMOS管为例，采用字母“Q2”标识，第四PMOS管以一个PMOS管为例，采用字母“Q3”标识，第四NMOS管以一个NMOS管为例，采用字母“Q4”标识。
其中，第三PMOS管的源极耦合有供电电平，即第一电流源11的供电端上的供电电平，第三PMOS管的漏极耦合至电阻的第二端，第三PMOS管的栅极为第一电流源11的第二端，第三PMOS管的栅极耦合至第四PMOS管的栅极。
第三NMOS管的漏极耦合至晶体管的源极，第三NMOS管的源极接地，第三NMOS管的栅极为第二电流源12的第二端，第三NMOS管的栅极耦合至第四NMOS管的栅极。
第四PMOS管的源极耦合有供电电压(该供电电压与第三PMOS管的源极耦合有供电电压相同)，第四PMOS管的栅极和漏极均耦合至第四NMOS管的漏极，第四NMOS管的源极接地，第四NMOS管的栅极还耦合至电压反馈电路的输出端，电压反馈电路的输入端为第一控制电路14的输入端，电压反馈电路的输入端耦合至变压电路13的输出端。
本申请中，电压反馈电路可以从变压电路13的输出端接收输出电压，再对输出电压的当前幅值是否为目标值进行判断。进而，电压反馈电路在输出电压的当前幅值不为目标值时，可以向第四NMOS管发送调节信号(图19中，采用字母“Vctrl”标识)。
其中，第一控制电路14中的第四PMOS管可以作为第三PMOS管的电流镜，由第四PMOS管向第三PMOS管发送第一反馈信号，第一控制电路14中的第四NMOS管可以作为第三NMOS管的电流镜，由第四NMOS管向第三NMOS管发送第二反馈信号。
一方面，该调节信号经由第四NMOS管和第四PMOS管，可以向第三PMOS管发送第一反馈信号，以调节第三PMOS管的电流。
另一方面，该调节信号经由第四NMOS管，可以向第三NMOS管发送第二反馈信号，以调节第三NMOS管的电流，且在保证第三PMOS管的电流和第三NMOS管的电流相等的基础上，实现对流经变压电路13的电流的调节。
其中，本申请对第四PMOS管和第四NMOS管的数量不做限定。且第四PMOS管和第四NMOS管可以与电压反馈电路集成设置，也可以与电压反馈电路分开设置，本申请对此不做限定。
进一步地，为了分析本申请电平转换电路10的阻抗变小的过程，下面，结合图20和图21，对本申请电平转换电路10的阻抗与采用纯电阻结构的电平转换电路的阻抗进行比较分析。
图20示出了本申请电平转换电路10的等效小信号模型，为了便于说明，图20所示的本申请电平转换电路10中，第一电流源11、第二电流源12和变压电路13以图2所示结构为例进行示意。
如图20所示，通过如下公式，计算本申请电平转换电路10的等效阻抗Req(不包括电容和电流源)为：
gmrds≈1
其中，gm为M1的跨导，rds为M1的小信号阻抗，Req为等效阻抗(即交流阻抗)。
通过如下公式，针对采用纯电阻结构的电平转换电路，计算产生幅值为目标值的输出电压转换所需要的电阻值R′为：
ID＝K(VGS-VTH)VDS＝K(VGS-VTH)(VGS-IDR)
其中，ID为流过采用纯电阻结构的电平转换电路的电流，K为常数，VGS为采用纯电阻结构的电平转换电路或者本申请电平转换电路10的电压差，VTH为本申请电平转换电路10中晶体管(晶体管以MOS管为例)的阈值电压，VDS为本申请电平转换电路10中MOS管的源漏极压差，R′为采用纯电阻结构的电平转换电路10的等效阻抗(即直流阻抗)。
从输入电压(即输入信号)到输出电压(输出信号)的传递函数为：
其中，vin为输入信号，vout为输出信号，Rls为本申请电平转换电路10的阻抗，Rtail为电流源阻抗。由于电流源通常为MOS管，MOS管的阻抗Rtail会随着信号的变化而变化，因此，Rls越小，线性度越好。
基于上述内容，比较图20中本申请电平转换电路10的等效阻抗Req和采用纯电阻结构的电平转换电路的电阻值R′，Req约为R′的一半，故本申请电平转换电路10的线性度更佳，同时较小的阻抗带来的噪声贡献也会更小。
图21示出了本申请电平转换电路10中晶体管的电流-电压曲线及其直流电阻和交流电阻曲线，该曲线的横坐标IDS为流过本申请电平转换电路10的电流，纵坐标VGS为本申请电平转换电路10的电压差。为了便于说明，图21所示的本申请电平转换电路10中，第一电流源11、第二电流源12和变压电路13以图4所示的结构为例，晶体管采用MOS管为例进行示意。
通过如下公式，计算本申请电平转换电路10的等效阻抗Req为：
基于上述内容，计算出采用纯电阻结构的电平转换电路的电阻值R′为：
R＝R+rds
如图21所示，由于MOS管工作在饱和区或者亚阈值区时，图4中第二NMOS管的IV曲线近似于指数曲线，明显地，第二MOS管的交流阻抗小于直流阻抗。又由于本申请电平转换电路10的等效阻抗Req相等于MOS管的交流阻抗，采用纯电阻结构的电平转换电路的电阻值R′相等于第二MOS管的直流阻抗，故Req小于R′。因此，相比于采用纯电阻结构的电平转换电路而言，本申请电平转换电路10的线性度更佳，噪声贡献更小。
示例性的，在上述图1a或者图1b所示实施例的基础上，如图22所示，本申请电平转换电路10还可以包括：M个第一电流源11、M个第二电流源12、M个变压电路13和第二控制电路15，M为正整数。为了便于说明，图22仅在图1a的基础上对电平转换电路10进行示意。
本申请中，M+1第一电流源11、M+1个第二电流源12、M+1个变压电路13的任意一对中，第一电流源11、第二电流源12、和变压电路13的具体实现方式可以参见本申请中图1a、图1b-图21所示实施例的描述，此处不做赘述。
本申请中，第二控制电路15的M+1个输入端(图22中采用字母“IN(i)”标识，1≤i≤M，且i为正整数)通过与M+1个变压电路13的输出端(图22中采用字母“OUT”标识)一一对应耦合，可以从每个变压电路13接收一个输出电压，得到M+1输出电压，再判断M+1个输出电压的幅值均值是否为目标值。
其中，第二控制电路15可以对M+1个输出电压的幅值先求和，再取均值，得到M+1个输出电压的幅值均值，也可以采用其他算法(如取M+1个输出电压的幅值的算术平方根)计算M+1个输出电压的幅值均值，本申请对此不做限定。
通常，当输出电压的幅值均值大于目标值时，第二控制电路15可以通过第一电流源11和第二电流源12将流经变压电路13的电流调小，使得输出电压的幅值均值变小，以调节至目标值。当输出电压的幅值均值小于目标值时，第二控制电路15可以通过第一电流源11和第二电流源12将流经变压电路13的电流调大，使得输出电压的幅值均值变大，以调节至目标值。当输出电压的幅值均值等于目标值时，第二控制电路15可以通过第一电流源11和第二电流源12保持流经变压电路13的电流不变，使得变压电路13可以输出幅值均值为目标值的输出电压。
本申请中，第二控制电路15的M+1个第一输出端(图22中采用字母“OUT1(i)”标识，1≤i≤M，且i为正整数)通过与M+1个第一电流源11的第二端(图22中采用字母“ADJ”标识)一一对应耦合，第二控制电路15的M+1个第二输出端(图22中采用字母“OUT2(i)”标识，1≤i≤M，且i为正整数)通过与M+1个第二电流源12的第二端(图22中采用字母“ADJ”标识)一一对应耦合，在M+1个输出电压的幅值均值不为目标值时，可以向每个第一电流源11发送第一反馈信号，且向每个第二电流源12发送第二反馈信号，即M+1个第一电流源11均会接收到第一反馈信号，M+1个第二电流源12均会接收到第二反馈信号。
其中，此处的第一反馈信号和第二反馈信号用于表示M+1输出电压的幅值均值不为目标值。
本申请中，针对任意一对第一电流源11、第二电流源12和变压电路13，在该第一电流源11接收到第一反馈信号且该第二电流源12接收到第二反馈信号时，第一电流源11和第二电流源12可以对流经该变压电路13的电流进行调节，使得M+1个变压电路13各自输出的输出电压的幅值均值为目标值，以提高输出电压的准确度。
其中，本申请对第二控制电路15的具体实现方式不做限定。可选地，第二控制电路15包括：处理器、带共模反馈的比较器或者带共模反馈和缓冲器的比较器中任意一种。
下面，结合图23和图24对第二控制电路15分别采用带共模反馈的比较器(SenseAmplifier)和带共模反馈和缓冲器(buffer)的比较器的电平转换电路10进行实例性示意。为了便于说明，图23和图24中，第一电流源11、第二电流源12和变压电路13以图2所示结构为例进行示意，第一电流源11、第二电流源12和变压电路13的个数M为2，其中，一个晶体管采用字母“Mp”标识，对应的，输入电压采用“Vinp”标识，输出电压采用“Voutp”标识，另一个晶体管采用字母“Mn”标识，对应的，输入电压采用“Vinn”标识，输出电压采用“Voutn”标识。
当第二控制电路15为带共模反馈的比较器时，如图23所示，电平转换电路10为带共模反馈的差分LS，LS输出的输出电压(Voutp和Voutn)经由带共模反馈的比较器，该带共模反馈的比较器通过比较输出电压的幅值均值(如Voutp与Voutn的平均值)与参考电压(图23中采用字母“Vref”标识，幅值为目标值)的幅值大小，产生两对第一反馈信号和第二反馈信号，并向每个第一电流源11输出对应的第一反馈信号和向每个第二电流源12输出对应的第二反馈信号，使得任意一个第一电流源11和对应的第二电流源12调节对应的流经变压电路13的电流，实现共模反馈的目的。
当第二控制电路15为带共模反馈和缓冲器的比较器时，如图24所示，电平转换电路10为带共模反馈和buffer的差分LS，LS输出的输出电压(Voutp和Voutn)经由buffer，其中，Buffer可以采用源跟随器(source follower)结构，且Buffer中的MOS管与变压电路13中的MOS管通常采用相同类型，可以减轻工艺-电压-温度(Process-Voltage-Temperature，PVT)对输出共模的影响。
进一步地，Buffer将输出共模输出到带共模反馈的比较器，带共模反馈的比较器通过比较输出电压与参考电压(图24中采用字母“Vref”标识，幅值为目标值)的幅值大小，产生两对第一反馈信号和第二反馈信号，并向每个第一电流源11输出对应的第一反馈信号和向每个第二电流源12输出对应的第二反馈信号，使得任意一个第一电流源11和对应的每个第二电流源12调节对应的流经变压电路13的电流，从而实现共模反馈的目的，解决了Buffer输入/输出共模不匹配的问题，同时将LS带来的不利影响降到比较低的程度。
进一步地，图23和图24中的电平转换电路10，可以控制输出共模，通过同时调节两个电流源，可以减轻对信号源的驱动能力要求，还实现了共模反馈的过程，可以解决输入输出共模不匹配的问题，使得输出共模可控，消除了电平转换电路10对前级电路的DC电流，减轻了对前级电路的影响。
本申请中，电平转换电路10不仅可以采用如图1a或者图1b所示的包含有一个第一电流源11、一个第二电流源12、一个变压电路13和第一控制电路14的结构，还可以采用图22所示的包含有M+1个第一电流源11、M+1个第二电流源12、M+1个变压电路13和第二控制电路15的结构。另外，一个电路(或者单元或者装置或者电子设备)中可以集成设置有如上述任意一种方式或者包含有上述两种方式的多个电平转换电路10，可以将一个或者多个输入电压转换成不同幅值的输出电压，还可以同时实现升压和降压的过程，为电平转换过程提供各种可能性，提高了该电路的处理效率。
示例性的，在图1a、图1b-图24所示实施例的基础上，本申请还提供一种电子设备。图25为本申请提供的一种电子设备的结构示意图，如图25所示，电子设备可以包括：输入端电路20、输出端电路30及至少一个电平转换电路10。
其中，电平转换电路10耦合至输入端电路20，用于从输入端电路20接收输入电压。电平转换电路10耦合至输出端电路30，用于向输出端电路30发送输出电压。
其中，输入端电路和输出端电路可以包括多种形式，电平转换电路10的结构可参见上述实施例中的描述，此处不再赘述。
其中，电平转换电路10可以与输入端电路20集成设置，也可以与输出端电路30集成设置，还可以单独设置，本申请对此不做限定。
其中，电子设备可以包括但不限于：如手机、平板电脑、台式电脑、笔记本等终端设备、如逻辑运算芯片、高低压切换的带锁相环(Phase Locked Loop，PLL)的鉴相器以及差分信号的电平转换器等。
以上的实施方式、结构示意图或仿真示意图仅为示意性说明本申请的技术方案，其中的尺寸比例、仿真数值并不构成对该技术方案保护范围的限定，任何在上述实施方式的精神和原则之内所做的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。
Claims (12)
1.一种电平转换电路，其特征在于，包括：第一电流源、第二电流源和变压电路；
所述变压电路包括电阻和晶体管，其中所述晶体管的漏极耦合至所述电阻的第一端，所述电阻的第二端耦合至所述第一电流源，所述晶体管的源极耦合至所述第二电流源，所述晶体管的栅极耦合至所述电阻的第一端或所述电阻的第二端；
所述第一电流源，用于根据接收到的第一反馈信号，调节所述第一电流源的电流，所述第一反馈信号用于表示所述变压电路输出的输出电压的幅值不为目标值；和/或，
所述第二电流源，用于根据接收到的第二反馈信号，调节所述第二电流源的电流，所述第二反馈信号用于表示所述输出电压的幅值不为目标值。
2.根据权利要求1所述的电路，其特征在于，所述晶体管为第一N型金属氧化物半导体NMOS管，所述第一NMOS管的栅极耦合至所述电阻的第二端；
其中所述第一NMOS管的源极为所述变压电路的输入端，所述第一NMOS管的栅极为所述变压电路的输出端；或者，所述第一NMOS管的栅极为所述变压电路的输入端，所述第一NMOS管的源极为所述变压电路的输出端。
3.根据权利要求1所述的电路，其特征在于，所述晶体管为第二NMOS管，所述第二NMOS管的栅极耦合至所述电阻的第一端；
其中所述第二NMOS管的源极为所述变压电路的输入端，所述电阻的第二端为变压电路的输出端；或者，所述电阻的第二端为所述变压电路的输入端，所述第二NMOS管的源极为所述变压电路的输出端。
4.根据权利要求1所述的电路，其特征在于，所述晶体管为第一P型金属氧化物半导体PMOS管，所述第一PMOS管的栅极耦合至所述电阻的第二端；
其中所述第一PMOS管的栅极为所述变压电路的输入端，所述第一PMOS管的源极为所述变压电路的输出端；或者，所述第一PMOS管的源极为所述变压电路的输入端，所述第一PMOS管的栅极为所述变压电路的输出端。
5.根据权利要求1所述的电路，其特征在于，所述晶体管为第二PMOS管，所述第二PMOS管的栅极耦合至所述电阻的第一端；
其中所述电阻的第二端为所述变压电路的输入端，所述第二PMOS管的源极为所述变压电路的输出端；或者，所述第二PMOS管的源极为所述变压电路的输入端，所述电阻的第二端为所述变压电路的输出端。
6.根据权利要求1-5任一项所述的电路，其特征在于，所述变压电路还包括：电容，所述电容并联耦合在所述变压电路的输入端和输出端之间。
7.根据权利要求1所述的电路，其特征在于，所述电平转换电路还包括：第一控制电路；
所述第一控制电路的输入端耦合至所述变压电路的输出端，所述第一控制电路的第一输出端耦合至所述第一电流源，所述第一控制电路的第二输出端耦合至所述第二电流源；
所述第一控制电路，用于从所述变压电路接收输出电压；
所述第一控制电路，还用于在确定所述输出电压的幅值不为目标值时，向所述第一电流源发送所述第一反馈信号，并向所述第二电流源发送所述第二反馈信号。
8.根据权利要求7所述的电路，其特征在于，所述第一电流源包括：第三PMOS管，所述第二电流源包括：第三NMOS管，所述第一控制电路包括：电压反馈电路、第四PMOS管和第四NMOS管；
其中，所述第三PMOS管的源极耦合有供电电平，所述第三PMOS管的漏极耦合至所述电阻的第二端，所述第三PMOS管的栅极耦合至所述第四PMOS管的栅极；
所述第三NMOS管的漏极耦合至所述晶体管的源极，所述第三NMOS管的源极接地，所述第三NMOS管的栅极耦合至所述第四NMOS管的栅极；
所述第四PMOS管的源极耦合有供电电压，所述第四PMOS管的栅极和漏极均耦合至所述第四NMOS管的漏极，所述第四NMOS管的源极接地，所述第四NMOS管的栅极还耦合至所述电压反馈电路的输出端，所述电压反馈电路的输入端为所述第一控制电路的输入端，所述电压反馈电路的输入端耦合至所述变压电路的输出端；
所述电压反馈电路，用于从所述变压电路接收所述输出电压；
所述电压反馈电路，还用于在所述输出电压的幅值不为目标值时，向所述第四NMOS管发送调节信号，所述调节信号用于所述第四PMOS管向所述第三PMOS管发送所述第一反馈信号，及所述第四NMOS管向所述第三NMOS管发送所述第二反馈信号。
9.根据权利要求1-5任一项所述的电路，其特征在于，所述电平转换电路还包括：M个第一电流源、M个第二电流源、M个变压电路和第二控制电路，M为正整数；
其中，M+1个所述第一电流源、M+1个所述第二电流源与M+1个所述变压电路一一对应耦合，所述第二控制电路的M+1个输入端与所述M+1个变压电路的输出端一一对应耦合，所述第二控制电路的M+1个第一输出端与所述M+1个第一电流源一一对应耦合，所述第二控制电路的M+1个第二输出端与所述M+1个第二电流源一一对应耦合；
所述第二控制电路,用于从每个变压电路接收一个所述输出电压；
所述第二控制电路，还用于在M+1个所述输出电压的幅值均值不为目标值时，向每个第一电流源发送第一反馈信号，并向每个第二电流发送第二反馈信号，所述第一反馈信号和所述第二反馈信号用于表示所述输出电压的幅值均值不为目标值。
10.根据权利要求9所述的电路，其特征在于，所述第二控制电路包括：处理器、带共模反馈的比较器或者带共模反馈和缓冲器的比较器中任意一种。
11.根据权利要求10所述的电路，其特征在于，所述第二控制电路中的晶体管与所述变压电路中的晶体管属于相同类型。
12.一种电子设备，其特征在于，包括：输入端电路、输出端电路及至少一个如权利要求1-11任一项的电平转换电路；
其中，所述电平转换电路耦合至所述输入端电路，用于从所述输入端电路接收输入电压；所述电平转换电路耦合至所述输出端电路，用于向所述输出端电路发送输出电压。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2019/088030 WO2020232681A1 (zh) | 2019-05-22 | 2019-05-22 | 电平转换电路和电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113767572A CN113767572A (zh) | 2021-12-07 |
| CN113767572B true CN113767572B (zh) | 2024-04-12 |
Family
ID=73458932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980095956.5A Active CN113767572B (zh) | 2019-05-22 | 2019-05-22 | 电平转换电路和电子设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113767572B (zh) |
| WO (1) | WO2020232681A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113595546B (zh) * | 2021-07-01 | 2022-05-17 | 深圳市汇芯通信技术有限公司 | 宽带高速电平转换电路及高速时钟芯片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101729059A (zh) * | 2008-10-31 | 2010-06-09 | 恩益禧电子股份有限公司 | 电平位移电路 |
| CN103532521A (zh) * | 2013-10-15 | 2014-01-22 | 无锡中星微电子有限公司 | 改进型低压振荡器 |
| CN204013475U (zh) * | 2014-07-29 | 2014-12-10 | 佛山市顺德区美的电热电器制造有限公司 | 电平转换电路和具有其的电器设备 |
| WO2016153778A1 (en) * | 2015-03-25 | 2016-09-29 | Qualcomm Incorporated | Driver using pull-up nmos transistor |
| CN206865435U (zh) * | 2017-04-20 | 2018-01-09 | 上海青橙实业有限公司 | 双向电平转换电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI477067B (zh) * | 2010-12-24 | 2015-03-11 | Hanergy Technologies Inc | 差動放大器及其控制方法 |
-
2019
- 2019-05-22 CN CN201980095956.5A patent/CN113767572B/zh active Active
- 2019-05-22 WO PCT/CN2019/088030 patent/WO2020232681A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101729059A (zh) * | 2008-10-31 | 2010-06-09 | 恩益禧电子股份有限公司 | 电平位移电路 |
| CN103532521A (zh) * | 2013-10-15 | 2014-01-22 | 无锡中星微电子有限公司 | 改进型低压振荡器 |
| CN204013475U (zh) * | 2014-07-29 | 2014-12-10 | 佛山市顺德区美的电热电器制造有限公司 | 电平转换电路和具有其的电器设备 |
| WO2016153778A1 (en) * | 2015-03-25 | 2016-09-29 | Qualcomm Incorporated | Driver using pull-up nmos transistor |
| CN206865435U (zh) * | 2017-04-20 | 2018-01-09 | 上海青橙实业有限公司 | 双向电平转换电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113767572A (zh) | 2021-12-07 |
| WO2020232681A1 (zh) | 2020-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101419477B (zh) | 提供多输出电压的可控低压差线性稳压电路 | |
| EP2498398B1 (en) | Amplifier circuit and method | |
| CN109347454B (zh) | 一种连续可变增益放大器 | |
| US8558611B2 (en) | Peaking amplifier with capacitively-coupled parallel input stages | |
| TWI392232B (zh) | 差動驅動電路及通信裝置 | |
| US9590576B2 (en) | Differential amplifier | |
| TW201339785A (zh) | 具可調適米勒補償的電壓調節器 | |
| TWI437407B (zh) | 具有交換式及線性電壓調節模式的電壓調節裝置 | |
| CN112014623B (zh) | 一种电流采样电路和电源变化器 | |
| US20110133837A1 (en) | Variable gain amplifier | |
| JP2009545915A (ja) | 積層バッファ | |
| US20110234318A1 (en) | Low voltage differential signal driver with reduced power consumption | |
| TW201626712A (zh) | 平衡式升頻混頻器 | |
| CN113767572B (zh) | 电平转换电路和电子设备 | |
| US9477245B1 (en) | High performance voltage-to-current converter for LTE transmitter | |
| US7629834B2 (en) | Limiter circuit | |
| US9369098B2 (en) | Inverting amplifier | |
| JP2010233084A (ja) | 差動増幅器 | |
| KR20180071988A (ko) | 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어 | |
| US9438171B2 (en) | Multiplying current conveyor for amplifier | |
| JP6314725B2 (ja) | 受信回路 | |
| CN108781062B (zh) | 可变增益放大器 | |
| CN108075739B (zh) | 可变增益放大器 | |
| Gupta et al. | Design and Analysis of Flipped Voltage Follower for Different Aspect Ratio | |
| US20160036396A1 (en) | Power Amplifier, and Method of the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |