KR100940523B1

KR100940523B1 - 스택형 차동 신호 전송 회로

Info

Publication number: KR100940523B1
Application number: KR1020080037793A
Authority: KR
Inventors: 제이. 데이비드 팬소어; 에이. 알렉산더 알렉세예프
Original assignee: 내셔널 세미콘덕터 코포레이션
Priority date: 2007-04-24
Filing date: 2008-04-23
Publication date: 2010-02-10
Also published as: TWI400916B; JP5037420B2; US7683673B2; JP2008295036A; KR20080095792A; TW200910854A; US20080266463A1

Abstract

다수의 차동 신호 전송 회로들이 전력공급 전극들 사이에서 적층관계로 연결되어 채널들 사이에서 신호 전류들을 재사용하는 것에 의해 전력 낭비를 최소화하는 차동 신호 전송 회로장치이다. 따라서, 채널당 전력 낭비가 감소되며, 회로 복잡도가 낮고, 고유 대역폭 제약이 없고, 데이터 또는 클록 부호화 없이 동작 가능하며, 부가적인 요건들을 신호 수신기에 부과하는 일 없이 동작하고 EMI 및 다른 잡음원들에 대한 매우 강건한 저항을 가지는 차동 I/O 신호 인터페이스를 가지는 장치가 제공될 수 있다.

Description

스택형 차동 신호 전송 회로{Stacked differential signal transmission circuitry}

본 발명은 차동 신호 인터페이스들에, 그리고 특히, 낮은 소비 전력으로 동작하는 저전압 차동 신호 전송기들에 관한 것이다.

관련 기술

차동 입력/출력(I/O) 신호 인터페이스들은 많은 형태의 데이터 통신 채널들에서 신뢰성 있는 고속 데이터 전송을 위해 널리 사용되고 있다. 그것들은 소스 동기식 및 비동기 통신 시스템들 양쪽 다에서 사용된다. 그것들은 대역폭 확장 기법들, 이를테면 등화 및 프리 엠퍼시스와 함께 사용될 수 있다. 잘 알려진 바와 같이, 차동 시그널링(differential signaling)은 도통되거나 방사되는 전자파 장애(EMI)에 관련된 공통형 잡음에 대한 그것의 매우 강건한 저항뿐 아니라 단일 단 정적 상보성 금속산화물 반도체(CMOS) 구현물에 비교되는 낮은 소비전력 때문에 단 일 단(single ended) 시그널링보다 선호된다. 게다가, 차동 시그널링은 또한 감소된 신호 크기들 및 스위칭 전류들 때문에 그것들의 단일 단 대응물들보다 낮은 EMI 방출을 생성한다.

도 1을 참조하면, 전형적인 저전압 차동 신호(LVDS) 전송회로(10a)는 상부 전류원(IBIAS1) 및 하부 전류원(IBIAS2)에 의해 바이어스된 스위칭 트랜지스터들(N1, P1, P2, N2)을 구비하며, 이것들은 모두 실질적으로 도시된 바와 같이 상호접속되고 전력공급기(power supply) 전압(VDD)에 의해 바이어스된다. (이하의 설명 전체에서, 스위칭 소자들(N1, P1, P2 및 N2)은 "트랜지스터"라고 언급되는데 그런 소자들이 종종 N1과 N2는 N형 CMOS 전계 효과 트랜지스터들(CMOSFET들)이고 P1과 P2는 P형 CMOSFET들인 패스 트랜지스터로서 구현되기 때문이다. 그러나, 쉽게 이해될 바와 같이, 대체물로서, 스위칭 소자들(N1, P1, P2, N2)은 모두 N형 트랜지스터들 아니면 P형 트랜지스터들이다. 게다가, 또 다른 대체물로서, 스위칭 소자들(N1, P1, P2, N2)의 각각은 한 쌍의 상보성 트랜지스터들, 즉 전송 게이트로서 알려진 것에서 병렬로 함께 연결된 N형 및 P형의 한 쌍으로서 구현될 수 있다.) 트랜지스터들(N1 및 N2)은 차동 데이터 신호의 양의 위상(D)에 의해 켜지는 반면, 트랜지스터들(P1 및 P2)은 차동 데이터 신호의 음의 위상(/D)에 의해 켜진다. 차동 출력 신호는 부하 저항(RL)(예컨대, 100 ohm의 실(real) 임피던스를 전형적으로 가짐)에 의해 종단되는 전송선로들(예컨대, 50 ohm의 특성 임피던스를 가짐)을 통해 전달된다. 부가적으로, 많은 구현물들은 내부, 또는 소스, 저항성 종단(RS)(예컨대, 100 ohm의 실 임피던스를 가짐)을 구비한다.

그런 전송 회로(10a)의 하나의 불리한 점은 비교적 높은 신호 소비전력인데, 특히 소스 종단(RS)이 포함될 때에 신호 소비전력이 높다. 예를 들면, 소스 종단이 없는 100 ohm의 차동 종단을 위해 2 mA 전류원으로 바이어스된 전형적인 신호 링크는 소스 종단(소스 동기식 구현물에서 각각의 클록 및 데이터 채널을 위해)을 사용할 때 4 mA 전류원을 필요로 할 것이다.

많은 애플리케이션은 소스 종단(RS)을 필요로 하지 않고, 요구된 대역폭 및 채널 품질에 의존한다. 그러나, 낮은 비용의 구현(예컨대, 산업 및 상업적 애플리케이션들과 비교할 때) 때문에 낮은 품질의 통신 미디어를 가지는 소비자 전자 제품들에 의한 차동 I/O 기술의 채택이 폭이 넓어지고 데이터 속도가 증가하는 것과 더불어 소스 종단은 사실상 본질적이게 되었다. 부가적으로, 소스 종단에 의해 제공되는 낮은 임피던스는 신호 인터페이스의 EMI 내성을 개선하는데, 그것이 인터페이스에 결합하고 통신 오류를 도입할 수 있는 방사된 EMI의 량을 제한하기 때문이다. 이것은 EMI 내성이 일반적으로 매우 크게 관계가 있는 이동식 및 핸드헬드 애플리케이션들에 대해 특히 중요할 수 있다.

도 2를 참조하면, 소스 종단된 LVDS 신호 링크의 더 높은 소비전력의 문제는 합동 전자 장치 엔지니어링 협의회(JEDEC)에 의해 제안된 디자인으로써 다루어졌는데, 그 디자인은 800 mV의 내부적으로 조절된 낮은 전력 공급기 전압으로 동작하는 50 ohm의 고정 출력 임피던스를 가지는 정적인 CMOS 신호 드라이버와 유사하다. 그 결과는 별도의 소스 종단 저항들(RS1, RS2)을 가지는 규모가변 저전압 직렬(SLVS) 신호 링크이다. 그런 디자인은 소스 종단 없이 LVDS 신호 링크의 그것과 유사한 소 비 전력을 제공한다. 만일 출력 신호 크기를 200 mV로 그리고 시그널링 전류를 2 mA로 감소시키기 위해 내부 조절식 전력 공급기가 400 mV로 규모 축소될 수 있다면 소비 전력이 더욱 감소될 수 있다는 점에서 규모 가변성이 제공된다.

그러나, 채널당 4 mA 또는 심지어 2 mA의 신호 전류는 차동 I/O 신호 인터페이스를 배터리 동작형 애플리케이션들에 비능률적이게 하기에 여전히 충분히 높을 수 있는 전력 낭비를 초래한다. 따라서, 차동 I/O 신호 인터페이스의 전력 낭비를 더욱 감소시키기 위해 부가적인 기법들이 제안되었다. 하나의 기법에서는, 클록이 데이터 채널들 중의 하나 또는 대역폭을, 예컨대, 클록 데이터 복구(CDR) 또는 다른 클록 삽입 기법들을 사용하여 공유하게 하는 것에 의해 별도의 클록 채널이 불필요하게 하게 된다. 다른 기법은 전송된 신호의 전압 진폭에서 추가적인 감소를 필요로 하고, 그것에 의하여 시그널링 전류를 더욱 감소시킨다.

데이터 채널 내에 클록을 삽입하는 것은 전력 낭비를 감소시킬 수 있지만, 그러면 수신기의 위상 잠금 루프(PLL)가 필요하게 된다. 게다가, 데이터 스트림 내의 삽입된 클록 신호를 획득하고 복구하는데 필요한 시간은 소망의 데이터 속도에 비교하여 길게 될 수 있다. 더군다나, 데이터 채널 암호화가 클록 데이터 복구를 돕기 위해 전형적으로 필요하게 된다. 그 결과, PLL의 요건으로, 전력 낭비는 전용 클록 채널을 사용하는 시스템에 의해 요구된 것과 유사하게 된다. 한편, 소스 동기식 링크는 단순하고 신뢰성 있는 방식으로 확립된 채널을 가로질러 동기적으로 신속히 파워 업 될 수 있어, 클록 및 데이터 채널들 사이의 스큐(skew)가 통신 링크의 타이밍 예산을 지배하기 시작할 때 매우 높은 데이터 속도(예컨대, 채널당 3 GB/s보다 높음)에서만 문제들이 발생할 수 있다. 그래서, CDR 삽입 클록 기법의 사실상 유일한 이점은 인터페이스를 이행하는데 필요한 물리적 접속들의 수를 감소시키는 것이다. 그러나, 충분한 정도의 직렬화로, 링크를 가로질러 클록을 전송하는 부가적인 2개의 접속의 차이는 전형적인 소비자 기기를 위한 비용 예산 내에서 만족스럽다.

CDR 외에, 클록이 전송되는 신호의 펄스 폭 변조(PWM)의 일부 형태 또는 데이터 채널에 대한 논리적 동작을 통해 데이터 스트림 내에 삽입되는 다른 기법들이 제안되었다. 그러나, 이 기법들은 종종 인터페이스의 복잡도를 증대시키고 가용 대역폭을 감소시킨다.

신호 크기, 즉 전압 스윙(swing)을 감소시키는 것은 차동 신호 인터페이스에서 전력 낭비를 감소시킴에 있어 효과적일 수 있다. 언급된 바와 같이, 기존의 LVDS 전압 스윙은 400 mV이라서, 소스 종단이 없는 4 mA의 신호 전류와 소스 종단이 있는 8 mA의 신호 전류를 초래한다. 200 mV까지 전압 스윙을 감소시키는 것에 의해, 이 신호 전류들은 각각 2 mA 및 4 mA로 감소된다. 100 mV의 신호 스윙으로 동작하여, 채널당 1 mA까지 감소된 신호 전류를 가지는 신호 인터페이스들이 보고되어 있다. 그러나, 이것은 인터페이스에 대해 신호대 잡음비(SNR)가 감소되게 하고, 그것에 의해 노이즈의 존재 하에 신뢰성이 덜한 동작을 야기한다. 따라서, 만일 신호 스윙을 100 mV까지 또는 그 밑으로 감소시키는 것이 소망된다면, 소스 종단이 차동 I/O 링크의 LVDS 구현물을 위해 요구될 것이라 여겨진다. 그 결과, 신뢰성 있는 동작을 위한 그런 인터페이스에서 채널당 신호 전류는 대략 2 mA의 최소치 를 가진다고 여겨진다. 게다가, 신호 전압 스윙을 감소시키는 것은 수신기의 성능 요건들이 증가 되게 하는데, 전압 오프셋들이 있을 때 작은 입력 차동 신호들 사이에서 조직적임과 무작위 둘 다를 구별하여야만 할 것이기 때문이다. 그 결과, 오프셋 보상 회로가 필요할 수 있고, 그것애 의해 회로 복잡도가 다시 증가한다.

따라서, 채널당 전력 낭비가 감소되며, 회로 복잡도가 낮고, 고유 대역폭 제약이 없고, 데이터 또는 클록 부호화 없이 동작 가능하며, 부가적인 요건들을 신호 수신기에 부과하는 일 없이 동작하고 EMI 및 다른 잡음원들에 대한 매우 강건한 저항을 가지는 차동 I/O 신호 인터페이스를 가지는 것이 바람직할 것이다.

본 발명에 따라서, 다수의 차동 신호 전송 회로들이 전력 공급기 전극들 사이에 적층관계로 결합되어 채널들 사이에서 신호 전류들을 재사용하는 것에 의해 전력 낭비를 최소화하는 차동 신호 전송 회로장치가 제공된다.

현재 청구된 발명에 따라서, 복수 개의 스택형 차동 신호 전송기를 가지는 차동 신호 전송 회로장치를 구비하는 장치는,

제1 및 제2 전압들을 제공하기 위한 제1 및 제2 전력공급 전극들;

상기 제1 및 제2 전력공급 전극들 사이에 연결된 복수 개의 차동 신호 전송 회로;

상기 복수 개의 차동 신호 전송 회로 사이에 연결된 하나 이상의 내부 바이어싱 회로; 및

상기 제1 및 제2 전력공급 전극들 중의 적어도 하나에 그리고 상기 하나 이상의 내부 바이어싱 회로에 연결되어, 상기 제1 및 제2 전압들 중간의 하나 이상의 연속 값(successive value)을 가지는 하나 이상의 레귤레이터 전압을 제공하기 위한 전압 레귤레이션 회로장치를 포함하며,

상기 복수 개의 차동 신호 전송 회로와 상기 하나 이상의 내부 바이어싱 회로는, 상기 복수 개의 차동 신호 전송 회로 중의 연속하는 차동 신호 전송 회로들 사이에 연결된 상기 하나 이상의 내부 바이어싱 회로 중의 개별 하나와는 교번 적 층(stacked alternating) 관계로 연결되고,

상기 하나 이상의 내부 바이어싱 회로 중의 각각의 하나는 상기 전압 레귤레이션 회로장치에 연결되어, 상기 하나 이상의 레귤레이터 전압 중의 적어도 개별 하나를 수신한다.

현재 청구된 발명의 다른 실시예에 따라서, 복수 개의 스택형 차동 신호 전송기를 가지는 차동 신호 전송 회로장치를 구비하는 장치는,

하나 이상의 공유 전극;

상기 제1 및 제2 전력공급 전극들 사이에서 적층 관계로 상기 하나 이상의 공유 전극을 통해 연결되는 복수 개의 저전압 차동 신호(LVDS) 전송 회로; 및

상기 제1 및 제2 전력공급 전극들 중의 적어도 하나에 그리고 상기 하나 이상의 공유 전극에 연결되어, 상기 제1 및 제2 전압들 중간의 하나 이상의 연속 값을 가지는 하나 이상의 레귤레이터 전압을 제공하는 전압 레귤레이션 회로장치를 구비한다.

상기 제1 및 제2 전력공급 전극들 사이에서 적층 관계로 연결되는 복수 개의 규모가변 저전압 직렬(SLVS) 전송 회로; 및

상기 제1 및 제2 전력공급 전극들 중의 적어도 하나에 그리고 상기 하나 이 상의 공유 전극에 연결되어, 상기 제1 및 제2 전압들 중간의 하나 이상의 연속 값을 가지는 하나 이상의 레귤레이터 전압을 제공하는 전압 레귤레이션 회로장치를 포함한다.

따라서, 본 발명에 의하면, 채널당 전력 낭비가 감소되며, 회로 복잡도가 낮고, 고유 대역폭 제약이 없고, 데이터 또는 클록 부호화 없이 동작 가능하며, 부가적인 요건들을 신호 수신기에 부과하는 일 없이 동작하고 EMI 및 다른 잡음원들에 대한 매우 강건한 저항을 가지는 차동 I/O 신호 인터페이스를 가지는 장치가 제공될 수 있다.

다음의 상세한 설명은 첨부 도면들에 관련한 현재 청구된 발명의 실시예들에관한 것이다. 그런 설명은 예시하려는 의도이고 본 발명의 범위에 관해서 제한하지는 않는다. 그런 실시예들은 이 기술분야에서 통상의 지식을 가진 자가 주제의 발명을 가능하게 하기에 충분히 상세히 기술되고, 다른 실시예들이 주제의 발명의 정신 및 범위로부터 벗어남 없이 일부 개조로 실행될 수 있다는 것이 이해될 것이다.

본 개시물 전체에 걸쳐, 문맥에 반대라는 명백한 표시 없이는, 설명되는 개개의 회로 요소들이 단수로 또는 복수로 될 수 있다는 것이 이해될 것이다. 예를 들면, 용어 "회로"와 "회로장치(circuitry)"는 단일 구성요소 또는 복수 개의 구성요소를 포함할 수 있는데, 그 구성요소들은 능동형 및/또는 수동형이고 기술된 기능을 제공하기 위해 연결되거나 그렇지 않으면 (예컨대, 하나 이상의 집적회로 칩 으로서) 함께 결합된다. 부가적으로, 용어 "신호"는 하나 이상의 전류, 하나 이상의 전압, 또는 데이터 신호를 언급할 수 있다. 도면들 내에서, 유사하거나 관련된 요소들은 유사하거나 관련된 문자, 숫자 또는 문자숫자 지시자들을 가질 것이다. 게다가, 본 발명이 이산 전자회로(바람직하게는 하나 이상의 집적회로 칩들의 형태의)를 사용하는 구현예의 맥락에서 논의되고 있지만, 그런 회로의 어떤 부분의 기능들은 처리하려는 신호 주파수들 또는 데이터 속도들에 의존하여 하나 이상의 적절히 프로그램된 프로세서를 사용하여 달리 구현될 수 있다.

도 3a 및 3b를 참조하면, 현재 청구된 발명(도 3b)의 하나의 실시예에 따르는 회로소자의 스택형 배치구성은 기존의 회로(도 3a)의 병렬 배치구성에 대립하는 것으로 쉽사리 이해될 수 있다. 아래에서 더 상세히 논의될 바와 같이, 이 배치구성은 개개의 전송 회로들(10) 중에서 시그널링 전류가 재사용되는 것을 허용한다.

도 4를 참조하면, 현재 청구된 발명의 일반적인 동작이 하나의 클록 채널 및 하나의 데이터 채널을 가지는 단순화된 구현예(110a)를 사용하여 증명될 수 있다. 데이터 채널을 위한 차동 전송기는, 이 예에서, 스택의 바닥에 있고 회로 접지(예컨대, CMOS 회로들을 위한 전형적인 전력 공급기의 하부 전력공급 전극(VSS))를 참조한다. 클록 채널을 위한 차동 전송기는 스택의 상단에 있고 상부 전력공급 단자(VDD)에 연결된다. 잘 알려진 LVDS 회로 원리에 의거하여, 차동 전송기들의 각각은 클록(CK, /CK) 및 데이터(D, /D) 신호들의 차분 위상들에 의해 제어되는 스위치들에 따라서 종단(RL)을 통하여 흐르는 전류를 제공하기 위해 평형(balanced) 전류원들(IBIAS1, IBIAS2)에 의해 바이어스된다.

필요한 부가적인 회로장치는 상부 전송기의 바닥 연결을 위해, 즉, 그것의 하부 전류원(IBIAS2C)의 하부 연결에서 그리고 하부 전송기의 상단 연결에서, 즉, 그것의 상부 전류원(IBIAS1D)의 상부 연결에서 내부 의사 전력공급 레일 형태의 저 임피던스 노드를 제공하는 저출력 임피던스, 넓은 대역폭의 전압 레귤레이터이다. 이 저 임피던스 노드의 도입은 스택형 전송기들을 서로 독립적으로 유지하는 반면, 넓은 대역폭의 레귤레이터는 신호 스위칭 전이들 동안에 필요한 고속 AC 전류들을 공급하는 것에 의해 심벌간 간섭(ISI)을 최소화하는 것을 돕는다.

도 5를 참조하면, SLVS 전송기들은 현재 청구된 발명에 따라서 적층될 수도 있다. 잘 알려진 바와 같이, SLVS 전송기들은, 그것들의 스위칭 전류가 조절된 의사 공급 전압원(VSH, VSL)에 의해 설정되는, 제어형 임피던스들을 가지는 스위치들을 사용한다. 이 구현예(110b)에서는, LVDS 구현예(110a)에서처럼, 제어된 전압원(VREF)이 있는 전압 레귤레이터는 전압 플로워 증폭기(A1)에 의해 버퍼링되는 조절된 전압을 제공하여 플로팅 전압원들(VSH, VSL) 사이의 저 임피던스 노드에 전압(VREF)을 제공한다. 집적 회로 애플리케이션들에서, 이상적인 플로팅 전압원들(VSH, VSL)은, 칩 상에 실제로 구현하기가, 만일 불가능하지 않으면, 어려울 수 있다. 그러나, 유사한 속성들을 갖는 대체 구성들이 사용될 수 있다.

도 6을 참조하면, SLVS 전송기(110c)는, 그런 대체 구성을, 도시된 바와 같이, 상부 전송기 회로의 하단 전극 및 하부 전송기 회로의 상단 전극 사이에 연결되는 분리 저항(RS)의 형태로 사용한다. 이 구현예에서, 2개의 기준 전압원(VREF1, VREF2)은 저 임피던스 노드들에서 기준 전압들(VLOC, VHID)을 제공하기 위해 전압 플로워 증폭기들(A1C, A1D)에 의해 버퍼링되는 필요한 기준 전압들을 제공한다. 분리 저항(RS)은 이 전압들(VLOC, VHID) 사이에서 충분한 전압 강하를 제공하고 시그널링 전류를 소망의 레벨로 안정화하기에 값이 매우 충분하게 하도록만 필요하다.

전압 레귤레이터들은, 위에서 설명된 바와 같이, 그것들이 스택형 전송기들 사이의 저 임피던스 노드들에 필요한 전류를 제공하거나 그러한 저 임피던스 노드들로부터 과잉 전류에 분로(shunt)를 만드는 한 "쇼크 흡수기들"의 역할을 하는 것이라고 생각될 수 있다. 그런 과잉 전류, 즉, 시그널링 전류를 초과하는 전류는, 실제 시그널링 전류에 비해 훨씬, 예컨대, 크기의 한 자릿수만큼 적게 되도록 제어될 수 있다. 대체 구현예는, 차동 출력 전극들을 가로질러 저출력 임피던스들을 제공하며 전압 레귤레이터의 출력에서의 공통 모드 전압이 별도의 제어 루프를 경유하여 제어되는 전압 레귤레이터를 구비할 수 있다. 그런 구현예는 하나의 스택형 전송기의 하단과 그것의 하부 이웃 전송기의 상단 사이의 전압차가 충분히 작아서 그런 완전 차동 레귤레이터의 단순한 구현을 허용하는 응용들에 특히 유리할 수 있다.

도 7a 내지 7c를 참조하면, 직각위상으로 50 MHz의 속도로(100 Mb/s) 전송되는 클록 및 데이터 신호들의 시뮬레이션들이 나타낸 바와 같은 파형들이 생기게 하였다. 우측의 파형들은, 위에서 논의된 바와 같이, 스택형 전송기들의 출력들 및 저 임피던스 노드들의 전압들(VLOC, VHID)에서의 전압 파형들이다. 전압들(VLOC 및 VHID)을 위한 조절된 전압 레벨들은 각각 400 mV 및 1.4 V로 설정되며 전력공급 전압(VDD)은 1.8 V이다. 좌측 상부의 파형들은 종단 저항들(RL)과 분리 저항(RS)을 통한 현재의 파형들인데, 분리 저항은 이 예에서는 600 ohm이었다(그것은 500 ohm의 요구된 분리 저항값보다 크다). 알 수 있는 바와 같이, 분리 저항(RS)을 통과하는 전류(IS)는 시그널링 전류(IL)보다 작다. 이것은 중간 전압들(VLOC, VHID)을 제공하는 낮은 드롭아웃(LDO) 전압 레귤레이터들이 출처이고 그것에 의해 하락한 과잉 전류 때문이다. 총 소비된 전류, 즉, 전력공급 전류(IDD)는 좌측 하부 파형에서 보이고, AC 스위칭 전류들을 제외하면, 명목상의 DC 값은 대략 2.3 mA인데, 그것은 만일 링크가 2개의 별개의 SLVS 신호 채널들로 구현되었다면 소비되었을 것인 전형적인 4 mA 이상보다 현저히 작다.

도 8(도 8a 및 8b)과 도 9(도 9a 및 9b)를 참조하면, 현재 청구된 발명에 따라서 차동 전송기들의 적층은 더 많은 수의 전송기들로 확장될 수 있다. 이 기술분야에서 통상의 지식을 가진 자에 의해 쉽게 이해될 바와 같이, 차동 신호들의 크기들에 의존하여, 최소의 전력 소비를 제공하는 데이터 채널들의 최적의 수를 알 수 있다.

전술한 바에 기초하여, 직렬 데이터 링크는, 고정 크기 및 다른 출력 공통 모드 전압 레벨을 가지는 차동 신호가 각각 있는 다수의 신호 채널들을 지금 구비할 수 있다는 것을 알 수 있다. 이것은 상응하는 수신기 회로 설계가 최소의 전력 낭비를 위해 단순화되는 것을 허용한다. 기존의 LVDS 수신기에서, 입력 공통 모드 전압은 지정된 전력공급 전압 범위 내에서 그리고 심지어 접지 시프트 차분들로 인해 그런 범위를 넘어서는 어느 곳이라도 있을 수 있다. 이것은 양호한 신호 무결성을 유지하기 위해 신호 이득이 넓은 입력 공통 모드 전압 범위 내에서 비교적 일정 할 것임에 틀림없는 수신기에 상당한 설계 제약을 둘 수 있다.

스택형 전송기 디자인들을 사용할 때, 위에서 의논된 바와 같이, 전송된 출력 공통 모드 전압들은 잘 제어된 좁은 범위로 제한될 수 있고, 그것에 의해 전송기 디자인을 단순화하는 것을 허용한다. 예를 들면, 하나의 클록 채널과 2개의 데이터 채널의 경우에, 데이터 채널 전송기들의 각각은 전력공급 전압들(VDD, VSS) 중의 개별 하나에 가까이 위치될 수 있는 반면, 클록 채널 전송기는 적층물(스택)의 중앙에 놓일 수 있다. SLVS 구현예에서, 이것은 2 mA 시그널링 전류를 위해 데이터 채널 공통 모드 출력 전압을 200 mV 및 VDD-200 mV로 제한할 것이다. 클록 채널의 공통 모드 전압은 전력공급 전압의 절반(VDD/2)으로 고정될 수 있다. 따라서, 데이터 채널들을 위한 수신기들은 차동 쌍 기기들, 즉, 하부 전력공급 단자(VSS)로 참조되는 수신기용 PMOS 트랜지스터들과 상부 전력공급 단자(VDD)로 참조되는 수신기용 NMOS 트랜지스터들 중의 한 유형만을 사용하여 구현될 수 있다. 클록 채널 수신기는 PMOS 및 NMOS 트랜지스터들의 전통적인 차동 배치구성으로 구현될 수 있다.

본 발명의 구조 및 동작 방법에서 각종의 다른 변형들 및 교체들은 본 발명의 범위로부터 벗어나는 일 없이 이 기술분야의 숙련된 자들에게 분명할 것이다. 비록 본 발명이 구체적인 바람직한 실시예들과 관련하여 기술되었지만, 청구된 바의 발명은 그러한 특정 실시예들에 과도하게 한정되지는 않아야 함이 이해되어야만 한다. 다음의 청구항들은 본 발명의 범위를 정의하고 이 청구항들의 범위 내의 구조들 및 방법들 및 그것들의 동등물들이 청구항들에 의해 커버되도록 의도되어 있다.

도 1은 종래의 LVDS 전송 회로의 개요도이다.

도 2는 종래의 SLVS 전송 회로의 개요도이다.

도 3a는 종래의 다중 채널 차동 시그널링 시스템의 블록도이다.

도 3b는 본 발명의 하나의 실시예에 따르는 차동 시그널링 시스템의 블록도이다.

도 4는 본 발명의 하나의 실시예에 따르는 차동 시그널링 시스템의 스택형 LVDS 구현예의 개요도이다.

도 5는 본 발명의 또 다른 실시예에 따르는 차동 시그널링 시스템의 스택형 SLVS 구현예의 개요도이다.

도 6은 본 발명의 또 다른 실시예에 따르는 차동 시그널링 시스템의 또 다른 SLVS 구현예의 개요도이다.

도 7a 내지 7c는 도 6의 회로의 시뮬레이션된 동작을 위해 신호 파형들을 도시한다.

도 8은 본 발명의 또 다른 실시예에 따르는 스택형 LVDS 전송 시스템의 개요도이다.

도 9는 본 발명의 또 다른 실시예에 따르는 스택형 SLVS 전송 시스템의 개요도이다.

Claims

복수 개의 스택형 차동 신호 전송기를 가지는 차동 신호 전송 회로장치를 구비하는 장치에 있어서,

제1 및 제2 전압들을 제공하기 위한 제1 및 제2 전력공급 전극들;

상기 제1 및 제2 전력공급 전극들 사이에 연결된 복수 개의 차동 신호 전송 회로;

상기 복수 개의 차동 신호 전송 회로 사이에 연결된 하나 이상의 내부 바이어싱 회로; 및

상기 제1 및 제2 전력공급 전극들 중의 적어도 하나에 그리고 상기 하나 이상의 내부 바이어싱 회로에 연결되어, 상기 제1 및 제2 전압들 중간의 하나 이상의 연속 값을 가지는 하나 이상의 레귤레이터 전압을 제공하기 위한 전압 레귤레이션 회로장치를 포함하며,

상기 복수 개의 차동 신호 전송 회로와 상기 하나 이상의 내부 바이어싱 회로는, 상기 복수 개의 차동 신호 전송 회로 중의 연속하는 차동 신호 전송 회로들 사이에 연결된 상기 하나 이상의 내부 바이어싱 회로 중의 개별 하나와는 교번 적층(stacked alternating) 관계로 연결되고,

상기 하나 이상의 내부 바이어싱 회로 중의 각각의 하나는 상기 전압 레귤레이션 회로장치에 연결되어, 상기 하나 이상의 레귤레이터 전압 중의 적어도 개별 하나를 수신하는 장치.
제1항에 있어서, 상기 복수 개의 차동 신호 전송 회로는 복수 개의 저전압 차동 신호(LVDS) 전송 회로를 포함하는 것을 특징으로 하는 장치.
제2항에 있어서, 상기 복수 개의 LVDS 전송 회로 중의 각각의 하나는 상호 병렬로 연결된 복수 개의 회로 가지(circuit branch)를 포함하고 회로 가지들의 각각은 상호 직렬로 연결된 반대 도전형의 개별적인 복수 개의 트랜지스터를 구비하는 것을 특징으로 하는 장치.
제2항에 있어서, 상기 하나 이상의 내부 바이어싱 회로 중의 각각의 하나는 개개의 전류원 회로장치를 포함하는 것을 특징으로 하는 장치.
제2항에 있어서,

상기 제1 전력공급 전극 및 상기 복수 개의 차동 신호 전송 회로 중의 첫 번째 하나 사이에 연결된 제1 외부 바이어싱 회로; 및

상기 제2 전력공급 전극 및 상기 복수 개의 차동 신호 전송 회로 중의 마지막 하나 사이에 연결된 제2 외부 바이어싱 회로를 더 포함하는 것을 특징으로 하는 장치.
제5항에 있어서, 상기 제1 및 제2 외부 바이어싱 회로들은 제1 및 제2 전류 원 회로소자를 포함하는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 복수 개의 차동 신호 전송 회로는 복수의 규모가변 저전압 직렬(SLVS) 전송 회로를 포함하는 것을 특징으로 하는 장치.
제7항에 있어서, 상기 복수 개의 SLVS 전송 회로 중의 각각의 하나는 상호 병렬로 연결된 복수 개의 회로 가지를 포함하며 회로 가지들의 각각은 상호 직렬로 연결된 반대 도전형의 개별 복수 개의 트랜지스터를 구비하는 것을 특징으로 하는 장치.
제7항에 있어서, 상기 하나 이상의 내부 바이어싱 회로 중의 각각의 하나는 개개의 전압원 회로소자를 포함하는 것을 특징으로 하는 장치.
제7항에 있어서, 상기 하나 이상의 내부 바이어싱 회로 중의 각각의 하나는 개개의 저항성 회로를 포함하는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 복수 개의 차동 신호 전송 회로 중의 각각의 하나는 상호 병렬로 연결된 복수 개의 회로 가지를 포함하며 회로 가지들의 각각은 상호 직렬로 연결된 반대 도전형의 개별 복수 개의 트랜지스터를 구비하는 것을 특징으로 하는 장치.
제1항에 있어서,

상기 제1 전력공급 전극 및 상기 복수 개의 차동 신호 전송 회로 중의 첫 번째 하나 사이에 연결된 제1 외부 바이어싱 회로; 및

상기 제2 전력공급 전극 및 상기 복수 개의 차동 신호 전송 회로 중의 마지막 하나 사이에 연결된 제2 외부 바이어싱 회로를 더 포함하는 것을 특징으로 하는 장치.
제12항에 있어서,

상기 하나 이상의 내부 바이어싱 회로 중의 각각의 하나는 개개의 전류원 회로소자를 포함하고,

상기 제1 및 제2 외부 바이어싱 회로들은 제1 및 제2 전류원 회로소자를 포함하는 것을 특징으로 하는 장치.
제1항에 있어서,

상기 전압 레귤레이션 회로장치는 하나 이상의 전압 레귤레이터 회로를 포함하며 전압 레귤레이터 회로들의 각각은

상기 제1 및 제2 전력공급 전극들 중의 적어도 상기 하나에 연결되어 하나 이상의 기준 전압 중의 개별 하나를 제공하는 기준 전압원; 및

상기 기준 전압원 및 상기 하나 이상의 내부 바이어싱 회로 중의 개별 하나 사이에 연결되고, 상기 하나 이상의 레귤레이터 전압 중의 개별 하나를 제공하는 것에 의해 상기 하나 이상의 기준 전압 중의 상기 개별 하나에 응답하는 증폭기 회로소자를 구비하는 것을 특징으로 하는 장치.
복수 개의 스택형 차동 신호 전송기를 가지는 차동 신호 전송 회로장치를 구비하는 장치에 있어서,

제1 및 제2 전압들을 제공하기 위한 제1 및 제2 전력공급 전극들;

하나 이상의 공유 전극;

상기 제1 및 제2 전력공급 전극들 사이에서 적층 관계로 상기 하나 이상의 공유 전극을 통해 연결되는 복수 개의 저전압 차동 신호(LVDS) 전송 회로; 및

상기 제1 및 제2 전력공급 전극들 중의 적어도 하나에 그리고 상기 하나 이상의 공유 전극에 연결되어, 상기 제1 및 제2 전압들 중간의 하나 이상의 연속 값을 가지는 하나 이상의 레귤레이터 전압을 제공하는 전압 레귤레이션 회로장치를 포함하는 장치.
제15항에 있어서, 상기 복수 개의 LVDS 전송 회로 중의 각각의 하나는

상부 전류원 회로;

하부 전류원 회로; 및

상기 상부 및 하부 전류원 회로들 사이에서 상호 병렬로 연결된 복수 개의 회로 가지로서, 상기 복수 개의 회로 가지의 각각은 상호 직렬로 연결된 반대 도전 형의 개별 복수 개의 트랜지스터를 구비하는 것을 특징으로 하는 장치.
제15항에 있어서, 상기 전압 레귤레이션 회로장치는 하나 이상의 전압 레귤레이터 회로를 포함하며 전압 레귤레이터 회로들의 각각은

상기 제1 및 제2 전력공급 전극들 중의 적어도 상기 하나에 연결되어 하나 이상의 기준 전압 중의 개별 하나를 제공하는 기준 전압원; 및

상기 기준 전압원 및 상기 하나 이상의 공유 전극 중의 적어도 개별 하나 사이에서 연결되고, 상기 하나 이상의 레귤레이터 전압 중의 개별 하나를 제공하는 것에 의해 상기 하나 이상의 기준 전압 중의 상기 개별 하나에 응답하는 증폭기 회로소자를 구비하는 것을 특징으로 하는 장치.
복수 개의 스택형 차동 신호 전송기를 가지는 차동 신호 전송 회로장치를 구비하는 장치에 있어서,

제1 및 제2 전압들을 제공하기 위한 제1 및 제2 전력공급 전극들;

상기 제1 및 제2 전력공급 전극들 사이에서 적층 관계로 연결되는 복수 개의 규모가변 저전압 직렬(SLVS) 전송 회로; 및

상기 제1 및 제2 전력공급 전극들 중의 적어도 하나에 그리고 상기 하나 이상의 공유 전극에 연결되어, 상기 제1 및 제2 전압들 중간의 하나 이상의 연속 값을 가지는 하나 이상의 레귤레이터 전압을 제공하는 전압 레귤레이션 회로장치를 포함하는 장치.
제18항에 있어서, 상기 복수 개의 SLVS 전송 회로 중의 각각의 하나는

바이어싱 회로소자; 및

상호 병렬로 그리고 상기 바이어싱 회로소자에 연결되는 복수 개의 회로 가지로서, 상기 복수 개의 회로 가지의 각각은 상호 직렬로 연결된 반대 도전형의 개별 복수 개의 트랜지스터를 구비하는 복수 개의 회로 가지를 포함하는 것을 특징으로 하는 장치.
제18항에 있어서, 상기 전압 레귤레이션 회로장치는 하나 이상의 전압 레귤레이터 회로를 포함하며 전압 레귤레이터 회로들의 각각은

상기 제1 및 제2 전력공급 전극들 중의 적어도 상기 하나에 연결되어 하나 이상의 기준 전압 중의 적어도 개별 하나를 제공하는 적어도 하나의 기준 전압원; 및

상기 적어도 하나의 기준 전압원 및 상기 복수 개의 SLVS 전송 회로 중의 적어도 개별 하나 사이에 연결되고, 상기 하나 이상의 레귤레이터 전압 중의 적어도 개별 하나를 제공하는 것에 의해 상기 하나 이상의 기준 전압 중의 상기 적어도 개별 하나에 응답하는 증폭기 회로소자를 구비하는 것을 특징으로 하는 장치.