JP2006352401A - 可変利得増幅回路及びそのｄｃオフセット補正方法並びに無線受信装置 - Google Patents

可変利得増幅回路及びそのｄｃオフセット補正方法並びに無線受信装置 Download PDF

Info

Publication number
JP2006352401A
JP2006352401A JP2005174571A JP2005174571A JP2006352401A JP 2006352401 A JP2006352401 A JP 2006352401A JP 2005174571 A JP2005174571 A JP 2005174571A JP 2005174571 A JP2005174571 A JP 2005174571A JP 2006352401 A JP2006352401 A JP 2006352401A
Authority
JP
Japan
Prior art keywords
correction
amplifier circuit
offset
output
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005174571A
Other languages
English (en)
Other versions
JP4628881B2 (ja
Inventor
Hideo Oba
英雄 大庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005174571A priority Critical patent/JP4628881B2/ja
Priority to US11/448,828 priority patent/US7420410B2/en
Priority to CN2006100927963A priority patent/CN1881788B/zh
Publication of JP2006352401A publication Critical patent/JP2006352401A/ja
Application granted granted Critical
Publication of JP4628881B2 publication Critical patent/JP4628881B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45482—Indexing scheme relating to differential amplifiers the CSC comprising offset means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45494—Indexing scheme relating to differential amplifiers the CSC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45504—Indexing scheme relating to differential amplifiers the CSC comprising more than one switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45566—Indexing scheme relating to differential amplifiers the IC comprising one or more dif stages in cascade with the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45598—Indexing scheme relating to differential amplifiers the IC comprising an input shunting circuit comprising a resistor and a capacitor in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

【課題】
利得の変更時にＤＣオフセットの再補正を行う必要がない可変利得増幅回路を提供する。
【解決手段】
可変利得増幅回路１は、増幅部１１の出力電圧に生じるＤＣオフセットのうち、増幅部１１の利得の変化に依存しない固定オフセット成分を減衰する補正を行う出力オフセット補正部１４と、増幅部１１の利得に依存して変化する入力オフセット成分を減衰する補正を行う入力オフセット補正部１３とを備える。出力オフセット補正部１４による固定オフセット成分の補正と入力オフセット補正部１３による入力オフセット成分の補正は、独立に実施する。
【選択図】 図１

Description

本発明は、可変利得増幅回路に関し、特に増幅回路の出力信号に発生するＤＣオフセットを補正する可変利得増幅回路及びそのＤＣオフセット補正方法に関する。
ＭＯＳトランジスタで構成された差動増幅回路では、差動対を構成するＭＯＳトランジスタのゲート幅等のばらつきによるＭＯＳトランジスタ間での閾値電圧のミスマッチ、差動増幅回路を構成する負荷抵抗のミスマッチ等によって、出力にＤＣオフセットをもつことが知られている。
このような差動増幅回路の出力に生じるＤＣオフセットを補正する方法が従来から知られている。例えば、特許文献１には、利得を変更可能とした差動増幅回路を備え、出力電圧のＤＣオフセット補正を行う可変利得増幅回路が開示されている。
特許文献１に開示された可変利得増幅回路は、オフセット検出モードと信号増幅モードとを切り替え可能な構成であり、オフセット検出モードで検出したＤＣオフセット量はオフセット保持手段に保持される。ここで、オフセット保持手段とは、ＤＣオフセット量をアナログ量として保持し出力するコンデンサ、Ｄ／Ａコンバータ（ＤＡＣ）が出力するＤＣオフセット補正電圧に相当するディジタル値を保持するメモリ等である。また、信号増幅モードでは、オフセット保持手段に保持したＤＣオフセット量に相当する出力を減算した信号を信号増幅手段に入力することによりＤＣオフセット補正を行うものである。
しかし、ＤＣオフセットの大きさは利得に依存して変化するため、特許文献１に開示されているような従来の可変利得増幅回路では、利得を変更する場合に改めてオフセット保持手段にＤＣオフセット量を保持する動作が必要となるという問題がある。この問題について、図１４を用いて説明する。
図１４は、従来の可変利得増幅回路８の構成を示している。増幅部８１は、利得変更可能な差動増幅回路である。利得切替部８２は、利得切替信号に応じて増幅部８１の利得の切り替えを行う。また、入力オフセット補正部８３は、ＤＣオフセットが生じないように増幅部８１の入力信号に対して後述する入力オフセット補正電圧ＶＯＣ＿ｉｎを減算する回路である。
ＤＣオフセットＶＯＳは、増幅部８１の負荷抵抗や電流源のばらつきにより、利得の変化に依存せず固定的に発生する固定オフセット成分ＶＯＳ＿ｆｉｘと、差動対の閾値電圧のばらつき等の入力側のばらつきに起因し、利得に比例する入力オフセット成分ＶＯＳ＿ｉｎを含んでいる。つまり、ＶＯＳは、増幅部８１の利得Ａの関数として、以下の（１）式により表すことができる。
ＶＯＳ（Ａ）＝ＶＯＳ＿ｉｎ×Ａ＋ＶＯＳ＿ｆｉｘ ・・・（１）
可変利得増幅回路８におけるＤＣオフセット補正は、（１）式で表されるＶＯＳがゼロとなるように、増幅部８１に対する入力信号から入力オフセット補正電圧ＶＯＣ＿ｉｎを減算することにより行う。つまり、以下の（２）式が成立するように、補正電圧ＶＯＣ＿ｉｎを決定する。
ＶＯＳ（Ａ）＝（ＶＯＳ＿ｉｎ−ＶＯＣ＿ｉｎ）×Ａ＋ＶＯＳ＿ｆｉｘ＝０ ・・・（２）
（２）式より、ＶＯＳがゼロとなるときのＶＯＣ＿ｉｎは、以下の（３）式により表すことができる。（３）式で表される補正電圧ＶＯＣ＿ｉｎを入力オフセット補正部８３に保持し、増幅部８１の入力信号からＶＯＣ＿ｉｎを減算することによって、ＤＣオフセットＶＯＳの発生を抑えることができる。
ＶＯＣ＿ｉｎ＝ＶＯＳ＿ｆｉｘ／Ａ＋ＶＯＳ＿ｉｎ ・・・（３）
しかしながら、（３）式から明らかなように、入力オフセット補正電圧ＶＯＣ＿ｉｎは増幅部８１の利得Ａに依存している。このため、利得Ａを変更する場合には、ＤＣオフセットＶＯＳが変化するとともに、これを補正するための入力オフセット補正電圧ＶＯＣ＿ｉｎの値も変更する必要がある。このように、従来の可変利得増幅回路８では、増幅部８１の利得を変更する際に、改めて入力オフセット補正部８３に補正電圧を保持する動作が必要となる。
例えば、入力オフセット補正部８３がコンデンサによって補正電圧ＶＯＣ＿ｉｎする構成である場合は、コンデンサにＤＣオフセット量に相当する電荷を充電する時間が改めて必要となる。また、入力オフセット補正部８３がＤＡＣである場合は、増幅部８１の出力信号からＤＣオフセットを抽出するための時間と、このＤＣオフセットによりＤＡＣを制御するための時間、あるいは予め各利得に対する補正量として記録した補正値をメモリから読み出し、ＤＡＣに設定する時間が改めて必要となる。
このように、従来の可変利得増幅回路では、利得を変更するたびにＤＣオフセットの補正を行う必要があり、利得の変更に要する時間がオフセット補正の時間によって制限をされてしまう。このため、高速に利得を切り替えることができないという問題がある。
例えば、ＩＥＥＥ８０２．１１ａ等の無線ＬＡＮ規格に準拠した無線通信機器の受信部では、限られたプリアンブル期間に利得の変更やＤＣオフセットの調整を行い、プリアンブル後の受信信号を増幅する必要がある。このため、利得の変更に時間がかかると、プリアンブル期間中に受信準備が完了しない等の問題を生じる可能性がある。
なお、可変利得増幅回路の出力側にＤＣカット用のコンデンサを挿入し、出力電圧の直流成分をカットする構成をとる場合もあるが、この場合もコンデンサが充電されることによりＤＣオフセットがゼロに収束するまでに時間を要する。このため、高速に利得を切り替える必要がある可変利得増幅回路に適していない。
特開平９−６４６６６号公報
上述したように、可変利得増幅回路の利得を変更するたびにＤＣオフセットの再補正を行う必要がある従来の可変利得増幅回路は、ＤＣオフセットの再補正に時間を要するため、高速に利得を変更することができないという課題がある。
本発明にかかる可変利得増幅回路は、利得の切り替えが可能な増幅部と、前記増幅部の出力電圧に生じるＤＣオフセットのうち、前記増幅部の利得の変化に依存しない固定オフセット成分を減衰する補正と、前記増幅部の利得に比例する入力オフセット成分を減衰する補正とを独立に実施する補正制御部とを備えるものである。
このような構成により、可変利得増幅回路の利得に依存しない固定オフセット成分の補正と利得に依存して変化する入力オフセット成分の補正とを独立に行うことができる。このようなオフセット補正を行うことにより、固定オフセットに対する補正電圧及び入力オフセットに対する補正電圧が共に利得に依存しないものとなる。このため、可変利得増幅回路の利得を変化した場合に、改めてオフセット補正を行わなくても継続的にＤＣオフセットをキャンセルすることができる。このように、本発明の可変利得制御回路は、利得切り替え時に改めてオフセットキャンセル動作を行う必要がないため、利得制御の速度がオフセットキャンセル動作に制限されることがなく、高速で利得の切り替えを行うことができる。
また、本発明にかかるＤＣオフセット補正方法は、利得の切り替えが可能な差動増幅回路の出力電圧に生じるＤＣオフセットを減衰する補正方法であって、前記ＤＣオフセットのうち、前記差動増幅回路の利得の変化に依存しない固定オフセット成分を減衰する補正を行った後に、前記差動増幅回路の利得に依存して変化する入力オフセット成分を減衰する補正を行うものである。
このようなＤＣオフセット補正方法により、固定オフセットに対する補正電圧及び入力オフセットに対する補正電圧が共に利得に依存しないものとなるため、可変利得増幅回路の利得を変化した場合に改めてオフセット補正を行わなくても、継続的にＤＣオフセットをキャンセルすることが可能である。したがって、本発明のＤＣオフセット補正を実施することにより、利得の変更に伴ってＤＣオフセットの再補正を行う必要のない可変利得増幅回路を実現することができる。
本発明により、利得の変更時にＤＣオフセットの再補正を行う必要がない可変利得増幅回路を提供することができる。
発明の実施の形態１．
本実施の形態にかかる可変利得増幅回路１の構成を図１に示す。ここで、増幅部１１は、利得変更可能な差動増幅回路である。利得切替部１２は、利得切替信号に応じて増幅部１１の利得の切り替えを行う。また、入力オフセット補正部１３は、ＤＣオフセットが生じないように増幅部１１の入力信号に対して後述する入力オフセット補正電圧ＶＯＣ＿ｉｎを減算する回路である。さらに、出力オフセット補正部１４は、ＤＣオフセットが生じないように増幅部１１の出力信号に対して後述する出力オフセット補正電圧ＶＯＣ＿ｏｕｔを減算する回路である。
可変利得増幅回路１におけるオフセット補正手順を図２のフローチャートを用いて説明する。まず、利得切替部１２によって増幅部１１の利得を最小利得（Ａ≒０）となるよう設定する（ステップＳ１０１）。このときの、ＤＣオフセットＶＯＳは、上述した（１）式より、
ＶＯＳ（０）＝ＶＯＳ＿ｆｉｘ ・・・・（４）
と表すことができる。つまり、利得に依存しない固定成分ＶＯＳ＿ｆｉｘがＤＣオフセットとして現れることになる。したがって、最小利得（Ａ≒０）の状態で、ＤＣオフセットが生じないよう、理想的にはＤＣオフセットがゼロとなるように出力オフセット補正電圧ＶＯＣ＿ｏｕｔを調整することにより、ＤＣオフセットの固定成分ＶＯＳ＿ｆｉｘをキャンセルすることができる。具体的には、（５）式の関係から、調整後のＶＯＣ＿ｏｕｔは（６）式で表すことができる。
ＶＯＳ（０）＝ＶＯＳ＿ｆｉｘ−ＶＯＣ＿ｏｕｔ＝０ ・・・（５）
ＶＯＣ＿ｏｕｔ＝ＶＯＳ＿ｆｉｘ ・・・・（６）
続く、ステップＳ１０３では、利得切替部１２によって増幅部１１の利得が最大利得となるよう設定する。既に上記のステップＳ１０２によるＶＯＣ＿ｏｕｔの調整によって、ＤＣオフセットの固定成分をキャンセルしているため、このときのＤＣオフセットは、以下の（７）式により表すことができる。ここで、Ａｍａｘは最大利得を示している。
ＶＯＳ（Ａｍａｘ）＝ＶＯＳ＿ｉｎ×Ａｍａｘ ・・・（７）
ステップＳ１０４では、（７）式でＤＣオフセットＶＯＳ（Ａｍａｘ）が生じないよう、理想的にはＤＣオフセットがゼロとなるように入力オフセット補正電圧ＶＯＣ＿ｉｎを調整する。具体的には、（８）式の関係から、調整後のＶＯＣ＿ｉｎは（９）式で表すことができる。
ＶＯＳ（Ａｍａｘ）＝（ＶＯＳ＿ｉｎ−ＶＯＣ＿ｉｎ）×Ａｍａｘ＝０ ・・・（８）
ＶＯＣ＿ｉｎ＝ＶＯＳ＿ｉｎ ・・・（９）
このように、本発明の可変利得増幅回路１では、ＤＣオフセットの固定成分ＶＯＳ＿ｆｉｘをキャンセルする出力オフセット補正及びＤＣオフセットの利得に依存する成分ＶＯＳ＿ｉｎをキャンセルする入力オフセット補正の２段階の補正を行うことにより、ＤＣオフセットＶＯＳを補正することができる。
なお、上述した従来の可変利得増幅回路は、利得に比例する入力オフセット成分と固定オフセット成分を含むＤＣオフセットを、入力オフセット補正によって一括でキャンセルする構成である。このため、利得を変更する度にオフセット補正を改めて行う必要があるという問題を生じていた。
これに対して、本発明の可変利得増幅回路１及びＤＣオフセット補正方法の特徴は、利得に依存しない固定オフセット成分をキャンセルする出力オフセット補正及び利得に比例する入力オフセット成分をキャンセルする入力オフセット補正の２段階の補正を行うことにより、（６）式で表される出力オフセット補正電圧ＶＯＣ＿ｏｕｔ及び（９）式で表される入力オフセット補正電圧ＶＯＣ＿ｉｎがともに増幅部１１の利得Ａに依存しない点である。
このため、本発明の可変利得増幅回路１は、増幅部１１の利得Ａが変化した場合にも、ＶＯＣ＿ｏｕｔ及びＶＯＣ＿ｉｎの再調整を行うことなくＤＣオフセットの発生を抑えることができる。したがって、利得を変更する度にオフセット補正を改めて行う必要がある従来の可変利得増幅回路に比べ、本発明の可変利得制御回路１１は利得の切り替えを高速に行うことができる。なお、上述したオフセット補正は、可変利得増幅回路１の電源投入時やスタンバイ状態など信号の増幅動作を行っていないときに行うこととすればよい。
なお、上記のステップＳ１０３及びＳ１０４において増幅部１１を最大利得に設定して補正を行うこととしたが、最大利得とせずに行うことも可能である。しかしながら、増幅部１１の利得を大きくした状態でオフセット補正を行うことにより、入力オフセット補正電圧ＶＯＣ＿ｉｎの変動によるＤＣオフセットＶＯＳの変動が大きくなることによってＶＯＣ＿ｉｎの調整が容易であること、オフセット補正後の出力に残留するＤＣオフセット量を小さくできるという利点がある。このため、ステップＳ１０４の入力オフセット補正は、増幅部１１を最大利得に設定して補正を行うことが望ましい。
次に、本実施の形態にかかる可変利得増幅回路１の具体的な回路構成の一例を図３に示す。増幅部１１は、ＮＭＯＳトランジスタＭ１及びＭ２からなるＮＭＯＳ差動対を備えている。利得切替部１２は、増幅部１１が備えるスイッチＳＷ１乃至ＳＷ３に対してＯＮ／ＯＦＦ制御信号を送出する。図３の例では、ＳＷ２及びＳＷ３によって２種類の利得Ａ１及びＡ２に切り替え可能である。なお、スイッチＳＷ１は、図２のステップＳ１０３及びＳ１０４で設定する最大利得を得るためのスイッチである。具体的には、ステップＳ１０１の最小利得設定時は、ＳＷ１＝ＯＦＦ、ＳＷ２＝ＯＦＦ、ＳＷ３＝ＯＦＦとする。ステップＳ１０３の最大利得設定時は、ＳＷ１＝ＯＮ、ＳＷ２＝ＯＦＦ、ＳＷ３＝ＯＦＦとする。また、利得Ａ１（Ｒ１／（Ｒ３＋１／ｇｍ））設定時は、ＳＷ１＝ＯＦＦ、ＳＷ２＝ＯＮ、ＳＷ３＝ＯＦＦとし、利得Ａ２（Ｒ１／（Ｒ５＋１／ｇｍ））設定時は、ＳＷ１＝ＯＦＦ、ＳＷ２＝ＯＦＦ、ＳＷ３＝ＯＮとする。ここで、Ｒ１＝Ｒ２，Ｒ３＝Ｒ４，Ｒ５＝Ｒ６であり、ｇｍはトランジスタＭ１、Ｍ２の相互コンダクタンスである。
出力オフセット補正部１４は、上述した出力オフセット補正を制御する補正制御部１４１とＤ／Ａコンバータ（ＤＡＣ）１４２を備えている。ＤＡＣ１４２の出力は、トランジスタＭ３のゲートに入力される。トランジスタＭ３は、差動対を構成するトランジスタＭ１のソースに接続されており、ＤＡＣ１４２の出力調整によってトランジスタＭ１のドレイン・ソース間を流れるドレイン電流ＩＤＳを調整し、出力端子ｏｕｔ＿ｂの出力電圧を調整することができる。つまり、トランジスタＭ３は可変電流源として動作する。上述した出力オフセット補正は、ＤＡＣ１４２の出力を調整することによって行い、差動対の出力端子ｏｕｔ＿ａとｏｕｔ＿ｂの間の電位差が所定の値以下となったときのＤＡＣ１４２の出力を保持し、トランジスタＭ３のゲートに印加する。
また、入力オフセット補正部１３は、出力オフセット補正部１４による出力オフセット補正の後に、上述した入力オフセット補正を行うための補正制御部１３１とＤ／Ａコンバータ（ＤＡＣ）１３２を備えている。ＤＡＣ１３２の出力は、差動対を構成するトランジスタＭ１のゲートに入力される。上述した入力オフセット補正は、ＤＡＣ１３２の出力を変更することによって行い、ＤＣオフセットが所定の値以下となったときのＤＡＣ１３２の出力を保持し、トランジスタＭ１のゲートに印加する。
可変利得増幅回路１の別の構成例を図４に示す。図４は、図３におけるトランジスタＭ３及びＭ４に対してトランジスタＭ５及びＭ６を並列に挿入した構成である。ここで、Ｍ５及びＭ６のゲート幅をＭ３及びＭ４のゲート幅より小さくし、Ｍ５若しくはＭ６又はＭ５及びＭ６の双方のゲートに対して電圧を印加することとする。例えば、トランジスタＭ３とＭ５のゲート幅の比がｎ：１であれば、トランジスタＭ５のゲート電圧によるドレイン電流の調整は、トランジスタＭ３によって調整する場合に比べてドレイン電流が飽和するまでの電圧調整幅をｎ倍とすることができる。ｎ＝５であれば、Ｍ３によって±１０ｍｖの幅で調整するところを±５０ｍｖの幅で調整することができる。つまり、ゲート電圧の変動に対するドレイン電流の変動量を小さくできるため、トランジスタＭ１のドレイン電流をより細かく制御することができ、ＤＣオフセットの補正誤差を小さくすることができる。
なお、上述した実施の形態では、増幅部１１の利得を最小利得（Ａ≒０）とした状態で出力オフセット成分ＶＯＳ＿ｆｉｘを減衰する補正を行い、その後、増幅部１１の利得を切り替えて、望ましくは最大利得とした状態で、入力オフセット成分ＶＯＳ＿ｉｎを減衰する補正を行うこととした。しかしながら、増幅部１１の利得を最小利得（Ａ≒０）とせず、任意の２つの利得Ａ１及びＡ２における出力オフセットＶＯＳ（Ａ１）及びＶＯＳ（Ａ２）を求め、以下に示す（１０）式及び（１１）式からＶＯＳ＿ｆｉｘ及びＶＯＳ＿ｉｎを求めることも可能である。
ＶＯＳ（Ａ１）＝ＶＯＳ＿ｉｎ×Ａ１＋ＶＯＳ＿ｆｉｘ ・・・（１０）
ＶＯＳ（Ａ２）＝ＶＯＳ＿ｉｎ×Ａ２＋ＶＯＳ＿ｆｉｘ ・・・（１１）
発明の実施の形態２．
本実施の形態にかかる可変利得増幅回路２の構成を図５に示す。可変利得増幅回路２は、図２のフローチャートを用いて説明したオフセット補正を自動化したものである。可変利得増幅回路２は、増幅部２１の出力端子ｏｕｔ＿ａとｏｕｔ＿ｂの間の電位差をコンパレータ２１１で比較する。コンパレータ２１１の出力は、オフセット補正部２３が備える補正制御部２３１に入力される。
オフセット補正部２３は、補正制御部２３１とＤＡＣ１３２及び１４２を備えている。補正制御部２３１は、コンパレータ２１１が出力する出力電圧の比較結果を用いてＤＡＣ１３２及び１４２の出力を調整することにより、上述した出力オフセット補正及び入力オフセット補正を行う。なお、その他の構成は、上述した可変利得増幅回路１が備えるものと共通しているため、同一の記号を付与して説明を省略する。
次に、図６に示す補正制御部２３１の詳細構成を参照して、可変利得増幅回路２におけるオフセット補正手順を説明する。補正制御部２３１が備えるＵ／Ｄカウンタ２３４は、クロック信号の立ち上がりエッジ又は立ち下がりエッジに、コンパレータ２１１の出力に基づいてカウントアップ又はカウントダウンを行うカウンタである。ラッチ／スルー回路２３５及び２３６は、ラッチ／スルー制御信号に応じて、入力信号をそのまま出力するスルーモードと入力信号を保持するラッチモードに切り替え可能な回路である。
出力オフセット補正を行う場合は、スイッチＳＷ１乃至ＳＷ３をＯＦＦにして増幅部２１を最小利得に設定し、ラッチ／スルー回路２３６をスルーモードに設定する。コンパレータ２１１の出力によって示されたＤＣオフセットが負である場合はＵ／Ｄカウンタ２３４はアップカウントされ、ＤＣオフセットが正である場合はダウンカウントされる。Ｕ／Ｄカウンタ２３４のカウント値は、ラッチ／スルー回路２３６をスルーしてＤＡＣ１４２に入力される。ＤＡＣ１４２は、入力されたＵ／Ｄカウンタ２３４のカウント値に応じて、ＤＣオフセットが負であれば出力を正方向に、ＤＣオフセットが正であれば出力を負方向に制御する。ＤＣオフセットが所定の値以下に収束するまで上記の動作を繰り返し、ＤＣオフセットが収束した時点で、ラッチ／スルー回路２３６をラッチモードに変更し、出力オフセット補正後の値としてＵ／Ｄカウンタ２３４の値をラッチ／スルー回路２３６に保持する。
次に、入力オフセット補正を行う場合は、スイッチＳＷ１をＯＮにして増幅部２１を最大利得に設定し、ラッチ／スルー回路２３５をスルーモードに設定する。このとき、ラッチ／スルー回路２３６はラッチモードに設定したままとする。出力オフセット補正時と同様に、コンパレータ２１１の出力によって示されたＤＣオフセットが負である場合はＵ／Ｄカウンタ２３４はアップカウントされ、ＤＣオフセットが正である場合はダウンカウントされる。Ｕ／Ｄカウンタ２３４のカウント値は、ラッチ／スルー回路２３５をスルーしてＤＡＣ１３２に入力される。ＤＡＣ１３２は、入力されたＵ／Ｄカウンタ２３４のカウント値に応じて、ＤＣオフセットが負であれば出力を正方向に、ＤＣオフセットが正であれば出力を負方向に制御する。ＤＣオフセットが所定の値以下に収束するまで上記の動作を繰り返し、ＤＣオフセットが収束した時点で、ラッチ／スルー回路２３５をラッチモードに変更し、入力オフセット補正後の値としてＵ／Ｄカウンタ２３４の値をラッチ／スルー回路２３５に保持する。
上述したオフセット補正によって、ＤＣオフセットＶＯＳが収束する様子を図７に示す。時刻Ｔ１においてＶＧＡ２１を最小利得とし、ラッチ／スルー回路２３６をスルーモードに設定して出力オフセット補正を開始する。図７の例では、時刻Ｔ１においてＤＣオフセットＶＯＳが正であるため、Ｕ／Ｄカウンタ２３４がダウンカウントされるにつれてＶＯＳが小さくなる。時刻Ｔ２では、出力オフセット補正によるＶＯＳの収束を判定し、ラッチ／スルー回路２３６をラッチモードに変更する。続く時刻Ｔ３では、ＶＧＡ２１を最大利得とし、ラッチ／スルー回路２３５をスルーモードに設定して入力オフセット補正を開始し、時刻Ｔ４においてＶＯＳの収束を判定して、ラッチ／スルー回路２３５をラッチモードに変更する。
このような手順で、ラッチ／スルー回路２３５及び２３６に保持された値を用いてＤＡＣ１３２、１４２の出力を行うことにより、増幅部２１の利得を変更した場合のＤＣオフセットの再補正が不要となる。
発明の実施の形態３．
本実施の形態にかかる可変利得増幅回路３は、発明の実施の形態２に示した可変利得増幅回路２を改良し、より正確なＤＣオフセット補正を可能としたものである。可変利得増幅回路３の構成を図８に示す。可変利得増幅回路３は、可変利得増幅回路２においてＤＡＣ１３２が接続された入力線の逆相入力側に微調整用のＤＡＣ３３２を備えている。また、ＤＡＣ１４２が接続されたトランジスタＭ３側と逆相側に微調整用のＤＡＣ３３３を備えている。
可変利得増幅回路３のオフセット補正時のＤＣオフセットＶＯＳの収束の様子を図９に示す。まず、可変利得増幅回路２の場合と同様に、ＤＡＣ１４２により出力オフセット補正を行って、ＤＣオフセットＶＯＳを粗く収束させる。その後に、微調整用のＤＡＣ３３３に切り替えてさらにＶＯＳがゼロに近づくよう収束させる。入力オフセット補正も同様に、ＤＡＣ１３２によってＶＯＳを粗く収束させ、その後にＤＡＣ３３２により微調整を行う。
このような微調整は、発明の実施の形態２にかかる可変利得増幅回路２において、ＤＡＣ１３２及び１４２のビット数を増やすことによっても可能である。しかしながら、ＤＡＣのビット数を増やすと回路規模が大きくなるという問題がある。また、ＶＯＳの収束時間が長くなるという問題もある。これに対して、正相側と逆相側に粗調整用のＤＡＣと微調整用のＤＡＣとを設けることにより、個々のＤＡＣの回路規模を抑えることができる。また、粗調整用のＤＡＣでＶＯＳを速やかに収束させ、その後に微調整用のＤＡＣにより微調整を行うことにより、ＶＯＳの収束時間を早めることができる。例えば、８ビットＤＡＣ１つによってオフセット補正を行うかわりに、６ビットＤＡＣと２ビットＤＡＣを用いてオフセット補正を行うこととすればよい。
また、可変利得増幅回路３では、抵抗Ｒ７及びＲ８と並列に接続されたスイッチＳＷ６及びＳＷ７を備えている。可変利得増幅回路３では、ＤＡＣ１３２及び３３２の出力を切り替えることによって入力オフセット成分ＶＯＳ＿ｉｎの補正を行うが、時定数Ｒ７×Ｃ１及びＲ８×Ｃ２が大きいと、ＤＡＣ１３２及び３３２の出力調整後に過渡現象が収束して安定状態となるまでに時間がかかる。このため、入力オフセット補正時にスイッチＳＷ６及びＳＷ７をＯＮとして抵抗Ｒ７及びＲ８を迂回して過渡現象の収束を早めることにより、入力オフセット補正に要する時間を短縮することができる。
発明の実施の形態４．
本実施の形態は、本発明を多段増幅型の可変利得増幅回路に適用したものである。本実施の形態にかかる可変利得増幅回路４の構成を図１０に示す。多段増幅部４１は、ｎ段の可変利得増幅部４１−１乃至４１−ｎを備えている。利得切替部４２は、増幅部４１−１乃至４１−ｎそれぞれの利得切り替えを行い、出力オフセット補正部１４−１乃至１４−ｎは、増幅部４１−１乃至４１−ｎそれぞれの出力オフセット補正を行う。入力オフセット補正部１３は、１段目の増幅部４１−１の入力オフセット補正を行う。ここで、入力オフセット補正部１３が１段目を除いて不要となる理由は、１段目を除く任意のｋ段目の入力オフセット補正はｋ−１段目の出力オフセット補正と併せて行うことができるためである。
多段増幅部４１のｎ段目の増幅部４１−ｎの出力するＤＣオフセットには、１段目からｎ−１段目までの増幅部が出力するＤＣオフセットが全て取り込まれて現れることになる。増幅部４１−ｎが出力するＤＣオフセットＶＯＳ （ｎ）は、以下に示す（１１）式により表すことができる。
ＶＯＳ （ｎ）＝（ＶＯＳ＿ｉｎ （１）−ＶＯＣ＿ｉｎ （１））×Ａ（１）・Ａ（２）・・Ａ（ｎ）
＋（ＶＯＳ＿ｉｎ （２）＋ＶＯＳ＿ｆｉｘ （１）−ＶＯＣ＿ｏｕｔ （１））×Ａ（２）・Ａ（３）・・Ａ（ｎ）
＋・・・・・・
＋（ＶＯＳ＿ｉｎ （ｎ−１）＋ＶＯＳ＿ｆｉｘ （ｎ−２）−ＶＯＣ＿ｏｕｔ （ｎ−２））×Ａ（ｎ−１）・Ａ（ｎ）
＋（ＶＯＳ＿ｉｎ （ｎ）＋ＶＯＳ＿ｆｉｘ （ｎ−１）−ＶＯＣ＿ｏｕｔ （ｎ−１））×Ａ（ｎ）
＋ＶＯＳ＿ｆｉｘ （ｎ）−ＶＯＣ＿ｏｕｔ （ｎ） ・・・・・・・・・・・（１１）
ここで、ＶＯＳ＿ｉｎ （ｋ）はｋ段目の増幅部４１−ｋの利得Ａ（ｋ）に比例する入力オフセット成分、ＶＯＳ＿ｆｉｘ （ｋ）はｋ段目の増幅部４１−ｋの固定オフセット成分である。
可変利得増幅回路４のＤＣオフセット補正は、以下の手順により行うことができる。まず、利得切替部１２−ｎによって最終段であるｎ段目の利得Ａ（ｎ）を最小（Ａ（ｎ）≒０）に設定する。このときのＶＯＳ （ｎ）は、
ＶＯＳ （ｎ）＝ＶＯＳ＿ｆｉｘ （ｎ）−ＶＯＣ＿ｏｕｔ （ｎ） ・・・（１２）
となる。このため、（１２）式に示すＶＯＳ （ｎ）がゼロとなるように出力オフセット補正部１４−ｎを調整することにより、ｎ段目の固定オフセット成分ＶＯＳ＿ｆｉｘ （ｎ）をキャンセルすることができる。このときの、ｎ段目の出力オフセット補正電圧ＶＯＣ＿ｏｕｔ （ｎ）は、
ＶＯＣ＿ｏｕｔ （ｎ）＝ＶＯＳ＿ｆｉｘ （ｎ） ・・・（１３）
となる。
次に、ｎ段目の利得Ａ（ｎ）を最大、ｎ−１段目の利得Ａ（ｎ−１）を最小（Ａ（ｎ−１）≒０）に設定する。このときのＶＯＳ （ｎ）は、ｎ段目の固定オフセット成分ＶＯＳ＿ｆｉｘ （ｎ）が既にキャンセルされているため、以下の（１４）式によって表すことができる。
ＶＯＳ （ｎ）＝（ＶＯＳ＿ｆｉｘ （ｎ−１）＋ＶＯＳ＿ｉｎ （ｎ）−ＶＯＣ＿ｏｕｔ （ｎ−１））×Ａ（ｎ）
・・・（１４）
このため、（１４）式に示すＶＯＳ （ｎ）がゼロとなるように出力オフセット補正部１４−（ｎ−１）を調整することにより、ｎ−１段目の固定オフセット成分ＶＯＳ＿ｆｉｘ （ｎ−１）及びｎ段目の入力オフセット成分ＶＯＳ＿ｉｎ （ｎ）を一括してキャンセルすることができる。このときのｎ−１段目の出力オフセット補正電圧ＶＯＣ＿ｏｕｔ （ｎ−１）は、
ＶＯＣ＿ｏｕｔ （ｎ−１）＝ＶＯＳ＿ｆｉｘ （ｎ−１）＋ＶＯＳ＿ｉｎ （ｎ） ・・・（１５）
となる。
以上の手順を１段目の増幅部４１−１まで順に行うことにより、各増幅部の固定オフセット成分および入力オフセット成分をキャンセルすることができる。最後に、１段目の増幅部４１−１の利得を最大に設定し、以下の（１６）式によって表されるＶＯＳ （ｎ）がゼロとなるように、入力オフセット補正部１３によって１段目の増幅部４１−１の入力オフセット成分ＶＯＳ＿ｉｎ （１）をキャンセルすることにより、多段増幅部４１の出力に生ずるＤＣオフセットを補正することができる。
ＶＯＳ （ｎ）＝（ＶＯＳ＿ｉｎ （１）−ＶＯＣ＿ｉｎ （１））×Ａ（１）・・Ａ（ｎ） ・・・（１６）
このときの、１段目の入力オフセット補正電圧ＶＯＣ＿ｉｎ （１）は、
ＶＯＣ＿ｉｎ （１）＝ＶＯＳ＿ｉｎ （１） ・・・（１７）
となる。
このような補正手順を実行することにより、複数の増幅部が直列接続された多段増幅部４１を有する可変利得増幅回路４のＤＣオフセット補正を行うことができる。また、（１３）式、（１５）式、（１７）式等から明らかなように、個々の増幅部に対する出力オフセット補正電圧及び入力オフセット補正電圧は、増幅部４１−１乃至４１−ｎの利得に依存しない。このため、利得が変化した場合にも、ＤＣオフセットの再補正動作が不要であり、多段増幅部４１の利得切り替えを高速に行うことができる。
可変利得増幅回路４の具体的な構成の一例を図１１に示す。図１１は、多段増幅部４１を４１−１乃至４１−３の３段構成としたものである。オフセット補正部４３は、入力オフセット補正部１３と出力オフセット補正部１４−１乃至１４−３に相当するものである。補正制御部４３１は、上述した発明の実施の形態２の補正制御部２３１あるいは発明の実施の形態３の補正制御部３３１と同様に、コンパレータ２１１の比較結果を入力し、ＤＡＣ１３２，１４２、３３２、３３３、４３２、４３３の出力を調整する。ここで、ＤＡＣ３３２及び３３３は、発明の実施の形態３で説明した微調整用のＤＡＣである。
発明の実施の形態５．
本実施の形態にかかる可変利得増幅回路５の構成を図１２に示す。可変利得増幅回路５は、発明の実施の形態１においてＤＡＣ１４２の出力によりトランジスタＭ３のゲート電圧を制御する構成に対する変形例を示したものである。可変利得増幅回路５は、抵抗制御部５４２により可変抵抗ＶＲ１の抵抗値を制御することによってトランジスタＭ３のゲート電圧、トランジスタＭ１のドレイン電流、さらには、出力端子間の電位差Ｖｏｕｔ＿ａ−Ｖｏｕｔ＿ｂの調整が可能となる。
さらに、可変抵抗ＶＲ１を、出力オフセット補正部５４からの制御信号により電流値を変更可能な電流源に置き換えることも可能である。要するに、本発明で行う出力オフセット補正の目的は、トランジスタＭ１及びＭ２の差動対の出力側に対する調整によって、出力端子間の電位差Ｖｏｕｔ＿ａ−Ｖｏｕｔ＿ｂをキャンセルすることである。従って、出力端子間の電位差の調整を行う具体的な手段、構成は、上述した以外にも様々な変形が可能である。
発明の実施の形態６．
コンパレータ２１１に入力オフセット補正の機能をもたせ、コンパレータ入力でのオフセットを補正することにより、コンパレータ２１１の検出誤差を十分小さい値に抑えることとしてもよい。これによって、補正制御部２３１、３３１及び４３１でのＤＣオフセットの収束判定を正確に行うことができる。
その他の実施の形態．
図１３は、上述した本発明にかかる可変利得増幅回路４１ａ，４１ｂを備えるダイレクトコンバージョン方式の無線受信装置６の構成を示すものである。アンテナ６１を介して受信したＲＦ信号は低雑音増幅器６２によって増幅される。増幅後のＲＦ信号は２分配され、ミキサ６３ａ及び６３ｂにおいて局部発振器６５が出力するＲＦ信号と同じ周波数を持つ搬送波とミキシングされる。局部発振器６５は、９０度位相器６４を介してミキサ６３ａ及び６３ｂに接続されており、ＲＦ信号はミキサ６３ａ及び６３ｂによって９０度位相がずれた直交関係にあるベースバンド信号に変換される。これらのベースバンド信号はローパスフィルタ６６ａ又は６６ｂを通過した後に、可変利得増幅回路４１ａ又は４１ｂによって所定の信号レベルまで増幅される。増幅後のベースバンド信号は、Ａ／Ｄコンバータ６７ａ又は６７ｂによってディジタル信号に変換され、ディジタル信号処理部６８に入力される。ここでローパスフィルタは可変利得増幅回路前ではなく、可変利得増幅回路の後または、複数段の可変利得回路の段間に入る場合も含む。
無線受信装置６の入力レベル変動に応じて、可変利得増幅回路４１ａ及びｂの利得を変更する必要があるが、上述したように本発明にかかる可変利得増幅回路４１は利得を変更しても改めてＤＣオフセット補正動作を実行する必要がない。このため、利得の変更を高速に行うことが可能であり、利得の変更の遅れによる受信データの欠落等を防止することができる。
本発明にかかる可変利得増幅回路の構成図である。 本発明にかかるＤＣオフセット補正方法を示すフローチャートである。 本発明にかかる可変利得増幅回路の構成図である。 本発明にかかる可変利得増幅回路の構成図である。 本発明にかかる可変利得増幅回路の構成図である。 補正制御部２３１の構成図である。 ＤＣオフセットの収束の様子を示す図である。 本発明にかかる可変利得増幅回路の構成図である。 ＤＣオフセットの収束の様子を示す図である。 本発明にかかる可変利得増幅回路の構成図である。 本発明にかかる可変利得増幅回路の構成図である。 本発明にかかる可変利得増幅回路の構成図である。 本発明にかかる無線通信装置の構成図である。 従来の可変利得増幅回路の構成図である。
符号の説明
１、２、３、４、５ 可変利得増幅回路
１１、２１、３１、４１−１〜４１−ｎ、５１ 増幅部
４１、４１ａ、４１ｂ 多段増幅部
１２、４２ 利得切替部
１３ 入力オフセット補正部
１４ 出力オフセット補正部
２３、３３、４３ オフセット補正部
１３１、１４１、２３１、３３１、４３１ 補正制御部
１３２、１４２、３３２、３３３、４３２、４３３ Ｄ／Ａコンバータ（ＤＡＣ）
２１１ コンパレータ
２３４ Ｕ／Ｄカウンタ
２３５、２３６ ラッチ／スルー回路
５４２ 抵抗制御部
Ｒ１〜Ｒ８、Ｒ１１〜Ｒ１３、Ｒ２１〜Ｒ２３、Ｒ３１〜Ｒ３３、Ｒ４１〜Ｒ４３、Ｒ５１〜Ｒ５３、Ｒ６１〜Ｒ６３ 抵抗
Ｍ１〜Ｍ４、Ｍ１１〜Ｍ１３、Ｍ２１〜Ｍ２３、Ｍ３１〜Ｍ３３、Ｍ４１〜Ｍ４３ トランジスタ
ＳＷ１〜ＳＷ３、ＳＷ１１〜ＳＷ１３、ＳＷ２１〜ＳＷ２３、ＳＷ３１〜ＳＷ３３ スイッチ
Ｃ１、Ｃ２ コンデンサ
ＶＲ１ 可変抵抗
ｉｎ＿ａ、ｉｎ＿ｂ 入力端子
ｏｕｔ＿ａ、ｏｕｔ＿ｂ 出力端子
６ 無線受信装置
６１ アンテナ
６２ 低雑音増幅器（ＬＮＡ）
６３ａ、６３ｂ ミキサ
６４ ９０度位相器
６５ 局部発振器
６６ａ、６６ｂ ローパスフィルタ（ＬＰＦ）
６７ａ、６７ｂ Ａ／Ｄコンバータ
６８ ディジタル信号処理部

Claims (28)

  1. 利得の切り替えが可能な増幅部と、
    前記増幅部の出力電圧に生じるＤＣオフセットのうち、前記増幅部の利得の変化に依存しない固定オフセット成分を減衰する補正と、前記増幅部の利得に依存して変化する入力オフセット成分を減衰する補正とを独立に実施する補正制御部とを備える可変利得増幅回路。
  2. 前記補正制御部は、前記固定オフセット成分の補正後に、前記入力オフセット成分の補正を行う請求項１に記載の可変利得制御回路。
  3. 前記固定オフセット成分の補正は、前記入力オフセット成分が前記増幅部の出力に発生しないように前記増幅部の利得を設定して行う請求項２に記載の可変利得増幅回路。
  4. 前記増幅部は、トランジスタ差動対の差動出力信号を出力する差動増幅回路であり、
    前記固定オフセット成分の補正は、前記差動対を構成するトランジスタのドレイン電流を制御することにより行う請求項３に記載の可変利得増幅回路。
  5. 前記入力オフセット成分の補正は、前記増幅部の出力のＤＣオフセットを減衰するように前記増幅部に補正電圧を入力することにより行う請求項４に記載の可変利得増幅回路。
  6. 前記増幅部は、トランジスタ差動対の差動出力信号を出力する差動増幅回路であり、
    前記入力オフセット成分の補正は、前記差動対を構成する２つのトランジスタのソース間を抵抗を介して、または抵抗を介さずに接続した状態で、前記増幅部の出力電圧に生じるＤＣオフセットを減衰することにより行う請求項２に記載の可変利得増幅回路。
  7. 前記増幅部は、トランジスタ差動対の差動出力信号を出力する差動増幅回路であり、
    前記増幅部が出力する２つの前記差動出力信号の大小を比較する比較回路と、
    前記比較回路による比較結果に基づいて、カウント値を増減するカウンタとを備え、
    前記補正制御部は、前記カウンタのカウント値に基づいて、前記固定オフセット成分の補正及び入力オフセット成分の補正を行う請求項２乃至６のいずれかに記載の可変利得制御回路。
  8. 前記補正制御部は、前記カウンタのカウント値を電圧信号に変換して前記増幅部に入力する第１のＤ／Ａコンバータを備える請求項７に記載の可変利得増幅回路。
  9. 前記増幅部は、前記差動対を構成するトランジスタのソース側に電圧調整可能な電流源を備え、
    前記補正制御部は、前記カウンタのカウント値を電圧信号に変換して出力する第２のＤ／Ａコンバータを備え、
    前記第２のＤ／Ａコンバータが出力する電圧信号に基づいて前記電流源を制御する請求項７に記載の可変利得増幅回路。
  10. 前記増幅部は、トランジスタ差動対の差動出力信号を出力する差動増幅回路であり、
    前記補正制御部は、前記増幅部に対する第１の入力バイアス電圧に付加する補正電圧信号を出力する第１の電圧供給手段と、
    前記第１の入力信号と逆相の第２の入力信号をバイアスするための電圧信号を出力し、前記第１の電圧供給手段より小さい調整単位により出力電圧を変更可能な第２の電圧供給手段を備え、
    前記補正制御部は、前記第１の電圧供給手段による入力オフセットの補正後に、前記第２の電圧供給手段による入力オフセットの補正を行う請求項５に記載の可変利得増幅回路。
  11. 前記増幅部は、トランジスタ差動対の差動出力信号を出力する差動増幅回路であり、前記差動対を構成する２つのトランジスタそれぞれのソース側に電圧制御可能な２つの電流源を備え、
    前記補正制御部は、前記２つの電流源に対して個別に制御電圧を供給する電圧供給手段を備える請求項５に記載の可変利得増幅回路。
  12. 前記増幅部は、２以上の差動増幅回路が直列に接続されており、第１段目の前記差動増幅回路に対する入力を順次増幅し、最終段の前記差動増幅回路から出力する多段増幅回路であって、
    前記補正制御部は、最終段の前記差動増幅回路に対する固定オフセット成分の補正から開始し、前段の差動増幅器に対するオフセット補正を順次実施する請求項１に記載の可変利得増幅回路。
  13. 前記補正制御部は、最終段から第２段目までの前記差動増幅回路に対して、各差動増幅回路に対する入力オフセット成分の補正を１段前の前記差動増幅回路の固定オフセット補正と一括して行う請求項１２に記載の可変利得増幅回路。
  14. 利得の切り替えが可能な差動増幅回路の出力電圧に生じるＤＣオフセットを減衰する補正方法であって、
    前記ＤＣオフセットのうち、前記差動増幅回路の利得の変化に依存しない固定オフセット成分を減衰する補正を行い、
    前記固定オフセット成分の補正後に、前記差動増幅回路の利得に依存して変化する入力オフセット成分を減衰する補正を行うＤＣオフセット補正方法。
  15. 前記固定オフセット成分の補正は、前記入力オフセット成分が前記増幅回路の出力に発生しないように前記差動増幅回路の利得を設定して行う請求項１４に記載のＤＣオフセット補正方法。
  16. 前記固定オフセット成分の補正は、前記差動増幅回路が備える差動対を構成するトランジスタのドレイン電流を制御することにより行う請求項１４に記載のＤＣオフセット補正方法。
  17. 前記入力オフセット成分の補正は、前記差動増幅回路への入力バイアス電圧に補正電圧を付加し、前記差動増幅回路の出力に生じるＤＣオフセットを減衰する請求項１４に記載のＤＣオフセット補正方法。
  18. 前記入力オフセット成分の補正は、前記差動増幅回路に対する第１の入力バイアス電圧に、第１の電圧供給手段が出力する補正電圧信号を付加した後に、
    前記第１の入力信号とは逆相の前記差動増幅回路に対する第２の入力バイアス電圧に、前記第１の電圧供給手段より小さい調整単位により出力電圧を変更可能な第２の電圧供給手段が出力する補正電圧信号を付加することにより行う請求項１４に記載のＤＣオフセット補正方法。
  19. 前記差動増幅回路は、トランジスタ差動対を構成する２つのトランジスタそれぞれのソース側に２つの電流源を備えており、
    前記２つ、あるいは片方の電流源の供給電流を変更することにより、前記固定オフセット成分を減衰する請求項１４に記載のＤＣオフセット補正方法。
  20. ２以上の差動増幅回路が直列に接続されており、第１段目の前記差動増幅回路に対する入力を順次増幅し、最終段の前記差動増幅回路から出力する多段増幅回路の出力電圧に生じるＤＣオフセットの補正方法であって、
    前記ＤＣオフセットのうち、全ての前記差動増幅回路の利得に依存しない固定オフセット成分を減衰する補正を行い、
    前記固定オフセット成分の補正後に、前記差動増幅回路の利得に依存して変動する入力オフセット成分を減衰する補正を、最終段の差動増幅回路から第１段目の差動増幅回路に向かって順に実施するＤＣオフセット補正方法。
  21. 最終段から第２段目までの前記差動増幅回路に対して、各差動増幅回路の利得変化に依存する入力オフセット成分の補正と、１段前の前記差動増幅回路に対する利得変化に依存しない固定オフセット成分の補正とを一括して行う請求項２０に記載のＤＣオフセット補正方法。
  22. 前記多段増幅回路を構成する個々の前記差動増幅回路に対する前記入力オフセット成分の補正は、最終段の前記差動増幅回路出力のＤＣオフセットが減衰するように、個々の前記差動増幅回路への入力バイアス電圧に補正電圧を付加するものである請求項２０又は２１に記載のＤＣオフセット補正方法。
  23. 無線信号を受信してベースバンド信号を出力する受信手段と、
    前記受信手段が出力するベースバンド信号を増幅する可変利得増幅回路と、
    前記可変利得増幅部によって増幅されたベースバンド信号をディジタル信号に変換するＡ／Ｄコンバータと、
    前記ディジタル信号を処理するディジタル信号処理回路とを備え、
    前記可変利得増幅回路は、前記可変利得増幅回路の出力信号に生じるＤＣオフセットのうち、前記可変利得増幅回路の利得の変化に依存しない固定オフセット成分を減衰する補正と、前記増幅部の利得に依存して変化する入力オフセット成分を減衰する補正とを独立に行う補正制御部を備える無線受信装置。
  24. 前記補正制御部は、前記固定オフセット成分の補正後に、前記入力オフセット成分の補正を行う請求項２３に記載の無線受信装置。
  25. 前記固定オフセット成分の補正は、前記入力オフセット成分が前記増幅部の出力に発生しないよう前記増幅部の利得を設定して行う請求項２３に記載の無線受信装置。
  26. 利得の切り替えが可能な差動増幅回路の出力電圧に生じるＤＣオフセットを減衰する補正方法であって、
    前記差動増幅回路の利得を第１の利得（Ａ１）と第２の利得（Ａ２）に設定したときの出力オフセットをそれぞれＶＯＳ（Ａ１）、ＶＯＳ（Ａ２）として、これら出力オフセットＶＯＳ（Ａ１）、ＶＯＳ（Ａ２）から前記差動増幅部の利得の変化に依存しない固定オフセット成分（ＶＯＳ＿ｆｉｘ）と前記差動増幅回路の利得に依存して変化する入力オフセット成分ＶＯＳ＿ｉｎとを求め、前記固定オフセット成分（ＶＯＳ＿ｆｉｘ）と前記入力オフセット成分ＶＯＳ＿ｉｎを減衰するように補正を行うＤＣオフセット補正方法。
  27. 前記固定オフセット成分（ＶＯＳ＿ｆｉｘ）及び前記入力オフセット成分（ＶＯＳ＿ｉｎ）を、以下の２つの式から求める請求項２６記載のＤＣオフセット補正方法。
    ＶＯＳ（Ａ１）＝ＶＯＳ＿ｉｎ×Ａ１＋ＶＯＳ＿ｆｉｘ
    ＶＯＳ（Ａ２）＝ＶＯＳ＿ｉｎ×Ａ２＋ＶＯＳ＿ｆｉｘ
  28. 前記増幅部に前記補正電圧を印加する電圧供給源と、
    前記電圧供給源と前記増幅部とを抵抗を介して接続する経路と、
    前記抵抗を迂回して前記電圧供給源と前記増幅部とを接続する迂回経路と、
    前記抵抗を介して接続する経路と前記迂回経路との選択を切り替える切替回路とを備える請求項５に記載の可変利得増幅回路。
JP2005174571A 2005-06-15 2005-06-15 可変利得増幅回路及びそのｄｃオフセット補正方法並びに無線受信装置 Expired - Fee Related JP4628881B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005174571A JP4628881B2 (ja) 2005-06-15 2005-06-15 可変利得増幅回路及びそのｄｃオフセット補正方法並びに無線受信装置
US11/448,828 US7420410B2 (en) 2005-06-15 2006-06-08 Variable gain amplifier circuit, method of correcting DC offset of the variable gain amplifying circuit, and radio receiving apparatus
CN2006100927963A CN1881788B (zh) 2005-06-15 2006-06-14 可变增益放大器电路及dc偏移校正方法和无线电接收设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005174571A JP4628881B2 (ja) 2005-06-15 2005-06-15 可変利得増幅回路及びそのｄｃオフセット補正方法並びに無線受信装置

Publications (2)

Publication Number Publication Date
JP2006352401A true JP2006352401A (ja) 2006-12-28
JP4628881B2 JP4628881B2 (ja) 2011-02-09

Family

ID=37519821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005174571A Expired - Fee Related JP4628881B2 (ja) 2005-06-15 2005-06-15 可変利得増幅回路及びそのｄｃオフセット補正方法並びに無線受信装置

Country Status (3)

Country Link
US (1) US7420410B2 (ja)
JP (1) JP4628881B2 (ja)
CN (1) CN1881788B (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008278031A (ja) * 2007-04-26 2008-11-13 Advantest Corp 差動出力装置および任意波形発生装置
JP2009081749A (ja) * 2007-09-27 2009-04-16 Hitachi Ltd 低オフセット入力回路
WO2009069814A1 (ja) * 2007-11-30 2009-06-04 Nec Corporation 光受信回路および信号処理方法
JP2009200829A (ja) * 2008-02-21 2009-09-03 Seiko Epson Corp 集積回路装置及び電子機器
JP2009200809A (ja) * 2008-02-21 2009-09-03 Seiko Epson Corp 集積回路装置及び電子機器
JP2009200797A (ja) * 2008-02-21 2009-09-03 Seiko Epson Corp 集積回路装置及び電子機器
JP2010114877A (ja) * 2008-10-06 2010-05-20 Panasonic Corp 演算増幅回路及び表示装置
WO2011092768A1 (ja) * 2010-02-01 2011-08-04 パナソニック株式会社 演算増幅回路、信号駆動装置、表示装置及びオフセット電圧調整方法
JP2012514424A (ja) * 2008-12-31 2012-06-21 インテル コーポレイション 光学的な送受信機のｉｃ
JP5035732B2 (ja) * 2008-07-31 2012-09-26 国立大学法人広島大学 オフセット除去回路、それを備えた連想メモリおよびオフセット電圧の除去方法
US8489030B2 (en) 2010-08-06 2013-07-16 Kabushiki Kaisha Toshiba Radio apparatus having first and second amplifiers and which performs direct current offset correction of the first and second amplifiers
JP2013247421A (ja) * 2012-05-24 2013-12-09 Hitachi Ltd 半導体装置および通信装置
JP2014120840A (ja) * 2012-12-14 2014-06-30 Renesas Electronics Corp 半導体装置及びオフセット電圧の補正方法
WO2014122715A1 (ja) * 2013-02-07 2014-08-14 パナソニック株式会社 多段差動増幅器
JP2015115881A (ja) * 2013-12-13 2015-06-22 株式会社東芝 差動増幅回路およびマイクアンプシステム
JP2018023168A (ja) * 2014-10-15 2018-02-08 株式会社フジクラ 光受信器、アクティブ光ケーブル、及び、光受信器の制御方法
JP2018050238A (ja) * 2016-09-23 2018-03-29 ルネサスエレクトロニクス株式会社 可変利得増幅器、方法、および受信装置
JP2018533890A (ja) * 2015-11-13 2018-11-15 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 改善された電源ノイズ排除を有する可変利得増幅器

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7567140B2 (en) * 2005-10-24 2009-07-28 Lsi Corporation Voltage controlled oscillator having a bandwidth adjusted amplitude control loop
US7603084B2 (en) * 2006-02-03 2009-10-13 Wionics Technologies, Inc. Method and apparatus for DC offset calibration
US20090177485A1 (en) * 2006-02-10 2009-07-09 Marisa Di Varalli Marisa & C. S.A.S. Method of establishing interpersonal relations, and suitable device to implement such a method
US8451884B2 (en) * 2007-05-17 2013-05-28 Mediatek Inc. Offset calibration methods and radio frequency data path circuits
US7636013B2 (en) * 2007-07-25 2009-12-22 Infineon Technologies Ag Method and integrated circuit including an amplifier calibration circuit
JP2009089225A (ja) * 2007-10-02 2009-04-23 Toshiba Corp 利得可変増幅装置
DE102008056562B4 (de) * 2008-11-10 2016-02-04 Atmel Corp. Schaltung
US8433274B2 (en) * 2010-03-19 2013-04-30 SiTune Corporation Dynamic gain assignment in analog baseband circuits
JP5502549B2 (ja) 2010-03-26 2014-05-28 ラピスセミコンダクタ株式会社 電圧出力装置
JP5605143B2 (ja) * 2010-10-01 2014-10-15 ミツミ電機株式会社 電流制御回路
TWI420498B (zh) * 2011-04-08 2013-12-21 Sitronix Technology Corp Used to display the drive circuit of the panel
US20130027136A1 (en) * 2011-07-28 2013-01-31 University College Cork - National University Of Ireland Variable gain amplifier system and method
WO2013031440A1 (ja) * 2011-08-31 2013-03-07 株式会社村田製作所 半導体集積回路装置および高周波電力増幅器モジュール
CN103312647B (zh) 2012-03-08 2017-07-04 英特尔德国有限责任公司 用于精细rf收发器直流偏移校准的方法
EP2637312B1 (en) * 2012-03-08 2017-01-11 Intel Deutschland GmbH Algorithm for fine rf transceiver dc offset calibration
US8736369B2 (en) * 2012-06-26 2014-05-27 Allegro Microsystems, Llc Electronic circuit for adjusting an offset of a differential amplifier
TWI540842B (zh) 2012-08-13 2016-07-01 Toshiba Kk DA converter, receiver and DA converter control method
US8643168B1 (en) * 2012-10-16 2014-02-04 Lattice Semiconductor Corporation Integrated circuit package with input capacitance compensation
CN102956992A (zh) * 2012-11-12 2013-03-06 西安开容电子技术有限责任公司 一种有源双锥测试天线的设计方法
JP5868885B2 (ja) 2013-03-07 2016-02-24 株式会社東芝 可変利得増幅回路
US9413319B2 (en) * 2014-03-24 2016-08-09 Analog Devices, Inc. Gain calibration
WO2017007869A1 (en) * 2015-07-07 2017-01-12 Marvell World Trade Ltd Amplification circuit and method of compensating for voltage offset of inputs
US9614502B2 (en) 2015-08-04 2017-04-04 Qualcomm Incorporated Accurate sample latch offset compensation scheme
CN105048982B (zh) * 2015-08-10 2018-09-07 西安邮电大学 射频信号收发机芯片中的可变增益放大器
CN105469066B (zh) * 2015-12-08 2017-06-06 北京集创北方科技股份有限公司 一种指纹识别动态范围优化方法与设备
US9755600B1 (en) * 2016-02-22 2017-09-05 Xilinx, Inc. Linear gain code interleaved automatic gain control circuit
US10608592B2 (en) 2017-02-23 2020-03-31 Mediatek Inc. Linear amplifier having higher efficiency for envelope tracking modulator
US10164576B2 (en) * 2017-04-28 2018-12-25 Cirrus Logic, Inc. Amplifier offset cancellation using amplifier supply voltage
CN107370463B (zh) * 2017-06-15 2023-09-01 西安华泰半导体科技有限公司 一种基于背栅效应与沟道长度调制效应的失调自校正运放
FR3082074A1 (fr) * 2018-05-31 2019-12-06 Stmicroelectronics Sa Amplificateur a gain variable dans une chaine de reception
FR3097387B1 (fr) * 2019-06-11 2021-05-28 St Microelectronics Rousset Procédé de polarisation d’une paire différentielle de transistors, et circuit intégré correspondant
TWI705660B (zh) * 2020-01-14 2020-09-21 連恩微電子有限公司 差動信號偏移量調整電路及差動系統
US11381207B2 (en) 2020-04-02 2022-07-05 Stmicroelectronics International N.V. Apparatus and method for an analog to digital converter
US11121687B1 (en) 2020-04-29 2021-09-14 Stmicroelectronics International N.V. Voltage gain amplifier architecture for automotive radar
US11502659B2 (en) 2020-06-17 2022-11-15 Stmicroelectronics International N.V. Voltage gain amplifier for automotive radar
US11703563B2 (en) * 2020-09-24 2023-07-18 Integrated Device Technology, Inc. Sliding window and DC offset correction technique for pulse doppler radar systems
CN112787611A (zh) * 2020-12-30 2021-05-11 四川长虹电器股份有限公司 可控增益放大器
CN112946549A (zh) * 2021-01-28 2021-06-11 杭州西力智能科技股份有限公司 一种交流系统中校正直流分量的方法
CN112904258B (zh) * 2021-02-08 2023-01-17 优利德科技(中国)股份有限公司 一种基于目标值动态评价的多级偏置校正方法及装置
US11609283B2 (en) 2021-03-23 2023-03-21 Allegro Microsystems, Llc Electrical offset compensating in a magnetoresistance bridge
US11953565B2 (en) 2021-03-23 2024-04-09 Allegro Microsystems, Llc Electrical offset compensating in a bridge using more than four magnetoresistance elements
US11936346B2 (en) * 2021-04-15 2024-03-19 Texas Instruments Incorporated Programmable gain low noise amplifier

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60241373A (ja) * 1984-05-16 1985-11-30 Hitachi Ltd 差動増幅回路
JPS6143005A (ja) * 1984-08-03 1986-03-01 Rohm Co Ltd オフセット調整増幅回路
JPH04345305A (ja) * 1991-05-23 1992-12-01 Matsushita Electric Ind Co Ltd チューナ用半導体装置およびチューナ
JPH0870223A (ja) * 1994-08-30 1996-03-12 Oki Electric Ind Co Ltd オフセットキャンセル回路
JP2001044770A (ja) * 1999-07-30 2001-02-16 Fujitsu Ten Ltd 増幅回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61173506A (ja) * 1985-01-28 1986-08-05 Iwatsu Electric Co Ltd 差動増幅器
JP3425277B2 (ja) 1995-08-25 2003-07-14 株式会社東芝 無線受信機
CA2310220A1 (en) * 1997-11-17 1999-05-27 Ericsson Inc. Modulation systems and methods including oversampling of narrow bandwidth signals and dc offset compensation
US6194941B1 (en) * 1999-04-13 2001-02-27 Delphi Technologies, Inc. DC offset compensation circuit for a signal amplifier
US6441684B1 (en) * 1999-06-15 2002-08-27 Analog Devices, Inc. Variable gain amplifier system
US6420932B1 (en) * 2001-06-29 2002-07-16 Intel Corporation Variable offset amplifier circuit
US6741131B2 (en) * 2002-09-23 2004-05-25 Telefonaktiebolaget Lm Ericsson (Publ) DC-compensation loop for variable gain amplifier
US7239199B1 (en) * 2003-05-22 2007-07-03 Marvell International Ltd. Amplifier calibration
US7061325B2 (en) * 2003-12-31 2006-06-13 Texas Instruments Incorporated Digital compensation for offset and gain correction
US7123098B2 (en) * 2004-03-15 2006-10-17 Intel Corporation Transimpedance amplifier with differential peak detector
US7148744B2 (en) * 2004-06-07 2006-12-12 Agere Systems Inc. Calibration technique for variable-gain amplifiers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60241373A (ja) * 1984-05-16 1985-11-30 Hitachi Ltd 差動増幅回路
JPS6143005A (ja) * 1984-08-03 1986-03-01 Rohm Co Ltd オフセット調整増幅回路
JPH04345305A (ja) * 1991-05-23 1992-12-01 Matsushita Electric Ind Co Ltd チューナ用半導体装置およびチューナ
JPH0870223A (ja) * 1994-08-30 1996-03-12 Oki Electric Ind Co Ltd オフセットキャンセル回路
JP2001044770A (ja) * 1999-07-30 2001-02-16 Fujitsu Ten Ltd 増幅回路

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008278031A (ja) * 2007-04-26 2008-11-13 Advantest Corp 差動出力装置および任意波形発生装置
JP2009081749A (ja) * 2007-09-27 2009-04-16 Hitachi Ltd 低オフセット入力回路
WO2009069814A1 (ja) * 2007-11-30 2009-06-04 Nec Corporation 光受信回路および信号処理方法
US8483581B2 (en) 2007-11-30 2013-07-09 Nec Corporation Light receiving circuit and signal processing method
JP5339088B2 (ja) * 2007-11-30 2013-11-13 日本電気株式会社 光受信回路および信号処理方法
JP2009200829A (ja) * 2008-02-21 2009-09-03 Seiko Epson Corp 集積回路装置及び電子機器
JP2009200797A (ja) * 2008-02-21 2009-09-03 Seiko Epson Corp 集積回路装置及び電子機器
JP4492712B2 (ja) * 2008-02-21 2010-06-30 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4492713B2 (ja) * 2008-02-21 2010-06-30 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4497213B2 (ja) * 2008-02-21 2010-07-07 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2009200809A (ja) * 2008-02-21 2009-09-03 Seiko Epson Corp 集積回路装置及び電子機器
US8331120B2 (en) 2008-07-31 2012-12-11 Hiroshima University Offset removal circuit, associative memory including the same, and offset voltage removal method
JP5035732B2 (ja) * 2008-07-31 2012-09-26 国立大学法人広島大学 オフセット除去回路、それを備えた連想メモリおよびオフセット電圧の除去方法
JP2010114877A (ja) * 2008-10-06 2010-05-20 Panasonic Corp 演算増幅回路及び表示装置
JP2012514424A (ja) * 2008-12-31 2012-06-21 インテル コーポレイション 光学的な送受信機のｉｃ
WO2011092768A1 (ja) * 2010-02-01 2011-08-04 パナソニック株式会社 演算増幅回路、信号駆動装置、表示装置及びオフセット電圧調整方法
US8489030B2 (en) 2010-08-06 2013-07-16 Kabushiki Kaisha Toshiba Radio apparatus having first and second amplifiers and which performs direct current offset correction of the first and second amplifiers
JP2013247421A (ja) * 2012-05-24 2013-12-09 Hitachi Ltd 半導体装置および通信装置
JP2014120840A (ja) * 2012-12-14 2014-06-30 Renesas Electronics Corp 半導体装置及びオフセット電圧の補正方法
JP2014155015A (ja) * 2013-02-07 2014-08-25 Panasonic Corp 多段差動増幅器
WO2014122715A1 (ja) * 2013-02-07 2014-08-14 パナソニック株式会社 多段差動増幅器
US10084420B2 (en) 2013-02-07 2018-09-25 Panasonic Corporation Multistage amplifier
JP2015115881A (ja) * 2013-12-13 2015-06-22 株式会社東芝 差動増幅回路およびマイクアンプシステム
JP2018023168A (ja) * 2014-10-15 2018-02-08 株式会社フジクラ 光受信器、アクティブ光ケーブル、及び、光受信器の制御方法
US10644807B2 (en) 2014-10-15 2020-05-05 Fujikura Ltd. Optical receiver, active optical cable, and control method for optical receiver
JP2018533890A (ja) * 2015-11-13 2018-11-15 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 改善された電源ノイズ排除を有する可変利得増幅器
JP2018050238A (ja) * 2016-09-23 2018-03-29 ルネサスエレクトロニクス株式会社 可変利得増幅器、方法、および受信装置

Also Published As

Publication number Publication date
CN1881788A (zh) 2006-12-20
CN1881788B (zh) 2010-12-08
JP4628881B2 (ja) 2011-02-09
US7420410B2 (en) 2008-09-02
US20060284671A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
JP4628881B2 (ja) 可変利得増幅回路及びそのｄｃオフセット補正方法並びに無線受信装置
US8676148B2 (en) Differential amplifier circuit and wireless receiving apparatus
US7196579B2 (en) Gain-controlled amplifier, receiver circuit and radio communication device
US7929938B2 (en) DC-compensated IP2 calibration for WCDMA receiver
US7271649B2 (en) DC offset calibration apparatus
KR101127461B1 (ko) 고도의 선형 가변이득 증폭기
WO2009147891A1 (ja) カーテシアンループを用いた無線送信装置
US10312877B2 (en) Variable gain amplifier, correction method and receiving device
US7385442B1 (en) System and method for constant bandwidth DC offset correction in an amplifier
US20070170991A1 (en) Variable gain circuit
WO2005088829A1 (en) Apparatus and method for dc offset reduction
US20040157573A1 (en) Circuit and method for DC offset calibration and signal processing apparatus using the same
US20060261894A1 (en) Increasing the linearity of a transconductance cell
US8050642B2 (en) Variable gain amplifier and receiver including the same
JP2008067157A (ja) 差動増幅回路、周波数変換回路、並びに無線通信装置
JP5660721B2 (ja) 受信信号処理装置
US20080197928A1 (en) Threshold voltage compensation for a two stage amplifier
US7081791B2 (en) Automatically adjusting low noise amplifier
US7148744B2 (en) Calibration technique for variable-gain amplifiers
CN100530952C (zh) 无线收发器的放大器增益控制电路
JP5106442B2 (ja) カーテシアンループを用いた無線送信装置
JP4332726B2 (ja) 受信機および受信機用ｉｃ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees