TWI247482B - Level converting circuit efficiently increasing an amplitude of a small-amplitude signal - Google Patents
Level converting circuit efficiently increasing an amplitude of a small-amplitude signal Download PDFInfo
- Publication number
- TWI247482B TWI247482B TW093112157A TW93112157A TWI247482B TW I247482 B TWI247482 B TW I247482B TW 093112157 A TW093112157 A TW 093112157A TW 93112157 A TW93112157 A TW 93112157A TW I247482 B TWI247482 B TW I247482B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- voltage
- level
- type
- field effect
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Shift Register Type Memory (AREA)
- Electronic Switches (AREA)
Description
1247482 五、發明說明(1) ' ------- 【發明所屬之技術領域】 本發明係有關於用丨v _搞尸·雜^ 用以轉換k號之振幅之位準轉換電 路D係有關於使用一種導電型之絕緣閉型場效電晶體 之位準轉換電路。 【先前技術】 在半導體裝置,廣用由p通道M〇S電晶體(絕緣閉型場 效電晶體)和N通道MOS電晶體構成之CM0S電路。在本CM〇s 準(邏軏咼位準)之信號時令ρ通道M〇s電晶體變成導通,當 輸出L位準(邏輯低位準)之信號時令n通道M〇s電晶體變成 導通。CMOS電路雖然在其輸出信號變化時 a 動,因在輸出信號安定時電流不流動,可減 又,在半導體裝置内,可能使用電塵位準和電源電壓 及接地電壓相異之内部電壓。在内部電壓比電壓古 比接地電壓低之情況,冑要將在電源電麼及接地電塵= k化之信號轉換為在内部電壓與接地電壓之間 與電源電壓之間或第一與第二内部電麗之間變化之 在用CMOS電路構成這種位準轉換電路之二^ 用Ρ及Ν通道MOS電晶體,因製程數增大,在特月凡而要使 20 0 2-328643號公報公開使用一種M〇s電 禮" 電路之例子。 电日日體構成位準轉換 在該先公開之文獻所示之位準轉換電路 壓和電源電壓VDD1之間變化之信#韓施也—寻在接地電 琥轉換為在接地電壓和比
I 2075-6315-PF(N2).ptd 第6頁 1247482 五、發明說明(2) 電源電壓VDD1高之内部電壓VDD2之間變化之信號。在該先 公開之文獻所示之位準轉換電路,包含輸入段,由和二棰 體連接之負載元件串聯而且在閘極接受輸入信號之N通道 MOS電晶體構成;推挽式輸出段,由在内部電壓供給節點 和接地節點之間串聯通道M〇s電晶體構成;以及電容元 件’接在本推挽式輸出段和輸入段之輸出節點之間。本輸 ,段之高侧之MOS驅動用電晶體之閘極和輸入段之輸出節 點連接’供給輸出段之低側M〇S驅動用電晶體之閘極輸入 信號。 電容元件用作靴帶式電容。又,現在考慮輸入信號係 低位準,在輸入段驅動用電晶體變成不導通狀態,又,在 輸出段低側驅動用電晶體變成不導通狀態。在此狀態,在 按照輸入信號來自輸出段之輸出信號之電壓位準上升之情 =利用本電谷兀件之靴帶式效果,使輸出段之高侧 驅動用電晶體之開極電壓比内部電壓VDD2高,產生電壓 VDD2之位準之信號。 田士 f ί人信號為高位準時’利用輸出段之低侧廳驅動 用^曰體將輸出信號驅動至接地電壓位準。此日寺,輸入段 ΪΪ號ί成依據二極體連接之負細電晶體和驅動 -:1M:J之通電阻決定之電壓位準之低位準,輸出段之 两侧MOS驅動用電晶體變成不導通狀態。 體,$ ί ί :匕文獻在位準轉換電路只使用N通道M〇S電晶 ΠΓ 通道M0S電晶體之製程,可減少製程數。 在本先么開之文獻所示之位準轉換電路之構造,將輸 i·! 第7頁 2075-6315-PF(N2).ptd 1247482 五、發明說明(3) 出段之高側MOS驅動用電晶體之閘極設成浮 電容元件之繼作用,令其閑極電星位準動上狀:,產利生用且 jUj之高位準電壓丽高之高位準電壓·2之;言 j地電壓。藉著共同的供給輸入段之驅動用電及輸出 士,低,MOS驅動用電晶體之閘極輸入信號,可進行輸入 信號之咼位準電壓之位準轉換。 可是,在使用Ν通道MOS電晶體之情況,盔 5 J之低位準電壓比接地電壓低。在將輪出段之低侧‘ =用電晶體和負電壓源而不是接地節點連接之情、兄,因 輸=段之低側MOS驅動用電晶體之閘極變成接地壓 ^變成不導通狀態,貫穿電流流向輪出段 咼位準電壓之位準降低。 輸出“號之 在產生比本接地電壓低之負電壓位準之 之情況,在本先公開之文獻之構忠 。乃: 相反,又將MOS電晶體設為ρ通道;,麼極性設為 低位準電壓。可是,在此情況,高位 在:壓位:之 輸出信號變成相同之電源電壓位準。丰電£在輸入信號及 因此’在本先公開之文獻 道_電晶體無法將輸況,只使則通 位準電壓低之電壓位準。一:的'口/電壓轉換為比該低 無法產生具有電壓位準比i /、使用p通道M〇s電晶體 出信號。 卓比輸入h虎之高之高位準電壓之輸 又’在本先公開之文獻之構造之情況,無法用共同之 2075-6315-PF(N2).ptd 第8頁 1247482 五、發明說明(4) 2 ί f進行輸入信號之高位準電壓及低位準電壓兩者之 位準轉換。 【發明内容】 本發明之目的在於提供—種位準轉換電路 型之MOS電晶體可容易的轉換任一種邏輯位準之信號 用wB月之別的目的在於提供一種位準轉換電路,只使 通道MGS電晶體可將低位準電㈣換為比其低之電壓位 本毛.月之另外之目的在於提供一種位準轉換電路,只 使y通道MGS電晶體可將高位準電壓轉換為比其高之電壓 位準。 將呈準轉換電路,具有第一電源和第二電源, 轉i為1 =二笛f第二電源之電壓差小之振幅之輸入信號 、”、、17 “苐一及第二電源之電壓對應之電壓位準之間 =匕之信號:包含第-M0S電晶體,接在輸出節點和第一 二s之電間曰體第之一門電朽谷凡件’接在接受輸入信號之節點和第 電曰曰體之閘極之間’·第一電流驅動元件,接在第一 體之閘極和第-電源之間;以及第二電流驅動元 件,接在弟二電源和輸出節點之間。 曰體m元件ί電容耦合或充電泵動作,第-m〇s電 ^曰少接^電弟—電源之電壓位準為基準按照輪入信 5虎之振幅變化。因此’可按照輸入信號將第一刪電晶體 2075-6315-PF(N2).ptd 第9頁 1247482 五、發明說明(5) _. 確實的設成導通狀態/不導通狀態,可將邏輯位準
第-電源電壓對應之電麼位準轉換為第一電源;電I ,例如第一MOS電晶體係n通道m〇s電晶體,在第一 電C係負電yf之情況’本第—M〇s電晶體之閘極在電p 和比高之電屡之間變化。因此,當輸入信號為高位、準上 -M?電晶體變成導通’輸出信號變成負電壓位準;去:弟 入信號為低位準時第一M〇s電晶體之壓二= 之低位準’變成不導通狀態,利用第二電流驅負動電^ 輸出信號設成高位準。 件可將 在第一MOS電晶體係p通道M〇s電晶體之情況 容兀件’第-MOS電晶體之閘極電位在第一電源 ^ 其低之電壓位準之間變化,可按昭輸入' b 準第-MOS電晶體之閘極電位變成低位準,變u成導= 狀恶’產生第-電源電Μ位準之信號’作為輸、 自和附加之圖面相關的理解之關於本發 ^。 明,將明白本發明之上述及其他 孑,、、田之说 優點。 们特被、形態以及 【實施方式】 實施例1 圖1係表示本發明之實施例丨之位準 圖。本圖i所示之位準轉換電路自高位準為電電=構J位 2075-6315-PF(N2).ptd 第10頁 1247482 五、發明說明(6) 準為基準電壓位準GND之信號IN產生高位準比電壓vdd高之 f電壓VH和低位準比基準電壓位準GND低之負電壓—VL之 信號/out。電壓VDD和正電-VH係相同之電壓位準也可, 又’正電壓VH係和電壓vdd相異之電壓位準也可。吴準雷 壓GND提供各電壓之量測電壓位準,一般係接地電^位 準 0 節點3在:二!準轉換電路包含電阻元件5 ’接在高侧電源 即』3和輸出郎點2之間;N通道M〇s電晶體6, :和負電源節點4之間;電容元件8,接在 在二出;; 和M0S電晶體6之間;卩及電阻元件7 ^ 側電源節點4之間。 即點9和低 供給高側電源節點3正電壓VH,供給 電壓一VL·。 J电嫁即點4負 電阻元件5具有電阻值,又,電阻元件古 RG。這些電阻元件5及7在功能上作為電流驅動;件電= 元件8具有電容值cc。 電谷 輸入信號IN在電壓VDD和基準電壓GND之間 出節點2產生將輸入信號^反相後之輸出信號/_。。在輸 圖2係表示圖丨所示位準轉換電路之動作之信°、、 ^ 圖以下,參照圖2說明圖1所示位準轉換電路之皮开乂 在時刻to,位準轉換電路處於穩態,設供认作。 1之輸入信號IN係基準電壓GND位準。此時=入節點 用電阻元件7保持在負電壓_VL,M〇s電晶體6即另點9利 之電壓相等而處於不導通狀態。在本狀態, 及源極 n別電源節
2075-6315-PF(N2).ptd 第11頁 1247482 五、發明說明(7) 自輸出節點2之輸出信號應充電
GND /Λ7μ^ ^in ^ ^M 至閘極節點9。在閘極^二本m化經由電容元件8傳 間極節點9之配線電“im 體6之閉極電容及 利用雷六— : 寄生電谷存在,這些寄生電容令 將電容:二::極節點9耦合之電屢位準減少。在此, 士 牛8之電谷值以設為遠大於這種寄生電容,向閘 極節點9傳送電屢VDD之電位變化。料生電合向閘
Cc丄!由!阻Γ牛7之電阻值“和電容元件8之電容值 期門日:“二之%間《數设為遠大於輸入信號1N之高位準之 ϋ位ΪΪ 之電心負電麼—VL只上升電壓VDD, 逐漸稍微降低。 卞〇决疋之日才間吊數 於獄在,由於間極節點9之電麼上升,電麼卿作用 A r 之閘極—源極間。若將m〇s電晶體之臨限值電 =又為运低於本電遷彻,M0S電晶體6變成導通,輸出 ^之電塵位準降至—VL+AVL1為止。在此,電麼△…係 =元和M0S電晶體6之導通電阻之比決定之輸出偏、 2 i。因此,在閘極節點9之電壓位準因利用電阻元 放電而降低之情況,MOS電晶體6之導通電阻上升, 本輸出偏置電壓AVLl高。 匕 在時刻t2,輸入信號IN自電壓VDD降至基準電壓gnd 時,本電壓變化經由電容元件8傳至閘極節點9,閘極節點 2075-6315-PF(N2).ptd 第12頁 1247482 五、發明說明(8)
mDD ° ^ "Jt2 ' # t M ^在打刻11時相比,因經由電阻元件7之放電而只 電壓Δν·Η時:閘極節點9之電壓位準變成比負電壓二几更 ΐ i電ϋ二。因而’ mos電晶體6變成不導通狀態,利用 件5將輸出節點2充電’其電壓位準再變成正電㈣ 在此,輸出節點2之電壓位準在時刻t2自—η+Δη2 士:至正電壓VH係由於,M〇s電晶體6之導通電阻隨著其閘 極電位之降低而逐漸增大,輸出偏置電壓位準上升。 藉f設定電Μ謂及舰2,使得來自本輸出節點2之 輸出彳§唬/OUT之高位準及低位準兩者位於下一段之電路之 輸入邏輯臨限值位準外,可將在電壓VDD及GND之間變化之 輸入信號IN轉換為在電壓VH和電壓AVL2 — VL之間變化之 信號。 此外,電壓ΔΥΗ由電容元件8之電容值以和電阻元件7 之電阻值RG以及輪入信號ΙΝ之高位準期間決定。電壓几2 由MOS電晶體6之閘極-源極間電壓為電壓VDD _ A”時之通 道電阻及電阻元件5之電阻值以決定。藉著適當的設定這 些參數,可使電壓^VH及AVL2變成充分的小。 變更例1 圖3A係表示圖1所示電阻元件5之變更例之圖。在圖 3 一A,在高側電源節點3和輸出節點2之間連接具有和本電阻 7Ό件5同程度之電流驅動力之定電流源5a,替代電阻元件 第13頁 2075-6315-PF(N2).ptd 1247482 五、發明說明(9) 係:表示電阻元件7之變更例之圖。在圖3B,在閘 耘度之電〜驅動力之定電流源7a,替代電阻元件7。 準鏟If f ^些圖3A及3B所示之構造’係在圖1所示之位 路:電阻元件5及7各自置換為定電流源5心。 在此t月況,利用定電流源^夕目庶叙蕾士 ^ Ψ/ηιιτ ^ u ^ ^ ^凉之驅動電、机可正確的設定輸出 "儿〇UT之上升速度。輸出信號/OUT之低位準按日s定雷浐 源5a和M0S,晶體6之導通電阻決定。χ ; J電 了正確的设定閘極節點9之放電速;| ^ + ,、 之_動I &曰# λ、+ \ 連度错者使定電流源7a 之驅動電机置變成充分的小,可使 量ΔνΗ變成充分的小。 即”、、占9之電位降低 變更例2 圖4Α係表示圖1所示電阻元件5之別的變 圖4 A,使用汲極及閘極都和高 圖在 阻模式動作之N通道M0S電1 =電:;,連接之按照電 屯日日篮D D ’朁代電阻元件5 〇 圖4 B係表示圖1所示電阻元件7之 口 4B ’使用汲極及閘極都和閘極節點9連接之二例昭之圖模在 式動作之N通道M0S電晶體7b,替代電阻元们。*、、、tP模 這些M0S電晶體5b及几在飽和區域動作, 電阻之功能作為電阻元件。藉著將這些M〇s電晶體以== 流驅:力各自設為和電阻元件5及7之電二動 私度’可貫現佔有面積小之電流驅動受限之電流驅動元
1247482 五、發明說明(10) 件。 又,可在同一製程製造M0S電晶體 5b及7b,可減少製程數。 - 二土之說明所示’若依據本發明之實 輸入信號利用電容耦合今蔣於φ产% ^ @ 、蓄酿叙士曰Μ 將輸出#唬驅動至低位準之N通 道MOS驅動電Ba體之閘極電位變化,可將 準電壓轉換為比其更低之電壓位準。 仏唬之低位 實施例2 、圖5係概略表示本發明之實施例2之位準轉換電路之構 造,。在圖5—,位準轉換電路包含p通道M〇s電晶體16,接 在尚侧電源節點1 3和輸出節點〗? $門.士 MM 即點12之間,電流驅動元件15, ,在輸出二點12和低侧電源節點14之間;電流驅動元件 ’接在雨侧電源節點13和廳電晶體16之閘極節點^之 :閘=::\8,接在接受輸入信號1N之…^ 輸入信號IN和實施例1 一樣,在電壓VDD和基 化厂。供給高側電源節點13電壓VHG,供給低側電 ,即』14電壓VLW。本高側電源電壓VHG係比輸入信號IN之 =準電壓VDD高之電壓位準。低側電源電壓nw係基準電 U係比其低之電壓也可。又,本低側電源電 £VLW係比基準電壓GNI)高之電壓也可。 電^,動元件15及17各自由電阻元件、按照定電流源 或電阻模式動作之p通道M〇s電晶體構成。 第15頁 2075-6315-PF(N2).ptd 1247482 五、發明說明(11) =6係表示圖5戶斤示位準轉換電路之動作之信號波形 圖。以:,參照圖6說明圖5所示位準轉換電路之動作。 1 q卢^ :t1 〇,輸入仏5虎1 N處於電壓VDD位準,閘極節點 19處於電壓VHG位準,來自輸出節點12之 於電壓VLW位準之狀態。 >出乜唬/OUT處
士 ,時刻tU,輪入信號IN自電壓VDD降至基準電壓GND 111 9 Ϊ ί ΐ號1N之電位變化經由電容元件18傳給閘極節 』19,閘極郎點19之電壓位準自電壓νΗ(ϊ降至電壓vhg —
Vf D之位準。忽略在閘極節點】9之寄生 遠大於MOS電晶體16之臨限值電壓之絕對值之電準仙係 晶體16之閑極—源極間電壓變成比該臨限值電壓低, MOS電晶體1 6眷成道、s ,. f^ 顺之電壓位準上\通’供給輸出節點12電流’輸出信號 壓』ΐ ϊ ί ::υτ之高位準係比電壓VHG低輸出偏置電 驅”流量或電阻值決定本輸出偏置和電電壓: VDD /,"白即古點1 9卩思著輸入信號1 N之降低,其電壓位準降低 治/ 阿側電源節點1 3利用電流驅動元件1 7供給電一 Γ 電壓位準上升。按照本間極節點1 9之電壓位準上 電晶體16之導通電阻增大,輸出信號/〇 位準降低。設定雷士 ^ 士 電阻,使得在輸入信號1Ν之L位準期間 〇致:心略通些間極節點19之電位變化及輸出信號 電位變化。這些條件和實施例1之情況一樣。 第16頁 五、發明說明(12) 在時刻tl 2,輸入信號in自基準電壓GND上升至電壓 V^D位準。隨著本輸入信號IN之電壓上升,閘極節點19之 上升,自電壓VHG—VDD+AV1只上升VDD。隨著閘極節 1 ^之電位上升,M〇S電晶體1 6變成不導通狀態,利用電 ==广件15將輸出節點12放電,其電M位準降至低侧電 ^動1 。在此,在時刻丨1 2之下降之前,按照來自電流
雷曰二人17之電流5所引起之閘極節點丨9之電位上升,MOS 八^ _之‘通電阻增大,輸出信號/0U丁降至電壓VHG — △ V3之電壓位準為止。 斧所示之位準轉換電路之情況,可令輸人 位=r;r:D上升至和比其高之電壓vhg對應之 準電塵之輸出信:產二具ί:壓:hg,(·)之高位 1 電二之輸入邏輯臨限值,本輸出信號 換電2::=:侧,可將本圖5所示之位準轉 換罨路用作尚位準電壓之位準轉換電路。 如以上之說明所示,若依撼 輸入信號利用電容麵合令將輸C實施例2,按照 継電晶體之閉極電&,在二2 準之p通 電晶體可產生有比輸入信號之高使财通道祕 之信號。 视旱電昼南之高位準電壓 實施例3 圖7係表示本發明之實施例 貝他1夕之位準轉換電路之構造 1247482 五、發明說明(13) 替代圖严所7 電路使用靴帶式負載電路2。, 出節點2之間;Ν通道M〇s電體曰21心接在=側電源節點3和輸 源節點連接而且源極和二;,2 ,閘極及沒極和高側電 接在輸出節點2和節點以之間。 之電壓位準。在此tv 24充電至電壓VH—vthn 壓。本圖7辦- 、、hn表不MOS電晶體22之臨限值電 位準轉二雷敗不^之位準轉換電路之其他之構造和圖1所示之 tsi早轉換電路相同,斟 略其詳細說日月。 士應之。p刀賦與同一參照編號,省 Μ/:τ”Λ所示之位準轉換電路之輸入信號1N和輸* 佗號/OUT之時序關係和圖2所示的一樣。 vdd//B7所示之位準轉換電路’當輸入信號1N為電壓 獄2之焉位準時,閘極節點9係電壓VDD—VL之位準, 體6變成導通,’來自輪出節點2之輪出信號_變 口 a =VDD ~ VL位準對應之電壓位準之低位準。 w β ^ ,在靴帶式負載電路20 ’ M〇S電晶體21之源極節 站=成輸出節點2。隨著輸出節點2之電位降低,利用電容 =4 23閘極郎點24之電位降低,M〇s電晶體22也係導通狀 ^利用肋S電曰曰體22將M0S電晶體2 1之閘極電位設為電壓 VH Vthn。一般,因電壓VH _vthn —VL)比M〇s 電晶體 21之臨限值電壓高,M〇s電晶體21變成導通狀態,輸出信 號/〇UT之電壓位準變成由M0S電晶體21及6之電流驅動力
1247482 五、發明說明(14) (驅m tsT之電壓位準。藉著將刪電晶體21之電流 (導通電阻r,可阻蔣)ϊ為遠小於m〇s電晶體6之電流驅動力 電壓位準。將輸出信號/〇ϋΤ設為充分接近電壓一VL之 閘極ί 自電㈣d位準降至基準電壓gnd位準時, 能=9之電麼位準降低,M0S電晶體6變成不導通狀 l = ^情況,利用腦電晶體21將輸出節點2充 、/、電i位準上升。在輸出節點2之電壓位準上升之产 ί點2:2 ί元件23向閘極節點24傳送本電壓上升。:極 即24之電壓位準比電壓VH —Vthn時,M0S電晶體22變 不導通,態,閘極節點24變成浮動狀態。因此,隨著來自 本輸出節點2之輸出信號/0UT之上升,$極節點24之電壓 位準自電壓VH—Vthn再上升,變成比電壓VH + Vthn高,M〇s 電晶體21供給本輸出節點2電壓VH,輸出信號/〇耵之 位準變成電壓VH位準。 利用電容元件23之辄帶式作用,可高速的將M〇s電晶 體2 1設為深的導通狀態,和利用電阻元件等之構造相比, 可使輸出信號/OUT高速的上升。 ’ 又,在本輸出信號/OUT自高位準往低位準降低時,在 辄τ式負載電路2 0因Μ 0 S電晶體2 2最初係不導通狀離/,利 用電容元件23之電容耦合,閘極節點24之電壓位準降低\ 本閘極節點24之電壓位準高速的降至電壓vh —vthn位準, M0S電晶體2 1之電流驅動力充分的小(或導通電阻充分的 小),可利用M0S電晶體6將輸出節點2高速的放電。 、 2075-6315-PF(N2).ptd 第19頁 1247482
因此,利用本圖7所+ + # 令輪出信號/OUT高速的變化之^帶式負載電路20,可實現 尤其’在本圖7所示之立準轉換電路。 準轉換電路之構造相比, 轉換電路,和圖1所不之位 快。 &輸出信號/OUT之上升速度變 變更例 圖8係表不本發明之會
之構造圖。本圖8所示之位姑之位準轉換電路之變更. 電路3〇置換將圖5所示之位電路係和用靴帶式負载 的等價。本圖8所示之位準電路之電流驅動元件15 示之位準轉換電路相 轉換電路之其他之構造和圖5) 號,省略其詳細說明。 子應之4分賦與同-參照編 靴帶式負載電路30包含p通道 節點12和低側電源節點14 〜M〇S電晶體31,接在輸 及汲極和低側電源節點連接、、匕S電晶f32 ’⑴ 之位:S電在曰:體lit 7時將節點34保持在電壓VLW + Vthp 對值在此’ VthP表示_電晶體32之臨限值電壓之絕
圖9係表示圖8所示位準轉換電路之動作之信號波形 圖:本圖8所示之位準轉換電路之動作和圖6之以信號波形 表不的一樣。輸入信號IN自電壓VDD位準降至基準電壓GND 之低位準時,節點19之電壓位準降低,M〇s電晶體16變成
1247482 五、發明說明(16) ‘通來自輸出卽點12之輸出信號/ out變成高位準。在本 輸出h號/OUT上升時,利用電容元件33之電容_合節點34 之電位上升,Μ 0 S電晶體3 2也變成導通狀態,節點3 4之電 位保持在電壓VLW + Vthp之電壓位準。隨著輸出節點12之電 位上升’ Μ 0 S電晶體3 1之源極係輸出節點1 2。一般,因電 壓VH—(VLW + Vthp)比臨限值電壓之絕對值vthp大,M0S電 晶體31保持導通狀態。輸出信號/〇υτ變成依據M〇s電晶體 1 6及3 1之電流驅動力(或導通電阻)決定之電壓位準。藉著 使M0S電晶體31之電流驅動力遠小於M〇s電晶體16之電流驅 動力,可令輸出信號/OUT上升至電壓VH之位準。 · 輸入信號IN自基準電壓GND上升壓電壓VDD時,閘極節 =1 9之電壓位準上升,M〇s電晶體丨6移往不導通狀態。此 蚪,輸出節點1 2利用M0S電晶體31放電,其電壓位準降 低。本輸出節點12之電壓位準降低利用電容元件“傳至節 點34。本節點34之電壓位準降至比電壓几料^心低時,即 MjS電晶體32變成不導通狀態。因此,節點34變成浮動 心利用電谷元件Μ之電容麵合,節點3 4之電壓位準隨# 輸出節點12之電位降低再降低,M〇s電晶體31變成深的者 通狀態。因此,M0S電晶體31以大的電流驅動力將輪出= 點12放電,節點34之電位降至電壓VLW_Vthp#下時,= 輸出信號/out降至低位準電壓VLW( — VL)位準為止。Ύ 利用電谷元件33之電容值和節點34之寄生電容之办 分割設定本節點34之電位變化量。因此,藉著將電容元: 33之電谷值設為充分大,按照輸出信號/〇1^令節點^之電 1247482 五、發明說明(17) 一— I 4立準充分的變化,可在深的導诵# $ # 間切換MOS雷s 在冰的¥通狀恝和淺的導通狀態之 /OUT ίΓ 31 ’可令來自輸出節點12之輸出信號 準轉圖8所示之位準轉換電路具有高位準電壓之位 古、f 、1此,可比使用圖5所示之電流驅動元件之情況 间速的降低輪出信號/ουτ。 干之〖月况更 出節說Γ所示’若依據本發明之實施例3,在輸 位準轉;i=it崎帶式負載電路’可高速的輸出 貫施例4 ,1 0係表示本發明之實施例4之位準轉換電路之構 Ξ電之位準轉換電路之構造,還設置輸出輔 5〇產生# m ί a輸出節點2產生之信號向最終輸出節點 入ί 後之信號/〇UT。按照供給輸入節點1之輸 換=出節點2產生信號之電路之部分和圖1所示之 略其詳細說明相同’對對應之部分賦與同一參照編號,省 電源Ϊ1 出Λ助電路4(3包含N通道霞電晶體41,接在高側 接ΓΝΡ 口 :終輸出節點50之間而且其閘極和節點45連 、lM0S電晶體42,閘極及汲極和高側電源節點3連 ^電源和節點45連接;N通道M0S電晶體43,接在高側 ,源即點3和輸出節點2之間而且其閘極和節點“連接;電 ”一牛4 5接在輸出節點2和節點4 5之間;以及n通道m〇s
第22頁 五、發明說明(18) 電=體46,接在最終輸出節點50和低側電源節點4之間而 且其閘極和閑極節點9連接。 而 _圖1 〇所不之位準轉換電路之接受輸入信號IN後將輪出 即點2,放電之輪入初段之構造和圖1所示之位準轉換電路相 同,對對應之部分賦與同一參照編號,省略其詳細說明。 圖Π係表示圖丨〇所示位準轉換電路之動作之信號波形 Θ 以下參照圖11說明圖1 〇所示之位準轉換電路之動 作。 供給輸入節點1之輸入信號IN在電壓VDD和基準電壓 N D之門、吏化备知、本輸入信號IN,閘極節點9之電壓位準 在電壓一VL和電壓VDD_VL之間變化。在此,設在電阻元 件7之放電所引起之電位變化Λν充分的小。又,閘極節點 9之寄生電容遠小於電容元件8之電容值,假設係可忽略之 程度。 當輸出節點2為電壓一V L位準之低位準時,電容元件 45利用MOS電晶體42保持在電壓VH—Vthn之位準。 輸入信號IN自基準電壓GND上升至電壓VDd時,閘極節 點9之電壓位準上升,M0S電晶體6之導通電阻變小,輸出 節點2之電壓位準降低。在此狀態,節點45之電壓位^利 用MOS電晶體42保持在電壓VH - Vthn之位準。因此,M〇s電 晶體4 1保持導通狀態,輸出節點2之電壓位準保持在依據 Μ 0 S電晶體4 3及6之電流驅動力(或導通電阻)決^定之電壓位 準。 、 此時’MOS電晶體46變成導通,來自最終輸出節點5〇
1247482 五、發明說明(19) =輸出信號/OUT之電壓位準降低。因M〇s電晶體41也 i)通/Λ,Λ據議電晶體41及46之電流驅動力(或導通電 =決疋本*輪出信號/ουτ之低位準之電塵。藉著使M〇s電曰^ 體41之電&驅動力遠小於M〇s電晶體46之電流驅動力, 者使本M0S電晶體41之導通電阻遠大於廳電晶體46之導 =^,可將輸出信號/0UT之低位準電壓設為大約電壓—几 輸入信號IN自電壓VDD降至基準電壓GND時,閘極 9之電壓位準降低’ M0S電晶體6之閘極及源極節點間之電 遂變成其臨限值電塵以了’變成不導通狀態。隨電 節點2利用M0S電晶體43充電,#電壓位準上升。利用筐 44將^輸出節點2之電壓上升傳至節點45,mqs電晶體仏變 成不¥通?態,節點45之電壓位準再自該預充電電壓位準 上升。隨者M0S電晶體43之導通電阻變小(電流驅動力變 ^),輸出節點2之電壓位準高速的上升,本輸 =上升再向節點45回授1而,利用應電晶體43將輪 出即點2充電至電壓VH位準。本節點45之電壓位準自 電電塵VH-Vthn只上升VH + VL —Δν。由於本節點45之電昼 土升二M0S電晶體41也-樣變成深的導通狀態,高速的將 輸出節點50充電,使輸出信號/〇υτ上升至電壓vh位準。 時’ M0S電晶體46和M0S電晶體6 一樣,閘極及源極間電壓 係臨限值電壓以下,係不導通狀態。 在此,不‘通狀怨及導通狀態表示切斷電流之狀態/ 驅動電流之狀態。 第24頁 2075-6315-PF(N2).ptd 1247482 五、發明說明(20) 使用本圖10所示之位準轉換電路也將在電壓及基 準電壓GND之間變化之信號轉換為在電壓”和電壓—VL( + △ V)之間變化之信號。尤其,因使用電晶體4 1將輸出 節點5 0充電,在輸出節點5 0連接電容性負載之情況,也不 會受到該電谷性負載影響,可令節點4 5之電壓位準高速的 上升電壓VH + VL — AV,可令輸出信號/out比圖7所示之電 路高速的自低位準電壓上升至高位準電壓。又,在輸出信 號/OUT下降時’也不會受到該電容性負載影響,可令節點 45之電位自高電壓位準回到預充電電壓” _ vthn之位準, 了使Μ 0 S電aa體4 1之電流驅動力變小,輸出信號/ 〇 u T可自 高位準高速的降至低位準。 變更 圖12 例之圖。 轉換電路 壓驅動最 例 他之構造 賦與同一 推挽 點1 3和最 P通道M0S 1 4之間而 在本 係表示本發明之實施例4之位準轉換電路之變更 本圖1 2所示之位準轉換電路係在圖8所示之位準 設置推挽式段60,按照閘極節點19和節點34之電 終輸出節點6 2。本圖1 2所示之位準轉換電路之其 和圖8所示之位準轉換電路相同,對對應之部分 參照編號’省略其詳細說明。 式段60包含p通道M0S電晶體65,接在高側電源節 終,出節點62之間而且其閘極和節點19連接;及 電bb體6 6,接在最終輸出節點6 2和低侧電源節點 且其閘極和節點3 4連接。 圖12所示之位準轉換電路之構造之情況,靴帶式 第25頁 2075-6315-PF(N2).ptd 1247482 五、發明說明(21) 負載=3〇之電容元件33與最終輸出節點6 可使本電容元件33之鞋帶式效果變成充分的大,不會受到 最終輸出節點62之電容性負载之影響,可高速的產生輸出J 信號/OUT。本圖12所示之位準轉換電路之動作波形和圖9 所π之:作波形-樣。可將輸出信號/〇υτ自電壓v 的降至電壓VLW(=—VL)(忽略寄生電容等要因)。 逯 如以上之說明所示,若依據本發明之實施例4,可將 勒帶式^載電路和最終輸出節點分開,以推挽式段驅動最 終輸出郎點,可令輸出信號高速的變化。 實施例5 圖1 3係表示本發明之實施例5之位準轉換電路之構造 ,在圖13,位準轉換電路包含輸入段100,將供給輸入 節點1之輸入信號IN轉換為在電壓VH及_VL之間變化之信 號後1節點A輸出;推挽式段11〇,按照來自輸入段1〇〇: 互補#號驅動節點B ;靴帶式驅動段1 20,按照推挽式段 11 0之^輸出信號驅動節點C ;以及最終驅動段丨3〇,按照推 挽式,1〇〇之輸出信號、推挽式段1 10之輸出信號、靴帶式 驅動段120之輸出信號以及最終輸出信號〇υτ驅動輸出節點 150。 ’ ^ =段1 00具備和圖7所示之位準轉換電路一樣之構 造’包含電容元件8,向閘極節點9傳送輸入信號IN ;電ρ且 兀,',接在閘極節點9和低側電源線1〇4之間;N通道M〇s 電晶體6 ’按照閘極節點9之電壓位準選擇性的變成導通, 2075-6315-PF(N2).ptd 第26頁 1247482 五、發明說明(22) 導通時將節點A驅動至和低侧電源線丨〇4上之電壓—η位 二應去之,壓位準;N通道M0S電晶體Q1,接在高側電源入 =和卽點A之間;N通道M0S電晶體Q2,導通時向電晶 體Q1之閘極傳送電壓VH—Vthn ;以及電容元件cpi, M〇S電晶體Q1之閘極和節點a之間。 本輪入段100之動作和圖7所示之位準轉換電路之動 和電Z在電M彻及’之間變化之輸人信號IN轉換為在 A和輸電出㈣及電壓_VL對應之電壓之間變化之信號後向節點 此外,在以下之說明,忽略内部節點之寄生 電號之電壓位準之影響’各電路如比例 又,Μ^動,各段之輸出信號在電壓”及―VL之間變化。 電晶體6及自Q1至Q15具有臨限值電壓Vthn。 於自Ϊ = 包含N通道_電晶體Q3,按照節點A之信 ί ㈣2供給節_電流;及”綱電晶體 流。女Α閘極即點9之信號自節點β供給低側電源線〗電 準時在=免式段110,輸入信號1Ν自低位準上升至高位 此Hl· =電晶體Q4變成導通,令節點Β之電壓位準降低。 此%,輸入段!00之輸出節點八之電壓位 =/及 ” Μ變成Vthn以下時,M0S電晶體Q3變成不導即通點狀⑷ :’ :?B降至低側電源電壓-VL為止。而,當輸入i號 之’-垒位準降低時,閘極節點9之電壓位準降低,刪-電 2075-6315-PF(N2).ptd 麵 第27頁 1247482 五、發明說明(23) 晶體Q4變成不導通狀態。節點a利用MOS電晶體w上升炱電 壓VH位準為止,隨著,利用本仙3電晶體q3將節點b充電多 電壓VH — Vthn位準為止。 在本推挽式段1 1〇,在M〇S電晶體Q4之閘極電位變化 後’ Μ 0 S電晶體Q 3之閘極電位變化。因此,在節點b之充電 k,在MOS電晶體Q4變成不導通狀態後,m〇s電晶體Q3變成 導通’幾乎未發生貫穿電流。而,在將本節點B放電時, 在MOS電晶體Q4變成導通狀態後,m〇S電晶體Q3移往不導通 狀態。考慮偏置電壓時,本M〇S電晶體q3之閘極電位係電 壓一VL+ AV。因此,在本電壓Λν比M0S電晶體Q3之臨限值 電壓Vthn充分小之情況,可將M〇s電晶體Q3確實的設為不 導,,態。因此,在本推挽式段丨丨〇,在節點B放電時,只 有貝牙電心流動,只在切換期間之極短之期間消耗電流 (直流電流)。
、靴帶式驅動段120包含N通道MOS電晶體Q7,按照推挽 士段1 1 0之輸出節點β上之信號將節點c驅動至低側電源電 j—VL位準;N通道M〇s電晶體Q5,接在高侧電源線1〇2和 節點c之間,電容疋件CP2,接在M〇s電晶體叩之閘極和節 ”、、占C之間,以及N通道MOS電晶體Q6,導通時將M〇s電晶體 之閘極充電壓電壓VH _ Vthn。 W 本靴帶式驅動段120之動作實質上和輸入段1〇〇之動 目同。推挽式段110之輸出節點B之電壓位準上升時,Μ 電Μ體Q7邊成導通,節點c被驅動為低側電源電壓—R 準(依據MOS電晶體Q5則7之導通電阻或電流驅動力決定之 第28頁 2075-6315-PF(N2).ptd 1247482 五、發明說明(24) " '""--- f屢位準)。推挽式段11 〇之輸出節點B之電壓位準降低 J 電晶體Q7變成不導通狀態。在此情況,利用卯s電 晶體Q5將節點C充電,隨著利用電容元件cp2之靴帶式作 用’其閘極電位再上升,將節點c驅動至電壓VH位準為 止因此,卽點C在電塵VH和電慶一VL之間變化。 無比例靴帶式輸出驅動段1 3 〇包含N通道$電晶體 Q8,按照輸入段1〇〇之輸出節點A之信號利用來自高側電源 線102之電流將節點D充電;N通道M〇s電晶體Qi2,按照 點/5〇上之輸出信號〇UT自節點D將電流向低側電 :、二、放電,N通道電晶體Q1 3,當節點d之電壓位準 牯欠成導通,導通時將節點g放電為低側電源線
Nk道MOS電曰曰體q14,按照推挽式段u〇之輸出節點β上之 化號將節點F放電;Ν通道M〇s電晶體 而且ϋ ^ Q9 ’接在高侧電源線102和節點e之間 F之产、Λ 接;N通道M0S電晶體Q11,按照節點 及Λ 源線102供給輪出節點150電流,·以 β之二擇二:1:,按照來自推挽式段no之輪出節點 動成導通,導通時將最終輸出節點15〇驅 祥细=例鞋:式輪出驅動段130 ’如以下對其動作之 评、,,田说明所不,利用信號之變化之延遲,切斷電流 電源線102流向低側電源線1〇4之路徑,減少耗電流。:, 第29頁 2075-6315-PF(N2).ptd 1247482 五、發明說明(25) 利用本無比例靴帶式輸出驅動段1 3 0,正確的產生在電壓 VH及—VL之間變化之輸出信號OUT。 圖1 4,表示圖丨3所示位準轉換電路之動作之信號波形 圖。以下參照圖1 4說明圖1 3所示之位準轉換電路之動作。 ^ 供給輸入節點1之輸入信號IN自基準電壓GND上升至電 壓VDD位準時,在輸入段1〇〇,M〇s電晶體6變成導通,節點 A自高側電源電壓”降至大致接近低側電源電壓之電 壓位準為止。在此,調整M0S電晶體Q1及6之電流驅動力或 導通電阻,假設本輸入段1〇〇之輸出偏置電壓大致可忽 略。 “ θ在推挽式段11 0,隨著本輸入段1 〇〇之閘極節點9之電 壓位,之上升,M〇s電晶體q4變成導通,將節點Β放電,令 /、電£位準卜低。接著,輸入段1 〇 〇之節點A之電壓位準降 至低側電源電壓—VL位準時,變成不導通狀態。因此,利 用Μ 0 S電b曰體Q 4將卽點b放電至低側電源電麼_ y l位準為 在靴帶式驅動段120,隨著節點B之電壓位準降低, M0S電晶體Q7移往不導通狀態’利用_電晶體卯將節點[ 充電,利用電容元件CP2之靴帶式作用將節點c充電至高側 =電,VH:準為止。此時,因將節點B放電至低側電源 電屋一VL位準,M0S電晶體Q7保持在不導通狀態。 在無比例靴帶式輸出驅動段丨3 〇,進行以下之動 首先’輸出信號OUT係低側電源電壓—VL位準之 M0S電晶體Q12處於不導通狀態。又,輸人段1⑽之輸出節 第30頁 2075-6315-PF(N2).ptd 1247482 五、發明說明(26) 點A之電壓位準係低側電 VT a、隹u 處於不導通狀熊。在上:Λ :準,M0S電晶體⑽也 ;fN處於電侧位準。而,按 / = 輸出節點B之信號將m〇s電晶體Q14及〇1 ,又11〇之 桩荽^ 电日日^Q14及Q15設為不導通狀態。 士 u f式驅動段12 〇之輸出節點c之電壓位準上升 4,MOS電晶體qi〇變成導诵 也i位皁上升 Q10對筋通即點F充電。本M0S電晶體 yiu對即點f之充電動作時,雷曰 電位處於不導通狀態,防止^電自H4已按照節點^
電晶體Q10及(^4之路_产6 ^=间側電源線102經由M〇S ^ <格仏/爪向低側電源線1 〇 4。 將幹d二ΐ ^ Ϊ準上升時’M〇S電晶體Q11變成導通, :=:: !,令輪出信號0打之電壓位準上升。在 挽式如D夕妗山, 也在M〇S電晶體Q15按照推 挽式奴110之輸出節點8上之信號變成不 MOS電晶體QU變成導通,白古 狀心後因 1 04之雷、*夕故士 自同侧電源線1 〇2往低侧電源線 nM之電流之路徑不存扁。士# it Q± , r ^ ,,在本即點D保持在電壓VH — Vthn位 丰牯即點E係低側電源電壓—VL位準, 令其電壓位準自低側電源雷茂 準為止。 惻冤源電壓—VL上升至電壓VH — Vthn位 輸出信號OUT之電壓位進μ 4 泝炼門φ Κ +甘# 旱升,M0S電晶體Q12之閘極一 點D放曰電限值電壓高時,利用M0S電晶體Q12將節 =D放電,其電麼位準降低,m〇s電晶體Q13移往不導通狀 M0S電晶體Q13變成不暮;畜业么匕 鲔S;F夕Φ陳a、隹人成不導通狀怨日守,M〇S電晶體Q9按照 即點之電壓位準令節點e之雷朦;&、壮 即”、、占b之電壓位準上升。本節點E:之電 第31頁 2075-6315-PF(N2).ptd 1247482 五、發明說明(27) ί ^ ^ ^狀=’占^之電壓位準上升後’因M〇S電晶體Q1 0變 電容麵合,隨著節點= :用電容元件CP3之 上升至電壓VH+侧為止。因此準ΐ升,節點F之電盧位準 充電至電屢VH位準為止,产菩此/卽點E利用M〇S電晶細 祕電晶體⑴之閑極電位:::财之電塵位準上升,因 輸出信號_高速的驅動節之 MOS電晶體Q9=t =之?位又上升時,電流流向 …之電流驅動力充分二’錯可^^ 源線】04流動之電流)ί Κ ^^侧電源線1 02往低侧電 間,可使得充分的短1^=輪曰出信號〇訂之轉移期 ^ ,ν ή, „ , I : 猎者使M0S電晶體QU之電流驅動力 充^的在輸出節點15〇之負載大之情況,也 出# #uOUT咼速的驅動至電壓VH位準為止。 、别 雷壓)η號1n自高位準電㈣d降至低位準電壓(基準 @ φ 況,在輸入段100,首先,節點9之電壓位準 *變成接近電m之電屢位準。節點Α之電 Υ:,丰 即點A之電壓位準變成高側電源電壓VH。 隨著本節點A之電壓位準之上升, MOS電晶體Q3變成導通,nR “ s +挽式&110, 之電壓位m Λ 動至電壓位準VH — vthn 電曰體Q4=,:此時,因已利用節點9之電壓位準刪 ,曰曰體Q4處於不導通狀態,在節剌充電時,自 線102往低側電源線1〇4之電流流動之路徑不 彳,、 第32頁 2075-6315-PF(N2).ptd 1247482
、推挽式段11 〇之輸出節點B之電壓位準上升時,在靴* 式驅動段120,利手MOS電晶體Q7將節點C放電,其電壓位V 準降低。 一…在最終輸出段130,隨著推挽式段11〇之輸出節之 電壓位準之上升,MOS電晶體Q14及Q15變成導通,令節點f 降至電壓—VL位準,又,令輸出信號〇υτ之電壓位準降 低。隨著,MOS電晶體Q9及Q11變成不導通狀態,利用M〇s 電晶體Q15將來自輸出節點150之輸出信號〇u丁驅動至低 電源電壓一 VL位準為止。 一 隨著輸入段1 00之輸出節點A之電壓位準上升,M〇s電 ,體Q8變成導通,將節點!)充電,將其電壓位準充電至電 壓VH—Vthn位準,隨著M0S電晶體Q13變成導通,將節點£ 驅f至電壓一VL位準為止。本M0S電晶體Q13導通時,M〇s 電晶體Q9已按照響應節點$之電位變化之節點ρ之電位降低 而磋成不導通狀態,節點E之電壓位準降低時,經由M〇s電 晶體Q 9及Q1 3流動之電流路徑不存在。 輸出信號OUT之電壓位準降低時,m〇S電晶體Q12變成 不導通狀態。在此情況,在M〇s電晶體Q8 &q12之路徑,輸 出1號OUT之電壓位準降低,至M0S電晶體Q12變成不導通 狀恶為止,自高侧電源線1〇2經由M〇s電晶體q8及q12往低 側電源線104之電流流動。可是,為了將輸出信號〇υτ高速 的驅動為低側電源電壓—y L位準,可使經由這些μ Q $電晶 體Q 8及Q12流動之電流量充分的變小。 在穩態’因在本最終輸出段丨3 〇直流電流自高侧電源
1247482 五、發明說明(29) ---- 線102流往低側電源線丨〇4之路徑不存在,可使M〇s電晶體 Q11及Q1 5之驅動性能變大,在輸出節點丨5 〇之輸出負載電 二之化清況’也可高速的驅動最終輪出節點’令輪出信號 輸入段100及靴帶式驅動段120係比例電路,在⑽ 晶體Q1和Q6及MOS電晶體Q5*q7電流流動。可是’ 100及靴帶式驅動段120 ’因節點A及。之電壓位準互補又微 =照輸入信號IN之邏輯位準,只當輸入段 欠 ==°二一方輪出低位準信號時電流流動,可= ::電個轨帶式負載電路之位準轉換電路 ρ通‘ = =著使用 成相反(供給電源後1〇2#雷^電;體而且使電壓極性變 川,可實現—樣,供給電源線叫電厂堡 無比若依據本發明之實施例5,使用 輸出節點,可:現人2 ?準?換段之輸出信號驅動最終 準轉換電路。只 k號尚速的變化之低耗電流之位 實施例6 圖1 5係表 部分之構造圖 2之輸入初您ά 輪之二:換電路之主要 五、發明說明(30) 和1施例1至5之其中一個組合後使用。在圖丨5所示之輸入 =段轉換段,在節點9和低側電源節點4之間設置按照輸出 節點2上之信號選擇性的變成導通之N通道M〇s電晶體⑼^。 P 乂囷1所示之位準轉換電路為例時,使用Μ 0 S電晶# 2 0 0替代電阻元件7。 电日日燈 圖16係表示圖15所示輸入轉換段之動作之信號波形 f。=下苓照圖16說明本圖15所示之輸入初段轉換段之動 作:輸入信號IN為基準電壓GND位準時,輸出節點2之電壓 位準,利用廳電晶體㈣將節點9保持在低 侧電源電壓一 VL位準。 τ你臥 輸入信號IN自低位準(GND)上升至高位 ;t"ΛΤΛ" ^ ^M 0 s ¾ ^ ^ ^ ^ V,; 之電£位準降低。驅動位準轉換段之輸出節點2之 分係比例電路,本輸出節點2之電壓 = 充分的變小,可將MOS電晶體2 0 0設為不導狀 .^ 況,在MOS電晶體2 0 0只有漏電泞泣勤,从狀先、。在此十月 用電阻元件之情況之節點9之電壓位準降即:9未,生:利 又:可將MOS電晶體6之閘極電位保“】路=性因 將輸出#點2之電壓位準保持固定,可^ 位準電壓上升之問S,可改善接受輪出出節點2之低 路之低側電壓之動作邊限。 即.,,,2之電壓之電 1247482 —— - 五、發明說明(31) 變更例 - 圖1 7係表不本發明之實施例6之變更例之圖。在本圖 17、’使用P通道MOS電晶體16進行輪入信號IN之高位準電壓 位準之位準轉換。在本輸入初段轉換段,在高側電源節點 3和MOS電晶體16之閘極節點19之間連接響應輸出節點12上 之電壓後選擇性的變成導通之p通道M〇s電晶體2〇2。即, 本圖17所示之輸入轉換段利用響應輸出節點12之信號之? 通道MOS電晶體202替代圖5所示之位準轉換電路之電流 動元件1 7。 1在本圖17所示之輸入轉換段之構造之情況,輸 I:變?低位帛,利用電容元件18,閘極節點19之電壓位準u 電壓二電晶體16將節點12充電’變成接近高侧 電:電㈣之電壓位準。因此,在此情況,藉著將輸 之偏置電壓設為將肋s電晶體2 〇2保持在不導通狀能 電壓位準,可將Μ 〇 s雪日辦9 η ο π丄 心之 告鈐入"τΤΤ電保持在不導通狀態。因此, 賴為低位準時’可防止節點Π之電壓位準利用 ^電電流上升,可消除料輸人信之低位準期間= 狄點=彳5 5虎1 N上升至高位準時,利用電容元件1 8,將 即,.沾19驅動至高側電源電壓 變成不導诵壯能祖从从 1 ^ MUS電晶體j 6 ^ _ 心,對於輸出節點1 2之低位準電壓盔任 響。此時,利用M0S電晶體2 电i…任何衫 壓VH。 电曰曰體^02將即點19保持在高側電源電 如以上之說明所示,若依據本發明之實施例6,在經 第36頁 2075-6315-PF(N2).ptd 1247482 五、發明說明(32) 閘極節點件:::!妾叉輸入信號之輸出驅動M〇S電晶體之 動節點之電;閘極接受本輸出驅動M〇S電晶體之驅 Ϊ 電晶體,可抑制輸出驅_電晶體之 位變化,除對於輪入信號之高Si 及低位準期間之限制。 口丨干μ u 實施例7 部八表示本發明之實施例7之位準轉換電路之主要 二本圖18所示之位準轉換電路係在圖15所示 m“二 本圖18所示之電路之其他 =和圖15所不之構造㈣’對對應之部分賦與同一來 Ί編號,令略其詳細說明。 ’ _使電阻元件210之電阻值幻充分的變大。冑 二兀:2广將閘極節點9之起始電位設為低側電源電壓— 動電!電阻_充分的變大,藉著將其驅 轉〆-電晶體2°〇之漏電流以下,確實的抑制在 之閘極郎點9之電壓位準之不要之變化,而且正 =設定閘極節點9之起始電位,可按照輸入 節點2產生信號。 现UN在輸出
一此:雖未圖V ’在圖17所示之構造’也按照本發明 之貫施例7,藉著和M0S電晶體202並聯高電阻之電阻元X =:可將閘極節點19之電壓位準起始設定成高側電源電壓 第37頁 2075-6315-PF(N2).ptd 1247482
由電容元Γ不’若依據本發明之實施例7,在經 閘極,和在j:二:接受輸入信號之輸出驅動m〇s電晶體之 電阻之電阻;;(二受,出節:=之Μ 0 S電晶體並聯高 閘極電位確實的起二件】既:=;一晶體之 實施例8 部分不本發明之實施例8之位準轉換電路之主要 所示之高mi本圖19所示之位準轉換電路’替代圖18 按昭電、=t元件2iq,通聊s電晶體220, 外ΐ ϊ Pnt設電路(p〇r)23〇之輸出信號(電源導通重 一 · 將閘極節點9和低側電源節點4連接。本圖1 9所 路相:準ϊί:路ί其他之構造和圖18所示之位準轉換電 明。 、、〜之部分賦與同一參照編號,省略其詳細說 電芦電3導通重設電路2 3 0以高侧電源電MVH和低側電源 L為兩動作電源電壓動作,在送上這些電壓VH和電 焉 、現定之期間將電源導通重設信號POR至Η位準 ,ϊ :広位準)。電源導通重設信號POR在穩態時保持在低 側電源電壓〜VL位準。 · =’如圖20所示,在送上電源前電壓VH和一VL都係基 立準1GND位準。送上電源後,本高側電源電壓VH之電壓 立 > 上升’達到既定之電壓位準(V Η ),又低側電源電壓一 V L也達到目乐今i 疋之電壓位準(一 VL)。響應該電源投入,電壓
第38頁 1247482 五、發明說明(34) VH和一 VL達到或安定於既定之電壓位準時,來自電源導通 重设電路230之電源導通重設信號P〇r上升緣至電塵位 準’隨著,MOS電晶體220變成導通。因此,閘極節點9和 低侧電源郎點4連接’將閘極郎點9起始設定成電壓一 v [。 經過既定之期間後,來自本電源導通重設電路23〇之 電源導通重设“^POR變成電壓—VL位準,MOS電晶體220 變成不導通狀態。在一般動作時,因本M〇s電晶體22〇保持 在不導通狀態’本M0S電晶體22 0對於輸入信號in之位準轉 換動作無任何不良之影響。 圖2 1係概略表示圖1 9所示電源導通重設電路2 3 〇之構 造例之圖。在圖21,電源導通重設電路23〇包含VH投入偵 測電路240,在動作電壓上接受電壓¥1)1) &GND,偵測高側 電源電塵VH之投入;VL投入偵測電路242,在動作電壓上 接受電壓VDD及GND,偵測低側電源電壓—VL之投入;nand 電f 244 ’自投入偵測電路240及vl投入偵測電路242接受 電壓投入偵測信號PUPH及PUPL ;位準轉換電路246,轉換 NAND電路244之輸出信號之位準;以及單發脈衝產生電路 248妻應位準轉換電路246之輸出信號MP0R之上升緣產生 單發脈衝信號。 卜卜奴入偵測電路24 0例如包含在高側電源節點和接地 節,之間串聯之電容元件及電阻元件,依據本電容元件之 電容耦合所引起之電位變化,使用反相器等偵測是否送上 了高側電源電壓VH,在本投入時,將電壓投入偵測信號 PUPH驅動至Η位準。
1247482 五、發明說明(35) VL·投入偵測電路242例如包含在接受電壓VDD之電源節 點和接受低側電源電壓—VL之低側電源節點之間串聯之電 阻兀件及電容元件利用電容元件之電容耦合偵測低側電源 電壓一 VL之投入。本VL投入偵測電路242,在投入電壓一 VL時,將其輸出信號PUPL驅動至η位準。 NAND電路244當這些電壓投入偵測信號PUPH &pupL都 疋Η位準(電壓VDD位準)時,將其輸出信號驅動至電壓GND 位準。當電壓投入偵測信號PUPH &PUPL之至少一方為L位 準時,本NAND電路244 輸出電壓VDI)位準之信號。 位準轉換電路2 4 6例如具有圖1所示之構造,將n a N D電 路244之輸出信號轉換為在電壓VH及一 VL之間變化之信 號。 口 β 單發脈衝產生電路248以電壓VH及一VL為動作電源電 壓動作,響應來自位準轉換電路246之信號Mp〇R之上升 緣’產生單發脈衝信號,產生電源導通重設信號p〇R。 圖22係表示圖21所示電源導通重設電路230之動作之 仏唬波形圖。以下,參照圖2 2說明圖2丨所示電源導通八 電路230之動作。 x 在本電源導通重設電路2 3 0,以電壓VDD及GND比電壓 VH及一VL前處於穩態為前提。 运上電壓VH,其電壓位準上升時,VH投入偵測電路 240利用内部之電容元件之電容耦合偵測本電壓上升, 電壓投入偵測信號PUPH上升至Η位準。一樣的,送上電壓 —VL ’其電壓位準降低時,几投入偵測電路242利用其^
第40頁 1247482
部之電容7G件之電容I禺合偵測本之電遂位準降低,將電虔 投入偵測信號PUPL驅動至高位準。這些電壓投入偵測信號 PUPH及都變成電屢VDD位準之高位準時,nmd電路244 之輸出4吕號變成電壓GND位準之低位準。
位準轉換電路246例如具有圖2所示之構造,將NAND電 路244之輸出信號反相而且轉換其信號振幅。因此,響應 NAND電路244之輸出信號之下降緣,來自位準轉換電路 之信,MPOR上升至電壓VH位準。響應本信號Mp〇R之上升 緣,單發脈衝產生電路248在既定之期間將其輸出信號p〇R 驅動為電壓VH位準,在經過既定之時間後,將本信號p〇R 驅動至電壓一 VL位準。 因此’利用本圖2 1所示之電源導通重設電路2 3 〇之構 造’在電屋VH及一 VL都達到既定之電壓位準後,能以單發 脈衝之形態產生電源導通重設信號p〇I?。 此外’利用本圖2 1所示之電源導通重設電路2 3 〇之構 造丄在偵測電路240及242偵測電壓VH及一VL之投入後,能 不苔這些電壓之投入順序的產生電源導通重設信號p 。
此外,在本發明之實施例8,也藉著在圖丨9所示之構 造i將N通道M0S電晶體全部設成P通道M0S電晶體,供給低 側電源節點4高側電源電壓VH,可進行高侧信號之振幅轉 換。在此情況’供給起始設定用之p通道M〇s電晶體之閘極 圖21所示之單發脈衝產生電路248之輸出信號P0R之反相信 號’作為電源導通重設信號。 如以上之說明所示,若依據本發明之實施例8,按照
2075-6315-PF(N2).ptd 第41頁 1247482 五、發明說明(37) 電源A導通重設信號起始設定位準轉換電路之内部節點,將 内^節點正確的設成既定之電壓位準,而且在一般動作模 式時’將本内部節點設為浮動狀態,利用電容元件之電容 搞合’可正確的設定其電壓位準。 ,Η ^ ^外,在上述之實施例1至8,在M0S電晶體上只要係 二:二=ί即可,係在半導體基板上形成之M0S電晶體也 ^。糸玻瑪等絕緣基板上形成之薄膜電晶體(TFT)也 如以上之說明所示, 晶體構成位準轉換電路, 驅動輸出驅動用電晶體之 和輸入信號之對應之邏輯 驅動用電晶體之源極節點 少之低耗電力之位準轉換 右依據本發明,使用一種MOS電 而且經由電容元件按照輸入信號 閘極。因此,在其輸出信號上可 ,電壓I準無關的輸出輪出 ^塗。因而,可實現製程數減 詳細說明了本發明,但是將 表不,未限定如此,發明之浐 〃、理解,這只是舉例 專利範圍限定。 、月 ϋ執圍只受到附加之申請
圖式簡單說明 轉換 電路 之構 造 圖 圖1係表示本發明之實施例1之位準 轉換電路之動 作之 圖 圖2係表示圖1所示位準 波形 圖3A及3B係表示圖1所示電阻 圖“及4B係表示圖!所示電阻元件代例之圖。 信號 圖0 別的替# γ 圖5係概略表示本發明之每 蚵之 造圖。 "例2之位準轉換. 圖6係表示圖5所示位準 、電路之構 圖。 換電路之動作之卜' 圖7係表示本發明之實施 D號波形 圖。 之位準轉換電路之 圖8係表示本發明之眘 構造 圖9係表示圖8所示位準1之變更例之圖。 圖。 換電路之動作之传,、 圖10係表示本發明之實施 〜波形 圖。 之位準轉換電路… 圖Η係表示圖1 〇所示位準 ^ 形
圖。 換電路之動作之信L 圖1 3係表示本發明之實施例5之變更例之 圖 圖12係表示本發明之實施例4 “ 之位準轉換電路之構造 圖0 電路之動作之信號波形 圖14係表示圖13所示位準轉換 1247482 圖式簡單說明 圖。 ® 1 5係表示本發明之實施例6之位準轉換電路之主要 部分之構造圖。 圖1 6係表示圖丨5所示電路之動作之信號波形圖。 圖1 7係表示本發明之實施例6之變更例之圖。 圖1 8係表示本發明之實施例7之位準轉換電路之主要 部分之構造圖。 部分之 波形圖 圖1 9係表示本發明之實施例8之位準轉換 之構造圖。 甩峪之主要 圖20係表示圖丨9所示電源導通重設電路 圖。 勒作 之信 圖21係概略表示圖丨9所示電源導通 之圖。 电略之構 圖22係表示圖21所示電源導通重設電路之 造例 波形圖 符號說明 1輸入節點、 3高侧電源節點 5、7 電阻元件、 6 MOS電晶體、 9閘極節點、 GND基準電壓、 R G 電阻、 動作 之信 號 2輪出節點、 4低側電源節點 8電容元件、 11輸入節點、 電壓、 /0UT輸出信號、 VH正電壓、 % 第44頁 2075-6315-PF(N2).ptd 1247482
2075-6315-PF(N2).ptd 第45頁
Claims (1)
1247482 六、申請專利範圍 1. 一種位準轉換電路,具有第一電源和第二電源,將 具有比該第一及第二電源之電壓差小之振幅之輸入信號轉 換為在和該第一及第二電源之電壓對應之電壓位準之間變 化之信號, 其特徵在於包括: 第一絕緣閘型場效電晶體,接在輸出節點和該第一電 源之間; 第一電容元件,接在接受該輸入信號之節點和該第一 絕緣閘型場效電晶體之閘極之間; 第一電流驅動元件,接在該第一絕緣閘型場效電晶體 之閘極和該第一電源之間;以及 第二電流驅動元件,接在該第二電源和該輸出節點之 間。 2. 如申請專利範圍第1項之位準轉換電路,其中,該 第一電源供給比該第二電源之電壓低之電壓,該輸入信號 具有比該第一電源之電壓高之電壓位準,該第一絕緣閘型 場效電晶體係N通道絕緣型電晶體。 3. 如申請專利範圍第2項之位準轉換電路,其中,該 輸入信號之低位準係接地電壓位準。 4. 如申請專利範圍第1項之位準轉換電路,其中,該 第一電源供給比該第二電源之電壓高之電壓,該輸入信號 具有比該第一電源之電壓低之電壓位準,該第一絕緣閘型 場效電晶體係P通道絕緣型電晶體。 5. 如申請專利範圍第1項之位準轉換電路,其中,該
2075-6315-PF(N2).ptd 第46頁 1247482 六、申請專利範圍 ' 第一電流驅動元件係限流元件。 6. 如申請專利範圍第1項之位準轉換電路,其中,該 第一電流驅動元件具備導電型和該第一絕緣閘型場效電晶 體相同之第二絕緣閘型場效電晶體,接在該第一電源和該 第一絕緣閘型場效電晶體之閘極之間,而且其閘極和該輸 出節點連接。 7. 如申請專利範圍第6項之位準轉換電路,其中,還 具備限流元件,和該第二絕緣閘型場效電晶體並聯。 8. 如申請專利範圍第6項之位準轉換電路,其中,還 具備導電型和該第一絕緣閘型場效電晶體相同之第二絕緣 閘型場效電晶體,響應重設信號,將該第一絕緣閘型場效 電晶體之閘極和該第一電源短路。 9. 如申請專利範圍第1項之位準轉換電路,其中,該 弟二電流驅動元件係限流元件。 1 0.如申請專利範圍第1項之位準轉換電路,其中,該 第二電流驅動元件包括: 導電型和該第一絕緣閘型場效電晶體相同之第二絕緣 閘型場效電晶體,接在該第二電源和該輸出節點之間; 導電型和該第一絕緣閘型場效電晶體相同之第三絕緣 閘型場效電晶體,接在該第二電源和該第二絕緣閘型場效 電晶體之閘極之間,而且自該第二電源在順向二極體連 接;以及 第二電容元件,接在該輸出節點和該第二絕緣閘型場 效電晶體之閘極之間;
2075-6315-PF(N2).ptd 第47頁 1247482 四絕緣 點之 極連 五絕緣 源之 極連 六、申請專利範圍 在该輸出節點產生位準 卜 u ·如申請專利範圍第1 弟一電流驅動元件包括: 導電型和該第一絕緣閘 閘型場效電晶體,接在該第 導電型和該第一絕緣閘 閘型場效電晶體,接在該第 電晶體之閘極之間,而且自 接;以及 第二電容元件,接在該 效電晶體之閘極之間; 該位準轉換電路還包括 導電型和該第一絕緣閘 閘型場效電晶體,接在該第 間,而且其閘極和該第二絕 接,及 ‘電型和該第一絕緣閘 閘型場效電晶體,接在該最 間,而且其閘極和該第一絕 接; 自該最終輸出節點輸出 ^ I2·如申請專利範圍第1 苐一電流驅動元件包括: 導電型和該第一絕緣閑 轉換後之信號。 項之位準轉換電路,其中,該 型場欵電晶體相同之第二絕緣 二電源和該輸出節點之間; 型場欵電晶體相同之第三絕緣 二電源和該第二絕緣閘型場效 該第二電源在順向二極體連 輪出節點和該第二絕緣閘型場 型場效電晶體相同之第 二電源和該最終輸出節 緣閘型場效電晶體之閘 型場效電晶體相同之第 终輪出節點和該第一電 緣閘型場效電晶體之閘 位準轉換後之信號。 項之位準轉換電路,其 型場效電晶體相同之第 中,該 二絕緣
2075-6315-PF(N2).ptd 第48頁 1247482 六、申請專利範圍 閘型場效電晶體,接在該第二電源和該輸出節點之間; 導電型和該第一絕緣閘型場效電晶體相同之第三絕緣 閘型場效電晶體,接在該第二電源和該第二絕緣閘型場效 電晶體之閘極之間,而且自該第二電源在順向二極體連 接;以及 第二電容元件,接在該輸出節點和該第二絕緣閘型場 效電晶體之閘極之間, 該位準轉換電路還包括: 推挽段,由導電型和該第一絕緣閘型場效電晶體相同 之絕緣閘型場效電晶體,按照該輸出節點之信號和該第一 絕緣閘型場效電晶體之閘極之信號驅動第一内部節點; 内部驅動段,由導電型和該第一絕緣閘型場效電晶體 相同之絕緣閘型場效電晶體,按照該第一内部節點之信號 驅動第二内部節點;以及 最終輸出段,由導電型和該第一絕緣閘型場效電晶體 相同之絕緣閘型場效電晶體,至少按照該輸出節點之信號 和該第一及第二内部節點之信號驅動最終輸出節點後,輸 出位準轉換後之信號。 1 3.如申請專利範圍第1 2項之位準轉換電路,其中, 該推挽段包括: 導電型和該第一絕緣閘型場效電晶體相同之第四絕緣 閘型場效電晶體,接在該第一電源節點和該第一内部節點 之間,其閘極和該第一絕緣閘型場效電晶體之閘極連接; 及
2075-6315-PF(N2).ptd 第49頁 1247482 緣 絕之 五點 第節 之部 同内 相一 體第 晶該 ^¾ 口 效源 場電 型二 問第 緣該 絕在 一接 第, 該體 和晶 圍型電 懷電效 專導場 生月 tt型 接 -vgc 達 點 節 出 輸 43— 該 和 極 閘 其且. 而14 中 其路 電換 轉 準位之 項 2 第 圍 範 利 專 請 中 如 緣 絕 四 第之 同 相 體 晶 電 效 場 型 閘 緣 絕 :一 括第 包該 段和 動¾. 驅電 部導 内 該 之 源 電 - 第 該 和; 點接 節連 β— 占 立口黑 内節 二部 第内 該一 在第 接該 ,和 體極 晶閘 電其 效且 場而 型, 閘間 緣 絕之 五點 第節 之部 同内 相二 體第 晶該 效源 場電 型二 閑第 緣該 絕在 一接 第, 該體 和 晶 型電 電效 導場 型 閘 緣 絕 六 第之 同 相 體 晶 電 效 場 型 閘 緣 絕 一 第 該 和 型 導 效 場連 型體 閘極 緣二 絕向 五順 第在 該源 和電 源二 電第 二該 第自 該且 在而 接, ,間 體之 晶極 3π 效之 場體 型晶 閘電 閘 緣 絕 五 第 該 和 % 節 部 内 二 第 該 在 接 件 元 容 電 及二 以第 接 間之極 閘之 體 晶 電 效15 場 型 第 圍 範 利 專 請 申 中 其路 電換 準位之 項 緣 絕之 四源 第電 之一 同第 相該 體和 晶點 電節 效部 場内 型三 閑第 緣該 絕在 :一接 括第, 包該體 段和晶 出型電 輸電效 終導場 最 型 該 閘 緣 絕之 六源 第電之一 同第 相該 •,體和 接晶點 連電欣即 點效部 節場内 出型四 輸閘第 終緣該 最絕在 該一接 和第, 極該體 閘和晶 其型電 且電效 而導場 , 型 間 閘
2075-6315-PF(N2).ptd 第50頁 1247482 接 刍c il 點 can” 節 部 内三 第 和 極 閘 圍其 Jli且 利 專而 請 中, 、 間 六 緣 絕之 七源 第電 之二 同第 相該 體和 晶點 電Μ即 效部 場内 型四 閘第 緣該 絕在 一接 第, 該體 和日aa 型電 電效 導場 型 閘 節 部 内五 第 該 和 ; 點 接从即 kE βτ 璉立口 點内 節四 部第 内該 五在 第接 該, 和件 極元 閘容 其電 且三 而第 緣 絕 八 第 之 同 相 體 晶 電 效 場 型 閘 緣 絕 - 第 該 和 型 ;電 間導 之 緣 之 絕 源 九 電 第 一 之 第 同 該 相 和·,體 點接晶 節連電 部點效 内Μ即場 五部型 第内閘 該一緣 在第絕 接該一 ,和第 體極該 晶閘和 電其型 效且電 場而導 型, 閘間 之 源 電二 第 該 和; 點接 節連 ΚΓ 占 彡口黑 内^即 五部 第内 該二 在第 接該 ,和 體極 晶閘 電其 效且 場而 型, 閘間 緣 絕之 十源 第電 之一 同第 相該 體和 晶點 電節 效出 場輸 4^ 43— 型終 閘最 緣該 絕在 一接 第, 該體 和日Θ3 型電 導場 型 閘 第之 及同 以相 •,體 接晶 連電 點效 節場 部型 内閘 一緣 第絕 該一 和第 極該 閘和 其型 且電 而導 絕 之 源 一^& ^e二 第 該 和 %。 節接 出連 輸點 終節 最部 該内 在五 接第 ,該 體和 晶極 電閘 效其 場且 型而 閘, 緣間 2075-6315-PF(N2).ptd 第51頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003172183A JP4043409B2 (ja) | 2003-06-17 | 2003-06-17 | レベル変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200505161A TW200505161A (en) | 2005-02-01 |
TWI247482B true TWI247482B (en) | 2006-01-11 |
Family
ID=33516143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093112157A TWI247482B (en) | 2003-06-17 | 2004-04-30 | Level converting circuit efficiently increasing an amplitude of a small-amplitude signal |
Country Status (6)
Country | Link |
---|---|
US (1) | US7034571B2 (zh) |
JP (1) | JP4043409B2 (zh) |
KR (1) | KR100735848B1 (zh) |
CN (1) | CN100571037C (zh) |
DE (1) | DE102004027183B4 (zh) |
TW (1) | TWI247482B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1610292B1 (en) * | 2004-06-25 | 2016-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method thereof and electronic device |
KR100753407B1 (ko) * | 2005-01-31 | 2007-08-30 | 주식회사 하이닉스반도체 | 블라인드 구조를 갖는 반도체 장치 |
KR100736396B1 (ko) * | 2006-02-13 | 2007-07-09 | 삼성전자주식회사 | 저전력 소모를 위한 소 신호 수신기 및 이를 구비하는반도체 장치 |
KR101196711B1 (ko) * | 2006-06-05 | 2012-11-07 | 삼성디스플레이 주식회사 | 레벨 쉬프트 회로 및 이를 탑재한 표시장치 |
JP4969322B2 (ja) * | 2007-06-01 | 2012-07-04 | 三菱電機株式会社 | 電圧発生回路およびそれを備える画像表示装置 |
JP5048081B2 (ja) * | 2007-12-20 | 2012-10-17 | シャープ株式会社 | バッファおよび表示装置 |
JP5174479B2 (ja) * | 2008-02-05 | 2013-04-03 | 三菱電機株式会社 | レベル変換回路 |
KR100943708B1 (ko) * | 2008-02-21 | 2010-02-23 | 한국전자통신연구원 | 레벨 시프트 회로 |
GB2459661A (en) * | 2008-04-29 | 2009-11-04 | Sharp Kk | A low power NMOS latch for an LCD scan pulse shift register |
JP2010226703A (ja) * | 2009-02-27 | 2010-10-07 | Renesas Electronics Corp | レベルシフト回路及びこれを備えたスイッチ回路 |
JP5404235B2 (ja) * | 2009-08-03 | 2014-01-29 | 三菱電機株式会社 | 振幅変換回路 |
US8466731B2 (en) * | 2011-01-07 | 2013-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for preventing the over-stress of MV devices |
JP2013229741A (ja) | 2012-04-25 | 2013-11-07 | Panasonic Liquid Crystal Display Co Ltd | レベル変換回路、及びそれを用いた液晶表示装置 |
CN104427424A (zh) * | 2013-08-26 | 2015-03-18 | 鸿富锦精密工业(武汉)有限公司 | 耳机接口 |
JP2018029300A (ja) * | 2016-08-19 | 2018-02-22 | 東芝メモリ株式会社 | 半導体装置 |
CN109039327A (zh) * | 2018-10-18 | 2018-12-18 | 上海艾为电子技术股份有限公司 | 一种电平转换电路 |
EP3965300A1 (en) * | 2020-09-02 | 2022-03-09 | Imec VZW | Driver circuit for driving a voltage controlled electro-optical modulator and system thereof |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3506851A (en) | 1966-12-14 | 1970-04-14 | North American Rockwell | Field effect transistor driver using capacitor feedback |
US3710271A (en) | 1971-10-12 | 1973-01-09 | United Aircraft Corp | Fet driver for capacitive loads |
US3898479A (en) | 1973-03-01 | 1975-08-05 | Mostek Corp | Low power, high speed, high output voltage fet delay-inverter stage |
JPS5710534A (en) * | 1980-06-23 | 1982-01-20 | Nec Corp | High-voltage mos inverter and its driving method |
US4408136A (en) * | 1981-12-07 | 1983-10-04 | Mostek Corporation | MOS Bootstrapped buffer for voltage level conversion with fast output rise time |
JP2699973B2 (ja) * | 1985-12-28 | 1998-01-19 | 富士通株式会社 | レベル変換回路 |
JPS6444619A (en) * | 1987-08-12 | 1989-02-17 | Seiko Epson Corp | Level shift circuit |
JP3540401B2 (ja) * | 1994-12-27 | 2004-07-07 | 松下電器産業株式会社 | レベルシフト回路 |
JP3109453B2 (ja) | 1997-06-30 | 2000-11-13 | 日本鋼管株式会社 | 不揮発性メモリセル、不揮発性メモリセルの閾値の調整方法及び複数のトランジスタの閾値の調整方法 |
JP3609977B2 (ja) * | 1999-07-15 | 2005-01-12 | シャープ株式会社 | レベルシフト回路および画像表示装置 |
US6181193B1 (en) * | 1999-10-08 | 2001-01-30 | International Business Machines Corporation | Using thick-oxide CMOS devices to interface high voltage integrated circuits |
JP4785271B2 (ja) | 2001-04-27 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
US6650167B1 (en) * | 2002-06-06 | 2003-11-18 | Broadcom Corporation | Multi-level/single ended input level shifter circuit |
-
2003
- 2003-06-17 JP JP2003172183A patent/JP4043409B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-30 TW TW093112157A patent/TWI247482B/zh not_active IP Right Cessation
- 2004-05-03 US US10/836,266 patent/US7034571B2/en not_active Expired - Lifetime
- 2004-06-03 DE DE102004027183A patent/DE102004027183B4/de not_active Expired - Fee Related
- 2004-06-17 KR KR1020040044923A patent/KR100735848B1/ko not_active IP Right Cessation
- 2004-06-17 CN CNB2004100597752A patent/CN100571037C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20040111111A (ko) | 2004-12-31 |
TW200505161A (en) | 2005-02-01 |
US20040257111A1 (en) | 2004-12-23 |
US7034571B2 (en) | 2006-04-25 |
CN1574634A (zh) | 2005-02-02 |
KR100735848B1 (ko) | 2007-07-04 |
DE102004027183B4 (de) | 2010-05-12 |
DE102004027183A1 (de) | 2005-01-20 |
JP4043409B2 (ja) | 2008-02-06 |
JP2005012356A (ja) | 2005-01-13 |
CN100571037C (zh) | 2009-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI247482B (en) | Level converting circuit efficiently increasing an amplitude of a small-amplitude signal | |
JP4502210B2 (ja) | スイッチング電源と半導体集積回路及び半導体集積回路装置 | |
JP4768300B2 (ja) | 電圧レベル変換回路及び半導体集積回路装置 | |
US7667490B2 (en) | Voltage shifter circuit | |
JP5341780B2 (ja) | 電力供給制御回路 | |
JP5341781B2 (ja) | 電力供給制御回路 | |
US8013642B2 (en) | Output drive circuit | |
KR100535346B1 (ko) | 반도체 집적회로장치 | |
US10277224B2 (en) | Bootstrap diode emulator circuit | |
US8059437B2 (en) | Integrated circuit and DC-DC converter formed by using the integrated circuit | |
US8593204B2 (en) | Amplitude conversion circuit | |
US10128749B2 (en) | Method and circuitry for sensing and controlling a current | |
US20230238959A1 (en) | Stress reduction on stacked transistor circuits | |
US9331679B1 (en) | High-speed flying-cap level shifter | |
EP0784373B1 (en) | High-efficiency voltage booster circuit operating at very low supply voltage | |
US20210067156A1 (en) | Gate driver circuitry | |
CN110518903B (zh) | 一种电平移位电路 | |
CN113014240B (zh) | 一种信号开关管的控制电路以及模拟开关电路 | |
TWI755921B (zh) | 用於積體電路的低電壓位準移位器 | |
US10715138B1 (en) | Open drain driver circuit | |
CN113037260B (zh) | 一种信号开关管的驱动电路以及信号传输电路 | |
JP3635953B2 (ja) | 高耐圧パワー集積回路 | |
JP2003318714A (ja) | ドライブ回路 | |
JP2011109511A (ja) | 出力駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |