CN1645728A - 升压电路、电源电路及液晶驱动装置 - Google Patents

升压电路、电源电路及液晶驱动装置 Download PDF

Info

Publication number
CN1645728A
CN1645728A CN200510002522.6A CN200510002522A CN1645728A CN 1645728 A CN1645728 A CN 1645728A CN 200510002522 A CN200510002522 A CN 200510002522A CN 1645728 A CN1645728 A CN 1645728A
Authority
CN
China
Prior art keywords
voltage
transistor
potential well
discharge
well area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510002522.6A
Other languages
English (en)
Other versions
CN100423422C (zh
Inventor
西村元章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1645728A publication Critical patent/CN1645728A/zh
Application granted granted Critical
Publication of CN100423422C publication Critical patent/CN100423422C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dc-Dc Converters (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种升压电路、电源电路以及液晶驱动装置，当进行电荷泵工作的MOS晶体管以三重势阱结构实现时，能够可靠抑制放电时过电流的产生。电荷泵电路(200)包括：MOS晶体管NSW1－NSW5，MOS晶体管NSW1的一端被提供有系统接地电源电压GND，各晶体管串联连接；以及第一－第五放电晶体管DSW1－DSW5，其一端被提供有系统接地电源电压GND，另一端连接在MOS晶体管NSW1－NSW5上。MOS晶体管NSW1－NSW5可以由形成在p型半导体衬底上的三重势阱结构来实现。在放电时，对第一－第五放电晶体管DSW1－DSW5一个一个地进行导通/截止控制，防止由于寄生双极性晶体管元件达林顿连接导致的电流通路的形成。

Description

升压电路、电源电路及液晶驱动装置
技术领域
本发明涉及升压电路、电源电路及液晶驱动装置。
背景技术
对便携式电子设备人们越来越追求低功率消耗。因此配置在这种电子设备上的显示装置，也大多采用诸如液晶装置等。
不过驱动液晶装置需要高电压。因此，从成本的角度考虑，用于驱动液晶装置的液晶驱动装置最好内置有用于生成高电压的电源电路。这样的话，电源电路就要包括升压电路。作为这种升压电路，通过使用生成电压的所谓的电荷泵电路，实现低功率消耗的目的，该电荷泵电路的电压是基于电荷泵工作而升压的。
专利文献：特开2000-262045号公报
发明内容
电荷泵电路(广义上是指升压电路)通过将积蓄电荷的电容器一端通过转换元件[例如金属氧化膜半导体(Metal OxideSemiconductor：MOS)晶体管]连接到各种电压上，从而使与积蓄到该电容器的电荷对应的电压升压。因此，即使在电荷泵电路的工作停止时，电荷仍能保持工作中积蓄到电容器上的电荷。
但是，在构成液晶装置的像素的液晶上施加直流电压时，该液晶将劣化。从而，当停止生成液晶装置用电压的电荷泵电路的工作时，有必要以预定步骤进行放电工作来控制施加在液晶上的电压。
不过，构成电荷泵电路的MOS晶体管以所谓的三重势阱结构实现在半导体衬底上时，进行放电工作时，寄生双极型晶体管元件导通，往往会产生人们感觉不到的过电流。
鉴于上述问题，本发明的目的在于提供一种用于电荷泵工作的MOS晶体管在以所谓的三重势阱结构实现时，能够可靠抑制放电过程中过电流产生的升压电路、电源电路及液晶驱动装置。
为了解决以上课题，本发明所涉及的升压电路，利用电荷泵工作而积蓄到电容器上的电荷生成升压电压，包括：第一-第N(N为大于或等于2的整数)晶体管，其用于进行电荷泵工作，所述第一晶体管的一端被提供有第一电压，各晶体管串联连接；以及第一-第N放电晶体管，用于放电与所述第一-第N晶体管连接的电容器的电荷，各放电晶体管的一端被提供有放电电压，各放电晶体管的另一端连接第K(1≤K≤N，K是整数)晶体管的源极侧或漏极侧，其中，所述第一-第N晶体管，形成在第一导电型的第一-第N势阱区上，所述第一导电型的第一-第N势阱区设置在第一导电型的半导体衬底的第二导电型的势阱区上，对所述第一-第N势阱区的反偏压被施加在所述第二导电型的势阱区上，所述第一-第N势阱区的各势阱区具有第二导电型的源极区和漏极区，所述第一-第N晶体管的各栅极通过绝缘膜设置在所述源极区和漏极区间的沟道区上，向第一势阱区的源极区或漏极区提供所述第一电压的同时，第(m-1)(2≤m≤N，m是整数)势阱区的漏极区或源极区和第m势阱区的源极区或漏极区电连接，第N势阱区的漏极区或源极区的电压作为所述升压电压被输出，在进行放电工作时，所述第一-第N放电晶体管的各放电晶体管一个一个被设定为导通状态或非导通状态。
此外，在本发明所涉及的升压电路中，所述第一晶体管，其一端被提供有所述第一电压，在第一期间向第一电容器的一端施加第一电压，所述第一电容器的另一端在所述第一期间具有第二电压，在第二期间具有所述第一电压，第I(2≤i≤N，N是大于或等于3的整数，i是偶数)晶体管，其一端连接在第(i-1)晶体管的另一端上，并在所述第二期间将第i电容器的一端连接在第(i-1)电容器的另一端上，所述第i电容器的另一端在所述第一期间具有所述第一电压，在所述第二期间具有所述第二电压，第j(3≤j≤N，j是奇数)晶体管，其一端连接在第(j-1)晶体管的另一端上，并将第j电容器的一端在所述第一期间连接在所述第(j-1)电容器的另一端上，所述第i电容器的另一端在所述第一期间具有所述第二电压，在所述第二期间具有所述第一电压。
在本发明中，通过电荷泵工作，可输出例如将第一以及第二电压的电压差升压N倍的升压电压，而该电荷泵工作使用了由所谓三重势阱结构实现的第一-第N晶体管、和连接在其上的电容器。而且，当第N晶体管处于导通状态时，可以省略对使用该晶体管的电荷泵工作有帮助的电容器的连接，此时可输出将例如第一以及第二电压的电压差升压例如(N-1)倍的升压电压。在形成第一-第N晶体管的区上形成寄生双极性晶体管元件，使第一-第N放电晶体管同时导通，此时，向通过第(N-1)放电晶体管形成在第(N-1)晶体管上的寄生双极性晶体管元件上施加第一电压。因此，寄生双极性晶体管元件达林顿连接，其结果，有时产生过电流。
因此，根据本发明，在进行放电工作时，所述第一-第N放电晶体管的各放电晶体管被一个一个地设定为导通状态或非导通状态，所以可以防止上述过电流的产生。
此外，在本发明所涉及的升压电路中，在进行放电工作时，根据升压倍率，所述第一-第N放电晶体管的各放电晶体管被设定为导通状态或非导通状态。
在本发明所涉及的升压电路中，还包括偏置比设定寄存器，其用于设定偏置比，所述偏置比由施加在简单矩阵型的液晶面板的公共电极上的公共电压的振幅和施加在段电极上的段电压的振幅求得，在进行放电工作时，根据所述偏置比设定寄存器的设定值，所述第一-第N放电晶体管的各放电晶体管可以被设定为导通状态或非导通状态。
在本发明中，由于根据偏置比应该连接的电容器不同，即使设定不同的偏置比，也能够可靠地抑制过电流的产生。
在本发明所涉及的升压电路中，在所述偏置比设定寄存器的初始化信号被激活，并且反偏压小于或等于阈值的前提下，所述第一-第N放电晶体管全都被设定为导通状态。
在本发明中，基于升压电压生成反偏压时，当反偏压不降低时，偏置比设定寄存器的设定值不必初始化，与初始化信号无关，根据偏置比设定寄存器的设定值，能够进行放电工作。此外，当反偏压下降时，可以对第一-第N放电晶体管进行放电工作。
在本发明所涉及的升压电路中，在进行上述放电工作时，仅将所述第一-第N放电晶体管中的与进行放电工作的电容器连接的放电晶体管设定为导通状态。
在本发明所涉及的升压电路中，所述放电电压是所述第一电压。
此外，本发明涉及的电源电路，包括上述任一所述的升压电路和电压极性反转电路，所述电压极性反转电路以所述第一电压和第二电压间的电压为基准，使所述升压电压的极性反转，并且，所述电源电路输出所述第一电压、所述第二电压、所述升压电压和使所述升压电压的极性反转的电压。
此外，本发明涉及的电源电路，使所述升压电压的极性反转的电压可以是反偏压。
此外，在本发明涉及的电源电路中，所述第一电压是施加在简单矩阵型液晶面板的段电极上的电压之一，所述反偏压是施加在所述液晶面板的公共电极上的高电位侧电压和低电位侧电压中的一个，所述升压电压是所述高电位侧电压和所述低电位侧电压中的另一个。
本发明的电源电路即使包括为进行电荷泵工作而采用所谓的三重势阱结构的升压电路，也能够可靠抑制过电流的产生。
本发明涉及的液晶驱动装置，包括：上述任一所述的电源电路；以及驱动电路，所述驱动电路利用所述第一电压、所述反偏压和所述升压电压中的至少一个驱动简单矩阵型液晶面板的段电极或公共电极。
根据本发明，可以提供一种液晶驱动装置，内置有电源电路，能够可靠防止过电流，以低成本和低功耗生成液晶驱动电压。
附图说明
图1是包含本实施方式中液晶驱动装置的液晶装置的构成例的方框图。
图2是X驱动部的构成例的方框图。
图3是Y驱动部的构成例的方框图。
图4是液晶驱动用的各种电压的关系说明图。
图5是COM电极、SEG电极、导通像素(ON pixel)和截止像素(OFF pixel)的一例波形图。
图6是本实施方式中电源电路的构成例的方框图。
图7(A)和图7(B)是电荷泵电路的构成概况的示意图。
图8是电荷泵电路的详细构成例的示意图。
图9是成为电荷信号的基准计时的两个信号的示意图。
图10是电荷信号生成部的构成例的示意图。
图11是放电控制部的构成例的示意图。
图12是图11的译码器工作的真值表。
图13是图6的电压极性反转电路的构成例的示意图。
图14是三倍升压时本实施方式中电荷泵电路的电容器连接例示意图。
图15是连接在图14的电荷泵电路上的电容器两端的一例电压波形图。
图16是图14的MOS晶体管形成在p型半导体衬底上时的截面图。
图17是图16的寄生双极晶体管元件达林顿连接时的说明图。
图18时形成在n型硅衬底上的电荷泵电路的电路图的一例示意图。
图19是图18的MOS晶体管形成在n型半导体衬底上时的截面图。
图20是图19的寄生双极晶体管元件达林顿连接时的说明图。
具体实施方式
以下、参照附图对本发明的优选实施方式加以详细说明。而且，以下所说明的实施方式并不是对权利要求保护范围内的本发明的内容的不当限定。而且，以下所描述的一切构成并不是本发明的必须构成元件。
1.液晶装置
图1是包含本实施方式中的液晶驱动装置的液晶装置构成例的方框图。
液晶装置510包括：液晶面板520和液晶驱动装置530。
液晶面板520包括：多个COM电极(公共电极)(狭义上是指扫描线)；多个SEG电极(段电极)(狭义上是指数据线)；以及由COM电极和SEG电极指定的像素。该液晶面板520是简单矩阵型的液晶面板。
更具体地说，液晶面板520形成在面板衬底(例如玻璃衬底)上。在该面板衬底上配置有沿图1的Y方向排列的、并分别向X方向延伸的多个COM电极COM1-COMM(M是大于或等于2的自然数)，以及沿X方向排列的、并分别向Y方向延伸的SEG电极SEG1-SEGN(N是大于或等于2的自然数)。而且，在COM电极COMK(1≤K≤M，K是自然数)和SEG电极SEGL(1≤L≤N，L是自然数)的交叉点对应的位置上设置像素。各像素通过在COM电极和SEG电极间封入液晶而形成，根据COM电极和SEG电极间施加的电压，改变液晶体的穿透率。
在液晶面板520上这样配置各COM电极，COM电极一个一个地从互相相对的该面板的两边向该面板的内侧配置。而且，COM电极一个一个地从液晶面板520的第一边一侧和与该第一边相对的第二边一侧被驱动。
液晶驱动装置530包括：X驱动部532、Y驱动部534和电源电路536。X驱动部532基于显示数据驱动液晶面板520的SEG电极SEG1-SEGN。Y驱动部534依次选择液晶面板520的COM电极COM1-COMM。电源电路536生成SEG电极的驱动电压和COM电极的驱动电压。
液晶驱动装置530根据附图中没有标记的中央处理装置(Central Processing Unit：CPU)等的主机或者依据被该主机控制的控制器设定的内容进行工作。
更具体地说，主机或控制器对液晶驱动装置530的X驱动部532和Y驱动部534进行诸如工作模式的设定和供给在内部生成的垂直同步信号和水平同步信号，对液晶驱动装置530的电源电路536进行升压倍率的设定和放电工作的操作。
而且，电源电路536基于从外部供给的系统接地电源电压GND和从外部供给的系统电源电压VDD，生成SEG电极的驱动电压(V1、MV1、VC)、COM电极的驱动电压(V2、MV2、VC)。X驱动部532根据显示数据将由电源电路536生成的驱动电压V1、MV1、VC中的一个施加在SEG电极上。Y驱动部534将由电源电路536生成的驱动电压V2、MV2、VC中的一个施加在COM电极上。
图2是X驱动部532的构成例的方框图。
X驱动部532包括：显示数据RAM 540、脉宽调制(Pulse WidthModulation：PWM)信号生成电路542和SEG电极驱动电路544(广义上是指驱动电路)。显示数据RAM 540存储诸如一水平扫描期间的显示数据。PWM信号生成电路542从显示数据RAM 540中读出一水平扫描期间的显示数据，并分别生成施加在各SEG电极上的PWM信号。SEG电极驱动电路544将由PWM信号生成电路542生成的各PWM信号对应的驱动电压V1、MV1中的一个施加在各SEG电极上。而且，SEG电极驱动电路544能够对非显示区的SEG电极施加驱动电压VC。驱动电压VC是与Y驱动部534通用的电压。
图3是Y驱动部534的构成例的方框图。
Y驱动部534包括：移位寄存器550和COM电极驱动电路552(广义上是指驱动电路)。移位寄存器550包括对应于各COM电极设置的、依次连接的多个触发器。该移位寄存器550与水平同步信号Hsync同步，将垂直同步信号Vsync保持在触发器中时，依次与水平同步信号Hsync同步，将垂直同步信号Vsync移位至邻近的触发器中。
COM电极驱动电路552将来自移位寄存器550的电压的电平转换为驱动电压V2、MV2、VC中的一个电压的电平。而且，将电平转换后的电压输出到COM电极。选中与触发器对应的COM电极，在该COM电极上外加驱动电压V1、MV1中的一个，该触发器保持被移位寄存器550移位的垂直同步信号Vsync。在没被选择的COM电极上施加驱动电压VC。
图4是液晶驱动用的各种电压的关系说明图。
在本实施方式中，可以将驱动电压VC作为共同施加在SEG电极和COM电极上的电压。而且，以驱动电压VC为基准，生成在正方向和负方向上具有相同振幅的SEG电极的驱动电压V1、MV1。也就是说，SEG电极的驱动电压V1、MV1间的一半电压为驱动电压VC。此时，能够将驱动电压MV1作为系统接地电源电压GND。驱动电压V1和驱动电压MV1间的电压可以例如是3.3V。
此外，以驱动电压VC为基准，生成在正方向和负方向上具有相同振幅的COM电极的驱动电压V2、MV2。驱动电压VC和驱动电压V2间的电压可以例如是20V，驱动电压MV2和驱动电压VC间的电压可以例如是20V。
在简单矩阵型的液晶面板520中，可以如下面的(1)式所示，定义偏置比。
1/偏置比＝(VCOM/VSEG)+1                 (1)
这里，如图4所示，VCOM是施加在公共电极上的驱动电压V2和驱动电压VC两者之差。而且，如图4所示，VSEG是施加在段电极上的驱动电压V1和驱动电压VC两者之差。
图1所示的电源电路536将系统接地电源电压GND和驱动电压V1两者间相差的电压以满足上述偏置比的升压倍率升压，生成SEG电极的驱动电压(V1、MV1、VC)和COM电极的驱动电压(V2、MV2、VC)。
图5示出了COM电极、SEG电极、导通像素和截止像素的各波形的一个例子。
在图5中，示意性地示出了在以帧为单位进行极性反转的极性反转驱动时的COM电极COM1-COM3的波形、SEG电极SEG1-SEG3的波形。
而且，作为导通像素，示出了与COM电极COM1和SEG电极SEG1的交叉位置对应的像素的波形。此外，作为截止像素，示出了与COM电极COM1和SEG电极SEG1的交叉位置对应的像素的波形。这样，简单矩阵型的液晶面板利用了对有效值响应的液晶性质，该有效值由图5所示的导通像素(ON pixel)和截止像素(OFF pixel)的斜线部分所确定。
2.电源电路
图6是本实施方式中电源电路的构成例的方框图。本实施方式中的电源电路100可以适用图1所示的液晶装置的电源电路536。
电源电路100包括：电阻分压电路110、稳压器120、分压电路130、电荷泵电路200和电压极性反转电路140。
电阻分压电路110设置在电源电压VDD1和系统接地电源电压GND之间。可以将诸如从外部供给的系统电源电压VDD在电源电路100内升压而生成电源电压VDD1。而且，将电源电压VDD1和系统接地电源电压GND之间的电压经电阻电路分压形成的分压向稳压器120供给。电阻分压电路110可以根据附图中没有标记的设定寄存器的设定值改变分压点，从而将电源电压VDD1和系统接地电源电压GND间希望的电压向稳压器120供给。
稳压器120调整由电阻分压电路110供给的分压，将调整后的电压作为驱动电压V1输出。更具体地说，稳压器120由以电压跟随器的方式连接的运算放大器构成，并将分压进行阻抗变换，作为驱动电压V1输出。
分压电路130设置在稳压器120的输出和系统接地电源电压GND之间。而且，将稳压器120的输出电压(驱动电压V1)和系统接地电源电压GND之间的电压的一半的分压作为驱动电压VC输出。
电荷泵电路(广义上是指升压电路)200根据稳压器120的输出和系统接地电源电压GND之间的电压，生成驱动电压MV2。更具体地说，电荷泵电路200将作为稳压器120输出的驱动电压V1和系统接地电源电压GND之间的电压，以系统接地电源电压GND为基准向负方向升压，生成驱动电压MV2。
电压极性反转电路140以驱动电压VC为基准对由电荷泵电路200生成的驱动电压MV2进行极性反转，生成驱动电压V2。
根据这种电源电路100生成具有图4所示关系的各种驱动电路。
因此，电源电路100包括：电荷泵电路200(升压电路)，以及以电源电压VDD1和系统接地电源电压GND间的电压VC(第一电压和第二电压间的电压)为基准使驱动电压MV2的极性反转的电压极性反转电路140，并且，该电源电路100能够输出驱动电压MV1(第一电压)、驱动电压V1(第二电压)。驱动电压MV2(升压电压)和驱动电压V2(使升压电压的极性反转的电压)。
在电源电路100中，稳压器120和分压电路130由公知的结构实现，所以在此省略对其的说明。
图7(A)和图7(B)是电荷泵电路200的构成概况图。
电荷泵电路200包括：转换元件部210、电容器元件部220、电荷信号生成部230和放电控制部240。转换元件部210包括用于进行电荷泵工作的转换元件群，以及用于对基于电荷泵工作积蓄到电容器的电荷进行放电工作的放电转换元件群。在本实施方式中，可以在用于电荷泵工作的电容器的两端设置放电转换元件。电容器元件部220包括利用电荷泵工作积蓄电荷的电容器元件群。
电荷信号生成部230生成电荷信号，该电荷信号用于对转换元件部210的各转换元件进行电荷泵工作。放电控制部240生成控制信号，该控制信号用于对使用了放电转换元件群的放电进行控制。在本实施方式中，放电控制部240可以分别对各放电转换元件进行导通截止控制。
此外，转换元件部210和电容器元件部220如图7(B)所示，可以直接连接，但也可以如图7(A)所示通过外部连接端子部250连接。这种情况下，转换元件部210的各转换元件通过外部连接端子部250的各外部连接端子，与电容器元件部220的各电容元件连接。也就是说，电源电路100所包含的电荷泵电路200具有省略了电容器元件部220的结构。在本说明书中，这种电荷泵电路200也可以称作广义上的放电电路。下面，以图7(A)所示的结构的放电电路为例进行说明。
图8是电荷泵电路200的详细结构例。
图8表示了以驱动电压V1和系统接地电源电压GND间的电压以及接地电源电压GND为基准向负方向升压四倍的电荷泵电路的构成，但本发明的升压倍率并不限于此。
此外，图8的电荷泵电路200具有用于进行电荷泵工作的转换元件群，以及外部连接端子TC1-TC7，而且，用于进行电荷泵工作的电容器为在电源电路100的外部(电源电路100应用于液晶驱动装置时设置在该液晶驱动装置的外部)连接的部件。下面，作为转换元件以使用金属氧化膜半导体(Metal Oxide Semiconductor：MOS)晶体管的元件进行说明。
电荷泵电路200包括在驱动电压V1和系统接地电源电压GND之间串联连接的p型(比如第一导电型)的MOS晶体管PSW1，以及n型(比如第二导电型)MOS晶体管PSW2。此外，还包括在驱动电压V1和系统接地电源电压GND之间串联连接的p型的MOS晶体管PSW3，以及n型MOS晶体管PSW4。MOS晶体管PSW1、PSW2的连接节点连接在与外部连接端子TC1连接的电容器的一端。MOS晶体管PSW3、PSW4的连接节点连接在与外部连接端子TC2连接的电容器的一端。
而且，电荷泵电路200包括：第一-第N(N是大于或等于2的整数)晶体管，其是用于进行电荷泵工作的晶体管，向第一晶体管的一端供给第一电压，各晶体管串联连接；以及第一-第N放电晶体管，其是对与该第一-第N晶体管连接的电容器的电荷进行放电工作的晶体管，向各放电晶体管的一端供给放电电压，各放电晶体管的另一端与第K(1≤K≤N，K是整数)晶体管的源极一侧或漏极一侧连接。在图8中，N为5。
也就是说，图8的电荷泵电路200包括n型MOS晶体管NSW1-NSW5(第一-第五晶体管)，其是用于进行电荷泵工作的晶体管，向n型MOS晶体管NSW1(第一晶体管)的一端供给系统接地电源电压GND(第一电压)，各晶体管串联连接。
当这种MOS晶体管NSW1-NSW5形成在p型半导体衬底上时，可以通过采用所谓的三重势阱结构来实现。
而且，电荷泵电路200包括第一放电晶体管DSW1，向其一端上供给系统接地电源电压GND，其另一端与MOS晶体管NSW1的源极一侧(MOS晶体管NSW2的漏极一侧)连接。第一放电晶体管DSW1通过将放电控制信号SL1施加在其栅极上的n型MOS晶体管实现。
同样，电荷泵电路200包括第二放电晶体管DSW2，向其一端供给系统接地电源电压GND，其另一端与MOS晶体管NSW2的源极一侧(MOS晶体管NSW3的漏极一侧)连接。第二放电晶体管DSW2通过将放电控制信号SL2施加在其栅极上的n型MOS晶体管实现。同样，电荷泵电路200包括第三放电晶体管DSW3，向其一端供给系统接地电源电压GND，其另一端与MOS晶体管NSW3的源极一侧(MOS晶体管NSW4的漏极一侧)连接。第三放电晶体管DSW3通过将放电控制信号SL3施加在其栅极上的n型MOS晶体管实现。同样，电荷泵电路200包括第四放电晶体管DSW4，其一端供有系统接地电源电压GND，其另一端与MOS晶体管NSW4的源极一侧(MOS晶体管NSW5的漏极一侧)连接。第四放电晶体管DSW4通过将放电控制信号SL4施加在其栅极上的n型MOS晶体管实现。同样，电荷泵电路200包括第五放电晶体管DSW5，其一端上供有系统接地电源电压GND，其另一端与MOS晶体管NSW5的源极一侧连接。第五放电晶体管DSW5通过将放电控制信号SL5施加在其栅极上的n型MOS晶体管实现。
而且，电荷泵电路200包括第六放电晶体管DSW6，向其一端供给系统接地电源电压GND，其另一端与MOS晶体管PSW2的漏一极侧连接。第六放电晶体管DSW6通过将放电控制信号SL6施加在其栅极上的n型MOS晶体管实现。而且，电荷泵电路200包括第七放电晶体管DSW7，向其一端供给系统接地电源电压GND，其另一端与MOS晶体管PSW4的漏极一侧连接。第七放电晶体管DSW7通过将放电控制信号SL7施加在其栅极上的n型MOS晶体管实现。
外部连接端子TC3与MOS晶体管NSW1、NSW2的连接节点连接。外部连接端子TC4与MOS晶体管NSW2、NSW3的连接节点连接。外部连接端子TC5与MOS晶体管NSW3、NSW4的连接节点连接。外部连接端子TC6与MOS晶体管NSW4、NSW5的连接节点连接。外部连接端子TC7与MOS晶体管NSW5的漏极连接。
在外部连接端子TC1与TC3间从外部连接电容器C1。在外部连接端子TC2与TC4间从外部连接电容器C2。在外部连接端子TC1与TC5间从外部连接电容器C3。在外部连接端子TC2与TC6间从外部连接电容器C4。在外部连接端子TC7与系统接地电源电压GND间从外部连接稳定用电容器Cs。
这种结构的电荷泵电路200在正常工作时将第一-第七放电晶体管DSW1-DSW7设定为非导通状态，根据利用了MOS晶体管PSW1-PSW4、NSW1-NSW5的电荷泵工作，输出作为升压电压的驱动电压MV2，并被保持在稳定电容器Cs中。此时，驱动电压MV2成为以系统接地电源电压GND为基准的，向负方向将系统接地电源电压GND和驱动电压V1间的电压升压了四倍的电压。
因为在电荷泵电路200正常工作时进行电荷泵工作，所以向MOS晶体管PSW1-PSW4、NSW1-NSW5的各栅极供给电荷信号CL10-CL13、CL1-CL5。电荷信号CL10-CL13、CL1-CL5是由电荷信号生成部230生成的。
图9是电荷信号的说明图。
图9示出了作为电荷信号CL10-CL13、CL1-CL5基准计时的两个信号CLA、CLB。信号CLA、CLB的相位互相反转。例如在第一期间T1，信号CLA为高电平时，信号CLB为低电平，在第二期间T2，信号CLA为低电平时，信号CLB为高电平。
图10示出了电荷信号生成部230的构成例。
电荷信号CL10-CL13、CL1-CL5是将信号CLA、CLB中的一个转换为各MOS晶体管的电压电平的信号。例如，电荷信号CL1作为将信号CLA的振幅转换为系统接地电源电压GND(MV1)和驱动电压V1间的电压的振幅的信号而生成。此外，例如电荷信号CL4作为将信号CLB的振幅转换为驱动电压MV2和驱动电压V1间的电压的振幅的信号而生成。
在图8中，例如在第一期间T1，MOS晶体管PSW1导通，MOS晶体管PSW2截止，电容器C1的一端连接驱动电压V1。此时，因为MOS晶体管NSW1导通，MOS晶体管NSW2截止，所以电容器C1的另一端连接系统接地电源电压GND。
同样，例如在第二期间T2，MOS晶体管PSW1截止，MOS晶体管PSW2导通，电容器C1的一端连接系统接地电源电压GND。此时，因为MOS晶体管NSW1截止，MOS晶体管NSW2导通，所以电容器C1的另一端的电位(-V1)成为电容器C2一端的电位。在第二期间T2中，因为MOS晶体管PSW3导通，MOS晶体管PSW4截止，所以该电容器C2的另一端与驱动电压V1连接。在这种时候，电容器C2可以积蓄相当于电压2×V1的电荷。
也就是说，电荷泵电路200可以包括MOS晶体管NSW1(第一晶体管)，该MOS晶体管NSW1是向其一端供给系统接地电源电压GND(第一电压)的晶体管，在第一期间T1向电容器C1(第一电容器)的一端外加系统接地电源电压GND，该电容器C1的另一端在第一期间T1具有驱动电压V1(第二电压)，在第二期间T2具有系统接地电源电压GND。而且，电荷泵电路200可以包括以下所述的MOS晶体管NSW2-NSWN(第二-第N晶体管)。
MOS晶体管NSWi(第i晶体管)(2≤i≤N，N是3以上的整数，i是偶数)，其一端与MOS晶体管NSW(i-1)[第(i-1)晶体管]的另一端连接，在第二期间T2将电容器Ci(第i电容器)的一端与电容器C(i-1)[第(i-1)电容器]的另一端连接，该电容器Ci的另一端在第一期间T1具有系统接地电源电压GND，在第二期间具有驱动电压V1。
MOS晶体管NSWj(第j晶体管)(3≤j≤N，j是奇数)，其一端与MOS晶体管NSW(j-1)[第(j-1)晶体管]的另一端连接，在第一期间T1将电容器Cj(第j电容器)的一端与电容器C(j-1)[第(j-1)电容器]的另一端连接，该电容器Cj的另一端在第一期间T1具有驱动电压V1，在第二期间具有系统接地电源电压GND。
此外，在图8中，示出了在第一期间T1和第二期间T2向各电容器的一端外加电压的一例。
而且，与图9和图10所示生成的电荷信号同步，通过反复进行利用了上述电容器的电荷泵工作，在电容器C4上积蓄相当于电压4×V1的电荷。
在进行电荷泵电路200的放电工作时，用于进行放电工作的放电控制信号SL1-SL7由放电控制部240生成。
图11示出了放电控制部240的构成例。
放电控制部240可以将第一-第N放电晶体管的各放电晶体管一个一个地设定为导通状态或非导通状态。
也就是说，当N为5时，放电控制部240在进行放电工作时可以将第一-第五放电晶体管DSW1-DSW5的各放电晶体管一个一个地设定为导通状态或非导通状态。
更具体地说，放电控制部240在进行放电工作时，根据升压倍率可以将第一-第五放电晶体管DSW1-DSW5的各放电晶体管设定为导通状态或非导通状态。而且，放电控制部240包括偏置比设定寄存器242，该偏置比设定寄存器242用于对通过外加在简单矩阵型液晶面板的段电极上的段电压的振幅VSEG和外加在公共电极上的公共电压的振幅VCOM求得的偏置比进行设定，在进行放电工作时，根据偏置比设定寄存器242的设定值，可以将第一-第五放电晶体管DSW1-DSW5的各放电晶体设定为导通状态或非导通状态。
因此，放电控制部240包括偏置比设定寄存器242和译码器244。译码器244输出与偏置比设定寄存器242的设定值对应的译码结果。放电控制部240根据译码器244的译码结果，输出放电控制信号SL1-SL7。更具体地说，放电控制部240包括用于保持译码器244译码结果的触发器FF1-FF4；用于转换各触发器的输出电压电平的电平位移器L/S1-L/S4；以及利用放电开始信号DIS屏蔽电平位移器L/S1-L/S4的输出的屏蔽电路。
此外，共同输入触发器FF1-FF4的信号是逻辑部的工作信号CLK，该逻辑部生成各种控制信号，并包括偏置比设定寄存器242。因此，触发器FF1-FF4与工作信号CLK同步，读取译码器244的译码结果。
而且，共同输入触发器FF1-FF4的初始化信号是上述逻辑部的复位信号RESET(偏置比设定寄存器242的初始化信号)和电压电平降低检测电路246的检测信号的“与非”运算结果输出。
电压电平降低检测电路246包括其一端连接在从外部输入的系统电源电压VDD上的阻抗元件248，以及其漏极与阻抗元件248的另一端连接的MOS晶体管249。MOS晶体管249的源极与系统接地电源电压GND连接。在MOS晶体管249的栅极上外加驱动电压V2。电压电平降低检测电路246在驱动电压V2小于或等于MOS晶体管249的阈值时，输出高电平的检测信号，在驱动电压V2超过MOS晶体管249的阈值时，输出低电平的检测信号。
这样的话，在驱动电压V2超过MOS晶体管249的阈值时，偏置比设定寄存器242的初始化信号没有被触发器FF1-FF4响应。因此，放电开始信号DIS激活时，可以仅对由偏置比设定寄存器242设定的放电晶体管进行放电工作(设定为导通状态)。
另一方面，在驱动电压V2没有超过MOS晶体管249的阈值时，偏置比设定寄存器242的初始化信号被触发器FF1-FF4响应，并将触发器FF1-FF4中保持的值初始化。因此，当放电开始信号DIS激活时，仅使被设定为初始状态的放电晶体管开始放电工作。例如使作为初始状态的第一-第五放电晶体管DSW1-DSW5全部开始放电工作时，当放电开始信号DIS激活时，可以将第一-第五放电晶体管DSW1-DSW5全部设定为导通状态。
图12示出了用于说明译码器244工作的真值表。
偏置比设定寄存器242设定的偏置比和电荷泵电路200的升压倍率可以对应为1比1。在图12中，示出了对应于升压倍率的、作为快速电容器的、将通过外部连接端子连接的电容器连接的有无，以及放电工作时的各放电晶体管的控制状态。
译码器244根据偏置比设定寄存器242的设定值确定的升压倍率，输出放电工作时与各放电晶体管对应的译码结果。例如3倍升压时，在放电工作时第一-第三放电晶体管、第五-第七放电晶体管导通，第四放电晶体管截止，译码器244输出这样的译码结果。该译码结果在放电工作开始时，根据放电开始信号DIS被摄取到触发器FF1-FF4中，并作为放电控制信号SL1-SL7输出。
由可以进行上述的放电工作的电荷泵电路200生成的驱动电压MV2被供给到Y驱动部534和电压极性反转电路140中。
图13示出了电压极性反转电路140的构成例。
电压极性反转电路140包括串联连接在驱动电压VC、MV2间的p型MOS晶体管PL1和n型MOS晶体管PL2。此外，电压极性反转电路140包括n型MOS晶体管PL3和p型MOS晶体管PL4。而且，将驱动电压VC供给到源极侧的n型MOS晶体管PL3的漏极侧连接有p型MOS晶体管PL4。
电压极性反转电路140还包括外部连接端子TL1-TL3。外部连接端子TL1连接在MOS晶体管PL4的源极侧。外部连接端子TL2连接在MOS晶体管PL3、PL4的连接节点处。外部连接端子TL3连接在MOS晶体管PL1、PL2的连接节点处。
在外部连接端子TL2和TL3间从外部连接电容器Cp1。在外部连接端子TL1和系统接地电源电压GND间从外部连接电容器Cp2。
外加在MOS晶体管PL1-PL4的各栅极上的电荷信号既可以与图8所示的电荷泵电路200的电荷信号同步，也可以不同步。例如可以在MOS晶体管PL1-PL4的各栅极上这样供给放电信号，在第一期间T1在电容器Cp1的两端外加驱动电压VC、MV2，在接着的第二期间T2向外加驱动电压MV2的电容器的一端外加驱动电压VC。
如上所述，本实施方式中的电源电路100可以生成具有图4所示关系的多个驱动电压。
3.放电工作
在图8所示结构的电荷泵电路200中，正常工作时，第一-第七放电晶体管DSW1-DSW7被设定为非导通状态，根据利用了MOS晶体管PSW1-PSW4、NSW1-NSW5的电荷泵工作，输出作为4倍升压电压的驱动电压MV2。
这种结构的电荷泵电路200通过省略电容器的连接，可以实现3倍升压和2倍升压。
图14示出了在3倍升压时的本实施方式中的电荷泵电路的电容器连接例。
在图14中，和图8所示的电荷泵电路200相同的部分标注相同的符号，并适当地省略说明。进行3倍升压的图14所示的电荷泵电路和进行4倍升压的图8所示的电荷泵电路的不同点在于在图14中省略了电容器C4的连接。而且，电荷信号CL21供给到MOS晶体管NSW5的栅极上以使MOS晶体管NSW5在正常工作状态中经常处于导通状态这点也不相同。
图15示出了连接在图14所示的电荷泵电路的电容器两端的电压波形图的一例。
在图15中，将与MOS晶体管PSW1-PSW4中的一个连接的电容器的一端设为正向，将与MOS晶体管NSW1-NSW5中的一个连接的电容器的另一端设为负向。
除了MOS晶体管NSW5以外，3倍升压和4倍升压都进行相同的工作，所以省略对其的说明。
在这种构成的电荷泵电路200中，具有三重势阱构造，在3倍升压和2倍升压时如果对上述的放电晶体管进行导通截止控制时就会发生过电流。
下面，就这点进行说明。
图16示出了MOS晶体管NSW1-NSW5形成在p型半导体衬底上时的截面图。图16和图14中相同的部分标注相同的符号。
图8和图14所示的电荷泵电路200形成在p型半导体衬底上时，需要采用所谓的三重势阱构造。
MOS晶体管NSW1-NSW5形成在p型(比如第一导电型)半导体衬底300(广义上是指衬底)上时，在p型的半导体极板300上形成n势阱[n型(比如第二导电型)的势阱区]310。而且，n势阱310上形成第一-第五p势阱(p型的第一-第五势阱区)320-1～320-5。在第一-第五p势阱320-1～320-5上形成MOS晶体管NSW1-NSW5。
P型硅衬底300通过p+区提供系统接地电源电压GND。在n势阱310上通过n+区提供反偏压，用于与第一-第五p势阱相对的反偏压。为避免锁定，反偏压最好是在电源电路100内也能使用的电压中的最高电压。在图16中，如图4所示那样，将驱动电压V2作为反偏压。因此，反偏压可以是外加在液晶面板520的扫描电极上的高电位侧电压和低电位侧电压中的高电位侧电压。因为驱动电压V2根据驱动电压MV2生成，所以反偏压是基于升压电压而生成的电压。
在图16中，第一-第五p势阱320-1～320-5形成在n势阱310上，但并不限于此。第一-第五p势阱320-1～320-5可以分别形成在分离的n势阱上。分离的n势阱分别外加反偏压。
在第一-第五p势阱320-1～320-5的各势阱区上形成n型漏极区322-1～322-5和源极区324-1～324-5。
通过绝缘膜，MOS晶体管NSW1(第一晶体管)的栅极设置在漏极区322-1和源极区324-1间的沟道区上。通过绝缘膜，MOS晶体管NSW2(第二晶体管)的栅极设置在漏极区322-2和源极区324-2间的沟道区上。通过绝缘膜，MOS晶体管NSW3(第三晶体管)的栅极设置在漏极区322-3和源极区324-3间的沟道区上。通过绝缘膜，MOS晶体管NSW4(第四晶体管)的栅极设置在漏极区322-4和源极区324-4间的沟道区上。通过绝缘膜MOS，晶体管NSW5(第五晶体管)的栅极设置在漏极区322-5和源极区324-5间的沟道区上。
向第一p势阱320-1的漏极区322-1供给系统接地电源电压GND。第(m-1)(2≤m≤5，m是整数)p势阱320-(m-1)的源极区324-(m-1)与第mp势阱320-m的漏极区322-m电连接，第五p势阱320-5的源极区324-5的电压成为驱动电压MV2。
在图16中，形成以第一p势阱320-1作为基极区、以n势阱310作为集电极区和以漏极区322-1作为发射极区的npn型第一寄生双极型晶体管元件PBE-1。同样，形成以第二p势阱320-2作为基极区、以n势阱310作为集电极区和以漏极区322-2作为发射极区的npn型第二寄生双极型晶体管元件PBE-2。形成以第三p势阱320-3作为基极区、以n势阱310作为集电极区和以漏极区322-3作为发射极区的npn型第三寄生双极型晶体管元件PBE-3。形成以第四p势阱320-4作为基极区、以n势阱310作为集电极区和以漏极区322-4作为发射极区的npn型第四寄生双极型晶体管元件PBE-4。形成以第五p势阱320-5作为基极区、以n势阱310作为集电极区和以漏极区322-5作为发射极区的npn型第五寄生双极型晶体管元件PBE-5。
这里，在进行放电工作时，如果第一-第五放电晶体管DSW1-DSW5同时导通，通过第四放电晶体管DSW4在第四寄生双极型晶体管元件PBE-4的基极区上外加系统接地电源电压GND。其结果，如图17所示，第四寄生双极型晶体管元件PBE-4导通，第一-第四寄生双极型晶体管元件PBE-1～PBE-4成为达林顿连接状态。也就是说，通过导通寄生双极型晶体管元件PBE-4，形成从反偏压V2向系统接地电源电压GND的电流通路。
即使寄生双极型晶体管元件PBE-4导通，电流放大率也小。不过，制造工艺的精细化需要先进，或者串联连接的MOS晶体管的级数变多，寄生双极型晶体管元件的达林顿连接级数增加，这样一来电流放大率变大一些，所以，其结果可以形成由n势阱310到系统接地电源电压GND的大的电流通路。
因此，如图12所示，在进行放电工作时，第四放电晶体管DSW4导通，通过切断寄生双极型晶体管元件达林顿连接时的电流供给源，从而能够防止过电流的发生。
也就是说，在进行放电工作时，可以仅将在第一-第五放电晶体管DSW1-DSW5中的与进行放电工作的电容器连接的放电晶体管设定为导通状态。
此外，为了在进行该放电工作时不形成达林顿连接的寄生双极型晶体管元件，最好实现将MOS晶体管NSW5设定为导通状态。因为积蓄在电容器Cs中的驱动电压MV2外加在连接节点A4上，第四寄生双极型晶体管元件PBE-4难以导通。
将上述描述的电荷泵电路200应用在电源电路100中时，可以将系统接地电源电压GND(＝MV1)(第一电压)作为外加在简单矩阵型的液晶面板的段电极上的电压之一。此外，可以将反偏压作为外加在液晶面板的公共电极上的高电位侧电压和低电位侧电压中的高电位侧电压，将作为升压电压的驱动电压MV2应用在低电位侧电极上，该低电位侧电极是外加在公共电极上的高电位侧电压和低电位侧电压中的低电位侧电极。
而且本发明还提供了一种包括这种电源电路和驱动电路的液晶驱动装置，该驱动电路使用了系统接地电源电压GND(第一电压)、驱动电压V2(反偏压)和驱动电压MV2(升压电压)中的至少一种，驱动简单矩阵型的液晶面板的段电极或公共电极。
4.变形例
在以上描述的实施方式中，对形成在p型硅衬底上的电荷泵电路进行了说明，但并不局限于此。也可一将电荷泵电路形成在n型的硅衬底上。形成在该n型的硅衬底上的电荷泵电路350也适用于图6所示的电源电路、图1所示的液晶驱动装置。这种情况下，电荷泵电路350生成驱动电压，电压极性反转电路可以生成以驱动电压VC为基准使其极性反转的驱动电压MV2。
图18示出了形成在n型硅衬底上的电荷泵电路的电路图的一例。
电荷泵电路350包括串联连接在驱动电压V1和系统接地电源电压GND之间的p型MOS晶体管PSW1和n型MOS晶体管PSW2。此外，还包括串联连接在驱动电压V1和系统接地电源电压GND之间的p型MOS晶体管PSW3和n型MOS晶体管PSW4。MOS晶体管PSW1和PSW2的连接节点与连接在外部连接端子TC1上的电容器的一端连接。MOS晶体管PSW3和PSW4的连接节点与连接在外部连接端子TC2上的电容器的一端连接。
而且，电荷泵电路350是用于进行电荷泵工作的晶体管，包括向p型MOS晶体管PSW11的一端供给驱动电压V1，各晶体管串联连接的p型MOS晶体管PSW11-PSW15(第一-第N晶体管)。此外，电荷泵电路350是用于对与MOS晶体管PSW11-PSW15连接的电容器C1-C5的电荷进行放电的晶体管，其包括第一-第五放电晶体管DSW1-DSW5，向各放电晶体管的一端供给放电电压(系统接地电源电压GND)，各放电晶体管的另一端与第K(1≤K≤5，K是整数)晶体管的源极侧或漏极侧连接。在图18中，N为5。
当这种MOS晶体管PSW1-PSW5形成在n型半导体衬底上时，可以通过采用所谓的三重势阱结构来实现。
而且，电荷泵电路350包括第一放电晶体管DSW1，向其一端供给系统接地电源电压GND，其另一端与MOS晶体管PSW11的源极侧(MOS晶体管PSW12的漏极侧)连接。第一放电晶体管DSW1通过放电控制信号SL1施加在其栅极上的n型MOS晶体管实现。
同样，电荷泵电路350包括第二放电晶体管DSW2，其一端上供有系统接地电源电压GND，其另一端与MOS晶体管PSW12的源极侧(MOS晶体管PSW13的漏极侧)连接。第二放电晶体管DSW2通过放电控制信号SL2施加在其栅极上的n型MOS晶体管实现。同样，电荷泵电路350包括第三放电晶体管DSW3，其一端供有系统接地电源电压GND，其另一端与MOS晶体管PSW13的源极侧(MOS晶体管PSW14的漏极侧)连接。第三放电晶体管DSW3通过放电控制信号SL3施加在其栅极上的n型MOS晶体管实现。同样，电荷泵电路350包括第四放电晶体管DSW4，其一端供有系统接地电源电压GND，其另一端与MOS晶体管PSW14的源极侧(MOS晶体管PSW15的漏极侧)连接。第四放电晶体管DSW4通过放电控制信号SL4施加在其栅极上的n型MOS晶体管实现。同样，电荷泵电路350包括第五放电晶体管DSW5，其一端供有系统接地电源电压GND，其另一端与MOS晶体管PSW15的源极侧连接。第五放电晶体管DSW5通过放电控制信号SL5施加在其栅极上的n型MOS晶体管实现。
而且，电荷泵电路350包括第六放电晶体管DSW6，其一端供有系统接地电源电压GND，其另一端与MOS晶体管PSW2的漏极侧连接。第六放电晶体管DSW6通过放电控制信号SL6施加其在栅极上的n型MOS晶体管实现。而且，电荷泵电路350包括第七放电晶体管DSW7，其一端供有系统接地电源电压GND，其另一端与MOS晶体管PSW4的漏极侧连接。第七放电晶体管DSW7通过放电控制信号SL7施加在其栅极上的n型MOS晶体管实现。
外部连接端子TC3与MOS晶体管PSW11、PSW12的连接节点连接。外部连接端子TC4与MOS晶体管PSW12、PSW13的连接节点连接。外部连接端子TC5与MOS晶体管PSW13、PSW14的连接节点连接。外部连接端子TC6与MOS晶体管PSW14、PSW15的连接节点连接。外部连接端子TC7与MOS晶体管PSW15的源极连接。
在外部连接端子TC1与TC3间从外部连接电容器C1。在外部连接端子TC2与TC4间从外部连接电容器C2。在外部连接端子TC1与TC5间从外部连接电容器C3。在图18中有所省略，但为了进一步提高升压倍率，在外部连接端子TC2与TC6间从外部连接电容器C4。在外部连接端子TC7与系统接地电源电压GND间从外部连接稳定用电容器Cs。
这种结构的电荷泵电路350因为与图8和图14相同的2相的电荷信号同步的电荷泵进行操作，所以在此省略对其的说明。
而且，因为采用与电荷泵电路200相同的三重势阱结构，所以形成寄生双极型晶体管元件。
图19示出了将MOS晶体管PSW11-PSW15形成在n型半导体衬底上时的截面图的一例。图18和图19相同的部分标注相同的符号。
在n型硅衬底400上形成p势阱(p型势阱区)410。而且，在p势阱410上形成第一-第五n势阱(n型的第一-第五势阱区)420-1～420-5。在第一-第五n势阱420-1～420-5上形成MOS晶体管PSW11-PSW15。
n型硅衬底400通过n+区供给例如驱动电压V1。在p势阱410上通过p+区供给反偏压，用于对第一-第五p势阱反偏置。为避免锁定，反偏压最好是在电源电路100内也能使用的电压中的最低电压。作为反偏压，可以采用例如图4所示的驱动电压MV2或系统接地电源电压GND。因此，反偏压可以是外加在液晶面板520的扫描电极上的高电位侧电压和低电位侧电压中的低电位侧电压。因为驱动电压MV2根据驱动电压V2生成，所以反偏压是基于升压电压而生成的电压。
在图19中，第一-第五n势阱420-1～420-5形成在p势阱410上，但并不限于此，第一-第五n势阱420-1～420-5可以形成在相互分离的势阱410上。向分离的势阱分别施加反偏压。
在第一-第五n势阱420-1～420-5的各势阱区上形成p型源极区424-1～424-5和漏极区422-1～422-5。
通过绝缘膜，MOS晶体管PSW11(第一晶体管)的栅极设置在源极区424-1和漏极区422-1间的沟道区上。通过绝缘膜，MOS晶体管PSW12(第二晶体管)的栅极设置在源极区424-2和漏极区422-2间的沟道区上。通过绝缘膜，MOS晶体管PSW13(第三晶体管)的栅极设置在源极区424-3和漏极区422-3间的沟道区上。通过绝缘膜，MOS晶体管PSW14(第四晶体管)的栅极设置在源极区424-4和漏极区422-4间的沟道区上。通过绝缘膜，MOS晶体管PSW15(第五晶体管)的栅极设置在源极区424-5和漏极区422-5间的沟道区上。
向第一n势阱420-1的漏极422-1供给驱动电压V1。第(m-1)(2≤m≤5，m是整数)n势阱420-(m-1)的源极区424-(m-1)与第mn势阱420-m的漏极区422-m电连接，第五n势阱420-5的源极区424-5的电压成为驱动电压V2。
在图19中，形成以第一n势阱420-1作为基极区、以p势阱410作为集电极区和以漏极区422-1作为发射极区的pnp型第一寄生双极型晶体管元件PBE-11。同样，形成以第二n势阱420-2作为基极区、以p势阱410作为集电极区和以漏极区422-2作为发射极区的pnp型第二寄生双极型晶体管元件PBE-12。形成以第三n势阱420-3作为基极区、以p势阱410作为集电极区和以漏极区422-3作为发射极区的pnp型第三寄生双极型晶体管元件PBE-13。形成以第四n势阱420-4作为基极区、以p势阱410作为集电极区和以漏极区422-4作为发射极区的pnp型第四寄生双极型晶体管元件PBE-14。形成以第五n势阱420-5作为基极区、以p势阱410作为集电极区和以漏极区422-5作为发射极区的pnp型第五寄生双极型晶体管元件PBE-15。
因此，用于对电源断开时积蓄在电荷泵电路350的电容器的电荷进行放电的放电工作时，放电晶体管DSW1-DSW7同时导通时，MOS晶体管PSW14、PSW15的连接节点B4的电压被设定为系统接地电源电压GND。
这种情况下，上述的寄生双极型晶体管元件PBE-14的基极区被设定为系统接地电源电压GND或驱动电压V1。其结果，如图20所示，第四寄生双极型晶体管元件PBE-4导通，第一-第四寄生双极型晶体管元件PBE-11～PBE-14成为达林顿连接状态，形成电流通路。
因此，同本实施方式一样，如图12所示，在进行放电工作时，第四放电晶体管DSW4截止，通过切断寄生双极型晶体管元件达林顿连接时的电流供给源，从而能够防止过电流的发生。
也就是说，在进行放电工作时，可以仅将在第一-第五放电晶体管DSW1-DSW5中与用于进行放电工作的电容器连接的放电晶体管设定为导通状态。
此外，本发明并不限定于上述的实施方式，在本发明宗旨的范围内可以有各种变形，例如本发明不仅适用于上述的液晶面板的驱动，也可以适用于电致发光装置、等离子体显示装置的驱动。
此外，并不限于上述实施方式或变形例所描述的构成，可以采用这些的各种等同物的构成。
在本发明的从属权利要求所涉及的发明中，可以采用省略一部分从属权利要求的构成要件。而且，本发明的一个权利要求所涉及的发明的要不可以从属于其他的独立权利要求。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
附图标记说明
100、536电源电路              110电阻分压电路
120稳压器                     130分压电路
140电压极性反转电路           200电荷泵电路
210转换元件部                 220电容器元件部
230电荷信号生成部             240放电控制部
242偏置比设定寄存器           244译码器
246电压电平下降检测电路       248阻抗元件
249 MOS晶体管                 250外部连接端子部
510液晶装置                   520液晶面板
530液晶驱动装置               532 X驱动部
534 Y驱动部                   C1-C5电容器
Cs稳定电容器
CL1-CL5、CL10-CL13电荷信号
DSW1放电晶体管                DSW2放电晶体管
NSW1-NSW5、PSW1-PSW4          MOS晶体管
TC1-TC7外部连接端子

Claims (11)

1.一种升压电路，其利用电荷泵工作积蓄到电容器上的电荷生成升压电压，其特征在于包括：
第一-第N晶体管，各晶体管串联连接，用于进行电荷泵工作，所述第一晶体管的一端被提供有第一电压，其中，N为大于等于2的整数；以及
第一-第N放电晶体管，用于使与所述第一-第N晶体管连接的电容器的电荷放电，各放电晶体管的一端被提供有放电电压，各放电晶体管的另一端连接在第K晶体管的源极侧或漏极侧上，其中，k为大于等于1且小于等于N的整数，
其中，所述第一-第N晶体管，形成在第一导电型的第一-第N势阱区上，所述第一导电型的第一-第N势阱区设置在第一导电型的半导体衬底的第二导电型的势阱区上，
用于所述第一-第N势阱区的反偏压被施加在所述第二导电型的势阱区上，
所述第一-第N势阱区的各势阱区具有第二导电型的源极区和漏极区，
所述第一-第N晶体管的各栅极通过绝缘膜设置在所述源极区和漏极区间的沟道区上，
第一势阱区的源极区或漏极区被提供有所述第一电压的同时，第(m-1)势阱区的漏极区或源极区和第m势阱区的源极区或漏极区电连接，第N势阱区的漏极区或源极区的电压作为所述升压电压被输出，其中，m为大于等于2且小于等于N的整数，
在进行放电工作时，所述第一-第N放电晶体管的各放电晶体管一个一个被设定为导通状态或非导通状态。
2.根据权利要求1所述的升压电路，其特征在于：
所述第一晶体管，其一端被提供有所述第一电压，在第一期间向第一电容器的一端施加所述第一电压，所述第一电容器的另一端在所述第一期间具有第二电压，在第二期间具有所述第一电压，
第i晶体管，其一端连接在第(i-1)晶体管的一端上，并在所述第二期间将第i电容器的一端连接在第(i-1)电容器的一端上，所述第i电容器的另一端在所述第一期间具有所述第一电压，在所述第二期间具有所述第二电压，其中，2≤i≤N，N是大于等于3的整数，i是偶数，
第j晶体管，其一端连接在第(j-1)晶体管的一端上，并将第j电容器的一端在所述第一期间连接在第(j-1)电容器的一端上，所述第j电容器的另一端在所述第一期间具有所述第二电压，在所述第二期间具有所述第一电压，其中，3≤j≤N，j是奇数。
3.根据权利要求1所述的升压电路，其特征在于：
在进行放电工作时，根据升压倍率，将所述第一-第N放电晶体管的各放电晶体管设定为导通状态或非导通状态。
4.根据权利要求3所述的升压电路，其特征在于：
还包括偏置比设定寄存器，所述偏置比设定寄存器用于设定偏置比，所述偏置比由施加在简单矩阵型液晶面板的公共电极上的公共电压的振幅和施加在段电极上的段电压的振幅求得，
在进行放电工作时，根据所述偏置比设定寄存器的设定值，将所述第一-第N放电晶体管的各放电晶体管设定为导通状态或非导通状态。
5.根据权利要求4所述的电源电路，其特征在于：
在所述偏置比设定寄存器的初始化信号激活，并且反偏压小于或等于阈值的前提下，所述第一-第N放电晶体管全都被设定为导通状态。
6.根据权利要求1至5中任一项所述的升压电路，其特征在于：
在进行上述放电工作时，仅将所述第一-第N放电晶体管中的与进行放电工作的电容器连接的放电晶体管设定为导通状态。
7.根据权利要求1所述的升压电路，其特征在于：
所述放电电压是所述第一电压。
8.一种电源电路，其特征在于包括：
升压电路；以及
电压极性反转电路，
所述升压电路利用电荷泵工作积蓄到电容器上的电荷生成升压电压，包括：
第一-第N晶体管，各晶体管串联连接，用于进行电荷泵工作，所述第一晶体管的一端被提供有第一电压，其中，N为大于或等于2的整数；以及
第一-第N放电晶体管，用于使与所述第一-第N晶体管连接的电容器的电荷放电，各放电晶体管的一端被提供有放电电压，各放电晶体管的另一端连接第K晶体管的源极侧或漏极侧，其中，k为大于等于1且小于等于N的整数，
其中，所述第一-第N晶体管，形成在第一导电型的第一-第N势阱区上，所述第一导电型的第一-第N势阱区设置在第一导电型的半导体衬底的第二导电型的势阱区上，
用于所述第一-第N势阱区的反偏压被施加在所述第二导电型的势阱区上，
所述第一-第N势阱区的各势阱区具有第二导电型的源极区和漏极区，
所述第一-第N晶体管的各栅极通过绝缘膜设置在所述源极区和漏极区间的沟道区上，
向第一势阱区的源极区或漏极区提供所述第一电压的同时，第(m-1)势阱区的漏极区或源极区和第m势阱区的源极区或漏极区电连接，第N势阱区的漏极区或源极区的电压作为所述升压电压被输出，其中，m为大于等于2且小于等于N的整数，
在进行放电工作时，所述第一-第N放电晶体管的各放电晶体管一个一个被设定为导通状态或非导通状态，
所述电压极性反转电路以所述第一电压和第二电压间的电压为基准，使所述升压电压的极性反转，
并且，所述电源电路输出所述第一电压、所述第二电压、所述升压电压和使所述升压电压的极性反转的电压。
9.根据权利要求8所述的电源电路，其特征在于：
使所述升压电压的极性反转的电压是所述反偏压。
10.根据权利要求8所述的电源电路，其特征在于：
所述第一电压是施加在简单矩阵型液晶面板的段电极上的电压之一，
所述反偏压是施加在所述液晶面板的公共电极上的高电位侧电压和低电位侧电压中的一个，
所述升压电压是所述高电位侧电压和所述低电位侧电压中的另一个。
11.一种液晶驱动装置，其特征在于包括：
电源电路；以及
驱动电路，
所述电源电路包括升压电路和电压极性反转电路，
所述升压电路利用电荷泵工作积蓄到电容器上的电荷生成升压电压，其包括：
第一-第N晶体管，各晶体管串联连接，用于进行电荷泵工作，所述第一晶体管的一端被提供有第一电压，其中，N为大于或等于2的整数；以及
第一-第N放电晶体管，用于使与所述第一-第N晶体管连接的电容器的电荷放电，各放电晶体管的一端被提供有放电电压，各放电晶体管的另一端连接第K晶体管的源极侧或漏极侧，其中，k为大于等于1且小于等于N的整数，
其中，所述第一-第N晶体管，形成在第一导电型的第一-第N势阱区上，所述第一导电型的第一-第N势阱区设置在第一导电型的半导体衬底的第二导电型的势阱区上，
用于所述第一-第N势阱区的反偏压被施加在所述第二导电型的势阱区上，
所述第一-第N势阱区的各势阱区具有第二导电型的源极区和漏极区，
所述第一-第N晶体管的各栅极通过绝缘膜设置在所述源极区和漏极区间的沟道区上，
向第一势阱区的源极区或漏极区提供所述第一电压的同时，第(m-1)势阱区的漏极区或源极区和第m势阱区的源极区或漏极区电连接，第N势阱区的漏极区或源极区的电压作为所述升压电压被输出，其中，m为大于等于2且小于等于N的整数，
在进行放电工作时，所述第一-第N放电晶体管的各放电晶体管一个一个被设定为导通状态或非导通状态，
所述电压极性反转电路以所述第一电压和第二电压间的电压为基准，使所述升压电压的极性反转，
并且，所述电源电路输出所述第一电压、所述第二电压、所述升压电压和使所述升压电压的极性反转的电压，
所述驱动电路利用所述第一电压、所述反偏压和所述升压电压中的至少一个驱动简单矩阵型液晶面板的段电极或公共电极。
CNB2005100025226A 2004-01-20 2005-01-20 升压电路、电源电路及液晶驱动装置 Expired - Fee Related CN100423422C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004012115A JP3841083B2 (ja) 2004-01-20 2004-01-20 昇圧回路、電源回路及び液晶駆動装置
JP2004-012115 2004-01-20
JP2004012115 2004-01-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100877342A Division CN101247077A (zh) 2004-01-20 2005-01-20 升压电路、电源电路及液晶驱动装置

Publications (2)

Publication Number Publication Date
CN1645728A true CN1645728A (zh) 2005-07-27
CN100423422C CN100423422C (zh) 2008-10-01

Family

ID=34747313

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2008100877342A Pending CN101247077A (zh) 2004-01-20 2005-01-20 升压电路、电源电路及液晶驱动装置
CNB2005100025226A Expired - Fee Related CN100423422C (zh) 2004-01-20 2005-01-20 升压电路、电源电路及液晶驱动装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2008100877342A Pending CN101247077A (zh) 2004-01-20 2005-01-20 升压电路、电源电路及液晶驱动装置

Country Status (3)

Country Link
US (1) US20050156924A1 (zh)
JP (1) JP3841083B2 (zh)
CN (2) CN101247077A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103733245A (zh) * 2011-07-01 2014-04-16 矽创电子股份有限公司 节省电路面积的显示面板的驱动电路
CN103765777A (zh) * 2011-06-29 2014-04-30 辛纳普蒂克斯公司 使用中压装置的高压驱动器
CN105727571A (zh) * 2016-04-01 2016-07-06 深圳市翰童科技有限公司 电子积木
US9898992B2 (en) 2011-07-01 2018-02-20 Sitronix Technology Corp. Area-saving driving circuit for display panel

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3846478B2 (ja) 2004-01-15 2006-11-15 セイコーエプソン株式会社 昇圧回路、電源回路及び液晶駆動装置
JP4093231B2 (ja) * 2004-12-21 2008-06-04 セイコーエプソン株式会社 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
KR100771353B1 (ko) 2005-08-16 2007-10-29 엡슨 이미징 디바이스 가부시키가이샤 디지털 아날로그 변환 회로
CN100416799C (zh) * 2005-11-30 2008-09-03 奇景光电股份有限公司 三重工作电压元件
JP4883780B2 (ja) * 2006-11-14 2012-02-22 ルネサスエレクトロニクス株式会社 チャージポンプ回路
KR100871829B1 (ko) * 2007-06-22 2008-12-03 삼성전자주식회사 적은 면적과 높은 효율을 갖는 공통 전압 발생기 및 그방법
JP2009206119A (ja) * 2008-02-26 2009-09-10 Seiko Epson Corp Ｄｃ−ｄｃコンバータ
KR101539593B1 (ko) 2009-01-12 2015-07-28 삼성디스플레이 주식회사 표시 장치
CN102024434B (zh) * 2009-09-22 2013-03-27 上海天马微电子有限公司 一种tft-lcd驱动电源及偏压电路
JP6040801B2 (ja) * 2013-02-20 2016-12-07 ミツミ電機株式会社 半導体集積回路装置およびスイッチングレギュレータ
JP6476572B2 (ja) * 2014-03-27 2019-03-06 セイコーエプソン株式会社 ドライバー、電気光学装置及び電子機器
CN107886925A (zh) * 2017-12-27 2018-04-06 上海传英信息技术有限公司 一种lcd模组及具有该lcd模组的智能终端

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60036516T2 (de) * 1999-01-08 2008-06-26 Seiko Epson Corp. Lcd-vorrichtung, elektronisches gerät und stromversorgung zur ansteuerung der lcd
JP3316468B2 (ja) * 1999-03-11 2002-08-19 セイコーエプソン株式会社 昇圧回路、昇圧方法および電子機器
JP3476384B2 (ja) * 1999-07-08 2003-12-10 Ｎｅｃマイクロシステム株式会社 昇圧回路とその制御方法
US6496055B2 (en) * 2000-12-29 2002-12-17 Intel Corporation Gate enhanced tri-channel positive charge pump
JP2004180364A (ja) * 2002-11-25 2004-06-24 Seiko Epson Corp 電源回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103765777A (zh) * 2011-06-29 2014-04-30 辛纳普蒂克斯公司 使用中压装置的高压驱动器
CN103765777B (zh) * 2011-06-29 2017-06-06 辛纳普蒂克斯公司 使用中压装置的高压驱动器
CN103733245A (zh) * 2011-07-01 2014-04-16 矽创电子股份有限公司 节省电路面积的显示面板的驱动电路
CN103733245B (zh) * 2011-07-01 2016-04-27 矽创电子股份有限公司 节省电路面积的显示面板的驱动电路
US9898992B2 (en) 2011-07-01 2018-02-20 Sitronix Technology Corp. Area-saving driving circuit for display panel
US11069318B2 (en) 2011-07-01 2021-07-20 Sitronix Technology Corp. Driving circuit for display panel
CN105727571A (zh) * 2016-04-01 2016-07-06 深圳市翰童科技有限公司 电子积木

Also Published As

Publication number Publication date
JP3841083B2 (ja) 2006-11-01
CN100423422C (zh) 2008-10-01
US20050156924A1 (en) 2005-07-21
JP2005210780A (ja) 2005-08-04
CN101247077A (zh) 2008-08-20

Similar Documents

Publication Publication Date Title
CN1645728A (zh) 升压电路、电源电路及液晶驱动装置
CN1244898C (zh) 显示驱动装置及使用它的显示装置
CN100350443C (zh) 电源电路、显示驱动器及电压供给方法
CN1267876C (zh) 电子电路与驱动方法、电光装置与驱动方法和电子设备
CN1197049C (zh) 信号驱动电路、显示装置、电光装置及信号驱动方法
CN1254780C (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1254783C (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1467693A (zh) 驱动电路、光电装置及其驱动方法
CN1641985A (zh) 升压电路、电源电路以及液晶驱动装置
CN1320760C (zh) 钟控反相器、“与非”门、“或非”门和移位寄存器
CN1183405C (zh) 运算放大电路、驱动电路、及驱动方法
CN1504990A (zh) 电源供给方法及电源电路
CN1901008A (zh) 电子电路、电子装置及其驱动方法、电光学装置及电子机器
CN1388501A (zh) 脉冲输出电路、移位寄存器和显示器件
CN1664739A (zh) 公共电压生成电路、电源电路、显示驱动器和公共电压生成方法
CN1591104A (zh) 电子电路、电光学装置、电子装置以及这些的驱动方法
CN1577475A (zh) 显示驱动器、显示装置及驱动方法
CN1868003A (zh) 移位寄存器、具有此移位寄存器的液晶显示装置和使用其驱动扫描线的方法
CN1523547A (zh) 半导体器件和使用了它的显示装置以及电子装置
CN1758318A (zh) 源极驱动器、光电装置及电子设备
CN1731675A (zh) 差动放大器和使用其的显示装置的数据驱动器
CN1653511A (zh) 充放电控制电路、发光装置及其驱动方法
CN1758305A (zh) 电源电路、显示驱动器、光电装置及电子设备
CN1831925A (zh) 半导体电路、电光装置的驱动电路及电子设备
CN1667460A (zh) 驱动电压控制装置、显示装置和驱动电压控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081001

Termination date: 20210120

CF01 Termination of patent right due to non-payment of annual fee