CN1758305A - 电源电路、显示驱动器、光电装置及电子设备 - Google Patents

Abstract

本发明公开了一种即使缩短向像素电极写入的时间，也可用低功耗抑制对置电极的电压电平变动的电源电路、显示驱动器、光电装置以及电子设备。用于向夹着光电物质与光电装置的像素电极对置的对置电极提供电压的电源电路(100)包括：运算放大器(110)，用于驱动对置电极；以及运算放大器控制电路(120)，用于控制运算放大器(110)的转换速率及电流驱动能力中的至少一个。运算放大器控制电路(120)在以向像素电极的写入开始定时为开始的控制期间内，将运算放大器(110)的转换速率及电流驱动能力中的至少一个增大；在经过控制期间后，运算放大器(110)的转换速率及电流驱动能力恢复控制期间前的状态。

Description

电源电路、显示驱动器、光电装置及电子设备

技术领域

本发明涉及电源电路、显示驱动器、光电装置以及电子设备。

背景技术

有源矩阵型液晶显示装置具有形成矩阵形的多条扫描线及多条数据线。并且，还具有各开关元件连接至各扫描线及各数据线的多个开关元件、以及各像素电极连接至各开关元件的多个像素电极。像素电极夹着液晶(广义上为光电物质)与对置电极对置。

在这样构成的液晶显示装置中，通过由被选择的扫描线形成导通状态的开关元件，向数据线提供的电压外加给像素电极。并且，像素的透射率根据该像素电极和对置电极之间的外加电压而变化。

但是，在液晶显示装置中，为了防止液晶的劣化，需要用交流驱动该液晶。因此，在液晶显示装置中，在每一帧上，或者在每一个或多个水平扫描期间内，进行使像素电极和对置电极之间的电压极性反转的极性反转驱动。例如日本特开2002-366114号公报所述，通过与极性反转定时同步地使提供给对置电极的电压发生变化，从而实现极性反转驱动。

为了实现极性反转驱动，例如，使用运算放大器，将利用充电泵动作升压后的电压提供给对置电极。

在有源矩阵型液晶显示装置中，在像素电极和对置电极之间插入(封入)液晶。由此，像素电极和对置电极利用电容成分而结合。因此，在通过由扫描线选择的开关元件，将提供给数据线的电压外加给(写入)像素电极时，此时，随着像素电极的电压变动，对置电极的电压电平发生变化。

此时，通过增大运算放大器的输出能力(转换速率、电流驱动能力)，从而在像素电极的写入时间内，运算放大器可以使对置电极的电压电平恢复为原电平。但是，一旦增大运算放大器的输出能力时，会存在消耗电流增加的问题。

另一方面，近年来，利用作为制造工序中的一种的低温多晶硅(Low Temperature Poly-Silicon：以下简称为LTPS)工序形成以液晶显示(Liquid Crystal Display：LCD)面板为代表的显示面板(广义上为光电装置)，并正在致力于实现显示面板的小型化、像素的微细化的研究。利用LTPS工序，可在包括开关元件(例如，薄膜晶体管(Thin Film Transistor：TFT))等形成像素的面板基板(例如玻璃基板)上直接形成显示面板的驱动电路的一部分或全部。

例如，利用LTPS电荷的移动度大，考虑到了设置多路分配器的显示面板，该多路分配器用于将提供有数据信号(驱动电压)的一条数据信号提供线连接至可与R、G、B成分用(构成一个像素的第一～第三颜色成分用)的像素电极连接的R、G、B成分用数据线中的任意一条上。此时，向多路分配器提供R、G、B成分用数据信号分时多路化后的多路化信号。并且，在该像素的选择期间内，各颜色成分用数据信号通过多路分配器依次转换输出给R、G、B成分用数据线，从而被写入至设置在每个各颜色成分中的像素电极。根据这种构成，可以减少用于从驱动电路向数据线输出数据信号的端子数目。因此，可以不受端子间的距离限制，还可以对应于数据线随着像素的微细化而增加的情况。

但是，在驱动设置这种多路分配器的显示面板时，与驱动一般的显示面板相比，进一步缩短了像素电极的写入时间。因此，如上所述，当对置电极的电压电平变动时，必须更加缩短恢复原电平的时间。因而，必须使驱动对置电极的运算放大器的输出能力增大至现有技术以上的程度，该运算放大器的功耗也越来越增加。

发明内容

鉴于上述技术缺陷，本发明的目的在于提供一种即使缩短向像素电极写入的时间，也可用低功耗抑制对置电极的电压电平的变动的电源电路、显示驱动器、光电装置以及电子设备。

为了解决上述问题，本发明涉及一种电源电路，用于向夹着光电物质与光电装置的像素电极对置的对置电极提供电压，其包括：运算放大器，用于驱动所述对置电极；以及运算放大器控制电路，用于控制所述运算放大器的转换速率及电流驱动能力中的至少一个；其中，所述运算放大器控制电路在以向所述像素电极的写入开始定时为开始的控制期间内，将所述运算放大器的转换速率及电流驱动能力中的至少一个增大；在经过所述控制期间后，所述运算放大器的转换速率及电流驱动能力恢复所述控制期间前的状态。

在光电装置的像素电极和对置电极利用电容成分结合时，通过向像素电极写入，对置电极的电压电平发生变动。此时，根据本发明，在向像素电极写入开始的控制期间内进行控制，以使运算放大器的转换速率及电流驱动能力中的至少一个增大。因此，可以使变动的对置电极的电压电平最快地恢复写入前的电压电平。并且，只有在需要运算放大器的输出能力(转换速率、电流驱动能力)时才增大该输出能力，在除此以外的期间内，可减小运算放大器的输出能力。因此，可提供一种将功耗抑制在最小限度、且可使对置电极的电压电平快速恢复原电平的电源电路。

并且，在本发明涉及的电源电路中，所述运算放大器控制电路包括：第一运算放大器设置寄存器，设置有用于指定所述运算放大器的转换速率及电流驱动能力中的至少一个的第一设置数据；以及第二运算放大器设置寄存器，设置有用于指定所述运算放大器的转换速率及电流驱动能力中的至少一个的第二设置数据；其中，在所述控制期间内，根据所述第一设置数据控制所述运算放大器的转换速率及电流驱动能力中的至少一个；在所述控制期间经过后，根据所述第二设置数据控制所述运算放大器的转换速率及电流驱动能力中的至少一个。

并且，在本发明涉及的电源电路中，还可以包括定时电路，该定时电路在向所述像素电极的写入开始定时之后开始记数，并将直到成为从一个或多个计数值中选择的一个计数值的期间作为控制期间进行指定。

根据本发明，因为能可变地设置转换速率、电流驱动能力或控制期间，所以根据光电装置的制造厂商，可提供一种构成简单、低功耗、且以最佳输出能力驱动对置电极的电源电路。

并且，在本发明涉及的电源电路中，在从提供给所述光电装置的多条数据线的各数据线的信号分时多路化后的多路化信号中分离的信号向所述像素电极提供时，所述写入开始定时为所述多路化的分时定时。

根据本发明，可提供一种以低功耗驱动由所谓的多路传输驱动进行驱动的光电装置的对置电极。

此外，本发明还涉及一种显示驱动器，用于驱动光电装置，所述光电装置包括由光电装置的扫描线和数据线特定的像素电极、以及夹着光电物质与该像素电极对置的对置电极，其包括：用于向所述对置电极提供电压的上述任一项所述的电源电路；以及用于驱动所述光电装置的驱动电路。

并且，本发明还涉及一种显示驱动器，用于驱动光电装置，所述光电装置包括由光电装置的扫描线和数据线特定的像素电极、夹着光电物质与所述像素电极对置的对置电极、以及用于向各数据线输出将多路化信号分离后的信号的多路分配器，其包括：用于向所述对置电极提供电压的以上所述的电源电路；多路化电路，生成将提供给多条数据线的各数据线的信号多路化的多路化信号；以及驱动电路，根据所述多路化信号驱动所述光电装置的数据线。

根据本发明，可提供一种显示驱动器，其包括即使缩短向像素电极写入的时间，也可用低功耗抑制对置电极的电压电平变动的电源电路。

此外，本发明还涉及一种光电装置，其包括：多条扫描线；多条数据线；像素电极，由所述多条扫描线中的一条和所述多条数据线中的一条特定；对置电极，夹着光电装置与所述像素电极对置；多路分配器，用于向各数据线输出将多路化信号分离后的信号；扫描驱动器，用于扫描所述多条扫描线；数据驱动器，用于驱动所述多条数据线；以及用于向所述对置电极提供电压的上面所述的电源电路。

此外，本发明还涉及一种光电装置，其包括：多条扫描线；多条数据线；像素电极，由所述多条扫描线中的一条和所述多条数据线中的一条特定；对置电极，夹着光电装置与所述像素电极对置；扫描驱动器，用于扫描所述多条扫描线；数据驱动器，用于驱动所述多条数据线；以及用于向所述对置电极提供电压的上面所述的电源电路。

根据本发明，可提供一种光电装置，其包括即使缩短向像素电极写入的时间，也可用低功耗抑制对置电极的电压电平变动的电源电路。

此外，本发明还涉及一种电子设备，其包括上面任一项所述的电源电路。

此外，本发明还涉及一种电子设备，其包括上面所述的显示驱动器。

此外，本发明还涉及一种电子设备，其包括上面所述的光电装置。

根据本发明，可提供一种电子设备，其包括即使缩短向像素电极写入的时间，也可用低功耗抑制对置电极的电压电平变动的电源电路等。

附图说明

图1是表示根据本实施例的液晶显示装置的基本构成的图；

图2是表示根据本实施例的液晶显示装置的其他基本构成的图；

图3(A)、图3(B)是帧反转驱动的动作说明图；

图4(A)、图4(B)是线反转驱动的动作说明图；

图5是图1的数据驱动器的构成例的框图；

图6是表示基准电压发生电路、DAC、多路化电路及驱动电路的基本构成的图；

图7是利用图5及图6所示的数据驱动器的多路传输驱动的示意说明图；

图8是本实施例的电源电路的构成例的框图；

图9是图8的电源电路的动作说明图；

图10是图8的定时电路的构成例的电路图；

图11是图10的定时电路的动作例的时序图；

图12是图8的运算放大器控制电路的构成例的电路图；

图13是图8的运算放大器的构成例的电路图；

图14是本实施例的电源电路的动作例的时序图；以及

图15是本实施例的电子设备的构成例的框图。

具体实施方式

下面，使用附图对本发明的实施例进行详细说明。而且，以下说明的实施例并不用于限定权利要求所记载的本发明的内容。并且，以下说明的构成的全部未必都是本发明所必须的构成要件。例如，在以下实施例中，对利用LTPS工序形成多路分配器的液晶显示面板进行了说明，但本发明并不局限于此。

1.液晶显示装置

图1示出了本实施例的有源矩阵型液晶显示装置的基本构成。

液晶显示装置10包括液晶显示面板(广义上为显示面板，更广义上说为光电装置)20。液晶显示面板20使用LTPS工序在例如玻璃基板上形成。在该玻璃基板上配置有：多条扫描线(栅极线)GL1～GLM(M是大于等于2的整数)，在Y方向上排列、且分别沿X方向延伸；以及多条数据信号提供线(广义上为数据线)DL1～DLN(N是大于等于2的整数)，在X方向上排列、且分别沿Y方向延伸。并且，在玻璃基板上，每构成一个像素的颜色成分配置有颜色成分用数据线。在图1中，配置有R成分用数据线(广义上为数据线)R1～RN、G成分用数据线(广义上为数据线)G1～GN以及B成分用数据线(广义上为数据线)B1～BN。R成分用数据线R1～RN、G成分用数据线G1～GN以及B成分用数据线B1～BN也是沿着X方向排列多条，且分别沿Y方向延伸。

数据信号提供线DLn(1≤n≤N，且n为整数)通过多路分配器DMUXn与R成分用数据线Rn、G成分用数据线Gn、B成分用数据线Bn中的任一条电连接。各多路分配器设置在每条数据信号提供线上。多路分配器DMUX1～DMUXN通过多路传输信号Rse1、Gse1、Bse1分离多路化的数据信号。

对应扫描线GLm(1≤m≤N，且m为整数)和R成分用数据线Rn的交叉位置设置有像素区域(像素)，在该像素区域上配置有TFT22Rmn。对应扫描线GLm和G成分用数据线Gn的交叉位置设置有像素区域，在该像素区域上配置有TFT22Gmn。对应扫描线GLm和B成分用数据线Bn的交叉位置设置有像素区域，在该像素区域上配置有TFT22Bmn。TFT22Rmn、22Gmn、22Bmn的栅极连接至扫描线GLn。

TFT22Rmn的源极连接至R成分用数据线Rn。TFT22Rmn的漏极连接至像素电极26Rmn。在像素电极26Rmn和与其对置的对置电极28Rmn之间封入液晶(广义上为光电物质)，从而形成液晶电容(广义上为液晶元件)24Rmn。像素的透射率根据像素电极26Rmn和对置电极28Rmn之间的外加电压而变化。向对置电极28Rmn提供对置电极电压VCOM。

TFT22Gmn的源极连接至G成分用数据线Gn。TFT22Gmn的漏极连接至像素电极26Gmn。在像素电极26Gmn和与其对置的对置电极28Gmn之间封入液晶，从而形成液晶电容24Gmn。像素的透射率根据像素电极26Gmn和对置电极28Gmn之间的外加电压而变化。向对置电极28Gmn提供对置电极电压VCOM。

TFT22Bmn的源极连接至G成分用数据线Bn。TFT22Bmn的漏极连接至像素电极26Bmn。在像素电极26Bmn和与其对置的对置电极28Bmn之间封入液晶，从而形成液晶电容24Bmn。像素的透射率根据像素电极26Bmn和对置电极28Bmn之间的外加电压而变化。向对置电极28Bmn提供对置电极电压VCOM。

例如，通过使形成有像素电极及TFT的第一基板、与形成有对置电极的第二基板贴合在一起，并在两基板之间封入作为光电物质的液晶，从而形成上述液晶显示面板20。

液晶显示装置10包括数据驱动器(广义上为显示驱动器)30。数据驱动器30根据显示数据驱动液晶显示面板20的数据信号提供线DL1～DLN。更具体地，数据驱动器30使用分时多路化对应显示数据向各颜色成分用数据线提供的数据信号的多路化信号，驱动液晶显示面板20的数据信号提供线DL1～DLN。

液晶显示装置10可包括栅极驱动器(广义上为显示驱动器)32。栅极驱动器32在一垂直扫描期间内依次驱动(扫描)液晶显示面板20的扫描线GL1～GLM。

液晶显示装置10包括电源电路100。电源电路100产生驱动数据线(数据信号提供线)所必需的电压，并将这些提供给数据驱动器30。电源电路100还产生驱动例如数据驱动器30的数据线(数据信号提供线)所必需的电源电压VDDH、VSSH、或数据驱动器30的逻辑部的电压。并且，电源电路100还产生扫描扫描线所必需的电压，并将这些提供给栅极驱动器32。

另外，电源电路100还产生对置电极电压VCOM，以驱动对置电极。更具体地，电源电路100与由数据驱动器30生成的极性反转信号POL同步，将高电位侧电压VCOMH和低电位侧电压VCOML周期性反复的对置电极电压VCOM向液晶显示面板20的对置电极输出。

液晶显示装置10可包括显示控制器38。显示控制器38可根据由未图示的中央运算处理装置(Central Processing Unit：以下简称为CPU)等主机设置的内容控制数据驱动器30、栅极驱动器32以及电源电路100。例如，显示控制器38对数据驱动器30及栅极驱动器32进行动作模式的设置、极性反转驱动的设置、极性反转定时的设置，或者提供在内部生成的垂直同步信号或水平同步信号。

另外，在图1中，液晶显示装置10是包括电源电路100或显示控制器38的构成，但也可以将这些当中的至少一个设置在液晶显示装置10的外部。或者，液晶显示装置10也可以是包括主机的构成。

并且，数据驱动器30也可以内置栅极驱动器32及电源电路100中的至少一个。

另外，还可以将数据驱动器30、栅极驱动器32、显示控制器38及电源电路100中的一部分或全部形成在液晶显示面板20上。例如在图2中，在液晶显示面板20上形成有数据驱动器30、栅极驱动器32及电源电路100。这样，液晶显示面板20可包括：多条扫描线；多条数据线；像素电极，由多条扫描线中的一条和多条数据线中的一条特定；对置电极，夹着光电物质与像素电极相对；扫描驱动器，扫描多条扫描线；数据驱动器，驱动多条数据线(数据信号提供线)；多路分配器，用于向各数据线输出将由数据驱动器输出给数据信号线的多路化信号分离后的信号；以及电源电路，向对置电极提供对置电极电压。液晶显示面板20的像素形成区域80上形成多个像素。

1.1极性反转驱动方式

但是，在显示驱动液晶时，从液晶的耐久性、对比度观点来看，需要周期性地放电累积在液晶电容中的电荷。因此，在液晶显示装置10中，利用极性反转驱动，以预定周期将外加给液晶的电压的极性反转。作为这种极性反转驱动的方式，例如具有帧反转驱动、线反转驱动。

帧反转驱动是在每个帧上将外加给液晶的电压极性进行反转的方式。另一方面，线反转驱动是在每条线上将外加给液晶的电压极性进行反转的方式。并且，在为线反转驱动时，如果着眼于各线，外加给液晶的电压极性也在帧周期内进行反转。

图3(A)、图3(B)表示用于说明帧反转驱动的动作的图。图3(A)示出了利用帧反转驱动的数据线的驱动电压及对置电极电压VCOM的波形。图3(B)示出了在进行帧反转驱动时，在每个帧上外加给与各像素对应的液晶的电压的极性。

在帧反转驱动中，如图3(A)所示，外加给数据线的驱动电压的极性在每一帧周期内反转。即，向连接至数据线的TFT的源极提供的电压Vs在帧f1上为正极性“+V”、在后续的帧f2上为负极性“-V”。另一方面，提供给与连接至TFT的漏极的像素电极对置的对置电极的对置电极电压VCOM也与数据线的驱动电压的极性反转定时同步反转。

因为向液晶外加像素电极和对置电极间的电压差，所以，如图3(B)所示，在帧f1和帧f2上分别外加正极性、负极性的电压。

图4(A)、图4(B)表示用于说明线反转驱动的动作的图。图4(A)示出了利用线反转驱动的数据线的驱动电压及对置电极电压VCOM的波形。图4(B)示出了在进行线反转驱动时，在每个帧上外加给与各像素对应的液晶的电压的极性。

在线反转驱动中，如图4(A)所示，外加给数据线的驱动电压的极性在每一水平扫描周期(1H)、且在每一帧周期内都进行反转。即，向连接至数据线的TFT的源极提供的电压Vs在帧f1的1H内上为正极性“+V”，在2H上为负极性“-V”。并且，该电压Vs在帧f2的1H上为负极性“-V”，在2H上为正极性“+V”。

另一方面，提供给与连接至TFT的漏极的像素电极对置的对置电极的对置电极电压VCOM也与数据线的驱动电压的极性反转定时同步反转。

因为向液晶外加像素电极和对置电极间的电压差，所以，例如通过在每条扫描线上反转极性，由此，如图4(B)所示，在帧周期内，在每条线上分别外加极性反转的电压。

2.数据驱动器

图1的数据驱动器30对使用LTPS工序形成的图1或图2所示的液晶显示面板20进行所谓的多路传输驱动。

图5表示图1的数据驱动器30的构成例的框图。在图5中，示出了数据驱动器30包括本实施例的电源电路时的构成例。

数据驱动器30包括数据锁存器300、线锁存器310、基准电压发生电路320、DAC(Digital/Analog Converter：数字/模拟转换器)(广义上为电压选择电路)330、多路化电路340、多路传输驱动控制电路350、驱动电路360以及电源电路100。

数据锁存器300与点时钟DCLK同步地移位以像素单位(或1点单位)串行输入的显示数据，从而获取例如一水平扫描的显示数据。点时钟DCLK从显示控制器38提供。在一个像素分别由6位的R成分、G成分以及B成分构成时，则一个像素(＝三个点)由18位构成。

数据锁存器300所获取的显示数据按照水平同步信号HSYNC的变化时序锁存到线锁存器310中。

基准电压发生电路320产生各基准电压与各显示数据对应的多个基准电压。更具体地，基准电压发生电路320根据高电位侧电源电压VDDH和低电位侧电源电压VSSH，产生各基准电压与6位构成的各显示数据对应的多个基准电压V0～V63。

DAC 330产生与从线锁存器310输出的显示数据对应的模拟驱动电压。更具体地，DAC 330从由基准电压发生电路320产生的多个基准电压V0～V63中选择与从线锁存器310输出的一条数据线(颜色成分用数据线)的显示数据对应的基准电压，并将选择的基准电压作为驱动电压输出。

多路化电路340产生将构成一个像素的各颜色成分用的驱动电压分时多路化的多路化信号。该多路化信号在每一条输出线生成。在图5中，多路化电路340在每一条输出线上使用多路传输信号Rse1、Gse1、Bse1将构成一个像素的R成分用、G成分用及B成分用的驱动电压进行多路化。

多路传输驱动控制电路350生成多路传输信号Rse1、Gse1、Bse1。多路传输信号Rse1、Gse1、Bse1也提供给液晶显示面板20的多路分配器DMUX1～DMUXN。

驱动电路360驱动各输出线连接至液晶显示面板20的各数据信号提供线的多条输出线。更具体地，驱动电路360根据由多路化电路340在每条输出线上生成的多路化信号(多路化的驱动电压)驱动各输出线。驱动电路360包括各数据线驱动电路与各输出线对应的多个数据线驱动电路DRV-1～DRV-N。数据线驱动电路DRV-1～DRV-N分别由连接至电压跟随器的运算放大器构成。

电源电路100根据系统电源电压VDD和系统接地电源电压VSS之间的电压产生高电位侧电源电压VDDH和低电位侧电源电压VSSH。高电位侧电源电压VDDH和低电位侧电源电压VSSH提供给基准电压发生电路320和驱动电路360(数据线驱动电路DRV-1～DRV-N)。

并且，电源电路100还产生提供给对置电极的高电位侧电源电压VCOMH和低电位侧电源电压VCOML。电源电路100根据极性反转信号POL将高电位侧电源电压VCOMH或低电位侧电源电压VCOML作为对置电极电压VCOM提供给对置电极。此时，电源电路100基于对置电极电压VCOM，使用运算放大器进行阻抗变换并驱动对置电极。

这样构成的数据驱动器30在线锁存器310中锁存由数据锁存器300获取的例如一水平扫描的显示数据。使用在线锁存器310中锁存的显示数据产生模拟的驱动电压，且在每一条输出线上进行多路化。并且，驱动电路360根据由多路化电路340分时多路化的多路化信号驱动各输出线。

图6表示图5的基准电压发生电路320、DAC 330、多路化电路340及驱动电路360的基本构成。在此，仅示出用于驱动一条输出线OL-1的构成，但其他输出线也是同样的。

在基准电压发生电路320中，在高电位侧电源电压VDDH和低电位侧电源电压VSSH之间连接有电阻电路。并且，在基准电压发生电路320中，由电阻电路将高电位侧电源电压VDDH和低电位侧电源电压VSSH分割为多个分割电压，该多个分割电压作为基准电压V0～V63产生。另外，在极性反转驱动的情况下，在极性为正和极性为负时，电压实际上并不对称，所以产生正极性用的基准电压和负极性用的基准电压。在图6中示出了其中一个。

在图6中，为了驱动输出线OL-1，通过DAC 330-1-R、DAC330-1-G、DAC 330-1-B产生与R成分、G成分及B成分用的显示数据对应的模拟驱动电压。DAC 330-1-R产生与R成分用显示数据对应的模拟驱动电压。DAC 330-1-G产生与G成分用显示数据对应的模拟驱动电压。DAC 330-1-B产生与B成分用显示数据对应的模拟驱动电压。

并且，多路化电路340-1使用与R成分、G成分及B成分用的显示数据对应的模拟驱动电压，基于多路传输信号Rse1、Gse1、Bse1生成多路化信号。该多路化信号为数据线驱动电路DRV-1的输入信号。更具体地，多路化电路340-1在多路传输信号Rse1为H电平时，使DAC 330-1-R的输出与数据线驱动电路DRV-1的输入电连接。多路化电路340-1在多路传输信号Gse1为H电平时，使DAC 330-1-G的输出与数据线驱动电路DRV-1的输入电连接。多路化电路340-1在多路传输信号Bse1为H电平时，使DAC 330-1-B的输出与数据线驱动电路DRV-1的输入电连接。

DAC 330-1-R、DAC 330-1-G、DAC 330-1-B可通过ROM解码器电路来实现。DAC 330-1-R、DAC 330-1-G、DAC 330-1-B根据6位的显示数据从基准电压V0～V63中选择任意一个，作为选择电压Vse1-R、Vse1-G、Vse1-B向多路化电路340-1输出。并且，对于其他的数据线驱动电路DRV-2～DRV-N，也同样根据对应的6位显示数据输出所选择的电压。

DAC 330-1-R、DAC 330-1-G、DAC 330-1-B包括反转电路332-1-R、332-1-G、332-1-B。反转电路332-1-R、332-1-G、332-1-B根据极性反转信号POL反转显示数据。并且，向各ROM解码器电路输入6位的显示数据D0～D5和6位的反转显示数据XD0～XD5。反转显示数据XD0～XD5是分别将显示数据D0～D5的位反转后的数据。并且，在ROM解码器电路中，根据显示数据选择由基准电压发生电路320产生的多个基准电压V0～V63中的任意一个。

例如，在极性反转信号POL为H电平时，与6位的显示数据D0～D5“000010”(＝2)对应，选择基准电压V2。并且，例如在极性反转信号POL为L电平时，使用将显示数据D0～D5反转的反转显示数据XD0～XD5选择基准电压。即，反转显示数据XD0～XD5为“111101”(＝61)，选择基准电压V61。

这样，由DAC 330-1-R、DAC 330-1-G、DAC 330-1-B选择的选择电压Vse1-R、Vse1-G、Vse1B提供给多路化电路340-1。

并且，数据线驱动电路DRV-1根据由多路化电路340-1进行多路化的多路化信号驱动输出线OL-1。而且，如上所述，电源电路100与极性反转信号POL同步地改变对置电极的电压。由此，可将外加给液晶的电压的极性反转并进行驱动。

如上所述，通过将电源电路100设置在数据驱动器30内部，从而可提供一种减小液晶显示装置10的安装面积、低功耗、且防止画质劣化的数据驱动器。

并且，在图5和图6中，对在数据驱动器30中内置电源电路的情况进行了说明，但是，也可以在栅极驱动器32中内置电源电路。

图7表示利用图5及图6所示的数据驱动器30的多路传输驱动的示意说明图。

如图7所示，多路传输驱动控制电路350在由水平同步信号HSYNC规定的一水平扫描期间(1H)内生成多路传输信号Rse1、Gse1、Bse1。在多路传输信号Rse1、Gse1、Bse1中，两个或两个以上的信号不会同时变为H电平。

如上所述，多路化电路340-1在多路传输信号Rse1为H电平时，将R成分用驱动电压提供给数据线驱动电路DRV-1。在多路传输信号Gse1为H电平时，将G成分用驱动电压提供给数据线驱动电路DRV-1。在多路传输信号Bse1为H电平时，将B成分用驱动电压提供给数据线驱动电路DRV-1。并且，利用液晶显示面板20的多路分配器DMUX1，从这样多路化的信号分离各驱动电压，并提供给R成分用数据线R1、G成分用数据线G1及B成分用数据线B1。

但是，在有源矩阵型液晶显示装置中，像素电极与对置电极电容结合。因此，一旦将提供给数据线的电压通过由扫描线选择的TFT写入像素电极，则在其写入时，像素电极的电压电平发生变动。例如，在图7中，多路传输信号Rse1、Gse1、Bse1分别从L电平变化为H电平的定时(A1、A2、A3)相当于写入开始定时。并且，在各定时内，对置电极的电压电平对应写入的电压电平发生变动。然后，用于驱动对置电极的运算放大器进行驱动，以使变动的对置电极的电压电平恢复原电平。

但是，具有水平扫描方向的像素数目增多、一水平扫描期间缩短的倾向，并且，在进行多路传输驱动时，向像素电极写入的时间进一步缩短。此时，在对置电极的电压电平复原之前不能充分确保时间，从而导致画质劣化。因此，需要增大运算放大器的输出能力，从而导致功耗增大。

因此，本实施例中的电源电路100通过以下构成，可抑制功耗的增大，并可迅速地使对置电极的电压电平恢复至原电平。

3.电源电路

图8表示本实施例的电源电路100的构成例的框图。

电源电路100包括运算放大器110和运算放大器控制电路120。运算放大器110用于驱动对置电极。运算放大器控制电路120控制运算放大器110的转换速率(slew rate)及电流驱动能力中的至少一个。并且，运算放大器控制电路120在以开始向像素电极写入的定时(timing)为起始的控制期间内，使运算放大器110的转换速率及电流驱动能力中的至少一个放大。在经过了控制期间后，最好使运算放大器110的转换速率及电流驱动能力恢复控制期间之前的状态。在此，转换速率可以说成：表示每单位时间的输出电压的最大坡度的值。

即，通过向像素电极写入，即使对置电极的电压电平发生变动时，在该写入开始的控制期间内也可进行控制，使得运算放大器110的转换速率及电流驱动能力的至少一个放大。因此，可使变动的对置电极的电压电平最快地恢复写入前的电压电平。由此，只有在需要运算放大器110的输出能力时才可以增大该输出能力，在除此以外的期间内，可减小运算放大器110的输出能力。因此，可将功耗控制在最小限度。

电源电路100包括选择电路130，选择电路130的输出电压作为输入电压VCOMin提供给运算放大器110。选择电路130根据极性反转信号POL将高电位侧电压VCOMH或低电位侧电压VCOML中的任一个作为运算放大器110的输入电压VCOMin输出。

并且，电源电路100可包括高电位侧对置电极电压发生电路140和低电位侧对置电极电压发生电路150。高电位侧对置电极电压发生电路140产生高电位侧电压VCOMH。低电位侧对置电极电压发生电路150产生低电位侧电压VCOML。高电位侧对置电极电压发生电路140及低电位侧对置电极电压发生电路150中的至少一个通过用充电泵动作进行升压，从而产生系统电源电压VDD和系统接地电源电压VDD之间的电压。

电源电路100还可包括定时电路160。并且，如图9所示，在根据来自定时电路160的控制信号SRCNT指定的控制期间CT内，运算放大器控制电路120可进行使运算放大器110的转换速率及电流驱动能力中的至少一个放大的控制。该定时电路160在像素电极的写入开始时间后开始计数，将变为预定计数值的期间作为控制期间TC，并生成指定的控制信号SRCNT。此时，像素电极的写入开始定时由作为多路传输信号Rse1、Gse1、Bse1的“或”运算结果的写入信号SEL指定。由此，可将开始向像素电极写入的定时作为多路化信号的分时定时。

以下，对这种电源电路100的主要部分的构成例进行说明。

图10表示图8的定时电路160的构成例的电路图。

向图10所示的定时电路160输入点时钟DCLK、水平同步信号HSYNC及写入信号SEL。并且，定时电路160在一水平扫描期间内与点时钟DCLK同步地移位写入信号SEL，从而以写入信号SEL的变化点作为起点计数点时钟DCLK的时钟数。

另外，定时电路160可将直到成为从预定的一个或多个计数值中选择的一个计数值的期间作为所述控制期间进行指定。因此，在图10中，向定时电路160输入模式信号MODE1、MODE2，可通过模式信号MODE1、MODE2从四种计数值中指定一个计数值。模式信号MODE1、MODE2根据电源电路100(或数据驱动器30)的未图示的模式设置寄存器的设置内容进行输出，该模式设置寄存器通过主机或显示控制器38进行存取。在图10中，点时钟DCLK的时钟数从“2”“4”“8”“10”中进行选择。

图11表示图10的定时电路160的动作例的时序图。在图11中，示出了由模式信号MODE1、MODE2选择点时钟DCLK的时钟数“8”时的动作例。

当垂直同步信号VSYNC为L电平、且水平同步信号HSYNC从L电平变为H电平时，一水平扫描期间开始。并且，在该水平扫描期间内，当多路传输信号Rse1变化、且写入信号SEL变化为H电平时，控制信号SRCNT变化为H电平(B1)。

写入信号SEL与点时钟DCLK同步地移位，以写入信号SEL的变化点作为起点，在点时钟DCLK的时钟数为“2”时，信号SELd2变化为H电平(B2)。同样，在点时钟DCLK的时钟数为“4”时，信号SELd4变化为H电平(B3)。在点时钟DCLK的时钟数为“8”时，信号SELd8变化为H电平(B8)。在点时钟DCLK的时钟数为“10”时，信号SELd10变化为H电平(B5)。

因为通过模式信号MODE1、MODE2选择了点时钟DCLK的时钟数“8”，所以，在信号SELd8变为H电平时，控制信号SRCNT变为L电平(B6)。并且，控制信号SRCNT可将H电平的期间作为控制期间CT。

图12表示图8的运算放大器控制电路120的构成例的电路图。

运算放大器控制电路120包括第一p型(第一导电型)差动放大电路设置寄存器(广义上为第一运算放大器设置寄存器)122-P和第二p型差动放大电路设置寄存器(广义上为第二运算放大器设置寄存器)124-p。在图12中，第一p型差动放大电路设置寄存器122-P、及第二p型差动放大电路设置寄存器124-p分别由6位的D型触发器(以下，简称为D-FF)构成。

向构成第一p型差动放大电路设置寄存器122-P的各D-FF的时钟端子C输入指令设置信号CMDB。向构成第一p型差动放大电路设置寄存器122-P的各D-FF的数据输入端子D输入指令数据CMD<0:5>的各个位的信号。向构成第二p型差动放大电路设置寄存器124-P的各D-FF的时钟端子C输入指令设置信号CMDA。向构成第二p型差动放大电路设置寄存器124-P的各D-FF的数据输入端子D输入指令数据CMD<0:5>的各个位的信号。

并且，运算放大器控制电路120还包括第一n型(第二导电型)差动放大电路设置寄存器(广义上为第一运算放大器设置寄存器)122-n和第二n型差动放大电路设置寄存器(广义上为第二运算放大器设置寄存器)124-n。在图12中，第一n型差动放大电路设置寄存器122-P、及第二n型差动放大电路设置寄存器124-n分别由6位的D-FF构成。

向构成第一n型差动放大电路设置寄存器122-n的各D-FF的时钟端子C输入指令设置信号CMDD。向构成第一n型差动放大电路设置寄存器122-n的各D-FF的数据输入端子D输入指令数据CMD<0:5>的各个位的信号。向构成第二n型差动放大电路设置寄存器124-n的各D-FF的时钟端子C输入指令设置信号CMDC。向构成第二n型差动放大电路设置寄存器124-n的各D-FF的数据输入端子D输入指令数据CMD<0:5>的各个位的信号。

指令设置信号CMDA、CMDB、CMDC、CMDD是从主机或显示控制器38向各差动放大电路设置寄存器输入用于设置设置数据(第一、第二设置数据)的设置指定时的脉冲信号。指令数据CMD<0:5>是从主机或显示控制器38输出的指令数据。

在第一p型差动放大电路设置寄存器122-P中设置用于制定控制期间CT内的运算放大器110的p型差动放大电路的电流源的电流值的设置数据。在第二p型差动放大电路设置寄存器124-P中设置用于制定控制期间CT以外的期间内的运算放大器110的p型差动放大电路的电流源的电流值的设置数据。

在第一n型差动放大电路设置寄存器122-n中设置用于制定控制期间CT内的运算放大器110的n型差动放大电路的电流源的电流值的设置数据。在第二n型差动放大电路设置寄存器124-n中设置用于制定控制期间CT以外的期间内的运算放大器110的n型差动放大电路的电流源的电流值的设置数据。

向这样构成的运算放大器控制电路120输入控制信号SRCNT及极性反转信号POL。并且，在极性反转信号POL为H电平、且控制信号SRCNT为H电平时，与第一p型差动放大电路设置寄存器122-P的设置数据对应的信号作为p型差动放大电路控制信号VREFP1～VREFP6(广义上为运算放大器控制信号)输出。并且，在极性反转信号POL为H电平、且控制信号SRCNT为L电平时，与第二p型差动放大电路设置寄存器124-P的设置数据对应的信号作为p型差动放大电路控制信号VREFP 1～VREF输出。另外，在极性反转信号POL为L电平、且控制信号SRCNT为H电平时，与第一n型差动放大电路设置寄存器122-n的设置数据对应的信号作为n型差动放大电路控制信号VREFN1～VREFN6输出。并且，在极性反转信号POL为L电平、且控制信号SRCNT为L电平时，与第二n型差动放大电路设置寄存器124-n的设置数据对应的信号作为n型差动放大电路控制信号VREFN1～VREFN6输出。

另外，控制信号SRCNT直接作为升压信号BOOSTN输出，控制信号SRCNT的反转信号作为升压信号BOOSTP输出。

另外，在图12中，作为第一运算放大器设置寄存器设置了第一p型差动放大电路设置寄存器122-P及第一n型差动放大电路设置寄存器122-n，作为第二运算放大器设置寄存器设置了第二p型差动放大电路设置寄存器124-P及第二n型差动放大电路设置寄存器124-n。并且，升压信号BOOSTP、BOOSTN只在控制期间CT内为有源，但本发明并不局限于此。

例如，作为第一运算放大器设置寄存器也可以设置：可设置用于提高运算放大器110的电流驱动能力的设置数据(控制信息)的设置寄存器；作为第二运算放大器设置寄存器也可以设置：可设置用于提高运算放大器110的通常状态下的电流驱动能力的设置数据的设置寄存器。此时，在控制期间CT内，根据第一运算放大器设置寄存器的控制信息提高运算放大器110的电流驱动能力，在控制期间CT以外的期间内，根据第二运算放大器设置寄存器的控制信息提高运算放大器110的电流驱动能力。

这样，运算放大器控制电路120可包括：第一运算放大器设置寄存器，设置用于指定运算放大器110的转换速率及电流驱动能力中的至少一个的第一设置数据；以及第二运算放大器设置寄存器，设置用于指定运算放大器110的转换速率及电流驱动能力中的至少一个的第二设置数据。并且，在控制期间内，根据第一设置数据控制运算放大器110的转换速率及电流驱动能力中的至少一个，在控制期间经过后，根据第二设置数据控制运算放大器110的转换速率及电路驱动能力中的至少一个。

图13表示图8的运算放大器110的构成例的电路图。

相对该运算放大器110，从图12的运算放大器控制电路120输入p型差动放大电路控制信号VREFP1～VREFP6、n型差动放大电路控制信号VREFN1～VREFN6、以及升压信号BOOSTP、BOOSTN。

运算放大器110包括差动部112和输出部114。差动部112包括n型差动放大电路116和p型差动放大电路118。

n型差动放大电路116包括电流镜电路CM1、差动晶体管对DT1及电流源CS1。电流镜电路CM1包括源极连接至高电位侧电源电压VDD的p型MOS(Metal Oxide Semiconductor：金属氧化膜半导体)晶体管(以下简称为p型晶体管)PT1、PT2。p型晶体管PT1、PT2的栅极相互连接，p型晶体管PT1的栅极及漏极相连接。

差动晶体管对DT1包括n型MOS晶体管(以下简称为n型晶体管)NT1、NT2。向n型晶体管NT1的栅极提供输出部114的输出电压VCOM。向n型晶体管NT2的栅极提供运算放大器110的输入电压VCOMin。n型MOS晶体管NT1的漏极连接至p型晶体管PT1的漏极。n型晶体管NT2的漏极连接至p型晶体管PT2的漏极。

电流源CS1插入在n型晶体管NT1、NT2的源极和低电位侧电源电压VSS之间。在这种电流源CS1中，六个n型晶体管NT3～NT8分别并联连接。并且，向n型晶体管NT3～NT8的栅极提供n型差动放大电路控制信号VREFN1～VREFN6。因此，根据n型差动放大电路控制信号VREFN1～VREFN6控制电流源CS1的电流值。

另一方面，p型差动放大电路118也包括电流镜电路CM2、差动晶体管对DT2及电流源CS2。电流镜电路CM2包括源极连接至电源电压VSS的n型晶体管NT11、NT12。n型晶体管NT11、NT12的栅极相互连接，n型晶体管NT11的栅极及漏极相连接。

差动晶体管对DT2包括p型晶体管PT11、PT12。向p型晶体管PT11的栅极提供输出部114的输出电压VCOM。向p型晶体管PT12的栅极提供运算放大器110的输入电压VCOMin。p型晶体管PT11的漏极连接至n型晶体管NT11的漏极。p型晶体管PT12的漏极连接至n型晶体管NT12的漏极。

电流源CS2插入在p型晶体管PT11、PT12的源极和电源电压VDD之间。在这种电流源CS2中，六个p型晶体管PT3～PT8分别并联连接。并且，向p型晶体管PT3～PT8的栅极提供p型差动放大电路控制信号VREFP1～VREFP6。因此，根据p型差动放大电路控制信号VREFP1～VREFP6控制电流源CS2的电流值。

输出部114包括p型驱动晶体管PDT1和n型驱动晶体管NDT1。向p型驱动晶体管PDT1的源极提供驱动用的高电位侧电源电压VDD_DR。向n型驱动晶体管NDT1的源极提供驱动用的低电位侧电源电压VSS_DR。向p型驱动晶体管PDT1的栅极提供n型差动放大电路116的n型晶体管NT2及P型晶体管PT2的连接节点的电压。向n型驱动晶体管NDT1的栅极提供p型差动放大电路118的p型晶体管PT12及n型晶体管NT12的连接节点的电压。p型驱动晶体管PDT1的漏极和n型驱动晶体管NDT1的漏极相连接，该漏极的电压为输出电压VCOM。

另外，在图13中，因为可利用使能(enable)信号ENB及其反转信号XENB将运算放大器110的输出设置为高阻抗状态，所以设置栅极电压固定用晶体管PFT1、NFT1。向栅极电压固定用晶体管PFT1、NFT1的栅极提供使能信号ENB、XENB，将p型驱动晶体管PDT1的栅极电压及n型驱动晶体管NDT1的栅极电压固定在电源电压VDD_DR、VSS_DR上，从而可将输出设置为高阻抗状态。

另外，输出部114还设置有与p型驱动晶体管PDT1并联的升压用p型驱动晶体管PBT1。更具体地，升压用p型驱动晶体管PBT1在升压信号BOOSTP为L电平时与p型驱动晶体管PDT1并联连接。由此，可根据升压信号BOOSTP提高电流在输出上流动的能力。

同样地，输出部114还设置有与n型驱动晶体管NDT1并联的升压用n型驱动晶体管NBT1。更具体地，升压用n型驱动晶体管NBT1在升压信号BOOSTN为H电平时与n型驱动晶体管NDT1并联连接。由此，可根据升压信号BOOSTP提高电流在输出上流动的能力。

对于这样构成的运算放大器110，着眼于n型差动放大电路116，考虑了输入电压VCOMin高于输出电压VCOM的情况。

此时，因为n型驱动晶体管NT1的阻抗大于n型驱动晶体管NT2，所以p型驱动晶体管PT1、PT2的栅极电压上升，p型驱动晶体管PT2的阻抗变大。因此，p型驱动晶体管PDT1的栅极电压下降，p型驱动晶体管PDT1朝向导通的方向。

另一方面，如果着眼于p型差动放大电路118，在输入电压VCOMin高于输出电压VCOM时，因为p型驱动晶体管PT11的阻抗小于p型驱动晶体管PT12的阻抗，所以n型驱动晶体管NT11、NT12的栅极电压上升，n型驱动晶体管NT12的阻抗变小。因此，n型驱动晶体管NDT1的栅极电压下降，n型驱动晶体管NDT1朝向断开的方向。

这样，当输入电压VCOMin高于输出电压VCOM时，p型驱动晶体管PDT1、n型驱动晶体管NDT1朝向输出电压VCOM变高的方向动作。另外，当输入电压VCOMin低于输出电压VCOM时，则进行与上述相反的动作。以上动作的结果是，在运算放大器110上，向输入电压VCOMin和输出电压VCOM大致相等的平衡状态移动。

此时，在n型差动放大电路116中，因为越增大电流源CS1的电流值，越能加快构成电流镜电路CM1及差动晶体管对DT1的各晶体管的反应速度，所以可提高运算放大器110的转换速率。同样，在p型差动放大电路118中，因为越增大电流源CS2的电流值，越能加快构成电流镜电路CM2及差动晶体管对DT2的各晶体管的反应速度，所以可提高运算放大器110的转换速率。

并且，在输出部114中，通过使升压用p型驱动晶体管PBT1或升压用n型驱动晶体管NBT1动作，可以提高电流驱动能力。

当图13所示的运算放大器110驱动液晶显示面板20的对置电极时，如下所述，可以用对置电极的负载和极性反转的频率间的关系来调整运算放大器110的转换速率及电流驱动能力。

当对置电极的负载小、且极性反转的频率高时，只要增大运算放大器110的转换速率即可。这相当于：即使液晶显示面板20的显示像素数增加，对置电极的负载仍然较小。例如，虽然QVGA面板和VGA面板为相同尺寸，也需要使极性反转的频率为两倍。

当对置电极的负载大时，只要增大运算放大器110的电流驱动能力即可。这相当于：由于液晶显示面板20的制造厂商不同，对置电极的负载也不同，但极性反转的频率相同。

当对置电极的负载大、且极性反转的频率高时，只要增大运算放大器110的转换速率及电流驱动能力即可。这相当于：液晶显示面板20的显示像素数增加的情况。例如，当从QVGA面板更换为VGA面板时，对置电极的负载变大，且需要提高极性反转的频率。

图14表示本实施例的电源电路100的动作例的时序图。

在图14中，示出了具有图10～图13中所说明的构成的电源电路100在极性反转信号POL为H电平时进行动作的时序例子。并且，在定时电路160中，选择了点时钟DCLK的时钟数“2”。

当水平同步信号HSYNC从L电平变化为H电平，且一水平扫描期间开始时，多路传输驱动控制电路350生成多路传输信号Rse1、Gse1、Bse1。因此，如图14所示，首先，由于多路传输信号Rse1的变化，写入信号SEL变化为H电平(C1)。从该时刻开始，仅在点时钟DCLK的两个时钟之间为H电平，该H电平的期间为控制期间CT。

并且，运算放大器110根据预先设置的控制期间CT用的p型差动放大电路控制信号VREFP1～VREFP6、n型差动放大电路控制信号VREFN1～VREFN6及升压信号BOOSTP、BOOSTN进行控制。在该控制期间CT内，运算放大器110可用高通过量(throughput)或高电流驱动能力驱动对置电极。

并且，在控制期间CT经过之后，p型差动放大电路控制信号VREFP1～VREFP6、n型差动放大电路控制信号VREFN1～VREFN6及升压信号BOOSTP、BOOSTN恢复原状态，运算放大器110将用更小的通过量或更小的电流驱动能力驱动对置电极。

同样地，当多路传输信号Gse1变化时，写入信号SEL再次变为H电平(C2)。从该时刻开始，仅在点时钟DCLK的两个时钟之间为H电平，该H电平的期间为控制期间CT。

并且，当多路传输信号Bse1变化时，写入信号SEL再次变为H电平(C3)。从该时刻开始，仅在点时钟DCLK的两个时钟之间为H电平，该H电平的期间为控制期间CT。

另外，在本实施例中，控制期间CT的长度在各个颜色成分上通用，但并不局限于此，也可以在每个颜色成分上设置控制期间CT的长度。

如上所述，根据本实施例，只有在变动的对置电极的电压电平复原时才进行控制，以使转换速率及电流驱动能力中的至少一个变大。然后，运算放大器用原转换速率及电流驱动能力进行驱动。由此，因为只有在需要运算放大器110的输出能力时才能增大该输出能力，所以，在除此以外的期间内，可减小运算放大器110的输出能力，从而可将功耗抑制在最小限度。

4.电子设备

图15表示本实施例的电源设备的构成例的框图。在此，示出了作为电子设备的便携式电话机的构成例的框图。在图15中，与图1或图2相同的部分标注同一符号，并适当省略其说明。

便携式电话机900包括照相机模块910。照相机模块910包括CCD照相机，将CCD照相机拍摄的图像数据以YUV格式提供给显示控制器38。

便携式电话机900包括液晶显示面板20。液晶显示面板20由数据驱动器30和栅极驱动器32来驱动。液晶显示面板20包括多条栅极线、多条源极线和多个像素。

显示控制器38连接至数据驱动器30和栅极驱动器32，向数据驱动器30提供RGB格式的显示数据。

电源电路100连接至数据驱动器30和栅极驱动器32，向各驱动器提供驱动用的电源电压。并且，向液晶显示面板20的对置电极提供对置电极电压VCOM。

主机940连接于显示控制器38。主机940控制显示控制器38。而且，主机940将通过天线960接收的显示数据在调制解调部950解调后，提供给显示控制器38。显示控制器38根据该显示数据，通过数据驱动器30和栅极驱动器32使液晶显示面板20进行显示。

主机940在调制解调部950将照相机模块910生成的显示数据调制之后，可以通过天线960指示向其他通信装置发送。

主机940根据来自于操作输入部970的操作信息进行显示数据的发送接收处理、照相机模块910的拍摄以及液晶显示面板20的显示处理。

此外，在上述实施例上，将多路化信号多路化后的分时定时作为向像素电极写入的开始定时，但并不局限于此。不使用多路化信号，在数据驱动器驱动各数据线时，各数据线的驱动开始定时必然成为向像素电极写入的开始定时。

而且，如本实施例所述，即使是使用多路化信号，在本实施例中虽然对将与构成一个像素的三点的显示数据对应的各驱动电压分时多路化进行了说明，但并不局限于此。例如，也可以适用于：将与两个像素的六点的显示数据对应的各驱动电压分时多路化的多路化信号、或者与三个像素的九点的显示数据对应的各驱动电压分时多路化的多路化信号。并且，本发明并不限定于构成一个像素的点数，多路化信号只要将各点的显示数据分时多路化即可。

而且，本发明并不限定于上述实施例，在本发明的宗旨的范围内，可以在进行各种变形后实施。例如，本发明不只适用于上述液晶显示面板的驱动，也可以适用于电致发光(electro-luminescence)、等离子显示装置的驱动。

此外，在本发明中，对于从属权利要求所涉及的发明，可以是省略引用的权利要求的一部分构成要件的构成。而且，本发明第一独立权利要求所涉及的发明的主要部分也可以从属于其他独立权利要求。

符号说明

10：液晶显示装置；20：液晶显示面板；22Rmn、22Gmn、22Bmn：TFT；24Rmn、24Gmn、24Bmn：液晶电容；26Rmn、26Gmn、26Bmn：像素电极；28Rmn、28Gmn、28Bmn：对置电极；30：数据驱动器；32：栅极驱动器；38：显示控制器；100：电源电路；110：运算放大器；120：运算放大器控制电路；130：选择电路；140：高电位侧对置电极电压发生电路；150：低电位侧对置电极电压发生电路；160：定时电路；Bn：B成分用数据线；DL1～DLN、DLn：数据信号提供线；DMUXn：多路分配器；GL1～GLM、GLM：扫描线；Gn：G成分用数据线；POL：极性反转信号；Rn：R成分用数据线；Rse1、Gse1、Bse1：多路传输信号；VCOM：对置电极电压；VCOMH：高电位侧电压；VCOML：低电位侧电压。

Claims (11)

1.一种电源电路，用于向夹着光电物质与光电装置的像素电极对置的对置电极提供电压，其特征在于，包括：

运算放大器，用于驱动所述对置电极；以及

运算放大器控制电路，用于控制所述运算放大器的转换速率及电流驱动能力中的至少一个；

其中，所述运算放大器控制电路在以向所述像素电极的写入开始定时为开始的控制期间内，将所述运算放大器的转换速率及电流驱动能力中的至少一个增大；

在经过所述控制期间后，将所述运算放大器的转换速率及电流驱动能力恢复至所述控制期间前的状态。

2.根据权利要求1所述的电源电路，其特征在于：

所述运算放大器控制电路包括：

第一运算放大器设置寄存器，设置有用于指定所述运算放大器的转换速率及电流驱动能力中的至少一个的第一设置数据；以及

第二运算放大器设置寄存器，设置有用于指定所述运算放大器的转换速率及电流驱动能力中的至少一个的第二设置数据；

其中，在所述控制期间内，根据所述第一设置数据控制所述运算放大器的转换速率及电流驱动能力中的至少一个；

在所述控制期间经过后，根据所述第二设置数据控制所述运算放大器的转换速率及电流驱动能力中的至少一个。

3.根据权利要求1或2所述的电源电路，其特征在于：

包括定时电路，所述定时电路在向所述像素电极的写入开始定时之后开始记数，并将直到成为从一个或多个计数值中选择的一个计数值的期间作为控制期间进行指定。

4.根据权利要求1至3中任一项所述的电源电路，其特征在于：

当从提供给所述光电装置的多条数据线的各条数据线的信号分时多路化后的多路化信号中分离的信号向所述像素电极提供时，

所述写入开始定时为所述多路化信号的分时定时。

5.一种显示驱动器，用于驱动光电装置，所述光电装置包括由光电装置的扫描线和数据线特定的像素电极、以及夹着光电物质与所述像素电极对置的对置电极，其特征在于，包括：

用于向所述对置电极提供电压的权利要求1至4中任一项所述的电源电路；以及

用于驱动所述光电装置的驱动电路。

6.一种显示驱动器，用于驱动光电装置，所述光电装置包括由光电装置的扫描线和数据线特定的像素电极、夹着光电物质与所述像素电极对置的对置电极、以及用于向各条数据线输出将多路化信号分离后的信号的多路分配器，其特征在于，包括：

用于向所述对置电极提供电压的权利要求4所述的电源电路；

多路化电路，生成将提供给多条数据线的各条数据线的信号多路化的多路化信号；以及

驱动电路，根据所述多路化信号驱动所述光电装置的数据线。

7.一种光电装置，其特征在于，包括：

多条扫描线；

多条数据线；

像素电极，由所述多条扫描线中的一条和所述多条数据线中的一条特定；

对置电极，夹着光电物质与所述像素电极对置；

多路分配器，用于向各条数据线输出将多路化信号分离后的信号；

扫描驱动器，用于扫描所述多条扫描线；

数据驱动器，用于驱动所述多条数据线；以及

用于向所述对置电极提供电压的权利要求4所述的电源电路。

8.一种光电装置，其特征在于，包括：

多条扫描线；

多条数据线；

像素电极，由所述多条扫描线中的一条和所述多条数据线中的一条特定；

对置电极，夹着光电物质与所述像素电极对置；

扫描驱动器，用于扫描所述多条扫描线；

数据驱动器，用于驱动所述多条数据线；以及

用于向所述对置电极提供电压的权利要求7所述的电源电路。

9.一种电子设备，其特征在于：包括权利要求1至4中任一项所述的电源电路。

10.一种电子设备，其特征在于：包括权利要求5或6所述的显示驱动器。

11.一种电子设备，其特征在于：包括权利要求7或8所述的光电装置。

Images