KR100861921B1 - 온도에 따라 슬루 레이트를 조절할 수 있는 소스 라인드라이버와 그 방법, 상기 소스 라인 드라이버를 구비하는디스플레이 장치 - Google Patents

온도에 따라 슬루 레이트를 조절할 수 있는 소스 라인드라이버와 그 방법, 상기 소스 라인 드라이버를 구비하는디스플레이 장치 Download PDF

Info

Publication number
KR100861921B1
KR100861921B1 KR1020070046012A KR20070046012A KR100861921B1 KR 100861921 B1 KR100861921 B1 KR 100861921B1 KR 1020070046012 A KR1020070046012 A KR 1020070046012A KR 20070046012 A KR20070046012 A KR 20070046012A KR 100861921 B1 KR100861921 B1 KR 100861921B1
Authority
KR
South Korea
Prior art keywords
node
output
transistor
control signal
temperature
Prior art date
Application number
KR1020070046012A
Other languages
English (en)
Inventor
안창호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070046012A priority Critical patent/KR100861921B1/ko
Priority to TW097116631A priority patent/TWI436317B/zh
Priority to US12/151,756 priority patent/US20080278473A1/en
Priority to CN2008100967457A priority patent/CN101303824B/zh
Application granted granted Critical
Publication of KR100861921B1 publication Critical patent/KR100861921B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
    • H03K19/018578—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Amplifiers (AREA)

Abstract

온도에 따라 슬루 레이트를 조절할 수 있는 소스 라인 드라이버와 그 방법, 상기 소스 라인 드라이버를 구비하는 디스플레이 장치가 개시된다. 상기 소스 라인 드라이버는 온도를 감지하고 감지된 온도와 기준 온도를 비교하여 비교결과를 제어신호로서 발생하는 온도 센서부와 상기 제어신호에 응답하여 각각의 전압레벨이 조절되는 다수의 바이어스 전압들을 출력하는 바이어스 전압 발생기를 포함하여 감지된 온도에 기초하여 출력 버퍼의 슬루 레이트를 조절하여 온도 상승에 따른 소스 라인 드라이버 및 디스플레이 패널의 발열 현상으로 인한 오동작을 방지할 수 있는 효과가 있다.
출력버퍼, 슬루 레이트

Description

온도에 따라 슬루 레이트를 조절할 수 있는 소스 라인 드라이버와 그 방법, 상기 소스 라인 드라이버를 구비하는 디스플레이 장치{Source line driver and method for controlling slew rate of output signal according to temperature, and display device having the same}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 관련기술에 따른 소스 라인 드라이버의 회로도이다.
도 2는 도 1의 출력버퍼의 일 예를 나타내는 회로도이다.
도 3은 도 1의 출력버퍼의 다른 일 예를 나타내는 회로도이다.
도 4는 본 발명의 실시 예에 따른 소스 라인 드라이버의 기능 블록도이다.
도 5는 도 4의 온도센서의 회로도이다.
도 6a 와 도 6b는 도 4의 온도센서의 출력특성을 나타내는 그래프이다.
도 7는 도 4의 바이어스 전압 발생기의 회로도이다.
도 8과 도 9은 도 5의 가변 저항회로의 회로도이다.
도 10은 본 발명의 다른 실시 예에 따른 도 4의 바이어스 전압 발생기의 회로도이다.
도 11a와 도 11b는 도 4의 출력버퍼의 출력신호의 파형을 나타낸다.
도 12는 본 발명에 따른 소스 라인 드라이버를 구비하는 디스플레이 장치를 나타낸다.
본 발명은 소스 라인 드라이버와 디스플레이 장치에 관한 것으로, 보다 상세하게는 온도에 따라 슬루 레이트(slew rate)를 조절할 수 있는 소스 라인 드라이버와 상기 소스 라인 드라이버를 구비하는 디스플레이 장치 및 그 방법에 관한 것이다.
도 1은 관련기술에 따른 소스 라인 드라이버의 회로도를 나타낸다. 도 1을 참조하면, 상기 소스 라인 드라이버(또는, 데이터 라인 드라이버, 100)는 디지털-아날로그 변환기(115), 바이어스 전압 발생기(400), 다수의 출력 버퍼들(200), 다수의 출력 스위치들(TG10), 및 다수의 전하 공유 스위치들(TG12)를 구비한다.
상기 디지털-아날로그 변환기(115)는 입력된 디지털 영상 데이터(DATA)에 상응하는 아날로그 전압들을 발생한다.
상기 바이어스 전압 발생기(400)는 다수의 바이어스 전압들(VBN,VBP,...)을 상기 다수의 출력버퍼들(200) 각각으로 공급한다.
상기 다수의 출력버퍼들(200) 각각은 대응되는 데이터 라인(Y1,Y2,...,Yn)으로 디스플레이 패널 구동전압을 공급한다.
상기 다수의 출력 스위치들(TG10) 각각은 출력 스위치 제어신호(OSW, OSWB)에 응답하여 대응되는 출력버퍼(200)의 출력전압을 대응되는 데이터 라인(Y1,Y2,...,Yn)으로 전송한다.
다수의 전하 공유 스위치들(TG12) 각각은 공유 스위치 제어 신호(CSSW, CSSWB)에 응답하여 데이터 라인(Y1,Y2,...,Yn)에 연결된 부하(미도시)들에 저장된 전하들을 공유시켜 데이터 라인(Y1,Y2,...,Yn) 구동 신호의 전압을 소정의 프리차지 전압(Precharge Voltage)으로 프리차징(Precharging)한다.
도 2는 도 1의 출력버퍼의 일 예를 나타내는 회로도이다. 도 1과 도 2를 참조하면, 출력버퍼(200)는 레일 투 레일(rail to rail) 입력단 구조를 가지는 폴디드 캐스코드(folded cascode) 연산증폭기 회로(210)와 공통 드레인 증폭기 및 보상 커패시터(C)를 구비하는 출력 회로(220)를 구비할 수 있다.
상기 폴디드 캐스코드 연산증폭기 회로(210)는 제1입력단자(Vin+단자)와 제2입력단자(Vin-단자) 사이의 신호들의 차이를 증폭하며, 상기 출력 회로(220)는 상기 폴디드 캐스코드 연산증폭기 회로(210)로부터 출력된 신호를 증폭하여 출력한다.
상기 폴디드 캐스코드 연산증폭기 회로(210)는 PMOS 전류 바이어스 회로(212)와 NMOS 전류 바이어스 회로(214)를 구비한다.
상기 PMOS 전류 바이어스 회로(212)는 PMOS트랜지스터(MP1)를 구비하며, 상기 PMOS트랜지스터(MP1)는 바이어스 전압 발생기(400)로부터 발생된 바이어스 전 압(VBP)에 의해 구동되어 상기 폴디드 캐스코드 연산증폭기 회로(210)에 바이어스 전류(IBP1)를 공급한다.
상기 NMOS 전류 바이어스 회로(214)는 NMOS트랜지스터(MN1)를 구비하며, 상기 NMOS트랜지스터(MN1)는 바이어스 전압 발생기(400)로부터 발생된 바이어스 전압 (VBN)에 의해 구동되어 상기 폴디드 캐스코드 연산증폭기 회로(210)에 바이어스 전류(IBN1)를 공급한다. 상기 출력버퍼(200)의 출력신호(output)의 슬루 레이트는
Figure 112007035049057-pat00001
로 나타낼 수 있다.
도 3은 도 1의 출력버퍼의 다른 일 예를 나타내는 회로도이다. 도 1과 도 3을 참조하면, 출력버퍼(200)는 NMOS 2단 연산증폭기 회로(230)와 PMOS 2단 연산증폭기회로(240)를 구비할 수 있다.
상기 NMOS 2단 연산증폭기 회로(230)는 NMOS 차동증폭기 회로(232)와 출력 회로(234)를 구비한다. 상기 NMOS 차동증폭기 회로(232)는 제1입력단자(Vin+)와 제2입력단자(Vin-) 사이의 신호들의 차이를 증폭하여 출력한다.
상기 NMOS 차동증폭기 회로(232)의 바이어스 회로(236)는 NMOS트랜지스터(MN2)를 구비하며, 상기 NMOS트랜지스터(MN2)는 바이어스 전압(VBN)에 의해 구동되어 상기 NMOS 차동증폭기 회로(232)에 바이어스 전류(IBN2)를 공급한다.
상기 PMOS 차동증폭기 회로(242)는 상기 제1입력단자(Vin+)와 상기 제2입력 단자(Vin-) 사이의 신호들의 차이를 증폭하여 출력한다.
상기 PMOS 차동증폭기 회로(242)의 바이어스 회로(246)는 PMOS트랜지스터(MP2)를 구비하며, 상기 PMOS트랜지스터(MP2)는 바이어스 전압(VBP)에 의해 구동되어 상기 PMOS 차동증폭기 회로(242)에 바이어스 전류(IBP2)를 공급한다.
각 출력회로(234, 244)는 보상 커패시터(C)를 구비하며, 각 차동증폭기 회로(232, 242)로부터 출력된 신호를 증폭하여 출력한다.
상기 출력신호(output)의 슬루 레이트는
Figure 112007035049057-pat00002
또는
Figure 112007035049057-pat00003
로 나타낼 수 있다.
상술한 바와 같이 상기 소스 라인 드라이버(100)의 출력신호(output)의 슬루 레이트는 상기 출력버퍼(200)의 상기 바이어스 전류(IBN1, IBN2, IBP1, IBP2)와 상기 출력회로(220, 234, 244)의 보상 커패시터(C)에 의존함을 알 수 있다.
소스 라인 드라이버(100)에서 많은 특성들은 디스플레이 패널로 구동전압을 출력하는 출력버퍼(200)에 의해서 결정되는데, 많은 특성들 중에서 상기 출력버퍼(200)의 슬루 레이트는 소스 라인 드라이버(100)의 구동 전류에 큰 영향을 준다.
예컨대, 상기 출력버퍼(200)의 슬루 레이트는 온도가 상승할 수록 빨라지는 특성이 있는바, 상기 슬루 레이트가 너무 빠를 경우 상기 출력버퍼(200)의 전류소모가 증가하여 디스플레이 패널의 구동 기준 전압이 왜곡되어 즉, 디스플레이 패널의 구동 기준 전압의 변동(fluctuation)이 발생하여, 게이트 라인 드라이버의 오동 작이 유발 될 수 있다.
또한, 상기 온도가 상승할수록 상기 출력 버퍼(200)의 전류소모는 증가하여 상기 소스 라인 드라이버(100)의 온도는 더욱 상승하게 되고 그 결과 디스플레이 패널에는 발열 현상으로 인한 오동작이 발생 될 수 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 소스 라인 드라이버의 내부 온도를 감지하여 출력버퍼로 공급되는 바이어스 전압을 조절하여 상기 출력버퍼의 출력신호의 슬루 레이트를 조절할 수 있는 소스 라인 드라이버와 그 방법, 및 상기 소스 라인 드라이버를 구비하는 디스플레이 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 소스 라인 드라이버는 입력된 디지털 영상 데이터에 상응하는 아날로그 전압을 발생하는 디지털-아날로그 변환기; 온도를 감지하고 감지된 온도와 기준 온도를 비교하여 비교결과를 제어신호로서 발생하는 온도 센서부; 상기 제어신호에 응답하여 각각의 전압레벨이 조절되는 다수의 바이어스 전압들을 출력하는 바이어스 전압 발생기; 및 상기 다수의 바이어스 전압들에 기초하여 상기 디지털-아날로그 변환기로부터 출력된 아날로그 전압을 버퍼링하는 출력버퍼를 구비하며, 상기 출력버퍼로부터 출력된 출력신호의 슬루 레이트는 상기 바이어스 전압 발생기로부터 출력된 다수의 바이어스 전압들에 기초하여 조절될 수 있다.
상기 바이어스 전압 발생기는 상기 온도 센서부에서 감지된 온도가 상기 기 준온도 이상인 경우 상기 출력버퍼의 바이어스 전류를 감소시켜 상기 슬루 레이트를 감소시킬 수 있다.
상기 온도 센서부는 상기 온도를 감지하고 감지된 온도와 상기 기준 온도를 비교하여 비교결과를 출력하는 온도센서; 및 클럭신호에 응답하여 온도센서의 출력신호를 래치하여 래치된 신호를 상기 제어신호로서 출력하는 래치를 포함할 수 있다.
상기 바이어스 전압 발생기는 제1노드와 제2노드를 구비하며, 상기 제어신호에 응답하여 가변되는 저항값을 갖는 가변 저항회로; 및 상기 제1노드와 상기 제2노드를 통하여 출력된 신호들에 기초하여 상기 다수의 바이어스 전압들을 출력하는 바이어스 전압 발생부를 포함할 수 있다.
상기 가변 저항회로는, 상기 제1노드와 제3노드에 접속되며 상기 제2노드에 접속된 게이트를 구비하는 제1트랜지스터; 상기 제어신호에 응답하여 스위칭 되며 상기 제3노드와 제4노드 사이에 접속된 제1스위치; 상기 제4노드와 제1 전원전압 사이에 접속된 제1저항; 및 상기 제어신호에 응답하여 스위칭 되는 제2스위치를 경유하여 상기 제3노드와 상기 제4노드 사이에 접속된 제2저항을 구비하며, 상기 제1스위치와 상기 제2스위치는 상기 제어신호에 응답하여 상보적으로 스위칭될 수 있다.
상기 제1 스위치 또는 상기 제2 스위치 중에서 적어도 하나는 전송 트랜지스터로 구현될 수 있다.
상기 바이어스 전압 발생부는 제1 전원전압과 상기 제1노드 사이에 직렬로 접속된 제2내지 제4트랜지스터들; 및 상기 제1 전원전압과 제2 전원전압 사이에 직렬로 접속된 제5내지 제8트랜지스터들을 구비하며, 상기 제2트랜지스터의 게이트, 상기 제5트랜지스터의 게이트, 및 상기 제3트랜지스터의 드레인은 서로 접속되고, 상기 제3트랜지스터의 게이트와 상기 제6트랜지스터의 게이트는 서로 접속되고, 상기 제4트랜지스터의 게이트와 제7트랜지스터의 게이트는 서로 접속되고, 상기 제7트랜지스터의 드레인과 상기 제8트랜지스터의 게이트는 상기 제2노드에 접속되고, 상기 다수의 바이어스 전압들 중에서 제1바이어스 전압은 상기 제1트랜지스터의 게이트 전압이고, 상기 다수의 바이어스 전압들 중에서 제2바이어스 전압은 상기 제2노드의 전압일 수 있다.
상기 바이어스 전압 발생기는 제1노드 내지 제5노드를 구비하며, 상기 제어신호에 응답하여 가변되는 저항값을 갖는 가변 저항회로; 및
상기 제1노드 내지 상기 제5노드를 통하여 출력된 신호들에 기초하여 상기 다수의 바이어스 전압들을 출력하는 바이어스 전압 발생부를 포함하며,
상기 가변 저항회로는, 상기 제1노드와 제6노드에 접속되며 상기 제2노드에 접속된 게이트를 구비하는 제1트랜지스터; 상기 제6노드와 제1 전원전압 사이에 접속된 제1저항; 상기 제어신호에 응답하여 스위칭 되며 상기 제3노드(N6)와 상기 제4노드 사이에 접속된 제1스위치; 상기 제어신호에 응답하여 스위칭 되며 상기 제4노드와 제7노드 사이에 접속된 제2스위치; 상기 제어신호에 응답하여 스위칭 되며 상기 제3 노드와 상기 제1 전원전압 사이에 접속된 제3 스위치; 상기 제5 노드와 제8 노드에 접속되며 상기 제7노드에 접속된 게이트를 구비하는 제4 스위치; 상기 제8 노드와 제9 노드에 접속되며 상기 제2 노드에 접속된 게이트를 구비하는 제5 스위치; 상기 제9 노드와 상기 제6 노드에 접속된 제2 저항; 및 상기 제어신호에 응답하여 스위칭 되며 상기 제7 노드와 상기 제1 전원 전압 사이에 접속된 제6 스위치를 포함하고, 상기 제1 스위치 및 상기 제6 스위치와 상기 제2 내지 제3 스위치는 상기 제어신호에 응답하여 상보적으로 스위칭 될 수 있다.
상기 바이어스 전압 발생부는 제2 전원전압과 상기 제1노드 사이에 직렬로 접속된 제2내지 제4트랜지스터들; 및 상기 제1 전원전압과 상기 제2 전원전압 사이에 직렬로 접속된 제5내지 제8트랜지스터들을 포함하며, 상기 제2트랜지스터의 게이트, 상기 제5트랜지스터의 게이트, 상기 제3트랜지스터의 드레인, 및 상기 제4 스위치는 서로 접속되고, 상기 제3트랜지스터의 게이트와 상기 제6트랜지스터의 게이트는 서로 접속되고, 상기 제4트랜지스터의 게이트는 상기 제3 노드에 접속되고, 제7트랜지스터의 게이트는 상기 제4 노드에 접속되고, 상기 제7트랜지스터의 드레인과 상기 제8트랜지스터의 게이트는 상기 제2노드(N5)에 접속되고, 상기 다수의 바이어스 전압들 중에서 제1바이어스 전압은 상기 제2트랜지스터의 게이트 전압이고, 상기 다수의 바이어스 전압들 중에서 제2바이어스 전압은 상기 제2노드의 전ㅇ일 수 있다.
상기 기술적 과제를 달성하기 위한 디스플레이 장치는 다수의 데이터 라인들과 다수의 게이트 라인들을 구비하는 디스플레이 패널; 및 상기 다수의 데이터 라인들을 구동하기 위한 소스 라인 드라이버를 구비하며, 상기 소스 라인 드라이버는, 입력된 디지털 영상 데이터에 상응하는 아날로그 전압을 발생하는 디지털-아날 로그 변환기; 온도를 감지하고 감지된 온도와 기준 온도를 비교하여 비교결과를 제어신호로서 발생하는 온도 센서부; 상기 제어신호에 응답하여 각각의 전압레벨이 조절되는 다수의 바이어스 전압들을 출력하는 바이어스 전압 발생기; 및 상기 다수의 바이어스 전압들에 기초하여 상기 디지털-아날로그 변환기로부터 출력된 아날로그 전압을 버퍼링하는 출력버퍼를 구비하며, 상기 출력 버퍼로부터 출력된 출력신호의 슬루 레이트는 상기 바이어스 전압 발생기로부터 출력된 다수의 바이어스 전압들에 기초하여 조절될 수 있다.
상기 온도 센서부는, 상기 온도를 감지하고 감지된 온도와 상기 기준 온도를 비교하여 비교결과를 출력하는 온도센서; 및 클럭신호에 응답하여 온도센서의 출력신호를 래치하여 래치된 신호를 상기 제어신호로서 출력하는 래치를 포함할 수 있다.
상기 바이어스 전압 발생기는, 제1노드와 제2노드를 구비하며, 상기 제어신호에 응답하여 가변되는 저항 값을 갖는 가변 저항회로; 및 상기 제1노드와 상기 제2노드를 통하여 출력된 신호들에 기초하여 상기 다수의 바이어스 전압들을 출력하는 바이어스 전압 발생부를 포함할 수 있다.
상기 가변 저항회로는, 상기 제1노드와 제3노드에 접속되며 상기 제2노드에 접속된 게이트를 구비하는 제1트랜지스터; 상기 제어신호에 응답하여 스위칭 되며 상기 제3노드와 제4노드 사이에 접속된 제1스위치; 상기 제4노드와 제1 전원전압 사이에 접속된 제1저항; 및 상기 제어신호에 응답하여 스위칭 되는 제2스위치를 경유하여 상기 제3노드와 상기 제4노드 사이에 접속된 제2저항을 포함하며, 상기 제1 스위치와 상기 제2스위치는 상기 제어신호에 응답하여 상보적으로 스위칭 될 수 있다.
상기 제1 스위치 또는 상기 제2 스위치 중에서 적어도 하나는 전송 트랜지스터로 구현될 수 있다.
상기 기술적 과제를 달성하기 위한 소스 라인 드라이버의 출력 버퍼의 출력신호의 슬루 레이트를 조절하는 방법은 입력된 디지털 영상 데이터에 상응하는 아날로그 전압을 발생하는 단계; 온도를 감지하고 감지된 온도와 기준 온도를 비교하여 비교결과를 제어신호로서 발생하는 단계; 제어신호에 응답하여 각각의 전압레벨이 조절될 수 있는 다수의 바이어스 전압들을 발생하는 단계; 및 상기 다수의 바이어스 전압들에 기초하여 상기 디지털-아날로그 변환기로부터 출력된 아날로그 전압을 버퍼링하고, 버퍼링된 출력신호를 출력하는 단계를 구비하며, 상기 버퍼링된 출력신호의 슬루 레이트는 전압레벨이 조절된 상기 다수의 바이어스 전압들에 기초하여 조절될 수 있다.
상기 비교결과를 제어신호로서 발생하는 단계는, 상기 온도를 감지하고 감지된 온도와 상기 기준 온도를 비교하여 비교결과를 출력하는 단계; 및 클럭신호에 응답하여 온도센서의 출력신호를 래치하여 래치된 신호를 상기 제어신호로서 출력하는 단계를 포함할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 실시 예에 따른 소스 라인 드라이버의 기능 블록도이고, 도 5는 도 4의 온도센서의 회로도이고, 도 6a 와 도 6b는 도 4의 온도센서의 출력특성을 나타내는 그래프이다.
도 7은 도 4의 바이어스 전압 발생기의 회로도이고, 도 8과 도 9는 도 7의 가변 저항회로의 회로도이고, 도 10은 도 4의 바이어스 전압 발생기의 회로도이다.
도 4 내지 도 10을 참조하면, 소스 라인 드라이버(또는, 소스 드라이버, 110)는 디지털-아날로그 변환기(DAC, 115), 다수의 출력버퍼들(200), 다수의 출력 스위치들(TG10), 다수의 전하 공유 스위치들(TG12), 온도 센서부(500), 및 바이어스 전압 발생기(401)를 구비할 수 있다.
상기 디지털-아날로그 변환기(115)는 디지털 영상 데이터(DATA)가 입력되면 디지털 영상 데이터(DATA)에 상응하는 아날로그 전압을 발생시켜 상기 출력버퍼(200)로 출력한다.
상기 다수의 출력버퍼들(200)은 각각 대응되는 데이터 라인(Y1,Y2...Yn)으로 디스플레이 패널 구동전압을 공급한다. 상기 다수의 출력 스위치들(TG10) 각각은 출력 스위치 제어신호(OSW, OSWB)에 응답하여 대응되는 출력버퍼(200)의 출력전압을 대응되는 데이터 라인(Y1,Y2,...,Yn)으로 전송한다. 상기 다수의 출력버퍼 들(200) 각각은 도 2의 폴디드 캐스코드(folded cascode) 연산증폭기(210) 또는 도 3의 2단 연산증폭기(230, 240)를 포함하여 구현될 수 있다.
다수의 전하 공유 스위치들(TG12) 각각은 공유 스위치 제어 신호(CSSW, CSSWB)에 응답하여 데이터 라인(Y1,Y2,...,Yn)에 연결된 부하(미도시)들에 저장된 전하들을 공유시켜 데이터 라인(Y1,Y2,...,Yn) 구동 신호의 전압을 소정의 프리차지 전압(Precharge Voltage)으로 프리차징(Precharging)한다.
상기 프리차지 전압은 제 1 데이터 라인 구동 신호(Y1)의 전압과 제 2 데이터 라인 구동 신호(Y2)의 전압이 상보적인 차동 신호관계인 경우 VDD/2 일 수 있다. 즉, 상기 데이터 라인(Y1,Y2,...,Yn) 구동 신호의 전압이 소정의 프리차지 전압으로 프리차징 됨으로써 출력 버퍼(200)의 전류 공급 부담은 줄어들 수 있다.
상기 온도 센서부(500)는 온도를 감지하고 감지된 온도와 기준 온도를 비교하여 비교결과를 제어신호(PSC 및/ 또는 PSCB)로서 출력할 수 있다.
상기 온도 센서부(500)는 온도센서(350)와 플립플롭(360)을 포함할 수 있다.
상기 온도 센서(350)는 상기 온도를 감지하고 감지된 온도와 상기 기준 온도를 비교하여 비교결과(T70)를 출력할 수 있다. 도 5는 도 4의 온도센서의 회로도이고, 도 6a 와 도 6b는 도 4의 온도센서의 출력특성을 나타내는 그래프로서, 상기 온도 센서(350)는 PMOS 트랜지스터들(P1 내지 P4), 제1 내지 제2 다이오드(D1과 D2), 제1 내지 제2 증폭기(AMP1과 AMP2), 및 비교기(CP)를 구비할 수 있다.
제1 PMOS 트랜지스터(P1)는 제1 증폭기(AMP1)의 출력전압에 게이팅되어 제1 노드(ND1)와 제2 노드(ND2) 사이의 전류 경로를 형성하고, 제2 PMOS 트랜지스터(P2)는 제2 증폭기(AMP2)의 출력전압에 게이팅되어 제1노드(ND1)와 제3 노드(ND3) 사이의 전류 경로를 형성한다.
제3 PMOS 트랜지스터(P3)는 제2 증폭기(AMP2)의 출력전압에 게이팅되어 제1노드(ND1)와 제4 노드(ND4) 사이의 전류 경로를 형성하고, 제4 PMOS 트랜지스터(P4)는 제2 제어신호(PSCB)에 응답하여 게이팅되어 제2 전원전압(VDD)과 제1 노드(ND1) 사이의 전류 경로를 형성한다.
상기 제1 PMOS 트랜지스터(P1)와 제1 전원전압(Vss) 사이에는 제1 저항(R11)이 접속되고, 상기 제2 PMOS 트랜지스터(P2)와 제1 전원전압(Vss) 사이에는 제2 저항(R21)과 제1 다이오드(D1)가 직렬로 접속될 수 있다.
상기 제3 PMOS 트랜지스터(P3)와 제1 전원전압(Vss) 사이에는 제2 다이오드(D1)가 접속될 수 있다.
상기 제1 증폭기(AMP1)는 제2 노드(ND2)와 제3 노드(ND3)의 전압을 차동 증폭하여 차동 증폭된 결과를 제1 PMOS 트랜지스터들(P1)의 게이트로 입력할 수 있고, 상기 제2 증폭기(AMP2)는 제3 노드(ND3)와 제4 노드(ND4)의 전압을 차동 증폭하여 차동 증폭된 결과를 제2 PMOS 트랜지스터(P2) 및 제3 PMOS 트랜지스터(P3)의 게이트로 입력할 수 있다.
상기 비교기(CP)는 상기 제1 증폭기(AMP1)와 상기 제2 증폭기(AMP2)의 출력 전압을 비교하여 비교결과(T70)를 출력할 수 있다.
상기 온도 센서(350)는 제4 노드(ND4) 및 제2 다이오드(D2)를 통해 흐르는 전류(I1)와 제3 노드(ND3) 및 제1 다이오드(D1)를 통해 흐르는 전류(IP)에 의해 기준 전류(I, I=IP=I1)를 생성한다.
제1 다이오드(D1)과 제2 다이오드(D2)의 비율이 M:1 일 경우, 기준 전류 I는 I = kT/q * ln(M/R)으로 표현될 수 있다.
여기서, k는 볼쯔만 상수, T는 절대 온도, q 는 전자(electron) 전하량을 나타낸다. R은 제2 저항(R21)의 저항값을 나타낸다. 즉, 기준 전류(I)는 절대 온도(T)에 비례하여 증가한다.
제2 노드(ND2)에 연결된 저항(R11)에 흐르는 전류(IC)는 IC = VND2/R1 으로 나타낼 수 있다. 여기서, VND2 는 제2 다이오드(D2)에 걸리는 전압으로 제4 노드(ND4) 또는 제2 노드(ND2)의 전압이다. 이때, 절대온도(T)가 상승하면, 전압(VND2)는 감소하므로, 저항(R11)에 흐르는 전류(IC)는 절대온도(T)에 반비례한다.
도 6a에 도시된 바와 같이 절대 온도(T)에 비례(Proportional to Absolute Temperature)하는 전류인 기준전류(I)와 상기 절대 온도(T)에 반비례(Conversely proportional To Absolute Temperature)하는 전류(IC)는 특정 온도(예컨대, 70도)에서 교차한다.
제1 증폭기(AMP1)의 출력전압은 상기 저항(R11)에 흐르는 전류(IC)의 크기와 상응하는 전압이고, 제2 증폭기(AMP2)의 출력전압은 상기 기준전류(I)의 크기와 상응하는 전압으로 상기 비교기(CP)는 상기 제1 증폭기(AMP1)와 상기 제2 증폭기(AMP2)의 출력 전압을 비교하여 소스 라인 드라이버(110)가 특정 온도(예컨대, 70도) 이상 또는 이하인지에 따라 대응되는 결과를 출력할 수 있다.
예컨대, 상기 비교기(CP)는 도 6b와 같이 제1 증폭기(AMP1)의 출력전압이 제2 증폭기(AMP2)의 출력전압보다 큰 경우(즉, IC가 I 보다 큰 경우), 제1 논리레벨(예컨대, 로우("0")레벨) 상태의 비교신호(T70)를 온도 감지결과로서 출력할 수 있다.
또는, 상기 비교기(CP)는 제1 증폭기(AMP1)의 출력전압이 제2 증폭기(AMP2)의 출력전압보다 작은 경우(즉, IC가 I 보다 작은 경우), 제2 논리레벨(예컨대, 하이("1")레벨) 상태의 비교신호(T70)를 온도 감지결과로서 출력할 수 있다.
상기 플립플롭(360)은 온도센서(350)의 출력신호(T70)를 수신하기 위한 입력단자(D), 클럭신호(DIOX)를 수신하기 위한 클락 단자(CK), 출력단자(Q), 및 반전 출력단자(/Q)를 구비하여, 클럭신호(DIOX)에 응답하여 온도센서(350)의 출력신호(T70)를 래치하여 래치된 신호를 상기 제어신호(PSC 및/또는 PSCB)로서 출력할 수 있다.
즉, 상기 제어신호(PSC 및/또는 PSCB) 중에서 제1 제어신호(PSC)는 상기 온도 센서(350)에 의해서 감지된 온도가 기준 온도 이상인 경우 제2 논리레벨(예컨대, 하이("1") 레벨) 상태일 수 있고, 상기 온도 센서(350)에 의해서 감지된 온도가 상기 기준 온도 이하인 경우 제1 논리레벨(예컨대, 로우("0") 레벨) 상태일 수 있다. 상기 제어신호(PSC 및/또는 PSCB) 중에서 제2 제어신호(PSCB)는 상기 제1 제어신호(PSC)와 180도의 위상차를 가질 수 있다.
상기 클럭신호(DIOX)는 타이밍 컨트롤러(미도시)에서 발생한 신호로서, 디지 털 영상 데이터(DATA)의 입력을 알리는 신호일 수 있다. 상기 플립플롭(360)은 래치(예컨대, S-R 래치)로 구현될 수 있음은 물론이다.
다시 도 4를 참조하면, 상기 바이어스 전압 발생기(401)는 제어신호(PSC 및/또는 PSCB)에 응답하여 각각의 전압레벨이 조절되는 다수의 바이어스 전압들(VBN, VBP, ...)을 상기 다수의 출력 버퍼들(200)로 각각 공급한다.
상기 바이어스 전압 발생기(401)는 가변 저항회로(410)와 바이어스 전압 발생부(420)를 구비한다. 상기 가변 저항회로(410)는 제어신호(PSC 또는 PSCB)에 응답하여 상기 바이어스 전압 발생부(420)에서 발생되는 각 바이어스 전압레벨들(VBN, VBP,...)을 조절할 수 있으며, 조절된 바이어스 전압을 공급받은 상기 다수의 출력버퍼들(200) 각각의 바이어스 전류를 조절하게 되므로 상기 다수의 출력버퍼들(200) 각각의 출력신호의 슬루 레이트는 조절된다.
도 7은 도 4의 바이어스 전압 발생기의 회로도로서, 상기 도 7를 통해 상기 바이어스 전압 발생기(401)에 대해 상세히 설명하면, 상기 바이어스 전압 발생기(401)는 바이어스 전압 발생부(420)를 제어하기 위한 가변 저항회로(410)와 바이어스 전압 발생부(420)를 구비한다.
상기 가변 저항회로(410)는 대응되는 제어신호(PSC 및/또는 PSCB)에 응답하여 저항값을 가변시키며, 상기 바이어스 전압 발생부(420)는 제1노드(N1)와 제2노드(N2)의 신호에 기초하여 레벨이 조절된 다수의 바이어스 전압들(VBN,VBP)을 출력한 다.
바이어스 전압(VBN,VBP)은 도 2 또는 도 3에 도시된 출력버퍼(200)의 차동증폭기 회로(210, 232, 242)의 전류 바이어스 회로(212, 214, 236, 246)의 MOS트랜지스터들(MN1,MP1,MN2,MP2)로 공급된다.
상기 바이어스 전압(VBN, VBP)은 대응되는 제어신호(PSC 및/또는 PSCB)에 응답하여 가변되는 저항(R1)의 저항 값에 의해서 조절될 수 있으며, 그 결과 도 2와 도 3에 도시된 출력버퍼(200)의 전류 바이어스회로(212, 214, 236, 246)의 바이어스 전류(IBN1, IBN2, IBP1, IBP2)는 조절될 수 있다.
도 8은 본 발명의 일 실시 예에 따른 도 5의 가변 저항회로(410)를 나타내는 것으로 상기 가변 저항회로(410)는 제1트랜지스터(MN5), 제1스위치(SW2), 제2스위치(SW3), 제1저항(R2), 및 제2저항(R3)을 구비한다.
상기 제1트랜지스터(MN5)는 제2노드(N2)의 전압에 게이팅되어 제1노드(N1)와 제3노드(N3)사이의 전류경로를 형성하고, 상기 제1스위치(SW2)는 제2 제어신호(PSCB)에 응답하여 스위칭되어 제3노드(N3)와 제4노드(N4)의 전류경로를 형성한다.
상기 제2저항(R3)은 제1제어신호(PSC)에 응답하여 스위칭 되는 상기 제2스위치(SW3)를 경유하여 상기 제3노드(N3)와 상기 제4노드(N4)에 접속된다.
상기 온도 센서(350)에 의해서 감지된 온도가 기준 온도 이하이어서 온도 센서부에서 발생된 제1 제어신호(PSC)가 제2 논리상태(예컨대, 로우("0") 레벨인 경 우)(즉, 제2 제어신호(PSCB)가 제1 논리상태(예컨대, 하이("1") 레벨)인 경우, 제1스위치(SW2)는 제3노드(N3)와 제4노드(N4)사이의 전류 경로를 형성하고, 제2스위치(SW3)는 제3노드(N3)와 제3저항(R3)의 전류 경로를 차단한다.
상기 온도 센서(350)에 의해서 감지된 온도가 기준 온도 이상이어서 온도 센서부에서 발생된 제1 제어신호(PSC)가 제1 논리상태(예컨대, 하이("1") 레벨)(즉, 제2 제어신호(PSCB)가 제2 논리상태(예컨대, 로우("0") 레벨)인 경우, 제1스위치(SW2)는 제3노드(N3)와 제4노드(N4)사이의 전류 경로를 차단하고, 제2스위치(SW3)는 제3노드(N3)와 제3저항(R3)의 전류 경로를 형성한다.
즉, 상기 온도 센서(350)에 의해서 감지된 온도가 기준 온도 이상인 경우 제1저항(R2)과 제2저항(R3)이 직렬로 접속되어 상기 제3노드(N3)와 제1전원전압(Vss) 사이의 저항값이 증가하게 되어 바이어스 전압 중 VBN은 낮아지고, 바이어스 전압 중 VBP는 증가하게 되어 도 2와 도 3에 도시된 출력버퍼(200)의 전류 바이어스회로(212, 214, 236, 246)의 바이어스 전류(IBN1, IBN2, IBP1, IBP2)가 감소하게 되므로 슬루 레이트를 낮출 수 있다.
따라서, 본 발명의 실시 예에 의하면, 감지된 온도에 기초하여 발생된 제어신호(PSC 및/또는 PSCB)를 이용하여 상기 바이어스 전압 발생기(401)의 상기 가변 저항회로(410)의 저항(R1)값을 가변함으로써 상기 출력버퍼(200)의 슬루 레이트를 조절하여 온도 상승에 따른 소스 라인 드라이버(110) 및 디스플레이 패널(미도시)에는 발열 현상으로 인한 오동작은 방지될 수 있는 효과가 있다.
도 9는 본 발명의 다른 실시 예에 따른 도 5의 가변 저항회로의 회로도로서, 상기 제1 스위치(SW2) 및 상기 제2 스위치(SW3)가 각각 전송 트랜지스터(TG1, TG2)로 구현되는 경우를 나타내며, 상기 제1 스위치(SW2) 및 상기 제2 스위치(SW3)가 각각 전송 트랜지스터(TG1, TG2)로 구현되는 경우 상기 제1 스위치(SW2) 및 상기 제2 스위치(SW3)의 스위치 온 저항으로 인한 영향을 줄일 수 있는 효과가 있다.
도 9의 가변 저항회로(410＇)는 상기 제1 스위치(SW2) 및 상기 제2 스위치(SW3)가 각각 전송 트랜지스터(TG1, TG2)로 구현되는 경우를 제외하고는 도 8에 도시된 가변 저항회로(410)와 그 기능과 동작이 동일하므로 설명은 생략한다.
다시 도 7을 참조하면, 상기 바이어스 전압 발생부(420)는 제1 노드(N1)와 제2 노드(N2)를 구비하며, 제2 전원전압(VDD)과 상기 제1노드(N1) 사이에 직렬로 접속된 제2 내지 제4 트랜지스터들(MP3, MP5, MN3)과 제1 전원전압(Vss)과 제2 전원전압(VDD) 사이에 직렬로 접속된 제5내지 제8트랜지스터들(MP4, MP6, MN4, MN6)을 구비할 수 있다.
상기 제2트랜지스터(MP3)의 게이트, 상기 제5 트랜지스터(MP4)의 게이트, 및 상기 제3트랜지스터(MP5)의 드레인은 서로 접속되고, 상기 제3트랜지스터(MP5)의 게이트와 상기 제6트랜지스터(MP6)의 게이트는 서로 접속되고, 상기 제4 트랜지스터(MN3)의 게이트와 제7 트랜지스터(MN4)의 게이트는 서로 접속되고, 상기 제7 트랜지스터(MN4)의 드레인과 상기 제8 트랜지스터(MN6)의 게이트는 상기 제2 노드(N2)에 접속될 수 있다.
상기 다수의 바이어스 전압들 중에서 제1바이어스 전압(VBN)은 상기 제2트랜지스터(MP3)의 게이트 전압이고, 상기 다수의 바이어스 전압들 중에서 제2바이어스 전압(VBP)은 상기 제2노드(N2)의 전압일 수 있다.
도 10은 본 발명의 다른 실시 예에 따른 도 4의 바이어스 전압 발생기의 회로도로서, 바이어스 전압 발생기(401＇)는 제1 노드 내지 제5 노드(N1, N3, N4, N5, N9)를 구비하는 가변 저항회로(410＇')와 상기 제1 노드(N1), 상기 제6노드 내지 상기 제9노드(N2, N6, N7, N8)를 통하여 출력된 신호들에 기초하여 다수의 바이어스 전압들을 출력하는 바이어스 전압 발생부(420＇)를 포함할 수 있다.
상기 가변 저항회로(410＇')는 제1 트랜지스터(MN5), 제1 저항(R2), 제2 저항(R3), 및 제1 내지 제6 스위치(MC1 내지 MC11)를 포함할 수 있다.
상기 제1 트랜지스터(MN5)는 제1노드(N1)와 제2노드(N3)에 접속되며 상기 제6노드(N2)에 접속된 게이트를 구비하고, 상기 제1저항(R2)은 상기 제2노드(N3)와 제1 전원전압(VSS) 사이에 접속될 수 있다.
상기 제2 저항(R3)은 제5 노드(N9)와 제2 노드(N3)에 접속될 수 있으며, 상기 제1스위치(MC1)는 제2 제어신호(PSCB)에 응답하여 스위칭 되며 상기 제7노드(N6)와 상기 제8노드(N7) 사이에 접속될 수 있다.
상기 제2스위치(MC3)는 제1 제어신호(PSC)에 응답하여 스위칭 되며 상기 제8노드(N7)와 제4노드(N5) 사이에 접속될 수 있고, 상기 제3 스위치(MC5)는 제1 제어신호(PSC)에 응답하여 스위칭 되며 상기 제7 노드(N6)와 상기 제1 전원전압(VSS) 사이에 접속될 수 있다.
상기 제4 스위치(MC7)는 제9 노드(N8)와 제3 노드(N4)에 접속되며 상기 제4노드(N5)에 접속된 게이트를 구비하고, 상기 제5 스위치(MC9)는 제3 노드(N4)와 제5 노드(N9)에 접속되며 제3 노드(N2)에 접속된 게이트를 구비하고, 제6 스위치(MC11)는 제1 제어신호(PSC)에 응답하여 스위칭 되며 상기 제4 노드(N5)와 상기 제1 전원 전압(Vss) 사이에 접속될 수 있다.
상기 제1 스위치(MC1) 및 상기 제6 스위치(MC11)와 상기 제2와 제3 스위치(MC3와 MC5)는 제1 제어신호(PSC) 및 제2 제어신호(PSCB)에 응답하여 상보적으로 스위칭 될 수 있다.
상기 바이어스 전압 발생부(420＇)는 제1노드(N1), 상기 제6노드 내지 상기 제9노드(N2, N6, N7, N8)를 통하여 출력된 신호들에 기초하여 상기 다수의 바이어스 전압들을 출력한다.
상기 바이어스 전압 발생부(420＇)는 제2 전원전압(VDD)과 상기 제1노드(N1) 사이에 직렬로 접속된 제2내지 제4트랜지스터들(MP3, MP5, 및 MN3) 및 상기 제1 전원전압(Vss)과 상기 제2 전원전압(VDD) 사이에 직렬로 접속된 제5내지 제8트랜지스터들(MP4, MP6, MN4, 및 MN6)을 포함할 수 있다.
상기 제2 트랜지스터(MP3)의 게이트, 상기 제5 트랜지스터(MP4)의 게이트, 상기 제3 트랜지스터(MP5)의 드레인, 및 상기 제4 스위치(MC7)는 서로 접속되고, 상기 제3트랜지스터(MP5)의 게이트와 상기 제6트랜지스터(MP6)의 게이트는 서로 접 속될 수 있다.
상기 제4트랜지스터(MN3)의 게이트는 상기 제7 노드(N6)에 접속되고, 제7트랜지스터(MN4)의 게이트는 상기 제8 노드(N7)에 접속되고, 상기 제7트랜지스터(MN4)의 드레인과 상기 제8트랜지스터(MN5)의 게이트는 상기 제4노드(N5)에 접속될 수 있다.
상기 다수의 바이어스 전압들 중에서 제1바이어스 전압(VBN)은 상기 제2트랜지스터(MP3)의 게이트 전압이고, 상기 다수의 바이어스 전압들 중에서 제2바이어스 전압(VBP)은 상기 제6노드(N2)의 전압일 수 있다.
즉, 온도 센서(350)에 의해서 감지된 온도가 기준 온도 이하이어서 온도 센서부에서 발생 된 제1 제어신호(PSC)가 제2 논리상태(예컨대, 로우("0") 레벨인 경우)(즉, 제2 제어신호(PSCB)가 제1 논리상태(예컨대, 하이("1") 레벨)인 경우, 제1 스위치(MC1)와 제6 스위치(MC11)는 턴 온되고, 상기 제2 스위치(MC3)와 제3 스위치(MC5)는 턴 오프된다.
또는, 온도 센서(350)에 의해서 감지된 온도가 기준 온도 이상이어서 온도 센서부에서 발생 된 제1 제어신호(PSC)가 제1 논리상태(예컨대, 하이("1") 레벨)(즉, 제2 제어신호(PSCB)가 제2 논리상태(예컨대, 로우("0") 레벨)인 경우, 제1 스위치(MC1)와 제6 스위치(MC11)는 턴 오프되고, 상기 제2 스위치(MC3)와 제3 스위치(MC5)는 턴 온된다.
즉, 상기 온도 센서(350)에 의해서 감지된 온도가 기준 온도 이상인 경우 제4 스위치(MC7)와 제5 스위치(MC9)가 게이팅되어 제1 저항(R2)과 제2 저항(R3)이 직렬로 접속되어, 제3노드(N4)와 제1전원전압(Vss) 사이의 저항값이 증가하게 되어 바이어스 전압 중 VBN은 낮아지고, 바이어스 전압 중 VBP는 증가하게 되어 도 2와 도 3에 도시된 출력버퍼(200)의 전류 바이어스회로(212, 214, 236, 246)의 바이어스 전류(IBN1, IBN2)는 감소하게 되므로 슬루 레이트를 낮출 수 있다.
따라서, 본 발명의 실시 예에 의하면, 감지된 온도에 기초하여 발생된 제어신호(PSC 및/또는 PSCB)를 이용하여 상기 바이어스 전압 발생기(401)의 상기 가변 저항회로(410)의 저항(R1)값을 가변함으로써 상기 출력버퍼(200)의 슬루 레이트를 조절하여 온도 상승에 따른 소스 라인 드라이버(110) 및 디스플레이 패널(미도시)에는 발열 현상으로 인한 오동작은 방지될 수 있는 효과가 있다.
도 11a 와 도 11b는 도 4의 출력버퍼의 출력신호의 파형을 나타낸다. 도 4, 도 11a, 및 도 11b를 참조하면, 도 11a는 소스 라인 드라이버(110)의 온도가 특정온도(예컨대, 70도) 이하인 경우 출력버퍼(200)의 출력신호의 파형을 나타낸 것으로 T1과 T3 구간은 디스플레이 패널 셀의 전하 공유 시간이며, T2과 T4 구간은 전하 공유 시간 이후의 슬루 레이트 시간을 나타낸다.
output은 디스플레이 패널(미도시)로 전달되는 출력버퍼(200)의 출력신호로서, 소스 라인 드라이버(110)의 온도가 특정온도(예컨대, 70도) 이하인 경우(즉, 제1 제어신호(PSC)가 제1 논리상태(예컨대, 로우("0"))인 경우) 출력버퍼(200)의 슬루 레이트는 조절되지않고 그래로 출력된다.
반면에, 도 11b는 소스 라인 드라이버(110)의 온도가 특정온도(예컨대, 70도) 이상인 경우(즉, 제1 제어신호(PSC)가 제2 논리상태(예컨대, 하이("1"))인 경우) 출력버퍼(200)의 출력신호의 파형을 나타낸 것으로, 출력버퍼(200)의 슬루 레이트는 화살표 방향으로 조절되어 로우 슬루 레이트를 유지된다. 따라서, 온도 상승에 따른 소스 라인 드라이버(110) 및 디스플레이 패널(미도시)에는 발열 현상으로 인한 오동작은 방지될 수 있다.
도 12는 본 발명에 따른 소스 라인 드라이버를 구비하는 디스플레이 장치의 블록도이다. 도 10을 참조하면, 디스플레이 장치는 소스 라인 드라이버(110), 게이트 드라이버(120), 콘트롤러(130), 및 디스플레이 패널(140)을 구비한다.
상기 소스 라인 드라이버(110)는 다수의 데이터 라인들(Y1, Y2,..., Yn)에 구동전압을 공급하며, 상기 게이트 라인 드라이버(120)는 다수의 게이트 라인들(G1, G2,...,Gn)에 전압을 공급한다.
상기 소스 라인 드라이버(110)는, 디지털-아날로그 변환기(115), 출력버퍼들(200), 및 바이어스 전압 발생기(401)를 포함할 수 있다.
상기 소스 라인 드라이버(110)는 도 4 내지 도 11b를 통해 상세히 설명하였으므로 이에 대한 상세한 설명은 생략한다.
상기 콘트롤러(130)는 상기 소스 라인 드라이버(110)와 상기 게이트 라인 드라이버(120)를 제어한다.
상기 디스플레이 패널(140)은 다수의 게이트 라인(G1, G2,...,Gn)들과 다수의 데이터 라인(Y1, Y2,..., Yn)들을 구비하고 상기 소스 라인 드라이버(110)와 상기 게이트 드라이버(120)에 의해 구동되어 영상을 디스플레이 한다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 소스 라인 드라이버와 그 방법, 상기 소스 라인 드라이버를 구비하는 디스플레이 장치는 감지된 온도에 기초하여 출력 버퍼의 슬루 레이트를 조절하여 온도 상승에 따른 소스 라인 드라이버 및 디스플레이 패널의 발열 현상으로 인한 오 동작을 방지할 수 있는 효과가 있다.

Claims (17)

  1. 입력된 디지털 영상 데이터에 상응하는 아날로그 전압을 발생하는 디지털-아날로그 변환기;
    온도를 감지하고 감지된 온도와 기준 온도를 비교하여 비교결과를 제어신호로서 발생하는 온도 센서부;
    상기 제어신호에 응답하여 각각의 전압레벨이 조절되는 다수의 바이어스 전압들을 출력하는 바이어스 전압 발생기; 및
    상기 다수의 바이어스 전압들에 기초하여 상기 디지털-아날로그 변환기로부터 출력된 아날로그 전압을 버퍼링하는 출력버퍼를 구비하며,
    상기 출력버퍼로부터 출력된 출력신호의 슬루 레이트는 상기 다수의 바이어스 전압들에 기초하여 조절되는 소스 라인 드라이버.
  2. 제1항에 있어서, 상기 바이어스 전압 발생기는,
    상기 온도 센서부에서 감지된 온도가 상기 기준온도 이상인 경우 상기 출력버퍼의 바이어스 전류를 감소시켜 상기 슬루 레이트를 감소시키는 소스 라인 드라이버.
  3. 제1항에 있어서, 상기 온도 센서부는,
    상기 온도를 감지하고 감지된 온도와 상기 기준 온도를 비교하여 비교결과를 출력하는 온도센서; 및
    클럭신호에 응답하여 상기 온도센서의 출력신호를 래치하여 래치된 신호를 상기 제어신호로서 출력하는 래치를 포함하는 소스 라인 드라이버.
  4. 제1항에 있어서, 상기 바이어스 전압 발생기는,
    제1노드와 제2노드를 구비하며, 상기 제어신호에 응답하여 가변되는 저항 값을 갖는 가변 저항회로; 및
    상기 제1노드와 상기 제2노드를 통하여 출력된 신호들에 기초하여 상기 다수의 바이어스 전압들을 출력하는 바이어스 전압 발생부를 포함하는 소스 라인 드라이버.
  5. 제4항에 있어서, 상기 가변 저항회로는,
    상기 제1노드와 제3노드에 접속되며 상기 제2노드에 접속된 게이트를 구비하는 제1트랜지스터;
    상기 제어신호에 응답하여 스위칭 되며 상기 제3노드와 제4노드 사이에 접속된 제1스위치;
    상기 제4노드와 제1 전원전압 사이에 접속된 제1저항; 및
    상기 제어신호에 응답하여 스위칭 되는 제2스위치를 경유하여 상기 제3노드와 상기 제4노드 사이에 접속된 제2저항을 구비하며,
    상기 제1스위치와 상기 제2스위치는 상기 제어신호에 응답하여 상보적으로 스위칭되는 소스 라인 드라이버.
  6. 제5항에 있어서, 상기 제1 스위치 또는 상기 제2 스위치 중에서 적어도 하나는 전송 트랜지스터로 구현되는 소스 라인 드라이버.
  7. 제4항에 있어서, 상기 바이어스 전압 발생부는,
    제1 전원전압과 상기 제1노드 사이에 직렬로 접속된 제2내지 제4트랜지스터들; 및
    상기 제1 전원전압과 제2 전원전압 사이에 직렬로 접속된 제5내지 제8트랜지스터들을 구비하며,
    상기 제2트랜지스터의 게이트, 상기 제5트랜지스터의 게이트, 및 상기 제3트랜지스터의 드레인은 서로 접속되고, 상기 제3트랜지스터의 게이트와 상기 제6트랜지스터의 게이트는 서로 접속되고, 상기 제4트랜지스터의 게이트와 제7트랜지스터의 게이트는 서로 접속되고, 상기 제7트랜지스터의 드레인과 상기 제8트랜지스터의 게이트는 상기 제2노드에 접속되고,
    상기 다수의 바이어스 전압들 중에서 제1바이어스 전압은 상기 제1트랜지스터의 게이트 전압이고,
    상기 다수의 바이어스 전압들 중에서 제2바이어스 전압은 상기 제2노드의 전압인 소스 라인 드라이버.
  8. 제1항에 있어서, 상기 바이어스 전압 발생기는,
    제1노드 내지 제5노드를 구비하며, 상기 제어신호에 응답하여 가변되는 저항 값을 갖는 가변 저항회로; 및
    상기 제1노드 내지 상기 제5노드를 통하여 출력된 신호들에 기초하여 상기 다수의 바이어스 전압들을 출력하는 바이어스 전압 발생부를 포함하며,
    상기 가변 저항회로는,
    상기 제1노드와 제6노드에 접속되며 상기 제2노드에 접속된 게이트를 구비하는 제1트랜지스터;
    상기 제6노드와 제1 전원전압 사이에 접속된 제1저항;
    상기 제어신호에 응답하여 스위칭 되며 상기 제3노드와 상기 제4노드 사이에 접속된 제1스위치;
    상기 제어신호에 응답하여 스위칭 되며 상기 제4노드와 제7노드 사이에 접속된 제2스위치;
    상기 제어신호에 응답하여 스위칭 되며 상기 제3 노드와 상기 제1 전원전압 사이에 접속된 제3 스위치;
    상기 제5 노드와 제8 노드에 접속되며 상기 제7노드에 접속된 게이트를 구비하는 제4 스위치;
    상기 제8 노드와 제9 노드에 접속되며 상기 제2 노드에 접속된 게이트를 구비하는 제5 스위치;
    상기 제9 노드와 상기 제6 노드에 접속된 제2 저항; 및
    상기 제어신호에 응답하여 스위칭 되며 상기 제7 노드와 상기 제1 전원 전압 사이에 접속된 제6 스위치를 포함하고,
    상기 제1 스위치 및 상기 제6 스위치와 상기 제2 내지 제3 스위치는 상기 제어신호에 응답하여 상보적으로 스위칭되는 소스 라인 드라이버.
  9. 제8항에 있어서, 상기 바이어스 전압 발생부는,
    제2 전원전압과 상기 제1노드 사이에 직렬로 접속된 제2내지 제4트랜지스터들; 및
    상기 제1 전원전압과 상기 제2 전원전압 사이에 직렬로 접속된 제5내지 제8트랜지스터들을 포함하며,
    상기 제2트랜지스터의 게이트, 상기 제5트랜지스터의 게이트, 상기 제3트랜지스터의 드레인, 및 상기 제4 스위치는 서로 접속되고, 상기 제3트랜지스터의 게이트와 상기 제6트랜지스터의 게이트는 서로 접속되고,
    상기 제4트랜지스터의 게이트는 상기 제3 노드에 접속되고, 제7트랜지스터의 게이트는 상기 제4 노드에 접속되고, 상기 제7트랜지스터의 드레인과 상기 제8트랜지스터의 게이트는 상기 제2노드에 접속되고, 상기 다수의 바이어스 전압들 중에서 제1바이어스 전압은 상기 제2트랜지스터의 게이트 전압이고,
    상기 다수의 바이어스 전압들 중에서 제2바이어스 전압은 상기 제2노드의 전압인 소스 라인 드라이버.
  10. 다수의 데이터 라인들과 다수의 게이트 라인들을 구비하는 디스플레이 패널; 및
    상기 다수의 데이터 라인들을 구동하기 위한 소스 라인 드라이버를 구비하며, 상기 소스 라인 드라이버는,
    입력된 디지털 영상 데이터에 상응하는 아날로그 전압을 발생하는 디지털-아날로그 변환기;
    온도를 감지하고 감지된 온도와 기준 온도를 비교하여 비교결과를 제어신호로서 발생하는 온도 센서부;
    상기 제어신호에 응답하여 각각의 전압레벨이 조절되는 다수의 바이어스 전압들을 출력하는 바이어스 전압 발생기; 및
    상기 다수의 바이어스 전압들에 기초하여 상기 디지털-아날로그 변환기로부터 출력된 아날로그 전압을 버퍼링하는 출력버퍼를 구비하며,
    상기 출력버퍼로부터 출력된 출력신호의 슬루 레이트는 상기 다수의 바이어스 전압들에 기초하여 조절되는 디스플레이 장치.
  11. 제10항에 있어서, 상기 바이어스 전압 발생기는,
    상기 온도 센서부에서 감지된 온도가 상기 기준온도 이상인 경우 상기 출력버퍼의 바이어스 전류를 감소시켜 상기 슬루 레이트를 감소시키는 디스플레이 장치.
  12. 제10항에 있어서, 상기 온도 센서부는,
    상기 온도를 감지하고 감지된 온도와 상기 기준 온도를 비교하여 비교결과를 출력하는 온도센서; 및
    클럭신호에 응답하여 온도센서의 출력신호를 래치하여 래치된 신호를 상기 제어신호로서 출력하는 래치를 포함하는 디스플레이 장치.
  13. 제10항에 있어서, 상기 바이어스 전압 발생기는,
    제1노드와 제2노드를 구비하며, 상기 제어신호에 응답하여 가변되는 저항 값을 갖는 가변 저항회로; 및
    상기 제1노드와 상기 제2노드를 통하여 출력된 신호들에 기초하여 상기 다수의 바이어스 전압들을 출력하는 바이어스 전압 발생부를 포함하는 디스플레이 장치.
  14. 제13항에 있어서, 상기 가변 저항회로는,
    상기 제1노드와 제3노드에 접속되며 상기 제2노드에 접속된 게이트를 구비하는 제1트랜지스터;
    상기 제어신호에 응답하여 스위칭 되며 상기 제3노드와 제4노드 사이에 접속된 제1스위치;
    상기 제4노드와 제1 전원전압 사이에 접속된 제1저항; 및
    상기 제어신호에 응답하여 스위칭 되는 제2스위치를 경유하여 상기 제3노드 와 상기 제4노드 사이에 접속된 제2저항을 구비하며,
    상기 제1스위치와 상기 제2스위치는 상기 제어신호에 응답하여 상보적으로 스위칭되는 디스플레이 장치.
  15. 제14항에 있어서, 상기 제1 스위치 또는 상기 제2 스위치 중에서 적어도 하나는 전송 트랜지스터로 구현되는 디스플레이 장치.
  16. 입력된 디지털 영상 데이터에 상응하는 아날로그 전압을 발생하는 단계;
    온도를 감지하고 감지된 온도와 기준 온도를 비교하여 비교결과를 제어신호로서 발생하는 단계;
    제어신호에 응답하여 각각의 전압레벨이 조절될 수 있는 다수의 바이어스 전압들을 발생하는 단계; 및
    상기 다수의 바이어스 전압들에 기초하여 상기 아날로그 전압을 버퍼링하고, 버퍼링된 출력신호를 출력하는 단계를 구비하며,
    상기 버퍼링된 출력신호의 슬루 레이트는 전압레벨이 조절된 상기 다수의 바이어스 전압들에 기초하여 조절되는 소스 라인 드라이버의 출력 버퍼의 출력신호의 슬루 레이트를 조절하는 방법.
  17. 제16항에 있어서, 상기 비교결과를 제어신호로서 발생하는 단계는,
    상기 온도를 감지하고 감지된 온도와 상기 기준 온도를 비교하여 비교결과 신호를 출력하는 단계; 및
    클럭신호에 응답하여 상기 비교결과 신호를 래치하여 래치된 신호를 상기 제어신호로서 출력하는 단계를 포함하는 소스 라인 드라이버의 출력 버퍼의 출력신호의 슬루 레이트를 조절하는 방법.
KR1020070046012A 2007-05-11 2007-05-11 온도에 따라 슬루 레이트를 조절할 수 있는 소스 라인드라이버와 그 방법, 상기 소스 라인 드라이버를 구비하는디스플레이 장치 KR100861921B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070046012A KR100861921B1 (ko) 2007-05-11 2007-05-11 온도에 따라 슬루 레이트를 조절할 수 있는 소스 라인드라이버와 그 방법, 상기 소스 라인 드라이버를 구비하는디스플레이 장치
TW097116631A TWI436317B (zh) 2007-05-11 2008-05-06 源極線驅動器、根據溫度控制迴轉率的方法以及包含此源極線驅動器的顯示裝置
US12/151,756 US20080278473A1 (en) 2007-05-11 2008-05-08 Source line driver and method for controlling slew rate according to temperature and display device including the source line driver
CN2008100967457A CN101303824B (zh) 2007-05-11 2008-05-09 源极线驱动器和方法、及包括该源极线驱动器的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070046012A KR100861921B1 (ko) 2007-05-11 2007-05-11 온도에 따라 슬루 레이트를 조절할 수 있는 소스 라인드라이버와 그 방법, 상기 소스 라인 드라이버를 구비하는디스플레이 장치

Publications (1)

Publication Number Publication Date
KR100861921B1 true KR100861921B1 (ko) 2008-10-09

Family

ID=39969101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070046012A KR100861921B1 (ko) 2007-05-11 2007-05-11 온도에 따라 슬루 레이트를 조절할 수 있는 소스 라인드라이버와 그 방법, 상기 소스 라인 드라이버를 구비하는디스플레이 장치

Country Status (4)

Country Link
US (1) US20080278473A1 (ko)
KR (1) KR100861921B1 (ko)
CN (1) CN101303824B (ko)
TW (1) TWI436317B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101598077B1 (ko) * 2014-10-10 2016-03-07 주식회사 동부하이텍 소스 드라이버 및 이를 포함하는 표시 장치
KR20160092148A (ko) * 2015-01-26 2016-08-04 엘지디스플레이 주식회사 표시장치
KR101772725B1 (ko) 2013-04-19 2017-08-31 매그나칩 반도체 유한회사 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치
US10339874B2 (en) 2016-11-30 2019-07-02 Samsung Display Co., Ltd. Display apparatus and method of driving display panel using the same
CN110021274A (zh) * 2019-04-30 2019-07-16 深圳市华星光电技术有限公司 显示面板驱动系统及显示面板驱动方法
US10515600B2 (en) 2017-02-21 2019-12-24 Samsung Display Co., Ltd. Driving of a display device with temperature compensation
US10535301B2 (en) 2016-12-07 2020-01-14 Samsung Display Co., Ltd. Data driver and driving method thereof

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969808B2 (en) * 2007-07-20 2011-06-28 Samsung Electronics Co., Ltd. Memory cell structures, memory arrays, memory devices, memory controllers, and memory systems, and methods of manufacturing and operating the same
KR20090116088A (ko) * 2008-05-06 2009-11-11 삼성전자주식회사 정보 유지 능력과 동작 특성이 향상된 커패시터리스 1ｔ반도체 메모리 소자
KR101308048B1 (ko) * 2007-10-10 2013-09-12 삼성전자주식회사 반도체 메모리 장치
KR20090075063A (ko) * 2008-01-03 2009-07-08 삼성전자주식회사 플로팅 바디 트랜지스터를 이용한 동적 메모리 셀을 가지는메모리 셀 어레이를 구비하는 반도체 메모리 장치 및 이장치의 동작 방법
KR20100070158A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 커패시터가 없는 동작 메모리 셀을 구비한 반도체 메모리 장치 및 이 장치의 동작 방법
KR101442177B1 (ko) * 2008-12-18 2014-09-18 삼성전자주식회사 커패시터 없는 1-트랜지스터 메모리 셀을 갖는 반도체소자의 제조방법들
KR101077031B1 (ko) * 2009-08-19 2011-10-26 주식회사 실리콘웍스 데이터 구동회로 및 이를 포함하는 터치스크린 액정표시장치
US8717349B2 (en) * 2009-08-28 2014-05-06 Himax Technologies Limited Source driver
TWI421841B (zh) * 2009-11-03 2014-01-01 Himax Tech Ltd 源極驅動器及其電荷分享功能控制方法
JPWO2011070722A1 (ja) * 2009-12-10 2013-04-22 パナソニック株式会社 表示装置用駆動回路及び表示装置の駆動方法
KR101700372B1 (ko) * 2010-06-04 2017-01-26 삼성전자주식회사 데이터 드라이버 제어 회로 및 이를 포함하는 디스플레이 장치
US8466908B2 (en) * 2010-07-13 2013-06-18 Himax Technologies Limited Display device having a bias control unit for dynamically biasing a buffer and method thereof
KR101206268B1 (ko) * 2010-10-01 2012-11-29 주식회사 실리콘웍스 슬루 레이트가 개선된 소스 드라이버 집적회로
US8564585B2 (en) * 2010-12-09 2013-10-22 Himax Technologies Limited Source driver and display device with protection unit
CN102571006B (zh) * 2010-12-30 2015-09-02 联咏科技股份有限公司 运算放大器的偏压电流控制方法及驱动电路
JP2013137418A (ja) * 2011-12-28 2013-07-11 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置
TWI488170B (zh) * 2012-04-11 2015-06-11 Sitronix Technology Corp Display the drive circuit of the panel
CN104282276A (zh) * 2013-07-01 2015-01-14 联咏科技股份有限公司 显示装置及其源极驱动器
KR102116554B1 (ko) * 2013-11-13 2020-06-01 삼성디스플레이 주식회사 표시장치 및 그의 제어방법
JP6552086B2 (ja) * 2015-03-13 2019-07-31 シナプティクス・ジャパン合同会社 ドライバ及び液晶表示パネルの駆動方法
US9401707B1 (en) * 2015-04-01 2016-07-26 Qualcomm Incorporated Push-pull voltage driver with low static current variation
KR102316476B1 (ko) * 2015-06-16 2021-10-22 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 포함하는 유기 발광 표시 장치
KR102287759B1 (ko) * 2015-07-30 2021-08-09 삼성전자주식회사 출력 버퍼를 포함하는 소스 드라이버, 디스플레이 구동 회로 및 소스 드라이버의 동작방법
CN106341120B (zh) * 2016-09-23 2018-04-06 京东方科技集团股份有限公司 输出缓冲器及其工作方法、源极驱动器和显示面板
CN108665839B (zh) * 2017-03-31 2021-04-23 奇景光电股份有限公司 源极驱动器与显示设备
US10902816B2 (en) * 2017-04-10 2021-01-26 Novatek Microelectronics Corp. Integrated circuit for driving display panel and fan-out compensation method thereof
TWI686786B (zh) * 2017-04-17 2020-03-01 世界先進積體電路股份有限公司 顯示系統
US10152070B1 (en) * 2017-08-01 2018-12-11 Himax Imaging Limited Analog block implemented with band-gap reference scheme and related driving method
US10903840B2 (en) * 2018-04-02 2021-01-26 Mediatek Inc. Pad tracking circuit for high-voltage input-tolerant output buffer
TW202034301A (zh) * 2019-03-12 2020-09-16 瑞鼎科技股份有限公司 顯示面板的驅動電路
US10902767B1 (en) * 2019-12-26 2021-01-26 Novatek Microelectronics Corp. Driving circuit of display apparatus and driving method thereof
CN111294003B (zh) * 2020-02-17 2023-05-12 电子科技大学 一种新型宽可变增益低相移可变增益放大器
CN111261125B (zh) * 2020-03-19 2021-10-22 合肥京东方显示技术有限公司 数据驱动器及其控制方法、显示装置
KR20210133358A (ko) * 2020-04-28 2021-11-08 삼성디스플레이 주식회사 데이터 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20220093787A (ko) * 2020-12-28 2022-07-05 엘지디스플레이 주식회사 저전력 구동 표시 장치 및 이의 구동 방법
CN113870788B (zh) * 2021-10-08 2023-03-21 晟合微电子(肇庆)有限公司 摆率增强电路、通道放大器及显示装置
CN115933237B (zh) * 2022-12-16 2024-07-09 业成科技（成都）有限公司 显示装置及其操作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990051224A (ko) * 1997-12-19 1999-07-05 김영환 액정표시장치의 공통 전압 조절회로
KR20010004902A (ko) * 1999-06-30 2001-01-15 김영환 액정 표시 소자의 광대역 온도 보상 회로
KR20060052025A (ko) * 2004-10-06 2006-05-19 세이코 엡슨 가부시키가이샤 전원 회로, 표시 드라이버, 전기 광학 장치 및 전자 기기
KR20070038584A (ko) * 2005-10-06 2007-04-11 주식회사 실리콘웍스 고속 구동회로
KR20070070818A (ko) * 2005-12-29 2007-07-04 삼성전자주식회사 출력신호의 슬루 레이트를 조절할 수 있는 데이터 라인드라이버와 그 방법, 상기 데이터 라인 드라이버를구비하는 디스플레이 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489918A (en) * 1991-06-14 1996-02-06 Rockwell International Corporation Method and apparatus for dynamically and adjustably generating active matrix liquid crystal display gray level voltages
KR100289846B1 (ko) * 1998-09-29 2001-05-15 윤종용 저 전력 소비의 전압 제어기
US6288563B1 (en) * 1998-12-31 2001-09-11 Intel Corporation Slew rate control
JP3673257B2 (ja) * 2002-06-14 2005-07-20 三菱電機株式会社 画像データ処理装置、画像データ処理方法、及び液晶ディスプレイ装置
KR100546384B1 (ko) * 2003-09-30 2006-01-26 삼성전자주식회사 현재의 온도를 감지하여 이에 상응하는 디지털 데이터를 출력하는 온도 감지기
US7034722B2 (en) * 2004-07-29 2006-04-25 Genesis Microchip Inc. ADC calibration to accommodate temperature variation using vertical blanking interrupts
KR100790492B1 (ko) * 2005-07-01 2008-01-02 삼성전자주식회사 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법
CN100442331C (zh) * 2005-09-07 2008-12-10 中华映管股份有限公司 平面显示器及其图像校正电路与方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990051224A (ko) * 1997-12-19 1999-07-05 김영환 액정표시장치의 공통 전압 조절회로
KR20010004902A (ko) * 1999-06-30 2001-01-15 김영환 액정 표시 소자의 광대역 온도 보상 회로
KR20060052025A (ko) * 2004-10-06 2006-05-19 세이코 엡슨 가부시키가이샤 전원 회로, 표시 드라이버, 전기 광학 장치 및 전자 기기
KR20070038584A (ko) * 2005-10-06 2007-04-11 주식회사 실리콘웍스 고속 구동회로
KR20070070818A (ko) * 2005-12-29 2007-07-04 삼성전자주식회사 출력신호의 슬루 레이트를 조절할 수 있는 데이터 라인드라이버와 그 방법, 상기 데이터 라인 드라이버를구비하는 디스플레이 장치

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101772725B1 (ko) 2013-04-19 2017-08-31 매그나칩 반도체 유한회사 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치
KR101598077B1 (ko) * 2014-10-10 2016-03-07 주식회사 동부하이텍 소스 드라이버 및 이를 포함하는 표시 장치
KR20160092148A (ko) * 2015-01-26 2016-08-04 엘지디스플레이 주식회사 표시장치
KR102290832B1 (ko) * 2015-01-26 2021-08-19 엘지디스플레이 주식회사 표시장치
US10339874B2 (en) 2016-11-30 2019-07-02 Samsung Display Co., Ltd. Display apparatus and method of driving display panel using the same
US10535301B2 (en) 2016-12-07 2020-01-14 Samsung Display Co., Ltd. Data driver and driving method thereof
US10515600B2 (en) 2017-02-21 2019-12-24 Samsung Display Co., Ltd. Driving of a display device with temperature compensation
CN110021274A (zh) * 2019-04-30 2019-07-16 深圳市华星光电技术有限公司 显示面板驱动系统及显示面板驱动方法
CN110021274B (zh) * 2019-04-30 2021-03-23 Tcl华星光电技术有限公司 显示面板驱动系统及显示面板驱动方法

Also Published As

Publication number Publication date
TWI436317B (zh) 2014-05-01
CN101303824A (zh) 2008-11-12
US20080278473A1 (en) 2008-11-13
CN101303824B (zh) 2012-08-29
TW200915265A (en) 2009-04-01

Similar Documents

Publication Publication Date Title
KR100861921B1 (ko) 온도에 따라 슬루 레이트를 조절할 수 있는 소스 라인드라이버와 그 방법, 상기 소스 라인 드라이버를 구비하는디스플레이 장치
US10262575B2 (en) Semiconductor device
JP4921106B2 (ja) バッファ回路
KR101916224B1 (ko) 출력 버퍼용 증폭기 및 이를 이용한 신호 처리 장치
KR101410696B1 (ko) 높은 슬루율과 안정성을 갖는 연산 증폭기와 이의 동작 방법
US6897726B2 (en) Differential circuit, amplifier circuit, and display device using the amplifier circuit
KR100740496B1 (ko) 반도체 집적회로
US20110007058A1 (en) Differential class ab amplifier circuit, driver circuit and display device
KR20150033161A (ko) 슬루율이 개선된 버퍼 회로 및 이를 포함하는 소스 구동 회로
US6727753B2 (en) Operational transconductance amplifier for an output buffer
JP4950665B2 (ja) バッファアンプ、ドライバｉｃおよびこのドライバｉｃを用いる表示装置
KR102193688B1 (ko) 증폭기 오프셋 보상 기능을 갖는 버퍼 회로 및 이를 포함하는 소스 구동 회로
KR100753151B1 (ko) 출력 버퍼용 연산 증폭기 및 이를 이용한 신호 처리 회로
US11538432B2 (en) Output buffer increasing slew rate of output signal voltage without increasing current consumption
JP2011040923A (ja) 液晶表示装置用駆動回路
NL1023300C2 (nl) AB-klasseversterker voor besturing van een ruststroom.
US7652534B1 (en) Rail-to-rail operational amplifier capable of reducing current consumption
KR20070070818A (ko) 출력신호의 슬루 레이트를 조절할 수 있는 데이터 라인드라이버와 그 방법, 상기 데이터 라인 드라이버를구비하는 디스플레이 장치
EP1955437B1 (en) Small signal amplifier with large signal output boost stage
KR100703708B1 (ko) Ｅｍｉ를 감소시킬 수 있는 출력 버퍼, 상기 출력 버퍼를구비하는 소스 드라이버, 및 상기 출력 버퍼를 구비하는디스플레이 장치
JP4614234B2 (ja) 電源装置およびそれを備える電子機器
US6483384B1 (en) High speed amplifier
KR20220143227A (ko) 출력 버퍼, 데이터 구동부, 및 이를 포함하는 표시 장치
JP2009033230A (ja) 増幅器及びそれを備えた液晶駆動回路
KR100866133B1 (ko) 입력 버퍼 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 11