CN1641985A - 升压电路、电源电路以及液晶驱动装置 - Google Patents
升压电路、电源电路以及液晶驱动装置 Download PDFInfo
- Publication number
- CN1641985A CN1641985A CN200510002301.9A CN200510002301A CN1641985A CN 1641985 A CN1641985 A CN 1641985A CN 200510002301 A CN200510002301 A CN 200510002301A CN 1641985 A CN1641985 A CN 1641985A
- Authority
- CN
- China
- Prior art keywords
- voltage
- transistor
- potential well
- well area
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
提供一种升压电路、电源电路以及液晶驱动装置,其可以以简单结构快速地将积蓄在用于电荷泵工作的电容器上的电荷放掉。电荷泵电路(200)包括:MOS晶体管NSW1~NSW5,在n型MOS晶体管NSW1的一端上提供系统接地电源电压,而各晶体管则被串联连接;放电晶体管DSW1,其一端上提供系统接地电源电压GND,而另一端则连接在MOS晶体管NSW4、NSW5所连接的节点上,其可以由形成在p型半导体衬底上的三重势阱结构来实现。在正常工作时,MOS晶体管NSW5被设定为导通,而放电晶体管DSW1则被设定为关闭。在放电工作时,MOS晶体管NSW5被设定为关闭,而放电晶体管DSW1则被设定为导通,由寄生双极性晶体管元件形成电流通路。
Description
技术领域
本发明涉及一种升压电路、电源电路以及液晶驱动装置。
背景技术
在便携式电子设备中,越来越要求低功耗化。作为装配在这些电子设备中的显示装置,例如一般使用液晶装置。
但是,驱动液晶装置需要高的电压。从而,从成本角度考虑,也需要将生成高的电压的电源电路内置于驱动液晶装置的液晶驱动装置。此时,电源电路将包括升压电路。作为这些升压电路,可通过所谓由电荷泵而生成升压电压的电荷泵电路,来实现低功耗化。
电荷泵电路(广义上为升压电路),通过开关元件(例如,金属氧化膜半导体(Metal Oxide Semiconductor:MOS)晶体管),将积蓄了电荷的电容器的一端逐步连接至各种电压上,从而逐渐使对应于积蓄在该电容器上电荷的电压升压。为此,即使停止了电荷泵电路的工作,在工作中积蓄在电容器上的电荷将被保持。
但是,在构成液晶装置像素的液晶上施加直流电压时,该液晶将劣化。从而,当停止用于生成液晶装置用电压的电荷泵电路的工作时,有必要以预定步骤进行放电工作来控制施加在液晶上的电压。
但是,当停止用于生成液晶装置用电压的电荷泵电路的工作时,由于用如上所述的方法积蓄在电容器上的电荷,其电压被施加在液晶上。特别是在简单矩阵型液晶装置(无源矩阵型液晶装置)中,COM电极和SEG电极之间的电压直接施加在液晶上。因此,当停止电荷泵电路的工作时,有必要将电容器上的电荷放电。但是,若无法快速地将电容器上的电荷放电,则结束步骤的时间将会变长,从而作为反复操作电源开通和电源关闭的使用者将会感到不便。
专利文献1:特开2000-262045号公报
发明内容
本发明鉴于上述技术问题,其目的在于提供一种升压电路、电源电路以及液晶驱动装置,其可以以简单结构快速地将积蓄在用于电荷泵工作的电容器上的电荷放电。
为解决上述问题,本发明涉及一种升压电路,其利用由电荷泵工作而积蓄在电容器上的电荷生成升压电压,其特征在于,包括:第一晶体管~第N(N为大于等于2的整数)晶体管,用于进行电荷泵工作,在所述第一晶体管的一端上提供第一电压,而各晶体管被串联连接;放电晶体管,其一端上提供所述第一电压或大于所述第一电压的第二电压,而另一端连接在第(k-1)晶体管以及第k(k为大于等于2且小于等于N的某一整数)晶体管所连接的节点上,所述第一晶体管~第N晶体管形成在p型第一势阱区~第N势阱区,而所述p型第一势阱区~第N势阱区则设置在p型半导体衬底的n型势阱区上,在所述n型势阱区上,对所述第一势阱区~第N势阱区施加反向偏压,所述第一势阱区~第N势阱区的各势阱区,具有n型源区以及漏区,所述第一晶体管~第N晶体管的各栅极,通过绝缘膜设置在所述源区以及漏区之间的沟道区上,在所述第一势阱区的漏区上提供所述第一电压的同时,第(m-1)(2≤m≤N,m为整数)势阱区的源区电连接在第m势阱区的漏区,而所述第N势阱区的源区电压则作为所述升压电压输出,在正常工作时,所述第k晶体管~第N晶体管被设置为导通状态,而所述放电晶体管则被设置为非导通状态,通过利用所述第一晶体管~第(k-1)晶体管的电荷泵工作生成所述升压电压,在放电工作时,所述第k晶体管~第N晶体管被设置为非导通状态,而所述放电晶体管则被设置为导通状态,而由第一势阱区~第(k-1)势阱区的各势阱区、设置在该各势阱区的各漏区以及由所述n型势阱区形成的第一寄生双极晶体管元件~第(k-1)寄生双极晶体管元件,形成电流通路。
另外,在本发明所涉及的升压电路中,在所述第一晶体管的一端上提供所述第一电压,在第一期间向第一电容器的一端上施加所述第一电压,而所述第一电容器的另一端在第一期间内具有所述第二电压、在第二期间内具有所述第一电压,第i(2≤i≤N,N为大于等于3的整数,i为偶数)的晶体管的一端连接在第(i-1)晶体管的一端上,而在所述第二期间第i电容器的一端则连接在第(i-1)电容器的一端上,所述第i电容器的另一端在所述第一期间内具有所述第一电压、在所述第二期间内具有所述第二电压,第j(3≤j≤N,j为奇数)晶体管的一端连接在第(j-1)晶体管的一端上,而在所述第一期间第j电容器的一端则连接在第(j-1)电容器的一端上,所述第j电容器的另一端在所述第一期间内具有所述第二电压、在所述第二期间内具有所述第一电压。
在本发明中,通过电荷泵工作,可输出例如将第一以及第二电压的电压差升压N倍的升压电压,而该电荷泵工作使用了由所谓三重势阱结构实现的第一~第N晶体管、和连接在其上的电容器。在这些结构的第一~第N晶体管中,第k~第N晶体管被设定为固定的导通状态,通过使用了第一~第(k-1)晶体管和连接在其上的电容器的电荷泵工作,可输出将例如第一以及第二电压的电压差升压例如(k-1)倍的升压电压。此时,在将电容器上的电荷放电的放电工作时,第k~第N晶体管被设置为非导通装置,而通过连接在第(k-1)以及第k晶体管的连接节点上的放电晶体管,将第一电压或比其更高的电压施加至该连接节点上时,寄生双极性晶体管元件将导通,并由连接在寄生双极性晶体管元件形成电流通路。由此,例如无需设置分别连接在电容器上的放电晶体管,而只用一个放电晶体管即可快速地将用于进行电荷泵工作的电容器上的电荷放电。
特别是在本发明中,寄生双极性晶体管元件为npn型,因此,与pnp型相比,其电流放大倍数大,从而可使其放电更快速。
另外,在本发明所涉及的升压电路中,所述反向偏压也可以是在所述升压电路中用到的电压中的最高电压。
根据本发明,在正常工作时,可切实防止闭锁;且在放电工作时,只用上述一个放电晶体管即可实现快速放电。
另外,本发明涉及一种升压电路,其利用由电荷泵工作而积蓄在电容器上的电荷生成升压电压,其特征在于,包括:第一晶体管~第N(N为大于等于2的整数)晶体管,是用于进行电荷泵工作的晶体管,在所述第一晶体管的一端上提供第一电压,而各晶体管则被串联连接;放电晶体管,在其一端上提供所述第一电压或大于所述第一电压的第二电压,而另一端则连接在第(k-1)以及第k(k为大于等于2且小于等于N的某一整数)晶体管所连接的节点上,所述第一晶体管~第N晶体管,形成在n型第一势阱区~第N势阱区,而所述n型第一势阱区~第N势阱区则设置在n型半导体衬底的p型势阱区上,在所述p型势阱区上,对所述第一势阱区~第N势阱区施加反向偏压,所述第一势阱区~第N势阱区的各势阱区,具有p型源区以及漏区,所述第一晶体管~第N晶体管的各栅极,通过绝缘膜被设置在所述源区以及漏区之间的沟道区上,在第一势阱区的漏区上提供所述第一电压的同时,第(m-1)(2≤m≤N,m为整数)势阱区的源区电连接在第m势阱区的漏区,而第N势阱区的源区电压则作为所述升压电压输出,在正常工作时,第k晶体管~第N晶体管被设置为导通状态,而所述放电晶体管则被设置为非导通状态,通过利用第一晶体管~第(k-1)晶体管的电荷泵工作生成所述升压电压,在放电工作时,第k晶体管~第N晶体管被设置为非导通状态,而所述放电晶体管则被设置为导通状态,而由第一势阱区~第(k-1)势阱区的各势阱区、设置在该各势阱区的各漏区以及由所述p型势阱区形成的第一寄生双极晶体管元件~第(k-1)寄生双极晶体管元件,形成电流通路。
在本发明中,通过电荷泵工作,可输出例如将第一以及第二电压的电压差升压N倍的升压电压,而该电荷泵工作使用了由所谓三重势阱结构实现的第一~第N晶体管、和连接在其上的电容器。在这些结构的第一~第N晶体管中,第k~第N晶体管被设定为固定的导通状态,通过使用了第一~第(k-1)晶体管和连接在其上的电容器的电荷泵工作,可输出将例如第一以及第二电压的电压差升压例如(k-1)倍的升压电压。此时,在将电容器上的电荷放电的放电工作时,第k~第N晶体管被设置为非导通装置,而通过连接在第(k-1)以及第k晶体管的连接节点上的放电晶体管,将第一电压或比其更高的电压施加至该连接节点上时,寄生双极性晶体管元件将导通,并由连接在寄生双极性晶体管元件形成电流通路。由此,例如无需设置分别连接在电容器上的放电晶体管,而只用一个放电晶体管即可快速地将用于进行电荷泵工作的电容器上的电荷放电。
另外,在本发明所涉及的升压电压中,k可以是N。
根据本发明,寄生双极性晶体管元件可使被达林顿连接的阶数为最多,因此,可以以最大的电流放大倍数实现放电工作,从而可使其放电更快速。
另外,在本发明所涉及的升压电路中,包括设置在所述第N势阱区和所述第一或第二电压之间的输出放电晶体管,在正常工作时,所述输出放电晶体管可被设置为非导通状态;在放电工作时,所述输出放电晶体管可被设置为导通状态。
根据本发明,放电工作时,即使第N晶体管被设置为非导通状态,输出升压电压的节点可利用输出放电晶体管放电。因此,在上述放电工作后,可避免施加不预期的升压电压的情况。
另外,本发明涉及一种电源电路,包括上述任意一项所述的升压电路;电压极性翻转电路,其以所述第一电压以及第二电压之间的电压为基准,使所述升压电压的极性翻转。
另外,在本发明所涉及的电源电路中,所述第一电压,是施加在简单矩阵型液晶面板段电极上的电压中的一个;所述反向偏压,可以是施加在所述液晶面板公共电极上的高电位侧电压以及低电位侧电压的一方;所述升压电压,可以是所述高电位侧电压以及所述低电位侧电压的另一方。
根据本发明,可提供以简单结构快速地将积蓄在用于电荷泵工作的电容器上的电荷放电。
另外,本发明涉及一种液晶驱动装置,其包括上述电源电路;驱动电路,利用所述第一电压、所述反向偏压、以及所述升压电压中的至少一个,驱动简单矩阵型液晶面板的段电极或公共电极。
根据本发明,以简单结构快速地将积蓄在用于电荷泵工作的电容器上的电荷放电,从而可以供切实防止简单矩阵型液晶面板的液晶劣化的液晶驱动装置。
附图说明
图1为包括本实施形态的液晶驱动装置的液晶装置的构成例框图。
图2为X驱动部分的构成例框图。
图3为Y驱动部分的构成例框图。
图4为用于说明液晶驱动用的各种电压的关系的图。
图5为COM电极、SEG电极、导通像素、以及关闭像素的各波形的一例示意图。
图6为本实施形态的电源电路的构成例框图。
图7为电荷泵电路的构成例的示意图。
图8为作为充电时钟的基准时序的两个时钟的示意图。
图9为充电时钟生成电路的一例示意图。
图10为图6的电压极性翻转电路的构成例的示意图。
图11为3倍升压时的本实施形态的电荷泵电路的电容器连接例的示意图。
图12为连接在图11的电荷泵电路上的电容器两端电压波形的一例示意图。
图13为在p型半导体衬底上形成图11的电荷泵电路MOS晶体管时的截面图。
图14为MOS晶体管、放电晶体管、以及输出放电晶体管的控制例的说明图。
图15为图13的寄生双极性晶体管元件被达林顿连接时的说明图。
图16(A)、(B)为比较例的放电工作的检测波形的示意图。
图17(A)、(B)为本实施形态的放电工作的检测波形的示意图。
图18为形成在n型硅片上的电荷泵电路的电路图的一例示意图。
图19为将图18的MOS晶体管形成在n型半导体衬底上时的截面图。
图20为图19的寄生双极性晶体管元件被达林顿连接时的说明图。
具体实施方式
下面,参照附图对本发明的实施形态进行详细说明。此外,下面所说明的实施形态,并非是对权利要求所述的本发明内容的不当限定。另外,下面所说明的结构的全部并非限定于本发明的必要结构要件。
1.液晶装置
图1示出了包括本实施形态的液晶驱动装置的液晶装置的构成例框图。
液晶装置510包括液晶面板520和液晶驱动装置530。
液晶面板520包括多个COM电极(公共电极)(狭义为扫描线)、多个SEG电极(段电极)(狭义为数据线)、以及由COM电极和SEG电极特定的像素。该液晶面板520为简单矩阵型液晶面板。
更具体地,液晶面板520形成在面板衬底(例如玻璃衬底)上。在该面板衬底上配置着:COM电极COM1~COMM(M为大于等于2的自然数),其多个地排列在图1的Y方向上并各自向X方向延伸;以及SEG电极SEG1~SEGN(N为大于等于2的自然数),其多个地排列在X方向上并各自向Y方向延伸。另外,在COM电极COMK(1≤K≤M,K为自然数)和SEG电极SEGL(1≤L≤N,L为自然数)之间的交叉点所对应的位置上,设置了像素。各像素是在COM电极和SEG电极之间封入液晶而形成,其透过率随施加在COM电极和SEG电极之间的电压变化。
此外,在液晶面板520中,在每个COM电极上从相互对置的该面板的两边向该面板内侧配置了各COM电极。从而在每个COM电极上,从液晶面板520的第一边侧和对置于该第一边的第二边侧驱动。
液晶驱动装置530,包括X驱动部分532、Y驱动部分534、电源电路536。X驱动部分532,根据显示数据驱动液晶面板520的SEG电极SEG1~SEGN。另外,Y驱动部分534,根据显示数据依次驱动液晶面板520的COM电极COM1~COMM。电源电路536,生成SEG电极的驱动电压、COM电极的驱动电压。
液晶驱动装置530,根据由图中未示出的中央处理单元(CentralProcessing Unit:CPU)等主机、或被该主机控制的控制器所设定的内容工作。
更具体地,主机或控制器向液晶驱动装置530的X驱动部分532以及Y驱动部分534,提供例如工作模式的设定或由内部生成的垂直同步信号或水平同步信号,而对液晶驱动装置530的电源电路536进行升压倍数的设定或放电工作的控制。
电源电路536,根据外部提供的系统接地电源电压GND以及外部提供的系统电源电压VDD,生成SEG电极的驱动电压(V1、MV1、VC)、COM电极的驱动电压(V2、MV2、VC)。X驱动部分532,根据显示数据将由电源电路536生成的驱动电压V1、MV1、VC中的某一个施加在SEG电极上。Y驱动部分534,将由电源电路536生成的驱动电压V2、MV2、VC中的某一个施加在COM电极上。
图2示出了X驱动部分532的构成例框图。
X驱动部分532,包括显示数据RAM 540、脉宽调制(PulseWidth Modulation:PWM)信号生成电路542、SEG电极驱动电路544(广义上为驱动电路)。显示数据RAM 540,存储例如一个垂直扫描期间内的显示数据。PWM信号生成电路542,从显示数据RAM540读出一个水平扫描期间内的显示数据,并分别生成施加在各SEG电极上的PWM信号。SEG电极驱动电路544,将对应于由PWM信号生成电路542生成的各PWM信号的驱动电压V1、MV1中的某一个施加在各SEG电极上。此外,SEG电极驱动电路544,可向非显示区的SEG电极施加驱动电压VC。驱动电压VC,是与Y驱动部分534相同的电压。
图3示出了Y驱动部分534的构成例框图。
Y驱动部分534,包括移位寄存器550、COM电极驱动电路552(广义上为驱动电路)。移位寄存器550,包括相对各COM电极而设置并依次连接的多个触发器。该移位寄存器550,与水平同步信号Hsync同步,将垂直同步信号Vsync保持在触发器中,从而与水平同步信号Hsync同步依次将垂直同步信号Vsync移位至相邻触发器中。
COM电极驱动电路552,将来自移位寄存器550的电压水平转换为驱动电压V2、MV2、VC中的某一个电压水平。并将电平转换后的电压输出至COM电极。当对应于保持了由移位寄存器550移位的垂直同步信号Vsync的触发器的COM电极被选择时,在该COM电极上施加驱动电压V2、MV2中的某一个。在未被选择的COM电极上,施加驱动电压VC。
图4示出了用于说明液晶驱动用的各种电压的关系的图。
在本实施形态中,将驱动电压VC当作可共同施加在SEG电极和COM电极的电压。并以驱动电压VC为基准,生成其正方向以及负方向上具有相同幅值的SEG电极的驱动电压V1、MV1。即,SEG电极的驱动电压V1、MV1之间的一半电压,即为驱动电压VC。此时,可将驱动电压MV1作为系统接地电源电压GND。驱动电压V1和驱动电压MV1之间的电压,例如为3.3V。
另外,以驱动电压VC为基准,生成其正方向以及负方向上具有相同幅值的COM电极的驱动电压V2、MV2。驱动电压VC和驱动电压V2之间的电压,例如为20V,驱动电压MV2和驱动电压VC之间的电压,例如为20V。
图5示出了COM电极、SEG电极、导通像素、以及关闭像素的各波形的一例。
在图5中示出了在每桢中进行用于极性翻转的极性翻转驱动时的COM电极COM1~COM3的波形、SEG电极SEG1~SEG3的波形。
并且,示出了作为导通像素的对应于COM电极COM1和SEG电极SEG1之间的交叉位置上的像素的波形。另外,示出了作为关闭像素的对应于COM电极COM1和SEG电极SEG1之间的交叉位置上的像素的波形。由此,简单矩阵型液晶面板,利用了对由图5所示的导通像素以及关闭像素的斜线部分决定的有效值进行应答的液晶性质。
2.电源电路
图6示出了本实施形态的电源电路的构成例框图。本实施形态的电源电路100,可适用于图1所示的液晶装置的电源电路536上。
电源电路100,包括阻抗分割电路110、稳压器120、分压电路130、电荷泵电路200、以及电压极性翻转电路140。
阻抗分割电路110,设置在电源电压VDD1和系统接地电源电压GND之间。电源电压VDD1,例如可在电源电路100内将外部提供的系统电源电压VDD升压而生成。并由阻抗电路将电源电压VDD1和系统接地电源电压GND之间的电压进行分压的分压电压提供给稳压器120。阻抗分割电路110,可根据图中未示出的设定寄存器的设定值变更分压点,将电源电压VDD1和系统接地电源电压GND之间的期望电压提供给稳压器120。
稳压器120,调整由阻抗分割电路110提供的分压电压,并将调整后的电压作为驱动电压V1输出。更具体地,稳压器120由连接为电压跟随器的运算放大器构成,并对分压电压进行阻抗变换从而作为驱动电压V1输出。
分压电路130,设置在稳压器120的输出和系统接地电源电压GND之间。并将稳压器120的输出电压(驱动电压V1)和系统接地电源电压GND之间电压的一半分压电压作为驱动电压VC输出。
电荷泵电路(广义上为升压电路)200,根据稳压器120的输出和系统接地电源电压GND之间的电压,生成驱动电压MV2。更具体地,电荷泵电路200,将稳压器120的输出即驱动电压V1、以及系统接地电源电压GND之间的电压,以系统接地电源电压GND为基准向负方向升压,从而生成驱动电压MV2。
电压极性翻转电路140,将由电荷泵电路200生成的驱动电压MV2,以驱动电压VC为基准生成将其极性翻转的驱动电压V2。
由该电源电路100,生成具有图4所示关系的各种驱动电压。
为此,电源电路100包括电荷泵电路200(升压电路)和电压极性翻转电路140,电压极性翻转电路140以电源电压VDD1以及系统接地电源电压GND之间的电压VC(第一电压以及第二电压之间的电压)为基准,使驱动电压MV2的极性翻转。
在电源电路100中,稳压器120以及分压电路130可由众所周知的结构实现,因此,省略其说明。
图7示出了电荷泵电路200的构成例。
在图7中示出了将驱动电压V1和系统接地电源电压GND之间的电压以接地电源电压GND为基准,向负方向升压4倍的电荷泵电路的结构,但是本发明并不限定升压倍数。
另外,图7的电荷泵电路200,具有用于进行电荷泵工作的开关元件组、外部连接端TC1~TC7,从而用于进行电荷泵工作的电容器在电源电路100的外部(电源电路100适用于液晶驱动装置时,是该液晶驱动装置的外部)连接。以下,作为开关元件,以其使用金属氧化膜半导体(Metal Oxide Semiconductor:MOS)晶体管来说明。还有,在本说明书中,只有将用于进行电荷泵工作的开关元件组适当地称为广义电荷泵电路。
电荷泵电路200,包括串联连接在驱动电压V1和系统接地电源电压GND之间的p型(例如第一导电型)MOS晶体管PSW1、n型(例如第二导电型)MOS晶体管PSW2。另外,还包括串联连接在驱动电压V1和系统接地电源电压GND之间的p型MOS晶体管PSW3、n型MOS晶体管PSW4。MOS晶体管PSW1、PSW2的连接节点,连接在电容器的一端上,该电容器则连接在外部连接端TC1。MOS晶体管PSW3、PSW4的连接节点,连接在电容器的一端上,该电容器则连接在外部连接端TC2。
还有,电荷泵电路200,包括:第一~第N(N为大于等于2的整数)晶体管,是用于进行电荷泵工作的晶体管,在第一晶体管的一端上提供了第一电压,而各晶体管则被串联连接;放电晶体管,其一端上提供了第一电压或大于第一电压的第二电压,而另一端则连接在第(k-1)以及第k(k为大于等于2且小于等于N的某一整数)的晶体管所连接的节点上。在图7中,示出了K为N的情况,且N为5的情况。
即,图7的电荷泵电路200,包括n型MOS晶体管NSW1~NSW5(第一~第五晶体管),是用于进行电荷泵工作的晶体管,在n型MOS晶体管NSW1(第一晶体管)的一端上提供了系统接地电源电压(第一电压),而各晶体管则被串联连接。
这些MOS晶体管NSW1~NSW5形成在p型半导体衬底上时,可采用所谓的三重势阱结构来实现。
电荷泵电路200,包括放电晶体管DSW1,其一端上提供了系统接地电源电压GND或驱动电压V1(第一电压或大于第一电压的电压),而另一端则连接在MOS晶体管NSW4、NSW5所连接的节点上。放电晶体管DSW1,可由n型MOS晶体管实现。
外部连接端TC3,连接在MOS晶体管NSW1、NSW2的连接节点上。外部连接端TC4,连接在MOS晶体管NSW2、NSW3的连接节点上。外部连接端TC5,连接在MOS晶体管NSW3、NSW4的连接节点上。外部连接端TC6,连接在MOS晶体管NSW4、NSW5的连接节点上。外部连接端TC7,连接在MOS晶体管NSW5的漏极上。
另外,电荷泵电路200,可以在MOS晶体管NSW5的漏极上包括输出放电晶体管DSW2。输出放电晶体管DSW2,可以由n型MOS晶体管实现。
在外部连接端TC1、TC3之间,在外部连接了电容器C1。在外部连接端TC2、TC4之间,在外部连接了电容器C2。在外部连接端TC1、TC5之间,在外部连接了电容器C3。在外部连接端TC2、TC6之间,在外部连接了电容器C4。在外部连接端TC7和系统接地电源电压GND之间,在外部连接了稳压用电容器Cs。
这些结构的电荷泵电路200,在正常工作时,放电晶体管DSW1、输出放电晶体管DSW2被设定为非导通状态,根据使用MOS晶体管PSW1~PSW4、NSW1~NSW5的电荷泵的工作,将驱动电压MV2作为升压电压输出,并保持在稳压用电容器Cs上。此时,驱动电压MV2,以系统接地电源电压GND为基准,将系统接地电源电压GND和驱动电压V1之间的电压向负方向升压至4倍的电压。
为了在电荷泵电路200的正常工作时,进行电荷泵工作,在MOS晶体管PSW1~PSW4、NSW1~NSW5的各栅极上,提供了充电时钟CL10~CL13、CL1~CL5。
图8以及图9示出了充电时钟的说明图。
图8示出了作为充电时钟CL10~CL13、CL1~CL5的基准时序的两个时钟CLA、CLB。时钟CLA、CLB,其相位是相互翻转的。例如在第一期间T1中,时钟CLA为高电平时,时钟CLB为低电平;在第二期间T2中,时钟CLA为低电平时,时钟CLB为高电平。
图9示出了充电时钟CL10~CL13、CL1~CL5的生成电路的一例。充电时钟CL10~CL13、CL1~CL5,是将时钟CLA、CLB的某一个转换为各MOS晶体管的电压水平的时钟。例如,充电时钟CL1,作为转换为系统接地电源电压GND(MV1)和驱动电压V1之间的电压幅值的时钟而生成时钟CLA的幅值。另外,例如充电时钟CL4,作为转换为驱动电压MV2和驱动电压V1之间的电压幅值的时钟而生成时钟CLB的幅值。
图7中,例如在第一期间T1中,MOS晶体管PSW1为导通,而MOS晶体管PSW2为关闭,电容器C1的一端连接在驱动电压V1上。此时,MOS晶体管NSW1为导通,而MOS晶体管NSW2为关闭,因此,电容器C1的另一端连接在系统接地电源电压GND上。
同样地,例如在第二期间T2中,MOS晶体管PSW1为关闭,而MOS晶体管PSW2为导通,电容器C1的一端连接在系统接地电源电压GND上。此时,MOS晶体管NSW1为关闭,而MOS晶体管NSW2为导通,因此,电容器C1的另一端电位(-V1)变为电容器C2的一端的电位。在第二期间T2中,MOS晶体管PSW3为导通,而MOS晶体管PSW4为关闭,因此,该电容器C2的另一端连接在驱动电压V1上。此刻,电容器C2积蓄相当于电压2×V1的电荷。
即,电荷泵电路200,可包括MOS晶体管NSW1(第一晶体管),在其一端上提供系统接地电源电压GND(第一电压),在第一期间T1中在该电容器C1(第一电容器)的另一端施加系统电源电压GND,该电容器C1具有其一端在第一期间TI中为驱动电压V1(第二电压)、在第二期间T2中为系统接地电源电压GND。电荷泵电路200,还可包括如下的MOS晶体管NSW2~NSWN(第二~第N晶体管)。
MOS晶体管NSWi(第i晶体管)(2≤i≤N,N为大于等于3的整数,i为偶数),其一端连接在MOS晶体管NSW(i-1)(第(i-1)晶体管)的一端上,而电容器Ci(第i电容器)的另一端则连接在第二期间T2中的电容器C(i-1)(第(i-1)电容器)的一端上,而该电容器C(i-1)的一端在第一期间T1内具有系统接地电源电压GND、在第二期间T2内具有驱动电压V1。
MOS晶体管NSWj(第j晶体管)(3≤j≤N,j为奇数),其一端连接在MOS晶体管NSW(j-1)(第(j-1)晶体管)的一端上,而电容器Cj(第j电容器)的另一端则连接在第一期间T1中的电容器C(j-1)(第(j-1)电容器)的一端上,而该第j电容器的另一端在第一期间T1内具有驱动电压V1、在第二期间T2内具有系统接地电源电压GND。
此外,在图7中示出了在第一期间T1以及第二期间T2中,施加在各电容器的一端上的电压的一例。
与如图8以及图9所示生成的充电时钟同步,利用如上所述的电容器而反复电荷泵工作,从而向电容器C4积蓄相当于电压4×V1的电荷。
图10示出了电压极性翻转电路140的构成例。
电压极性翻转电路140,具有串联连接在驱动电压VC、MV2之间的p型MOS晶体管PL1、n型MOS晶体管PL2。另外,在电压极性翻转电路140中,包括n型MOS晶体管PL3、p型MOS晶体管PL4。在源极侧提供了驱动电压VC的n型MOS晶体管PL3的漏极侧,连接在p型MOS晶体管PL4。
电压极性翻转电路140,另外还具有外部连接端TL1~TL3。外部连接端TL1,连接在MOS晶体管PL4的源极侧上。外部连接端TL2,连接在MOS晶体管PL3、PL4的连接节点上。外部连接端TL3,连接在MOS晶体管PL1、PL2的连接节点上。
在外部连接端TL2、TL3之间,在外部连接着电容器Cp1。在外部连接端TL1和系统接地电源电压GND之间,在外部连接着电容器Cp2。
施加在MOS晶体管PL1~PL4的各栅极上的充电时钟,可以与图7所示的电荷泵电路200的充电时钟同步,也可以是非同步。在MOS晶体管PL1~PL4的各栅极上,提供充电时钟,以便例如在第一期间T1内向电容器Cp1的两端施加驱动电压VC、MV2,在其次的第二期间T2内施加驱动电压MV2的电容器的一端上,施加驱动电压VC。
上述的本实施形态中的电源电路100,可生成具有图4所示的关系的多个驱动电压。
3.电荷泵电路
在具有图7所示结构的电荷泵电路200中,在正常工作时,放电晶体管DSW1、输出放电晶体管DSW2被设定为非导通状态,通过使用MOS晶体管PSW1~PSW4、NSW1~NSW5的电荷泵工作,将4倍的升压电压作为驱动电压MV2输出。
具有如此结构的电荷泵电路200,通过省略电容器的连接,可实现3倍升压、2倍升压等。
图11示出了3倍升压时的本实施形态的电荷泵电路的电容器连接例。
在图11中,对与图7所示的电荷泵电路200相同的部分将标记相同符号,并适当省略其说明。进行3倍升压的图11所示的电荷泵电路与进行4倍升压的图7所示的电荷泵电路的不同点在于,图11中省略了电容器C4的连接。此外,不同点还有,充电时钟CL20提供给MOS晶体管NSW5的栅极,以便在MOS晶体管NSW5为正常工作状态时,处于长开状态。
图12示出了连接在图11所示的电荷泵电路上的电容器两端电压波形的一例。
在图12中,将连接在MOS晶体管PSW1~PSW4中的某一个上的电容器一端作为正侧,而将连接在MOS晶体管NSW1~NSW5中的某一个上的电容器另一端作为负侧。
除了MOS晶体管NSW5,3倍升压时和4倍升压时也是同样的工作,因此,省略其说明。
在具有如此结构的电荷泵电路200中,具有三重势阱结构,只使用放电晶体管DSW1,不附加其他多余的放电晶体管,可使施加在三重势阱结构的规定区域上的电压向系统接地电源电压GND快速变化。
下面,对此点进行说明。
图13示出了当MOS晶体管NSW1~NSW5形成在p型半导体衬底上时的截面图的一例。对图13和图11相同部分将标记同一符号。
当如图7以及图11所示的电荷泵电路200形成在p型半导体衬底上时,有必要采用所谓三重势阱结构。
当MOS晶体管NSW1~NSW5形成在p型(例如第一导电型)硅片300(广义上为衬底)上时,在p型硅片300上形成n型势阱(n型(例如第二导电型)势阱区)310。在n势阱310上,形成第一~第五p势阱(p型第一~第五势阱区)320-1~320-5。在第一~第五p势阱320-1~320-5上,形成MOS晶体管NSW1~NSW5。
在p型硅片300上,通过p+区提供系统接地电源电压GND。在n势阱310上,通过n+区提供用于对应第一~第五p势阱的反向偏压。反向偏压,优选为在用于防止闭锁的电源电路100的电压中最高的电压。在图13中,如图4所示,将驱动电压V2作为反向偏压。从而,反向偏压,可称为施加在液晶面板520的扫描电极上的高电位侧电压以及低电位侧电压中的高电位侧电压。由于驱动电压V2根据驱动电压MV2生成,因此反向偏压可称为根据升压电压而生成的电压。
在图13中,第一~第五p势阱320-1~320-5形成在n势阱310上,但是并非限定于此。第一~第五p势阱320-1~320-5,也可以形成在各自分离的n势阱上。但是,在分离的n势阱上,各自施加反向偏压。
在第一~第五p势阱320-1~320-5的各势阱区中,形成n型漏区322-1~322-5以及源区324-1~324-5。
MOS晶体管NSW1(第一晶体管)的栅极,是通过绝缘膜设置在漏区322-1以及源区324-1之间的沟道区上。MOS晶体管NSW2(第二晶体管)的栅极,是通过绝缘膜设置在漏区322-2以及源区324-2之间的沟道区上。MOS晶体管NSW3(第三晶体管)的栅极,是通过绝缘膜设置在漏区322-3以及源区324-3之间的沟道区上。MOS晶体管NSW4(第四晶体管)的栅极,是通过绝缘膜设置在漏区322-4以及源区324-4之间的沟道区上。MOS晶体管NSW5(第五晶体管)的栅极,是通过绝缘膜设置在漏区322-5以及源区324-5之间的沟道区上。
在第一p势阱320-1的漏区322-1上,提供系统接地电源电压GND。第(m-1)(2≤m≤5,m为整数)的p势阱320-(m-1)的源区324-(m-1),电连接在第mp势阱320-m的漏区322-m上,从而第五p势阱320-5的源区324-5的电压成为驱动电压MV2。
在图13中,形成npn型第一寄生双极性晶体管元件PBE-1,其将第一p势阱320-1作为基区、n势阱310作为集电区、漏区322-1作为发射区。同样地,形成npn型第二寄生双极性晶体管元件PBE-2,其将第二p势阱320-2作为基区、n势阱310作为集电区、漏区322-2作为发射区。形成npn型第三寄生双极性晶体管元件PBE-3,其将第三p势阱320-3作为基区、n势阱310作为集电区、漏区322-3作为发射区。形成npn型第四寄生双极性晶体管元件PBE-4,其将第四p势阱320-4作为基区、n势阱310作为集电区、漏区322-4作为发射区。形成npn型第五寄生双极性晶体管元件PBE-5,其将第五p势阱320-5作为基区、n势阱310作为集电区、漏区322-5作为发射区。
图14示出了MOS晶体管NSW5、放电晶体管DSW1、输出放电晶体管DSW2的控制例的说明图。
在进行三倍升压时的电荷泵电路200中,在正常工作时,MOS晶体管NSW5被设定为导通状态,放电晶体管DSW1、输出放电晶体管DSW2被设定为非导通状态。
另外,用于在电源关闭时将积蓄在电荷泵电路200的电容器上的电荷放掉的放电工作时,MOS晶体管NSW5被设定为非导通状态,放电晶体管DSW1以及输出放电晶体管DSW2被设定为导通状态。
由于在放电工作时,MOS晶体管NSW5被设定为非导通状态,放电晶体管DSW1被设定为导通状态,因此,MOS晶体管NSW4、NSW5的连接节点A4的电压,被设定为系统接地电源电压GND或驱动电压V1。
此时,上述寄生双极性晶体管元件PBE-4的基区,被设定为系统接地电源电压GND或驱动电压V1。其结果,如图15所示,第四寄生双极性晶体管元件PBE-4变为导通,而第一~第四寄生双极性晶体管元件PBE-1~PBE-4处于达林顿连接状态。即,寄生双极性晶体管元件PBE-1~PBE-4导通,从而从反向偏压V2向系统接地电源电压GND形成电流通路。
即使寄生双极性晶体管元件PBE-4导通,其电流放大倍数也是小的。但是,随着制造工艺的微细化或者增加串联连接的MOS晶体管数量从而增加寄生双极性晶体管元件的达林顿连接数,其电流放大倍数将会增大,因此,作为其结果施加在n势阱310上的电压,快速变化为系统接地电源电压GND。特别是施加在n势阱310上的反向偏压V2,由图10所示的电压极性翻转电路140的电荷泵工作生成时,只设置一个放电晶体管DSW1即可快速向电容器Cp2充电。连接节点A1~A3的电压,也接近于系统接地电源电压GND,因此,只用放电晶体管DSW1而无需附加多余的放电晶体管即可快速进行放电工作。
此外,在图11中,在连接节点A4上连接放电晶体管DSW1的一端,但并非限定于此。也可以连接在连接节点A3、A2、A1上。但是,由于连接在连接节点A4上,如图15所示达林顿连接数将增加,因此,其电流放大倍数也变大,从而可实现更快速的放电工作。
该本实施形态中的电荷泵电路200,可以以简单的结构快速实现放电工作,该放电工作是在电源关闭时进行电容器电荷的放电。
图16(A)、(B)示出了比较例的放电工作的检测波形。在比较例中,在用于电荷泵工作的全部电容器的两端上设置了放电晶体管。在放电工作时,同时使这些放电晶体管处于导通状态。
图17(A)、(B)示出了本实施形态的放电工作的检测波形。
图16(A)、图17(A)中,横轴为20毫秒/div,纵轴为5伏/div。图16(B)、图17(B)中,横轴为400微秒/div,纵轴为5伏/div。
比较图16(B)、图17(B),作为反向偏压而施加的驱动电压V2,快速下降为系统接地电源电压GND。另外,对于由电荷泵电路200生成的升压电压即驱动电压MV2,尽管只有一个放电晶体管DSW1,却以相同或更高的速度下降为系统接地电源电压GND。
将如上所述的电荷泵电路200适用于电源电路100时,可将系统接地电源电压GND(=MV1)当作施加在简单矩阵型液晶面板的段电极上的一个电压。另外,可将反向偏压当作施加在液晶面板的公共电极上的高电位侧电压以及低电位侧电压中的高电位侧电压,而可将作为升压电压的驱动电压MV2当作施加在公共电极上的高电位侧电压以及低电位侧电压中的低电位侧电极。
此外,可提供包括驱动电路的液晶驱动装置,该驱动电路利用上述电源电路、系统接地电源电压GND(第一电压)、驱动电压V2(反向偏压)、以及驱动电压MV2(升压电压)中的至少一个,驱动简单矩阵型液晶面板的段电极或公共电极。
4.变形例
在以上说明的实施形态中,虽然对形成在p型硅片上的电荷泵电路进行了说明,但是并非限定于此。也可以将电荷泵电路形成在n型硅片上。形成在n型硅片上的电荷泵电路350,也可适用于图6所示的电源电路、图1所示的液晶驱动装置。此时,电荷泵电路350生成驱动电压V2,生成使电压极性翻转电路以驱动电压VC为基准翻转其极性的驱动电压MV2。
图18示出了形成在n型硅片上的电荷泵电路的电路图的一例。
电荷泵电路350,包括串联连接在驱动电压V1和系统接地电源电压GND之间的p型MOS晶体管PSW1、n型MOS晶体管PSW2。另外,包括串联连接在驱动电压V1和系统接地电源电压GND之间的p型MOS晶体管PSW3、n型MOS晶体管PSW4。MOS晶体管PSW1、PSW2的连接节点,连接在电容器的一端上,而该电容器连接在外部连接端TC1上。MOS晶体管PSW3、PSW4的连接节点,连接在电容器的一端上,而该电容器连接在外部连接端TC2上。
电荷泵电路350,包括第一~第N(N为大于等于2的整数)晶体管,是用于进行电荷泵工作的晶体管,在第一晶体管的一端上提供第一电压,而各晶体管则被串联连接;放电晶体管,其一端上提供第一电压或小于第一电压的第二电压,而另一端则连接在第(k-1)以及第k(k为大于等于2且小于等于N的某一整数)的晶体管所连接的节点上。在图18中示出了k为5的情况。
当将这些MOS晶体管PSW11~PSW15形成在n型半导体衬底时,可以通过采用所谓三重势阱结构实现。
外部连接端TC3,连接在MOS晶体管PSW11、PSW12的连接节点上。外部连接端TC4,连接在MOS晶体管PSW12、PSW13的连接节点上。外部连接端TC5,连接在MOS晶体管PSW13、PSW14的连接节点上。外部连接端TC6,连接在MOS晶体管PSW14、PSW15的连接节点上。外部连接端TC7,连接在MOS晶体管PSW15的源极上。
另外,电荷泵电路350,可在MOS晶体管PSW15的源极上包括输出用晶体管DSW2。输出用晶体管DSW2,可由n型MOS晶体管实现。
在外部连接端TC1、TC3之间,在外部连接电容器C1。在外部连接端TC2、TC4之间,在外部连接电容器C2。在外部连接端TC1、TC5之间,在外部连接电容器C3。在外部连接端TC7和系统接地电源电压GND之间,在外部连接稳压用电容器Cs。
具有如此结构的电荷泵电路350,进行与图11相同的两相电荷泵时钟同步的电荷泵工作,因此,省略其说明。
采用了与电荷泵电路200同样的三重势阱结构,因此,形成寄生双极性晶体管元件。
图19示出了将MOS晶体管PSW11~PSW15形成在n型半导体衬底上时的截面图的一例。对图18与图19相同部分,将标记同一符号。
在n型硅片400上,形成p势阱(p型势阱区)410。在p势阱410上,形成第一~第五n势阱(n型第一~第五势阱区)420-1~420-5。在第一~第五n势阱420-1~420-5上,形成MOS晶体管PSW11~PSW15。
在n型硅片400上,通过n+区提供例如驱动电压V1。在p势阱410上,通过p+区提供用于对应第一~第五n区的反向偏压。反向偏压,优选为在用于防止闭锁的电源电路100的电压中是最高的电压。可将如图4所示的驱动电压MV2或系统接地电源电压GND作为反向偏压。从而,此时,反向偏压,可称为施加在液晶面板520的扫描电极上的高电位侧电压以及低电位侧电压中的低电位侧电压。由于驱动电压MV2根据驱动电压V2生成,因此反向偏压也可称为根据升压电压而生成的电压。
在图19中,虽然第一~第五n势阱420-1~420-5形成在p势阱410上,但并非限定于此。第一~第五n势阱420-1~420-5,也可以形成在各自分离的p势阱上。但是,在分离的p势阱上,各自施加了反向偏压。
在第一~第五n势阱420-1~420-5的各势阱区中,形成p型源区424-1~424-5以及漏区422-1~422-5。
MOS晶体管PSW11(第一晶体管)的栅极,是通过绝缘膜设置在源区424-1以及漏区422-1之间的沟道区上。MOS晶体管PSW12(第二晶体管)的栅极,是通过绝缘膜设置在源区424-2以及漏区422-2之间的沟道区上。MOS晶体管PSW13(第三晶体管)的栅极,是通过绝缘膜设置在源区424-3以及漏区422-3之间的沟道区上。MOS晶体管PSW14(第四晶体管)的栅极,是通过绝缘膜设置在源区424-4以及漏区422-4之间的沟道区上。MOS晶体管PSW15(第五晶体管)的栅极,是通过绝缘膜设置在源区424-5以及漏区422-5之间的沟道区上。
在第一n势阱420-1的漏区422-1上,提供驱动电压V1。第(m-1)(2≤m≤5,m为整数)的n势阱420-(m-1)的源区424-(m-1),电连接在第mn势阱420-m的漏区422-m上,从而第五n势阱420-5的源区424-5的电压成为驱动电压V2。
在图19中,也形成了pnp型第一寄生双极性晶体管元件PBE-11,其将第一n势阱420-1作为基区、p势阱410作为集电区、漏区422-1作为发射区。同样地,形成pnp型第二寄生双极性晶体管元件PBE-12,其将第二n势阱420-2作为基区、p势阱410作为集电区、漏区422-2作为发射区。形成pnp型第三寄生双极性晶体管元件PBE-13,其将第三n势阱420-3作为基区、p势阱410作为集电区、漏区422-3作为发射区。形成pnp型第四寄生双极性晶体管元件PBE-14,其将第四n势阱420-4作为基区、p势阱410作为集电区、漏区422-4作为发射区。形成pnp型第五寄生双极性晶体管元件PBE-15,其将第五n势阱420-5作为基区、p势阱410作为集电区、漏区422-5作为发射区。
在电荷泵电路350中,在正常工作时,MOS晶体管PSW15被设定为导通状态,放电晶体管DSW1以及输出放电晶体管DSW2被设定为非导通状态。
另外,用于在电源关闭时将积蓄在电荷泵电路350的电容器上的电荷放掉的放电工作时,MOS晶体管PSW15被设定为非导通状态,放电晶体管DSW1以及输出放电晶体管DSW2被设定为导通状态。
因此,MOS晶体管PSW14、PSW15的连接节点B4的电压,被设定为系统接地电源电压GND或驱动电压V1(第一电压或低于该第一电压的第二电压)。
此时,上述寄生双极性晶体管元件PBE-14的基区,被设定为系统接地电源电压GND或驱动电压V1。其结果,如图20所示,第四寄生双极性晶体管元件PBE-14变为导通,而第一~第四寄生双极性晶体管元件PBE-11~PBE-14处于达林顿连接状态,从而形成电流通路。
此外,电荷泵电路350的寄生双极性晶体管元件为pnp型,因此,与npn型相比,其电流放大倍数小。从而,与npn型寄生双极性晶体管元件被达林顿连接时相比,放电工作速度将变低。
但是,只用一个放电晶体管的简单结构,即可实现快速的放电。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的权利要求范围之内。例如,本发明不限于对上述液晶显示装置的驱动,也可以适用于场致发光或等离子显示装置的驱动。
另外,根据本发明中的从属权利要求的技术方案,也可以省略从属权利要求的组成要件的一部分。另外,根据本发明的一个独立权利要求的技术方案的主要部分也可以从属于其他独立权利要求。
符号说明
100、536 电源电路 110 阻抗分割电路
120 稳压器 130 分压电路
140 电压极性翻转电路 200 电荷泵电路
510 液晶装置 520 液晶面板
530 液晶驱动装置 532 X驱动部分
534 Y驱动部分 C1~C5 电容器
Cs 稳定用电容器 CL1~CL5、CL10~CL15充电时钟
DSW1 放电晶体管 DSW2输出放电晶体管
NSW1~NSW5、PSW1~PSW4 MOS晶体管
TC1~TC7 外部连接用端子
Claims (12)
1.一种升压电路,其利用由电荷泵工作而积蓄在电容器上的电荷生成升压电压,其特征在于,包括:
第一晶体管~第N晶体管,其中,N为大于等于2的整数,用于进行电荷泵工作,在所述第一晶体管的一端上提供第一电压,而各晶体管被串联连接;
放电晶体管,其一端被提供所述第一电压或大于所述第一电压的第二电压,而另一端连接在第(k-1)晶体管以及第k晶体管所连接的节点上,其中,k为大于等于2且小于等于N的整数,
所述第一晶体管~第N晶体管形成在p型第一势阱区~第N势阱区,而所述p型第一势阱区~第N势阱区则设置在p型半导体衬底的n型势阱区上,
在所述n型势阱区上,对所述第一势阱区~第N势阱区施加反向偏压,
所述第一势阱区~第N势阱区的各势阱区,具有n型源区以及漏区,
所述第一晶体管~第N晶体管的各栅极,通过绝缘膜设置在所述源区以及漏区之间的沟道区上,
在所述第一势阱区的漏区上提供所述第一电压的同时,第(m-1)势阱区的源区电连接在第m势阱区的漏区,其中,2≤m≤N,m为整数,而所述第N势阱区的源区电压则作为所述升压电压输出,
在正常工作时,所述第k晶体管~第N晶体管被设置为导通状态,而所述放电晶体管则被设置为非导通状态,通过利
用所述第一晶体管~第(k-1)晶体管的电荷泵工作生成所述升压电压,
在放电工作时,所述第k晶体管~第N晶体管被设置为非导通状态,而所述放电晶体管则被设置为导通状态,而由第一势阱区~第(k-1)势阱区的各势阱区、设置在该各势阱区的各漏区以及由所述n型势阱区形成的第一寄生双极晶体管元件~第(k-1)寄生双极晶体管元件,形成电流通路。
2.根据权利要求1所述的升压电路,其特征在于,
在所述第一晶体管的一端上提供所述第一电压,在第一期间向第一电容器的一端上施加所述第一电压,而所述第一电容器的另一端在第一期间内具有所述第二电压、在第二期间内具有所述第一电压,
第i晶体管的一端连接在第(i-1)晶体管的一端上,而在所述第二期间第i电容器的一端则连接在第(i-1)电容器的一端上,所述第i电容器的另一端在所述第一期间内具有所述第一电压、在所述第二期间内具有所述第二电压,其中,2≤i≤N,N为大于等于3的整数,i为偶数,
第j晶体管的一端连接在第(j-1)晶体管的一端上,而在所述第一期间第j电容器的一端则连接在第(j-1)电容器的一端上,所述第j电容器的另一端在所述第一期间内具有所述第二电压、在所述第二期间内具有所述第一电压,其中,3≤j≤N,j为奇数。
3.根据权利要求1或2所述的升压电路,其特征在于,所述反向偏压是在所述升压电路中用到的电压中的最高电压。
4.一种升压电路,其利用由电荷泵工作而积蓄在电容器上的电荷生成升压电压,其特征在于,包括:
第一晶体管~第N晶体管,其中,N为大于等于2的整数,用于进行电荷泵工作,在所述第一晶体管的一端上提供第一电压,而各晶体管则被串联连接;
放电晶体管,在其一端上提供所述第一电压或大于所述第一电压的第二电压,而另一端则连接在第(k-1)以及第k晶体管所连接的节点上,其中,k为大于等于2且小于等于N的整数,
所述第一晶体管~第N晶体管,形成在n型第一势阱区~第N势阱区,而所述n型第一势阱区~第N势阱区则设置在n型半导体衬底的p型势阱区上,
在所述p型势阱区上,对所述第一势阱区~第N势阱区施加反向偏压,
所述第一势阱区~第N势阱区的各势阱区,具有p型源区以及漏区,
所述第一晶体管~第N晶体管的各栅极,通过绝缘膜被设置在所述源区以及漏区之间的沟道区上,
在第一势阱区的漏区上提供所述第一电压的同时,第(m-1)势阱区的源区电连接在第m势阱区的漏区,而第N势阱区的源区电压则作为所述升压电压输出,其中,2≤m≤N,m为整数,
在正常工作时,第k晶体管~第N晶体管被设置为导通状态,而所述放电晶体管则被设置为非导通状态,通过利用第一晶体管~第(k-1)晶体管的电荷泵工作生成所述升压电压,
在放电工作时,第k晶体管~第N晶体管被设置为非导通状态,而所述放电晶体管则被设置为导通状态,而由第一势阱区~第(k-1)势阱区的各势阱区、设置在该各势阱区的各漏区以及由所述p型势阱区形成的第一寄生双极晶体管元件~第(k-1)寄生双极晶体管元件,形成电流通路。
5.根据权利要求1所述的升压电路,其特征在于:k为N。
6.根据权利要求4所述的升压电路,其特征在于:k为N。
7.根据权利要求1所述的升压电路,其特征在于,包括:
输出放电晶体管,其设置在所述第N势阱区和所述第一电压或第二电压之间,
在正常工作时,所述输出放电晶体管被设置为非导通状态;
在放电工作时,所述输出放电晶体管被设置为导通状态。
8.根据权利要求4所述的升压电路,其特征在于,包括:
输出放电晶体管,其设置在所述第N势阱区和所述第一电压或第二电压之间,
在正常工作时,所述输出放电晶体管被设置为非导通状态;
在放电工作时,所述输出放电晶体管被设置为导通状态。
9.一种电源电路,其特征在于,包括:
权利要求1所述的升压电路;
电压极性翻转电路,其以所述第一电压以及第二电压之间的电压为基准,使所述升压电压的极性翻转。
10.一种电源电路,其特征在于,包括:
权利要求4所述的升压电路;
电压极性翻转电路,其以所述第一电压以及第二电压之间的电压为基准,使所述升压电压的极性翻转。
11.根据权利要求9或10所述的升压电路,其特征在于:
所述第一电压是施加在简单矩阵型液晶面板的段电极上的电压中的一个;
所述反向偏压是施加在所述液晶面板的公共电极上的高电位侧电压以及低电位侧电压中的一个;以及
所述升压电压是所述高电位侧电压以及所述低电位侧电压中的另一个。
12.一种液晶驱动装置,其特征在于,包括:
权利要求9至11中任一项的电源电路;
驱动电路,利用所述第一电压、所述反向偏压、以及所述升压电压中的至少一个,驱动简单矩阵型液晶面板的段电极或公共电极。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004008226 | 2004-01-15 | ||
JP2004008226A JP3846478B2 (ja) | 2004-01-15 | 2004-01-15 | 昇圧回路、電源回路及び液晶駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1641985A true CN1641985A (zh) | 2005-07-20 |
CN100413193C CN100413193C (zh) | 2008-08-20 |
Family
ID=34747167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100023019A Expired - Fee Related CN100413193C (zh) | 2004-01-15 | 2005-01-17 | 升压电路、电源电路以及液晶驱动装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7295198B2 (zh) |
JP (1) | JP3846478B2 (zh) |
CN (1) | CN100413193C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101388393B (zh) * | 2008-08-26 | 2012-11-14 | 矽创电子股份有限公司 | 点转换系统的极性切换结构 |
CN107393575A (zh) * | 2016-04-28 | 2017-11-24 | 拉碧斯半导体株式会社 | 升压电路 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4093231B2 (ja) * | 2004-12-21 | 2008-06-04 | セイコーエプソン株式会社 | 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法 |
JP2009289979A (ja) * | 2008-05-29 | 2009-12-10 | Panasonic Corp | 昇圧回路 |
KR101022106B1 (ko) * | 2008-08-06 | 2011-03-17 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 |
JP5600881B2 (ja) * | 2009-03-06 | 2014-10-08 | セイコーエプソン株式会社 | Dc−dcコンバータ回路、電気光学装置及び電子機器 |
US8884940B2 (en) * | 2010-01-06 | 2014-11-11 | Qualcomm Mems Technologies, Inc. | Charge pump for producing display driver output |
US20110199039A1 (en) * | 2010-02-17 | 2011-08-18 | Lansberry Geoffrey B | Fractional boost system |
US8653882B2 (en) * | 2012-03-29 | 2014-02-18 | Apple Inc. | Controlling over voltage on a charge pump power supply node |
US9135843B2 (en) | 2012-05-31 | 2015-09-15 | Qualcomm Mems Technologies, Inc. | Charge pump for producing display driver output |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1106584C (zh) * | 1999-01-08 | 2003-04-23 | 精工爱普生株式会社 | 液晶驱动用电源装置及使用它的液晶装置和电子仪器 |
JP3316468B2 (ja) | 1999-03-11 | 2002-08-19 | セイコーエプソン株式会社 | 昇圧回路、昇圧方法および電子機器 |
JP2004180364A (ja) | 2002-11-25 | 2004-06-24 | Seiko Epson Corp | 電源回路 |
JP3841083B2 (ja) | 2004-01-20 | 2006-11-01 | セイコーエプソン株式会社 | 昇圧回路、電源回路及び液晶駆動装置 |
-
2004
- 2004-01-15 JP JP2004008226A patent/JP3846478B2/ja not_active Expired - Fee Related
- 2004-12-30 US US11/024,713 patent/US7295198B2/en active Active
-
2005
- 2005-01-17 CN CNB2005100023019A patent/CN100413193C/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101388393B (zh) * | 2008-08-26 | 2012-11-14 | 矽创电子股份有限公司 | 点转换系统的极性切换结构 |
CN107393575A (zh) * | 2016-04-28 | 2017-11-24 | 拉碧斯半导体株式会社 | 升压电路 |
CN107393575B (zh) * | 2016-04-28 | 2022-01-21 | 拉碧斯半导体株式会社 | 升压电路 |
Also Published As
Publication number | Publication date |
---|---|
US7295198B2 (en) | 2007-11-13 |
JP2005204411A (ja) | 2005-07-28 |
JP3846478B2 (ja) | 2006-11-15 |
US20050156923A1 (en) | 2005-07-21 |
CN100413193C (zh) | 2008-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1641985A (zh) | 升压电路、电源电路以及液晶驱动装置 | |
CN1645728A (zh) | 升压电路、电源电路及液晶驱动装置 | |
CN100350443C (zh) | 电源电路、显示驱动器及电压供给方法 | |
CN1230795C (zh) | 单位电路的控制中使用的数据线的驱动 | |
CN100338879C (zh) | 配备了校正电路的数字电路及具有该数字电路的电子装置 | |
CN1252901C (zh) | 变换电路及其控制方法,和显示器以及便携终端 | |
CN1267876C (zh) | 电子电路与驱动方法、电光装置与驱动方法和电子设备 | |
CN1267880C (zh) | 显示驱动电路,显示面板,显示装置和显示驱动方法 | |
CN1197049C (zh) | 信号驱动电路、显示装置、电光装置及信号驱动方法 | |
CN1504990A (zh) | 电源供给方法及电源电路 | |
CN1809862A (zh) | 液晶显示装置 | |
CN1670808A (zh) | 显示设备驱动电路及显示电路 | |
CN1758305A (zh) | 电源电路、显示驱动器、光电装置及电子设备 | |
CN1591104A (zh) | 电子电路、电光学装置、电子装置以及这些的驱动方法 | |
CN1664739A (zh) | 公共电压生成电路、电源电路、显示驱动器和公共电压生成方法 | |
CN1530904A (zh) | 显示器及其驱动方法与装置 | |
CN1475838A (zh) | 液晶显示装置 | |
CN1868003A (zh) | 移位寄存器、具有此移位寄存器的液晶显示装置和使用其驱动扫描线的方法 | |
CN1658053A (zh) | 光敏器件以及包含光敏器件的显示装置 | |
CN1467695A (zh) | 电子电路、电光装置、电光装置的驱动方法以及电子仪器 | |
CN1677845A (zh) | 放大电路及显示装置 | |
CN101060323A (zh) | 钟控反相器、“与非”门、“或非”门和移位寄存器 | |
CN1601597A (zh) | 显示驱动器、电光学装置以及电光学装置的驱动方法 | |
CN1228756C (zh) | 显示器驱动方法,显示器件和显示装置 | |
CN1783196A (zh) | 显示器以及便携终端 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080820 Termination date: 20210117 |