CN107393575B - 升压电路 - Google Patents

Abstract

本发明涉及升压电路。目的在于提供一种能够在不招致功耗的增加的情况下生成抑制了振铃的升压电压的升压电路。如以下那样控制电荷泵部，所述电荷泵部包含：根据第一时钟信号而在输出节点蓄积电荷的电容器、以及根据在控制端接收的第二时钟信号而将输入节点的电压导入并向输出节点施加的传输门。即，在规定的监控期间内输出节点的电压比目标电压大的期间的合计时间的比率为第一阈值以下的情况即电荷泵部执行升压工作的期间比较长的情况下，增加第二时钟信号的脉冲电压值。

Description

升压电路

技术领域

本发明涉及升压电路，特别是涉及在半导体装置内进行电源电压的升压的升压电路。

背景技术

在作为半导体装置的例如非易失性半导体存储器中，作为用于进行数据的写入的写入电压而需要高电压（几伏特~20伏特）。因此，在非易失性半导体存储器中，通过电荷泵电路等升压电路使从外部供给的比较低电压的电源电压升压，由此，生成向存储器单元施加的写入电压。

作为电荷泵电路，已知有电荷泵电路（例如参照专利文献1），所述电荷泵电路具有进行电荷的充放电的电容器、以及通过重复将由该电容器生成的电荷转移到输出线的工作和停止该转移的工作来使输出线上的电压上升的传输门。

现有技术文献

专利文献

专利文献1：日本特开2003-249076号公报。

发明要解决的课题

作为在这样的电荷泵电路中使用的传输门，考虑由于升压时的基板效应造成的阈值电压的上升的量，采用阈值电压低的MOS（Metal Oxide Semiconductor，金属氧化物半导体）晶体管。

可是，当由于制造上的偏差等而传输门的阈值电压向变大的一方转变时，存在利用传输门的电荷的转移期间变短的情况。因此，此时，到使升压电压到达期望的电压值为止的期间变长，需要相应地使电荷泵电路的工作期间变长。由此，产生招致功耗的增大这样的问题。此外，当传输门的阈值电压向变小的一方转变时，存在升压速度过于快的情况，此时，产生在升压电压中产生以期望的电压值为中心的振铃这样的问题。

发明内容

因此，本发明的目的在于提供一种能够在不招致功耗的增加的情况下生成抑制了振铃的升压电压的升压电路。

用于解决课题的方案

本发明的升压电路是，一种升压电路，具有：电荷泵部，生成将向输入节点施加的输入电压升压后的升压电压并将其向输出节点输出；以及控制部，对所述电荷泵部的工作进行控制，所述电荷泵部包含：电容器，根据第一时钟信号，在所述输出节点蓄积电荷；以及传输门，根据在控制端接收的第二时钟信号，将所述输入节点的电压导入并向所述输出节点施加，所述控制部具有时钟电压调整部，所述时钟电压调整部在规定的监控期间内所述升压电压比所述目标电压大的期间的合计时间的比率为第一阈值以下的情况下增加所述第二时钟信号的脉冲电压值。

此外，本发明的升压电路是，一种升压电路，具有：电荷泵部，包含将第一~第n（n为2以上的整数）电荷泵电路串联连接的结构，在所述第一~第n电荷泵电路中，每一个具有输入节点和输出节点，在自身的输出节点生成将向自身的所述输入节点施加的输入电压升压后的升压电压；以及控制部，对所述电荷泵部的工作进行控制，所述第一~第n电荷泵电路的每一个包含：电容器，根据第一时钟信号，在自身的所述输出节点蓄积电荷；以及传输门，根据在栅极端接收的第二时钟信号，将自身的所述输入节点的电压导入并向自身的所述输出节点施加，所述控制部具有时钟电压调整部，所述时钟电压调整部在规定的监控期间内所述第n电荷泵电路的所述输出节点的所述升压电压比所述目标电压大的期间的合计时间的比率为第一阈值以下的情况下，增加所述第二时钟信号的脉冲电压值。

发明效果

在本发明中，如以下那样控制电荷泵部，所述电荷泵部包含：根据第一时钟信号而在输出节点蓄积电荷的电容器、以及根据在控制端接收的第二时钟信号而将输入节点的电压导入并向输出节点施加的传输门。即，在规定的监控期间内输出节点的电压比目标电压大的期间的合计时间的比率为第一阈值以下的情况即电荷泵部执行升压工作的期间比较长的情况下，增加第二时钟信号的脉冲电压值。

因此，当第二时钟信号的脉冲电压值增加时，传输门的导通电阻降低，因此，即使在由于例如制造上的偏差而传输门的阈值电压向变大的一方变动的情况下，也能够抑制由电荷泵部进行的升压工作的执行期间的增大。由此，能够谋求功耗的减少。此外，在增加第二时钟信号的脉冲电压值的稍前，传输门的导通电阻变高，因此，抑制利用电荷泵部的升压速度。因此，即使在由于例如制造上的偏差而传输门的阈值电压向变小的一方变动的情况下，也能够生成抑制了振铃的良好的升压电压。

附图说明

图1是示出本发明的升压电路100的结构的框图。

图2是示出升压电路100的内部工作的一个例子的时间图。

图3是示出电容时钟信号CK1和CK2、栅极时钟信号CK1A和CK2A各自的波形的一个例子的波形图。

图4是示出工作状态监控（duty monitor）电路25的电路结构的电路图。

图5是示出工作状态监控电路25的内部工作的一个例子的时间图。

图6是示出电压切换电路28的内部结构的一个例子的电路图。

图7是示出电荷泵（charge pump）部10的内部结构的一个例子的框图。

图8是示出电荷泵电路CP1~CPn各自的电路结构的电路图。

图9是示出本发明的升压电路100的另一结构的框图。

图10是示出电容时钟信号CK1和CK2、栅极时钟信号CK1P、CK2P、CK1B和CK2B的波形的一个例子的波形图。

图11是示出电荷泵部10A的内部结构的一个例子的框图。

图12是示出升压电路100的内部工作的另一例子的时间图。

图13是示出工作状态监控电路25内所包含的BST输出电路的一个例子的电路图。

图14是示出升压电路100的内部工作的另一例子的时间图。

具体实施方式

以下，参照附图并详细地说明本发明的实施例。

图1是示出本发明的升压电路100的结构的框图，图2是示出升压电路100的内部工作的一个例子的时间图。

升压电路100被形成在半导体IC芯片内，生成将电源电压VCC升压后的升压电压VEP并将其向电源供给线LL输出。此时，在电源供给线LL连接有从该电源供给线LL接受电源电压（VEP）来进行工作的内部电路。再有，在该内部电路例如为闪速存储器那样的非易失性半导体存储器的情况下，该非易失性半导体存储器基于升压电压VEP来生成数据写入或数据擦除电压并向存储器单元的源极线或字线供给。

如图1所示，升压电路100具有：生成将电源电压VCC升压后的升压电压VEP并将其向电源供给线LL施加的电荷泵部10、以及进行该电荷泵部10的控制的控制部20。

控制部20包含：分压电阻21、比较器22、参照电压生成电路23、定时控制电路24、工作状态监控电路25、振荡电路26、升压时钟信号生成电路27以及电压切换电路28。

分压电阻21具有：其一端连接于电源供给线LL的电阻R1、以及其一端连接于电阻R1的另一端并且向另一端施加接地电压GND的电阻R2。分压电阻21对电源供给线LL的电压进行分压，将其分压电压作为监控电压Vf向比较器22供给。

参照电压生成电路23生成参照电压VRF，并将其向比较器22供给，所述参照电压VRF具有与在使用分压电阻21对成为升压电压VEP的电压值的目标的目标电压VT进行分压的情况下得到的电压值相等的电压值。

比较器22进行参照电压VRF与监控电压Vf的大小比较，由此，判定升压电压VEP是否比目标电压VT大。比较器22如图2所示那样在判定为升压电压VEP为目标电压VT以下的期间中生成逻辑电平0的目标电压到达信号SAO，在判定为升压电压VEP比目标电压VT大的期间中生成逻辑电平1的目标电压到达信号SAO。比较器22将该目标电压到达信号SAO向定时控制电路24、工作状态监控电路25和升压时钟信号生成电路27供给。

定时控制电路24在被供给促使升压电路100的非活性化的逻辑电平0的升压模式信号PRG的期间，生成表示升压控制的非执行期间的逻辑电平0的升压控制期间信号CPHV。接着，定时控制电路24判定升压模式信号PRG是否从逻辑电平0的状态转变为促使升压电路100的活性化的逻辑电平1的状态。在此，在判定为升压模式信号PRG转变为逻辑电平1的状态的情况下，定时控制电路24从在该转变时间点之后目标电压到达信号SAO最初从逻辑电平0转变为逻辑电平1的时间点起生成表示升压控制的执行期间的逻辑电平1的升压控制期间信号CPHV。定时控制电路24将升压控制期间信号CPHV向工作状态监控电路25供给。

振荡电路26遍及被供给促使活性化的逻辑电平1的升压模式信号PRG的期间进行振荡工作，如图2所示那样生成具有规定的振荡频率的基准时钟信号OSC。另一方面，在被供给促使非活性化的逻辑电平0的升压模式信号PRG的期间，振荡电路26停止其振荡工作，在此期间，如图2所示那样生成逻辑电平0固定的基准时钟信号OSC。振荡电路26将该基准时钟信号OSC向工作状态监控电路25和升压时钟信号生成电路27供给。

升压时钟信号生成电路27仅在被供给表示升压电压VEP为目标电压VT以下的逻辑电平0的目标电压到达信号SAO的期间，基于基准时钟信号OSC来生成图3（a）所示那样的电容时钟信号CK1和CK2、栅极时钟信号CK1P和CK2P。电容时钟信号CK1和CK2、栅极时钟信号CK1P和CK2P是彼此为相同频率并且最大峰值电压为电源电压VCC而最小峰值电压为接地电压GND的脉冲电压值a1的时钟信号。此外，关于电容时钟信号CK1和CK2，上升沿部和下降沿部的相位彼此不同。此外，关于电容时钟信号CK1和栅极时钟信号CK2P，相位彼此反相，关于电容时钟信号CK2和栅极时钟信号CK1P，相位彼此反相。升压时钟信号生成电路27将电容时钟信号CK1和CK2向电荷泵部10供给，将栅极时钟信号CK1P和CK2P向电压切换电路28供给。

再有，升压时钟信号生成电路27在被供给表示升压电压VEP比目标电压VT大的逻辑电平1的目标电压到达信号SAO的期间，停止上述的各时钟信号（CK1、CK2、CK1P、CK2P）的向电荷泵部10和电压切换电路28的供给。

图4是示出工作状态监控电路25的电路结构的电路图，图5是示出工作状态监控电路25的内部工作的一个例子的时间图。

在图4中，单脉冲生成电路ON1包含延迟电路DL、反相器IV0和与门AN0。延迟电路DL将使所输入的2值（逻辑电平0或1）的信号延迟规定期间后的延迟信号向反相器IV0供给。反相器IV0将使这样的延迟信号的逻辑电平反相后的反相信号向与门AN0供给。与门AN0将表示该反相信号与向延迟电路DL输入的信号的逻辑积结果的信号作为单脉冲信号输出。由延迟电路DL、反相器IV0和与门AN0构成的电路生成在所输入的信号从逻辑电平0的状态转变为逻辑电平1的状态时仅在规定期间为逻辑电平1而在其他的期间维持逻辑电平0的状态的单脉冲信号。

通过这样的结构，单脉冲生成电路ON1生成如图2所示那样从升压模式信号PRG从逻辑电平0的状态转变为逻辑电平1的时间点起仅在规定期间的期间为逻辑电平1的状态而在其他的期间为逻辑电平0的脉冲状的复位信号，并将其向或非门NR1供给。反相器IV1将使升压模式信号PRG的逻辑电平反相后的信号作为复位信号向或非门NR1供给。或非门NR1仅在从反相器IV1或单脉冲生成电路ON1供给逻辑电平1的复位信号的情况下，将促使计数器的复位的逻辑电平0的复位信号向计数器CN1的复位端子R供给。

计数器CN1例如为16进制计数器，对基准时钟信号OSC的脉冲数目进行计数，将其计数值输出为4位计数位Q0~Q3。计数器CN1在逻辑电平0的复位信号被供给到自身的复位端子R的情况下，使该计数值为零即将计数位Q0~Q3的值初始化为“0000”。之后，在复位信号转变为逻辑电平1之后，计数器CN1接着进行基准时钟信号OSC的脉冲数目的计数。此时，在计数值到达由4位表示的最大值即“1111”之后，计数器CN1根据下一个基准时钟信号OSC的1个脉冲，将该计数值返回到“0000”，接着，进行基准时钟信号OSC的脉冲的计数。再有，计数器CN1的计数值从“0000”到到达“1111”的期间为图2所示的监控期间MS。在此，计数位Q0~Q3之中的Q0为最低位位（LSB），Q3为最高位位（MSB）。

反相器IV2将使计数器CN1的最高位位即计数位Q3的逻辑电平反相后的反相MSB计数位Qn向单脉冲生成电路ON2、反相器IV3和与门AN1供给。进而，反相器IV2将反相MSB计数位Qn向D触发器（flip flop）D1和D2各自的时钟输入端供给。

单脉冲生成电路ON2由与单脉冲生成电路ON1同样的电路（DL、IV0、AN0）构成。单脉冲生成电路ON2生成从反相MSB计数位Qn从逻辑电平0的状态转变为逻辑电平1的时间点起仅在规定期间的期间为逻辑电平1的状态而在其他的期间为逻辑电平0的脉冲状的复位信号，并将其向或非门NR2供给。反相器IV4将使升压控制期间信号CPHV的逻辑电平反相后的信号作为复位信号向或非门NR2供给。或非门NR2仅在从反相器IV4或单脉冲生成电路ON2供给逻辑电平1的复位信号的情况下，将促使计数器的复位的逻辑电平0的复位信号RES向计数器CN2的复位端子R供给。

反相器IV5将使目标电压到达信号SAO的逻辑电平反相后的反相目标电压到达信号向与门AN2供给。

与门AN2仅在反相目标电压到达信号处于逻辑电平1的状态的期间，将基准时钟信号OSC作为基准时钟信号OSCD向计数器CN2的时钟端子供给。也就是说，与门AN2仅在如图2所示那样目标电压到达信号SAO处于逻辑电平0的状态的情况下将基准时钟信号OSC作为基准时钟信号OSCD向计数器CN2的时钟端子供给。

计数器CN2例如为16进制计数器，对基准时钟信号OSCD的脉冲数目进行计数，将其计数值输出为4位计数位QD0~QD3。计数器CN2在逻辑电平0的复位信号RES被供给到自身的复位端子R的情况下，使该计数值为零即将计数位QD0~QD3的值初始化为“0000”。之后，在复位信号转变为逻辑电平1之后，计数器CN2接着进行基准时钟信号OSCD的脉冲数目的计数。此时，在计数值到达由4位表示的最大值即“1111”之后，计数器CN2根据之后的基准时钟信号OSCD的1个脉冲，将该计数值返回到“0000”，接着，进行基准时钟信号OSC的脉冲的计数。再有，计数位QD0~QD3之中的QD0为最低位位（LSB），QD3为最高位位（MSB）。

计数器CN2将表示与计数位QD3的逻辑电平相同逻辑电平的第一工作状态信号DTY1向D触发器D1的输入端D供给。

或非门NR3生成仅在计数器CN2的计数位QD2和QD3都为逻辑电平0的情况下为逻辑电平1而在计数位QD2或QD3的至少一个为逻辑电平1的情况下为逻辑电平0的第二工作状态信号DTY2。或非门NR3将第二工作状态信号DTY2向D触发器D2的输入端D供给。

单脉冲生成电路ON3由与单脉冲生成电路ON1同样的电路（DL、IV0、AN0）构成。单脉冲生成电路ON3生成从升压控制期间信号CPHV从逻辑电平0转变为逻辑电平1的时间点起仅在规定期间的期间为逻辑电平1而在其他的期间为逻辑电平0的脉冲状的复位信号，并将其向或非门NR4供给。

反相器IV6将使作为该工作状态监控电路25的输出信号的电压切换信号BST的逻辑电平反相后的反相电压切换信号向单脉冲生成电路ON4供给。

单脉冲生成电路ON4由与单脉冲生成电路ON1同样的电路（DL、IV0、AN0）构成。单脉冲生成电路ON4生成从反相电压切换信号从逻辑电平0转变为逻辑电平1的时间点起仅在规定期间的期间为逻辑电平1而在其他的期间为逻辑电平0的脉冲状的复位信号，并将其向或非门NR4供给。

或非门NR4仅在从单脉冲生成电路ON3或ON4供给逻辑电平1的复位信号的情况下，将促使D触发器的复位的逻辑电平0的复位信号CLR向D触发器D1~D4各自的复位端子R供给。

D触发器D1在反相MSB计数位Qn的上升沿的定时即从逻辑电平0向逻辑电平1的转变定时导入并保持第一工作状态信号DTY1。D触发器D1将该导入并保持的第一工作状态信号DTY1向下一级的D触发器D3的输入端D供给。

反相器IV3和或非门NR5仅在电压切换信号BST处于逻辑电平0的状态的期间将反相MSB计数位Qn即使计数器CN1的计数位Q3的逻辑电平反相后的信号向D触发器D3的时钟输入端供给。

D触发器D3仅在电压切换信号BST处于逻辑电平0的状态的期间在反相MSB计数位Qn的上升沿的定时将从D触发器D1供给的第一工作状态信号DTY1导入并保持。D触发器D3将该导入并保持的第一工作状态信号DTY1作为第一监视工作状态信号DU1向与门AN3供给。

D触发器D2在反相MSB计数位Qn的上升沿的定时导入并保持第二工作状态信号DTY2。D触发器D2将该导入并保持的第二工作状态信号DTY2向下一级的D触发器D4的输入端D供给。

与门AN1仅在电压切换信号BST为逻辑电平1的期间将反相MSB计数位Qn向D触发器D4的时钟输入端供给。

D触发器D4仅在电压切换信号BST处于逻辑电平0的状态的期间在反相MSB计数位Qn的上升沿的定时将从D触发器D2供给的第二工作状态信号DTY2导入并保持。D触发器D4将使该导入并保持的第二工作状态信号DTY2的逻辑电平反相后的信号作为第二监视工作状态信号DU2向与门AN3供给。

再有，D触发器D1~D4根据从或非门NR4供给的逻辑电平0的复位信号CLR将其保持内容复位为逻辑电平0的状态。

与门AN3仅在第一监视工作状态信号DU1和第二监视工作状态信号DU2都为逻辑电平1的情况下生成将第二脉冲电压值a2指定为栅极时钟信号的脉冲电压值的逻辑电平1的电压切换信号BST。此外，与门AN3在第一监视工作状态信号DU1和第二监视工作状态信号DU2之中的至少一个为逻辑电平0的情况下生成将第一脉冲电压值a1指定为栅极时钟信号的脉冲电压值的逻辑电平0的电压切换信号BST。与门AN3将该电压切换信号BST向电压切换电路28供给。

通过上述的结构，工作状态监控电路25将基准时钟信号OSC中的时钟脉冲的16周期的量作为图2所示的监控期间MS，按照每个监控期间MS，首先求取第一工作状态信号DTY1和第二工作状态信号DTY2。也就是说，工作状态监控电路25在各监控期间MS内目标电压到达信号SAO为逻辑电平1的期间的合计时间为基准时钟信号OSC的脉冲的8周期以上的情况下，如图5所示那样生成逻辑电平1的第一工作状态信号DTY1。此外，工作状态监控电路25在各监控期间MS内目标电压到达信号SAO为逻辑电平1的期间的合计时间为基准时钟信号OSC的脉冲的3周期以下的情况下，如图5所示那样生成逻辑电平1的第二工作状态信号DTY2。

在此，如图5所示那样，当升压控制期间信号CPHV从逻辑电平0转变为逻辑电平1时，按照基准时钟信号OSC的脉冲的每16周期在反相MSB计数位Qn中出现从逻辑电平0转变为逻辑电平1的状态的所谓的上升沿部。此时，由图4所示的D触发器D1和D3、反相器IV3、或非门NR5以及与门AN3构成的电路判定该第一工作状态信号DTY1是否为逻辑电平1，在判定为逻辑电平1之后，将电压切换信号BST从逻辑电平0切换为逻辑电平1。之后，通过由D触发器D2和D4、与门AN1和AN3构成的电路，判定第二工作状态信号DTY2是否为逻辑电平1，在判定为逻辑电平1之后，将电压切换信号BST切换为逻辑电平0，并且，复位D触发器D1~D4。

通过上述的结构，工作状态监控电路25在升压模式信号PRG处于逻辑电平0的状态的期间，生成将上述的脉冲电压值a1指定为栅极时钟信号的脉冲电压值的逻辑电平0的电压切换信号BST。之后，在升压模式信号PRG从逻辑电平0转变为逻辑电平1之后，工作状态监控电路25遍及升压控制期间信号CPHV为表示升压控制的执行期间中的逻辑电平1的期间，进行以下的工作。

也就是说，工作状态监控电路25首先如图2所示那样按照每个监控期间MS基于基准时钟信号OSC来对在该周期内目标电压到达信号SAO为逻辑电平1的期间的合计时间和为逻辑电平0的期间的合计时间进行测定。

然后，工作状态监控电路25求取在各监控期间MS内目标电压到达信号SAO为逻辑电平1的期间的合计时间与目标电压到达信号SAO为逻辑电平0的期间的合计时间的比所谓的占空比（duty ratio）。在此，作为该占空比，按照每个监控期间MS求取在监控期间MS内目标电压到达信号SAO为逻辑电平1的期间的合计时间的比率。再有，如后述那样，在目标电压到达信号SAO为逻辑电平0的情况下，电荷泵部10活性化来进行电荷泵，另一方面，在目标电压到达信号SAO为逻辑电平1的情况下，电荷泵部10为非活性状态，停止电荷泵。因此，以后，将在监控期间MS内目标电压到达信号SAO为逻辑电平0的期间的合计时间称为电荷泵执行期间，将在监控期间MS内目标电压到达信号SAO为逻辑电平1的期间的合计时间称为电荷泵停止期间。

接着，工作状态监控电路25按照每个监控期间MS来判定在该监控期间MS内的电荷泵停止期间的比率是否为第一阈值TH1以下或者是否为比第一阈值TH1大的第二阈值TH2以上。再有，第一阈值TH1被设定为表示在电荷泵执行期间内电荷泵部10消耗的功率量未超过规定的容许功率量的程度的电荷泵执行期间的值。此外，第二阈值TH2被设定为表示在升压电压VEP产生的过冲（overshoot）的量收敛于规定的容许电压范围内的程度的电荷泵执行期间的值。

然后，工作状态监控电路25在判定为在监控期间MS内的电荷泵停止期间的比率为第一阈值TH1以下的情况下，将电压切换信号BST从逻辑电平0切换为逻辑电平1。此外，工作状态监控电路25在判定为在监控期间MS中的电荷泵停止期间的比率为第二阈值TH2以上的情况下，将电压切换信号BST从逻辑电平1切换为逻辑电平0。

也就是说，工作状态监控电路25按照每个监控期间MS在该周期内的电荷泵停止期间的比率为第一阈值TH1以下的情况下将电压切换信号BST从逻辑电平0切换为逻辑电平1。也就是说，工作状态监控电路25将电压切换信号BST从对第一脉冲电压值a1进行指定的逻辑电平0的状态切换为对比第一电压值大的第二脉冲电压值a2进行指定的逻辑电平1。

此外，工作状态监控电路25在监控期间MS内的电荷泵停止期间的比率为第二阈值TH2以上的情况下将电压切换信号BST从对第二脉冲电压值a2进行指定的逻辑电平1的状态切换为对第一脉冲电压值a1进行指定的逻辑电平0的状态。再有，工作状态监控电路25在各监控期间MS内的该电荷泵停止期间的比率比第一阈值TH1大且为不足第二阈值TH2的情况下对直到其稍前的电压切换信号BST的状态进行维持。

工作状态监控电路25将如上述那样生成的电压切换信号BST向电压切换电路28供给。

图6是示出这样的电压切换电路28的内部结构的一个例子的电路图。增压（boost）电路BT基于电源电压VCC来生成与该电源电压VCC的电压值相比高电压的增压电源电压VBST，并将其向选择器SEL供给。选择器SEL在电压切换信号BST表示逻辑电平0的情况下将电源电压VCC向放大器AM1的电源端子供给，另一方面，在电压切换信号BST表示逻辑电平1的情况下，将增压电源电压VBST向放大器AM1和AM2各自的电源端子供给。放大器AM1和AM2例如由电压跟随器结构的运算放大器构成。

放大器AM1生成2值的信号来作为栅极时钟信号CK1A，所述2值的信号在栅极时钟信号CK1P为逻辑电平0的期间中具有向自身的接地端子施加的接地电压GND而在栅极时钟信号CK1P为逻辑电平1的期间中具有向自身的电源端子施加的电压。

放大器AM2生成2值的信号来作为栅极时钟信号CK2A，所述2值的信号在栅极时钟信号CK2P为逻辑电平0的期间中具有向自身的接地端子施加的接地电压GND而在栅极时钟信号CK2P为逻辑电平1的期间中具有向自身的电源端子施加的电压。

通过上述的结构，电压切换电路28在电压切换信号BST表示逻辑电平0的情况下将从升压时钟信号生成电路27供给的栅极时钟信号CK1P和CK2P直接生成为栅极时钟信号CK1A和CK2A。也就是说，此时，电压切换电路28生成如图3（b）所示那样具有脉冲电压值a1（VCC-GND）的2值（逻辑电平0或1）的栅极时钟信号CK1A和CK2A。另一方面，在电压切换信号BST表示逻辑电平1的情况下，电压切换电路28生成具有比这些栅极时钟信号CK1P和CK2P各自的脉冲电压值a1（VCC-GND）大的、图3（c）所示那样的脉冲电压值a2（VBST-GND）的栅极时钟信号CK1A和CK2A。再有，栅极时钟信号CK1A和CK2A各自的频率和相位与栅极时钟信号CK1P和CK2P各自的频率和相位相同。电压切换电路28将上述的栅极时钟信号CK1A和CK2A向电荷泵部10供给。

图7是示出电荷泵部10的内部结构的一个例子的框图。如图7所示，电荷泵部10具有串联连接的n个电荷泵电路CP1~CPn（n为2以上的整数）。电荷泵电路CP1~CPn的每一个由相同电路结构构成。

图8是示出电荷泵电路CP1~CPn各自的电路结构的电路图。电荷泵电路CP1~CPn的每一个具有：输入节点IN、输出节点OUT、第一时钟输入端CLK1和第二时钟输入端CLK2、n沟道MOS型的晶体管MNT和MNG、电容器CNG和CNT。

作为传输门（transfer gate）的晶体管MNT的源极端连接于输入节点IN，其漏极端连接于输出节点OUT。作为辅助传输门的晶体管MNG的漏极端连接于作为晶体管MNT的控制端的栅极端。晶体管MNG的源极端连接于输入节点IN，栅极端连接于输出节点OUT。

电容器CNT由将n沟道MOS型的晶体管的源极端和漏极端彼此连接的结构构成，源极端和漏极端彼此的连接点为电容器CNT的一端，该晶体管的栅极端为电容器CNT的另一端。也就是说，在图8所示的电路中，电容器CNT作为其一端连接于第一时钟输入端CLK1而另一端连接于输出节点OUT的电荷泵用的电容器发挥作用。

电容器CNG由将n沟道MOS型的晶体管的源极端和漏极端彼此连接的结构构成，源极端和漏极端彼此的连接点为电容器的一端，该晶体管的栅极端为电容器的另一端。也就是说，在图8所示的电路中，电容器CNG为其一端连接于第二时钟输入端CLK2而另一端连接于晶体管MNT的栅极端的栅电荷（gate charge）用的电容器。

在图8所示的电荷泵电路CP中，作为第一电容器的电容器CNT根据作为向第一时钟输入端CLK1供给的第一时钟信号的电容时钟信号CK1或CK2，使电荷蓄积到输出节点OUT，由此，将该输出节点OUT的电压升压。此外，在电荷泵电路CP中，作为第二电容器的电容器CNG根据作为向第二时钟输入端CLK2供给的第二时钟信号的栅极时钟信号CK1A或CK2A，使电荷蓄积到晶体管MNT的栅极端，由此，将该栅极端的电压升压。进而，作为辅助传输门的晶体管MNG根据输出节点OUT的电压，将输入节点IN的电压重叠于晶体管MNT的栅极端。由此，作为传输门的晶体管MNT当自身的栅极端的电压超过阈值电压时为导通状态，将输入节点IN的电压施加到输出节点OUT。

在此，在图7所示的电荷泵部10中，向串联连接的电荷泵电路CP1~CPn之中的排头的电荷泵电路CP1的输入节点IN施加电源电压VCC，该电荷泵电路CP1的输出节点OUT连接于下一级的电荷泵电路CP2的输入节点IN。进而，在电荷泵电路CP（k）（k为3~n的整数）的输入节点IN连接有电荷泵电路CP（k-1）的输出节点OUT。电源供给线LL连接于电荷泵电路CP1~CPn之中的最后部的电荷泵电路CPn的输出节点OUT。此时，电荷泵电路CPn的输出节点OUT的电压作为上述的升压电压VEP经由电源供给线LL向内部电路供给。

进而，在电荷泵部10中，向电荷泵电路CP1~CPn之中的第奇数个电荷泵电路CP各自的第一时钟输入端CLK1供给图3（a）所示的电容时钟信号CK2。进而，向第奇数个电荷泵电路CP各自的第二时钟输入端CLK2供给图3（b）或图3（c）所示的栅极时钟信号CK1A。此外，向串联连接的电荷泵电路CP1~CPn之中的第偶数个电荷泵电路CP各自的第一时钟输入端CLK1供给图3（a）所示的电容时钟信号CK1。此外，向第偶数个电荷泵电路CP各自的第二时钟输入端CLK2供给图3（b）或图3（c）所示的栅极时钟信号CK2A。

通过图7所示的结构，在电荷泵部10中，第偶数个电荷泵电路CP在栅极时钟信号CK2A表示逻辑电平1的期间中导入与第奇数个电荷泵电路CP根据电容时钟信号CK2向自身的输出节点OUT蓄积的电荷伴随的电压，并将其施加到自身的输出节点OUT。进而，在电荷泵部10中，第奇数个电荷泵电路CP在栅极时钟信号CK1A表示逻辑电平1的期间中导入与第偶数个电荷泵电路CP根据电容时钟信号CK1向自身的输出节点OUT蓄积的电荷伴随的电压，并将其施加到自身的输出节点OUT。

在电荷泵电路CP1~CPn的每一个中重复实施这样的工作，由此，向电荷泵电路CP1供给的电源电压VCC的电压值经由电荷泵电路CP1~CPn逐渐增加。也就是说，电荷泵电路CP1的输出节点OUT的电压值为比电源电压VCC高的第一电压，导入该第一电压后的下一级的电荷泵电路CP2的输出节点OUT的电压值为比该第一电压高的第二电压。此外，导入该第二电压后的下一级的电荷泵电路CP3的输出节点OUT的电压值为比该第二电压高的第三电压。像这样，在串联连接的电荷泵电路CP1~CPn中，越是后级的电荷泵电路CP，输出节点OUT的电压越高。因此，在电荷泵电路CP1~CPn之中最后尾的电荷泵电路CPn的输出节点OUT的电压为最高电压，因此，在电荷泵部10中，将电荷泵电路CPn的输出节点OUT的电压作为升压电压VEP向电源供给线LL施加。

总之，电荷泵部10遍及从升压时钟信号生成电路27和电压切换电路28供给电容时钟信号CK1和CK2、栅极时钟信号CK1A和CK2A的期间进行活性化，进行将电源电压VCC的电压逐渐升压的所谓的电荷泵。然后，电荷泵部10将该升压后的升压电压VEP向电源供给线LL供给。再有，在该时钟信号（CK1、CK2、CK1A、CK2A）的供给停止的期间，电荷泵部10为非活性状态，不进行上述那样的电荷泵。因此，在此期间，升压电压VEP的电压值逐渐降低。

接着，参照图2所示的时间图并对具有图1所示的结构的升压电路100的工作进行说明。

首先，在升压模式信号PRG从逻辑电平0转变为逻辑电平1的稍后的时间点，如图2所示那样，升压电压VEP具有目标电压VT以下的电压值。因此，在此期间，升压时钟信号生成电路27和电压切换电路28将各时钟信号（CK1、CK2、CK1A、CK2A）向电荷泵部10供给。由此，电荷泵部10开始电荷泵，如图2所示那样，升压电压VEP的电压值逐渐增加而到达目标电压VT（初始电荷泵期间IG）。在这样的初始电荷泵期间IG之后，对电荷泵部10实施如以下那样交替地重复电荷泵的停止和执行的升压控制。

即，电荷泵部10当升压电压VEP超过目标电压VT时，来自升压时钟信号生成电路27和电压切换电路28的时钟信号（CK1、CK2、CK1A、CK2A）的供给停止，因此，停止电荷泵（电荷泵停止期间STP）。因此，遍及电荷泵停止的期间，如图2所示那样，升压电压VEP的电压值逐渐降低而再次到达目标电压VT。在此，当升压电压VEP为目标电压VT以下时，升压时钟信号生成电路27和电压切换电路28对电荷泵部10开始时钟信号（CK1、CK2、CK1A、CK2A）的供给。由此，电荷泵部10开始电荷泵，因此，如图2所示那样，升压电压VEP的电压值逐渐增加而到达目标电压VT（电荷泵执行期间GO）。

像这样，在初始电荷泵期间IG之后，如图2所示那样，交替地重复电荷泵停止期间STP和电荷泵执行期间GO，由此，升压电压VEP的电压值如图2所示那样被维持为目标电压VT附近的电压值。

进而，当升压控制期间信号CPHV如图2所示那样从逻辑电平0转变为逻辑电平1时，工作状态监控电路25首先求取在各监控期间MS内目标电压到达信号SAO为逻辑电平1的期间的比率即电荷泵停止期间的比率。

在此，当伴随着受到升压电压VEP的供给的内部电路中的负载电流的增大、升压电压VEP的电压值例如如图2所示的监控期间M2那样大幅度地降低时，电荷泵停止期间（SAO为逻辑电平1的期间）变短，相应地，电荷泵执行期间变长。再有，即使在由于制造上的偏差而电荷泵电路CP1~CPn各自的传输门（MNT）的阈值电压比期望值大的情况下，也招致电荷泵执行期间的增大。

因此，升压电路100的工作状态监控电路25在监控期间MS内的电荷泵停止期间的比率为第一阈值TH1以下的情况下，如图2所示那样将电压切换信号BST从逻辑电平0的状态切换为逻辑电平1。由此，电压切换电路28将向电荷泵电路CP1~CPn各自的传输门（MNT）的栅极端供给的栅极时钟信号CK1A和CK2A各自的脉冲电压值从图3（b）所示的脉冲电压值a1切换为图3（c）所示的脉冲电压值a2。

因此，此时，电荷泵电路CP1~CPn各自的晶体管MNT的栅极端由与电源电压VCC相比高电压的增压电源电压VSBT驱动。由此，电荷泵电路CP1~CPn各自的晶体管MNT的导通电阻降低，因此，升压电路100的电流驱动能力变高，相应地，能够谋求电荷泵执行期间的缩短。再有，作为MOS晶体管的晶体管MNT的栅极端的阻抗比较高，因此，与伴随着栅极时钟信号（CK1A、CK2A）的电压值增大的功耗量的增大的量相比，伴随着电荷泵执行期间的缩短的电量消耗量的降低的量更多。因此，能够谋求功耗量的削减。

此外，当受到升压电压VEP的供给的内部结构中的负载电流为微量时，例如如图2所示的监控期间M4那样，升压电压VEP的升压速度增大，存在产生大振幅的振铃（ringing）的可能性。再有，即使在由于制造上的偏差而电荷泵电路CP1~CPn各自的传输门（MNT）的阈值电压比期望值小的情况下，升压电压VEP的升压速度也增大，存在产生大振幅的振铃的可能性。因此，升压电路100的工作状态监控电路25在监控期间MS内的电荷泵停止期间的比率为第二阈值TH2以上的情况下，如图2所示那样将电压切换信号BST从逻辑电平1的状态切换为逻辑电平0。由此，电压切换电路28将向电荷泵电路CP1~CPn各自的传输门（MNT）的栅极端供给的栅极时钟信号CK1A和CK2A各自的脉冲电压值从图3（c）所示的脉冲电压值a2切换为图3（b）所示的脉冲电压值a1。

因此，此时，电荷泵电路CP1~CPn各自的晶体管MNT的栅极端由电压值比增压电源电压VBS低的电源电压VCC驱动。由此，电荷泵电路CP1~CPn各自的晶体管MNT的导通电阻增加，因此，相应地，利用电荷泵的升压速度降低。因此，能够抑制在升压电压VEP中产生的振铃的量。

图9是示出本发明的升压电路100的另一结构的框图。再有，在图9所示的结构中，除了代替升压时钟信号生成电路27而采用升压时钟信号生成电路27A并且代替电荷泵部10而采用电荷泵部10A的方面之外的其他的结构与图1所示的结构相同。

在图9中，升压时钟信号生成电路27A仅在被供给表示升压电压VEP为目标电压VT以下的逻辑电平0的目标电压到达信号SAO的期间，基于基准时钟信号OSC来生成图10所示那样的电容时钟信号CK1和CK2、栅极时钟信号CK1P、CK2P、CK1B和CK2B。再有，电容时钟信号CK1和CK2、栅极时钟信号CK1P、CK2P的波形与图3所示的波形相同。此外，栅极时钟信号CK1P与CK1B彼此具有相同波形，栅极时钟信号CK2P与CK2B彼此具有相同波形。

升压时钟信号生成电路27A与升压时钟信号生成电路27同样地将电容时钟信号CK1和CK2向电荷泵部10A供给，将栅极时钟信号CK1P和CK2P向电压切换电路28供给。进而，升压时钟信号生成电路27A将图10所示的栅极时钟信号CK1B和CK2B向电荷泵部10A供给。

图11是示出电荷泵部10A的内部结构的一个例子的框图。如图11所示，电荷泵部10A与电荷泵部10同样地具有串联连接的n个电荷泵电路CP1~CPn。电荷泵电路CP1~CPn的每一个与图7所示的电荷泵电路CP1~CPn同样地每一个具有图8所示的内部结构。

此外，向串联连接的电荷泵电路CP1~CPn之中的排头的电荷泵电路CP1的输入节点IN施加电源电压VCC，该电荷泵电路CP1的输出节点OUT连接于下一级的电荷泵电路CP2的输入节点IN。进而，在电荷泵电路CP（k）（k为3~n的整数）的输入节点IN连接有电荷泵电路CP（k-1）的输出节点OUT。电荷泵电路CP1~CPn之中的最后部的电荷泵电路CPn的输出节点OUT的电压作为升压电压VEP输出。

在此，在电荷泵部10A中，向电荷泵电路CP1~CPn之中的第偶数个电荷泵电路CP各自的第一时钟输入端CLK1与电荷泵部10同样地供给电容时钟信号CK1。此外，向电荷泵电路CP1~CPn之中的第奇数个电荷泵电路CP各自的第一时钟输入端CLK1与电荷泵部10同样地供给电容时钟信号CK2。

进而，在电荷泵部10A中，将电荷泵电路CP1~CPn划分为前级部的CP1~CPm（m为2以上不足n的整数）和后级部的CP（m+1）~CPn，如以下那样，向电荷泵电路CP各自的第二时钟输入端CLK2供给栅极时钟信号CK1A、CK2A、CK1B、CK2B。

即，向前级部的电荷泵电路CP1~CPm之中的第奇数个电荷泵电路CP各自的第二时钟输入端CLK2供给栅极时钟信号CK1B，向电荷泵电路CP1~CPm之中的第偶数个电荷泵电路CP各自的第二时钟输入端CLK2供给栅极时钟信号CK2B。

此外，向后级部的电荷泵电路CP（m+1）~CPn之中的第奇数个电荷泵电路CP各自的第二时钟输入端CLK2供给栅极时钟信号CK1A，向电荷泵电路CP（m+1）~CPn之中的第偶数个电荷泵电路CP各自的第二时钟输入端CLK2供给栅极时钟信号CK2A。

此时，关于栅极时钟信号CK1A和CK2A，根据电压切换信号BST将其电压值从脉冲电压值a1增加为比该脉冲电压值a1大的脉冲电压值a2，但是，栅极时钟信号CK1B和CK2B的电压值被脉冲电压值a1固定化。因此，在电荷泵部10A中，仅向电荷泵电路CP1~CPn之中的后级部的电荷泵电路CP（m+1）~CPn供给增加了脉冲电压值的栅极时钟信号（CK1A、CK2A）。即，在串联连接的电荷泵电路CP1~CPn中，与前级部相比，后级部的电荷泵电路CP的基板效应更大，在电荷泵电路CP的输出节点OUT产生的电压变高，难以进行传输门（MNT）中的导入。

因此，在电荷泵部10A中，仅向串联连接的电荷泵电路CP1~CPn之中的后级部的电荷泵电路组供给电压切换可变的栅极时钟信号（CK1A、CK2A），由此，得到与图1所示的结构同样的效果，并且，谋求进一步的小功率化。

再有，在图2所示的实施例中，在初始电荷泵期间IG中，工作状态监控电路25将对脉冲电压值a1进行指定的逻辑电平0的电压切换信号BST向电压切换电路28供给。

可是，作为工作状态监控电路25，如图12所示那样遍及初始电荷泵期间IG中将逻辑电平1的电压切换信号BST向电压切换电路28供给也可。也就是说，在初始电荷泵期间IG中，强制性地向电压切换电路28供给将比脉冲电压值a1大的脉冲电压值a2指定为栅极时钟信号（CK1A、CK2A）的栅极电压值的逻辑电平1的电压切换信号BST。此时，在工作状态监控电路25内，包含例如图13所示那样的BST输出电路。再有，图13所示的BST输出电路具有RS触发器RFx、与门ANx和或门ORx。向RS触发器RFx的置位（set）端子S供给升压控制期间信号CPHV，向反相复位端子R供给升压模式信号PRG。与门ANx在RS触发器RFx的反相输出端子的信号表示逻辑电平1并且升压模式信号PRG为逻辑电平1的情况下将逻辑电平1的初始电压切换信号IBO向或门ORx供给。此外，与门ANx在RS触发器RFx的反相输出端子的信号表示逻辑电平0的情况或者升压模式信号PRG为逻辑电平0的情况下将逻辑电平0的初始电压切换信号IBO向或门ORx供给。或门ORx将电压切换信号BST或初始电压切换信号IBO作为电压切换信号BSTx向电压切换电路28供给。

根据这样的结构，能够在不增加在半导体芯片内的电荷泵电路CP1~CPn的占有面积的情况下缩短升压电压VEP的电压上升时间。

此外，在图12所示的工作中，遍及初始电荷泵期间IG中将逻辑电平1的电压切换信号BST向电压切换电路28供给，但是，未必需要遍及初始电荷泵期间IG中将逻辑电平1的电压切换信号BST向电压切换电路28供给。

例如，如图14所示，在从升压模式信号PRG从逻辑电平0转变为逻辑电平1的状态的时间点起经过规定期间T1的时间点处升压电压VEP为目标电压VT以下的情况下，在从规定时间T1的经过时间点到升压控制期间信号CPHV的上升时间点的期间，将逻辑电平1的电压切换信号BST向电压切换电路28供给。此时，在工作状态监控电路25内设置有以下那样的定时器和电压切换脉冲产生部。也就是说，该定时器从升压模式信号PRG从逻辑电平0转变为逻辑电平1的状态的时间点起进行经过时间的测量。电压切换脉冲产生部判定由该定时器测量的经过时间是否与规定期间T1一致，在判定为一致的情况下，判定升压电压VEP是否比目标电压VT大。此时，在判定为升压电压VEP为目标电压VT以下的情况下，电压切换脉冲产生部遍及从该时间点到升压控制期间信号CPHV的上升时间点的期间将维持逻辑电平1的状态的脉冲信号作为电压切换信号BST向电压切换电路28供给。在此，在从升压模式信号PRG从逻辑电平0转变为逻辑电平1的状态的时间点起经过规定期间T1的时间点处升压电压VEP比目标电压VT大的情况下，电压切换脉冲产生部不生成上述那样的脉冲信号。也就是说，此时，工作状态监控电路25遍及初始电荷泵期间IG中如图2所示那样将逻辑电平0的电压切换信号BST向电压切换电路28供给。

根据这样的结构，与如图12所示那样遍及初始电荷泵期间IG中生成高电压（脉冲电压值a2）的栅极时钟信号（CK1A、CK2A）的情况相比，能够减少功耗量。进而，在初始电荷泵期间IG中，将高电压（脉冲电压值a2）的栅极时钟信号（CK1A、CK2A）向各电荷泵电路（CP1~CPn）的传输门（MNT）的控制部（栅极端）供给的期间变短，因此，能够使在升压电压VEP中产生的振铃的量减少。

再有，上述实施例中的升压电路100的电荷泵部10或10A包含串联连接的n个电荷泵电路CP1~CPn，但是，该电荷泵电路CP也可以为1个系统。

此外，在图1或图9所示的框图中，使工作状态监控电路25和电源切换电路28为个别的块，但是，被1块化为包含这些工作状态监控电路25和电压切换电路28的时钟电压调整部也可。

总之，作为升压电路100，只要具有以下那样的在输出节点（OUT）生成将向输入节点（IN）施加的输入电压升压后的升压电压（VEP）的电荷泵部（CP）、以及对该电荷泵部进行控制的控制部（20）即可。再有，电荷泵部包含：根据第一时钟信号（CK1、CK2）使电荷蓄积到输出节点的电容器（CNT）、以及根据在控制端（栅极端）接收的第二时钟信号（CK1A、CK2A）将输入节点的电压导入并施加到输出节点的传输门（MNT）。此外，控制部包含以下的时钟电压调整部（25、28）。时钟电压调制部在规定的监控期间（MS）内升压电压比目标电压大的期间的合计时间的比率为第一阈值（TH1）以下的情况下，增加第二时钟信号的脉冲电压值。

附图标记的说明

10 电荷泵部

20 控制部

25 工作状态监控电路

27 升压时钟信号生成电路

28 电压切换电路

MNT 晶体管

CNG 电容器。

Claims (15)

1.一种升压电路，具有：

电荷泵部，生成将向输入节点施加的输入电压升压后的升压电压并将其向输出节点输出；以及

控制部，对所述电荷泵部的工作进行控制，

所述升压电路的特征在于，

所述电荷泵部包含：

电容器，根据第一时钟信号，在所述输出节点蓄积电荷；以及

传输门，根据在控制端接收的第二时钟信号，将所述输入节点的电压导入并向所述输出节点施加，

所述控制部具有时钟电压调整部，所述时钟电压调整部在规定的监控期间内所述升压电压比目标电压大的期间的合计时间的比率为第一阈值以下的情况下增加所述第二时钟信号的脉冲电压值。

2.根据权利要求1所述的升压电路，其特征在于，所述时钟电压调整部在所述监控期间内的所述合计时间的比率比所述第一阈值大且为第二阈值以上的情况下降低所述第二时钟信号的脉冲电压值。

3.根据权利要求2所述的升压电路，其特征在于，所述时钟电压调整部在所述监控期间内的所述合计时间的比率为第一阈值以下的情况下，将所述第二时钟信号的脉冲电压值从第一脉冲电压值切换为比所述第一脉冲电压值高的第二脉冲电压值，在所述监控期间内的所述合计时间的比率为所述第二阈值以上的情况下，将所述第二时钟信号的脉冲电压值从所述第二脉冲电压值切换为所述第一脉冲电压值。

4.根据权利要求1~3的任一项所述的升压电路，其特征在于，所述控制部具有时钟生成电路，所述时钟生成电路生成所述第一时钟信号和所述第二时钟信号，在所述升压电压为目标电压以下的情况下将所述第一时钟信号和所述第二时钟信号向所述电荷泵部供给，另一方面，在所述升压电压比所述目标电压大的情况下停止向所述电荷泵部的所述第一时钟信号和所述第二时钟信号的供给。

5.根据权利要求4所述的升压电路，其特征在于，所述时钟生成电路生成第一和第二栅极时钟信号，在所述升压电压为所述目标电压以下的情况下将所述第一和第二栅极时钟信号向所述时钟电压调整部供给，另一方面，在所述升压电压比所述目标电压大的情况下停止向所述时钟电压调整部的所述第一和第二栅极时钟信号的供给。

6.根据权利要求5所述的升压电路，其特征在于，所述时钟生成电路对促使非活性化或活性化的升压模式信号进行接收，在所述升压模式信号处于促使所述非活性化的状态的期间，停止所述第一时钟信号和所述第二时钟信号的生成，在所述升压模式信号从促使非活性化的状态转变为促使活性化的状态之后，开始所述第一时钟信号和所述第二时钟信号的生成。

7.根据权利要求6所述的升压电路，其特征在于，所述时钟电压调整部在所述升压模式信号从促使所述非活性化的状态转变为促使所述活性化的状态的时间点使所述第二时钟信号的脉冲电压值为所述第一脉冲电压值。

8.根据权利要求6所述的升压电路，其特征在于，所述时钟电压调整部遍及从所述升压模式信号从促使所述非活性化的状态转变为促使所述活性化的状态的时间点到所述升压电压比所述目标电压大的时间点的期间，使所述第二时钟信号的脉冲电压值为所述第二脉冲电压值。

9.根据权利要求6所述的升压电路，其特征在于，所述时钟电压调整部在从所述升压模式信号从促使所述非活性化的状态转变为促使所述活性化的状态的时间点起到经过规定期间的期间，使所述第二时钟信号的脉冲电压值为所述第一脉冲电压值，在所述规定期间的经过时间点处所述升压电压为所述目标电压以下的情况下，使所述第二时钟信号的脉冲电压为所述第二脉冲电压值直到所述升压电压比所述目标电压大。

10.一种升压电路，具有：

电荷泵部，包含将第一~第n电荷泵电路串联连接的结构，其中，n为2以上的整数，在所述第一~第n电荷泵电路中，每一个具有输入节点和输出节点，在自身的输出节点生成将向自身的所述输入节点施加的输入电压升压后的升压电压；以及

控制部，对所述电荷泵部的工作进行控制，

所述升压电路的特征在于，

所述第一~第n电荷泵电路的每一个包含：

电容器，根据第一时钟信号，在自身的所述输出节点蓄积电荷；以及

传输门，根据在栅极端接收的第二时钟信号，将自身的所述输入节点的电压导入并向自身的所述输出节点施加，

所述控制部具有时钟电压调整部，所述时钟电压调整部在规定的监控期间内所述第n电荷泵电路的所述输出节点的所述升压电压比目标电压大的期间的合计时间的比率为第一阈值以下的情况下，增加所述第二时钟信号的脉冲电压值。

11.根据权利要求10所述的升压电路，其特征在于，所述时钟电压调整部在所述监控期间内的所述合计时间的比率比所述第一阈值大且为第二阈值以上的情况下降低所述第二时钟信号的脉冲电压值。

12.根据权利要求11所述的升压电路，其特征在于，所述时钟电压调整部在所述监控期间内的所述合计时间的比率为第一阈值以下的情况下，将所述第二时钟信号的脉冲电压值从第一脉冲电压值切换为比所述第一脉冲电压值高的第二脉冲电压值，在所述监控期间内的所述合计时间的比率为所述第二阈值以上的情况下，将所述第二时钟信号的脉冲电压值从所述第二脉冲电压值切换为所述第一脉冲电压值。

13.根据权利要求10~12的任一项所述的升压电路，其特征在于，所述控制部具有时钟生成电路，所述时钟生成电路生成所述第一时钟信号和所述第二时钟信号，在所述第n电荷泵电路的所述输出节点的所述升压电压为目标电压以下的情况下，将所述第一时钟信号和所述第二时钟信号向所述第一~第n电荷泵电路的每一个供给，另一方面，在所述第n电荷泵电路的所述输出节点的所述升压电压比所述目标电压大的情况下，停止向所述第一~第n电荷泵电路各自的所述第一时钟信号和所述第二时钟信号的供给。

14.根据权利要求13所述的升压电路，其特征在于，所述时钟生成电路生成第一和第二栅极时钟信号，在所述第n电荷泵电路的所述输出节点的所述升压电压为所述目标电压以下的情况下，将所述第一和第二栅极时钟信号向所述时钟电压调整部供给，另一方面，在所述第n电荷泵电路的所述输出节点的所述升压电压比所述目标电压大的情况下，停止向所述时钟电压调整部的所述第一和第二栅极时钟信号的供给。

15.根据权利要求10所述的升压电路，其特征在于，

向所述第一电荷泵电路的所述输入节点施加电源电压，电源供给线连接于所述第n电荷泵电路的所述输出节点，

所述时钟电压调整部不对向所述第一~第n电荷泵电路之中的前级部的第一~第m电荷泵电路供给的所述第二时钟信号进行脉冲电压值的切换，对向所述第一~第n电荷泵电路之中的后级部的第（m+1）~第n电荷泵电路供给的所述第二时钟信号进行从所述第一脉冲电压值向所述第二脉冲电压值的切换或者从所述第二脉冲电压值向所述第一脉冲电压值的切换，其中，m为2以上且不足n的整数。

Images