CN100416799C - 三重工作电压元件 - Google Patents

三重工作电压元件 Download PDF

Info

Publication number
CN100416799C
CN100416799C CNB2005101258628A CN200510125862A CN100416799C CN 100416799 C CN100416799 C CN 100416799C CN B2005101258628 A CNB2005101258628 A CN B2005101258628A CN 200510125862 A CN200510125862 A CN 200510125862A CN 100416799 C CN100416799 C CN 100416799C
Authority
CN
China
Prior art keywords
type
well
operating voltage
type well
working voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005101258628A
Other languages
English (en)
Other versions
CN1979805A (zh
Inventor
洪梓晏
邱明正
吴展良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Priority to CNB2005101258628A priority Critical patent/CN100416799C/zh
Publication of CN1979805A publication Critical patent/CN1979805A/zh
Application granted granted Critical
Publication of CN100416799C publication Critical patent/CN100416799C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种三重工作电压元件，其包括一第一型基底、一高压(HV)第一型井、一第二型井、一低压(LV)元件并、和一中压(MV)元件井。所述HV第一型井安置在所述第一型基底内部。所述第二型井安置在所述第一型基底内部，以使所述HV第一型井与所述第一型基底相分离。所述LV元件井与所述MV元件井藉由分离所述HV第一型井，而分离地安置在所述HV第一型井内部。所述三重工作电压元件有助于减小所述LV元件井与所述MV元件井之间的间隔，并可增进集成电路的集成度。

Description

三重工作电压元件
技术领域
本发明是有关于一种半导体元件，且特别是有关于一种三重工作电压元件。
背景技术
由于不同电特性要求不同工作电压，所以在高压、中压、和低压下工作的半导体元件(诸如，三重工作电压元件)在集成电路中并不罕见。其中，为了提高元件的集成度，需要应用微型化的生产制程。此外，也必须应用抗穿通掺杂(anti-punch-through doping)或多重井掺杂(multi-step welldoping)来防止三重工作电压元件中的电流泄漏。
请参阅图1A所示，是现有习知的一种三重工作电压元件的俯视示意图，且图1B为图1A中的三重工作电压元件的截面示意图。如图1A和图1B中所示，LV元件井(device well)130和MV元件井140由P型基底110中的N型埋入层(buried layer)122和高压(HV)N型井124分别隔离。
LV元件井130和MV元件井140由其相应的高压N型井124分离，以防止电流泄漏。然而，应注意，LV元件井130与MV元件井140之间的间隔受高压N型井124和其间的P型基底110的宽度的限制。例如，每一高压N型井124的宽度可为7μm，且其间P型基底110的宽度可为4μm。换言之，LV元件井130和MV元件井140之间的间隔约为18μm。如此一来，三重工作电压元件的布局面积将无法更进一步减小，且相对限制了集成电路的集成度。
发明内容
有鉴于此，本发明的目的就是在减少三重工作电压元件的布局面积，并增进集成电路的集成度。
基于上述或其它目的，本发明提供一种三重工作电压元件。所述三重工作电压元件包括：一第一型基底；一安置在所述第一型基底内部的第一工作电压(HV)第一型井；一安置在所述第一型基底内部以使HV第一型井与第一型基底相分离的第二型井；一安置在HV第一型井内部的第二工作电压(LV)元件井；和一安置在HV第一型井内部的第三工作电压(MV)元件井，其中LV元件井和MV元件井由HV第一型井分离，其中所述三重工作电压元件的工作电压分别为第一工作电压、第二工作电压以及第三工作电压，而不同的工作电压的大小关系为所述第一工作电压大于所述第三工作电压与所述第二工作电压，并且所述第三工作电压大于所述第二工作电压。
根据本发明的实施例，所述第二工作电压(LV)在0与4.5伏特之间，所述第三工作电压(MV)在4.5与12伏特之间，且所述第一工作电压(HV)在12与50伏特之间。
根据本发明的一实施例，所述第一型为P型，且所述第二型为N型。
根据本发明的一实施例，所述第一型为N型，且所述第二型为P型。
根据本发明的一实施例，所述第二型井包括一深第二型井。
根据本发明的一实施例，所述第二型井包括一安置在HV第一型井下方的第二型埋入层和一环绕HV第一型井安置的HV第二型井。
根据本发明的一实施例，LV元件井或MV元件更包括：一安置在HV第一型井内部的第一型井，其中第一型井的掺杂浓度小于HV第一型井的掺杂浓度；一安置在第一型井内部的第二型第一掺杂区域；一安置在第一型井内部的第二型第二掺杂区域；和一安置在第二型第一掺杂区域与第二型第二掺杂区域之间的隔离结构。所述隔离结构可为一局部氧化区域(localoxidation region)或一浅沟渠隔离结构(shallow strench isolationstructure)。
本发明取代现有习知由个别第二型井隔离的方式，将所述LV元件井和所述MV元件井安置在HV第一型井中，以藉由此HV第一型井来分离所述LV元件井和所述MV元件井。如此，不仅可减小LV元件井与MV元件井之间的间隔，以缩小元件的布局面积。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1A为现有习知的一种三重工作电压元件的俯视图。
图1B为图1A中的三重工作电压元件的截面示意图。
图2A为本发明的较佳实施例的一种三重工作电压元件的俯视图。
图2B为图2A中的三重工作电压元件的截面示意图。
图3为图2A的三重工作电压元件的更详细的截面图。
110：P型基底            122：N型埋入层
124：高压N型井          130：LV元件井
140：MV元件井           200：三重工作电压元件
210：P型基底            220：N型井
222：N型埋入层          224：高压N型井
230：低压元件井         232：P型井
234：N型第一掺杂区域    236：N型第二掺杂区域
238：隔离结构           240：中压元件井
242：P型井              244：N型第一掺杂区域
246：N型第二掺杂区域    248：隔离结构
250：高压P型井
具体实施方式
本发明提供一具有较小布局面积的三重工作电压元件，以用于任何可应用的集成电路。具体而言，尽管在下列实施例中，假定第一导电型为P型，且假定第二导电型为N型，但根据本发明的精神，第一导电型可为N型，且第二导电型可为P型。
请参阅图2A所示，是本发明的较佳实施例的一种三重工作电压元件的俯视示意图，且图2B为图2A中的三重工作电压元件的截面示意图。如图2A和图2B中所示，三重工作电压元件200包括一P型基底210、一高压(HV)P型井250、一N型井220、一低压(LV)元件井230和一中压(MV)元件井240。所述高压P型井250安置在P型基底210内部，其中高压P型井250中的掺杂物的浓度大于P型基底210中的掺杂物的浓度。
N型井220形成于P型基底210内部，以使高压P型井250与P型基底210相分离。所述N型井220可防止电流直接撞击P型基底210，而导致三重工作电压元件200损害。在一实施例中，N型井220可包括一安置在高压P型井250下方的N型埋入层222和一环绕高压P型井250安置的高压N型井224。在其它实施例中，N型井220可进一步为具有高浓度N型掺杂物的深N型井。
LV元件井230和MV元件井240分离地安置在HV第一型井250内部，其中LV元件井230和MV元件井240由高压P型井250分离。在没有如图1A和图1B中所示的用于分离LV元件井130与MV元件井140的任何高压N型井124的情况下，LV元件井230与MV元件井240之间的间隔可降低到(例如)2μm。另外，三重工作电压元件200的工作电压可为0～4.5伏特(LV)、4.5～12伏特(MV)和12～50伏特(HV)，而较佳的范围为1.5～3.6伏特(LV)、5～8伏特(MV)和20～40伏特(HV)。当然，本发明并不限制三重工作电压元件200的工作电压。此外，应注意，当在高掺杂高压P型井250中形成LV元件井230和MV元件井240时，应调整掺杂浓度。
请参阅图3所示，其为图2A的三重工作电压元件的更详细的截面图。在实施例中，LV元件230可包括一P型井232、一N型第一掺杂区域234、一N型第二掺杂区域236和一隔离结构238。所述P型井232安置在高压P型井250内部，其中P型井232中的掺杂物浓度小于高压P型井250中的掺杂物的浓度。N型第一掺杂区域234和N型第二掺杂区域236分离地安置在P型井232内部。另外，隔离结构238安置在N型第一掺杂区域234与N型第二掺杂区域236之间，以防止N型第一掺杂区域234与N型第二掺杂区域236之间的通道(channel)的形成，所述通道的形成可导致损害三重工作电压元件200。
另外，MV元件井240可包括一P型井242、一N型第一掺杂区域244，一N型第二掺杂区域246和一隔离结构248。所述P型井242安置在高压P型井250内部，其中P型井242中掺杂物的浓度小于高压P型井250中的掺杂物的浓度。N型第一掺杂区域244和N型第二掺杂区域246分离地安置在P型井242内部。另外，隔离结构248安置在N型第一掺杂区域244与N型第二掺杂区域246之间，以防止N型第一掺杂区域244与N型第二掺杂区域246之间的通道的形成。
隔离结构238和248例如为浅沟渠隔离结构或藉由进行局部氧化制程而形成的局部氧化区域。
综上所述，由于三重工作电压元件的LV元件井和MV元件井由一共同HV第二型井包围，且由一共同HV第一型井分离，因此可减小LV元件井与MV元件井之间的间隔，进而降低三重工作电压元件的布局面积。如此一来，集成电路的集成度也可被大幅地改善。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技术的人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视前述的申请专利技术方案所界定的为准。

Claims (11)

1. 一种三重工作电压元件，其特征在于其包括：
一第一型基底；
一安置在所述第一型基底内部的第一工作电压第一型井；
一安置在所述第一型基底内部以使所述第一工作电压第一型井与所述第一型基底相分离的第二型井；
一安置在所述第一工作电压第一型井内部的第二工作电压元件井；以及
一安置在所述第一工作电压第一型井内部的第三工作电压元件井，其中所述第二工作电压元件井与所述第三工作电压元件井由所述第一工作电压第一型井分离，
其中所述三重工作电压元件的工作电压分别为第一工作电压、第二工作电压以及第三工作电压，而不同的工作电压的大小关系为所述第一工作电压大于所述第三工作电压与所述第二工作电压，并且所述第三工作电压大于所述第二工作电压。
2. 根据权利要求1所述的三重工作电压元件，其特征在于其中所述的第一型为一P型，且所述第二型为一N型。
3. 根据权利要求1所述的三重工作电压元件，其特征在于其中所述的第一型为一N型，且所述第二型为一P型。
4. 根据权利要求1所述的三重工作电压元件，其特征在于其中所述的第二型井包括一安置在所述第一工作电压第一型井下方的第二型埋入层和一环绕所述第一工作电压第一型井安置的第一工作电压第二型井。
5. 根据权利要求1所述的三重工作电压元件，其特征在于其中所述的第二工作电压元件井包括：
一安置在所述第一工作电压第一型井内部的第一型井，其中所述第一型井的掺杂浓度小于所述第一工作电压第一型井的掺杂浓度；
一安置在所述第一型井内部的第二型第一掺杂区域；
一安置在所述第一型井内部的第二型第二掺杂区域；以及
一安置在所述第二型第一掺杂区域与所述第二型第二掺杂区域之间的隔离结构。
6. 根据权利要求5所述的三重工作电压元件，其特征在于其中所述的隔离结构为一局部氧化区域。
7. 根据权利要求5所述的三重工作电压元件，其特征在于其中所述的隔离结构为一浅沟渠隔离结构。
8. 根据权利要求1所述的三重工作电压元件，其特征在于其中所述的第三工作电压元件井包括：
一安置在所述第一工作电压第一型井内部的第一型井，其中所述第一型井的掺杂浓度小于所述第一工作电压第一型井的掺杂浓度；
一安置在所述第一型井内部的第二型第一掺杂区域；
一安置在所述第一型井内部的第二型第二掺杂区域；以及
一安置在所述第二型第一掺杂区域与所述第二型第二掺杂区域之间的隔离结构。
9. 根据权利要求8所述的三重工作电压元件，其特征在于其中所述的隔离结构为一局部氧化区域。
10. 根据权利要求8所述的三重工作电压元件，其特征在于其中所述的隔离结构为一浅沟渠隔离结构。
11. 根据权利要求1所述的三重工作电压元件，其特征在于其中所述的第二工作电压在0与4.5伏特之间，所述第三工作电压在4.5与12伏特之间，且所述第一工作电压在12与50伏特之间。
CNB2005101258628A 2005-11-30 2005-11-30 三重工作电压元件 Active CN100416799C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101258628A CN100416799C (zh) 2005-11-30 2005-11-30 三重工作电压元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101258628A CN100416799C (zh) 2005-11-30 2005-11-30 三重工作电压元件

Publications (2)

Publication Number Publication Date
CN1979805A CN1979805A (zh) 2007-06-13
CN100416799C true CN100416799C (zh) 2008-09-03

Family

ID=38130908

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101258628A Active CN100416799C (zh) 2005-11-30 2005-11-30 三重工作电压元件

Country Status (1)

Country Link
CN (1) CN100416799C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI615965B (zh) * 2016-11-28 2018-02-21 新唐科技股份有限公司 半導體元件
CN111968974A (zh) * 2020-08-28 2020-11-20 电子科技大学 一种可集成功率半导体器件及制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201065A1 (en) * 2003-04-09 2004-10-14 Newport Fab,Llc Dba Jazz Semiconductor Deep N wells in triple well structures and method for fabricating same
US20050017301A1 (en) * 2003-07-25 2005-01-27 Kabushiki Kaisha Toshiba Semiconductor device having a diffusion layer and a manufacturing method thereof
JP2005210780A (ja) * 2004-01-20 2005-08-04 Seiko Epson Corp 昇圧回路、電源回路及び液晶駆動装置
US20050179093A1 (en) * 2004-02-17 2005-08-18 Silicon Space Technology Corporation Buried guard ring and radiation hardened isolation structures and fabrication methods
US20050242375A1 (en) * 2004-04-28 2005-11-03 Cliff Hou Very fine-grain voltage island integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201065A1 (en) * 2003-04-09 2004-10-14 Newport Fab,Llc Dba Jazz Semiconductor Deep N wells in triple well structures and method for fabricating same
US20050017301A1 (en) * 2003-07-25 2005-01-27 Kabushiki Kaisha Toshiba Semiconductor device having a diffusion layer and a manufacturing method thereof
JP2005210780A (ja) * 2004-01-20 2005-08-04 Seiko Epson Corp 昇圧回路、電源回路及び液晶駆動装置
US20050179093A1 (en) * 2004-02-17 2005-08-18 Silicon Space Technology Corporation Buried guard ring and radiation hardened isolation structures and fabrication methods
US20050242375A1 (en) * 2004-04-28 2005-11-03 Cliff Hou Very fine-grain voltage island integrated circuit

Also Published As

Publication number Publication date
CN1979805A (zh) 2007-06-13

Similar Documents

Publication Publication Date Title
US7071518B2 (en) Schottky device
CN102446955B (zh) 高电压金属氧化半导体装置与制造该装置的方法
CN101299438B (zh) 一种半导体结构
US20150001619A1 (en) High side dmos and the method for forming thereof
CN108987457A (zh) 高电压半导体装置
CN101211972A (zh) 半导体结构及其形成方法
US6262459B1 (en) High-voltage device and method for manufacturing high-voltage device
CN101165921A (zh) 半导体结构
US20080303092A1 (en) Asymetrical Field-Effect Semiconductor Device with Sti Region
US10256340B2 (en) High-voltage semiconductor device and method for manufacturing the same
CN100416799C (zh) 三重工作电压元件
CN103531629B (zh) 用于mos晶体管的设备和方法
KR960015858A (ko) 반도체장치 및 그 제조방법
US10128331B1 (en) High-voltage semiconductor device and method for manufacturing the same
EP1223620A3 (en) Electrostatic discharge protection structure
CN111799257B (zh) 提升高压集成电路防负电流闩锁能力的保护环及实现方法
US7514761B2 (en) Triple operation voltage device
EP1890336A1 (en) High-voltage MOS transistor device and method of making the same
JP2008205053A (ja) 半導体装置
KR100773399B1 (ko) 반도체 소자 및 그 형성 방법
CN1971911A (zh) 半导体结构
US20230024109A1 (en) Semiconductor structure having a plurality of strip doped regions
US20060157816A1 (en) Isolation structure in field device
CN100452397C (zh) 半导体结构与隔绝一第一电路和一第二电路的方法
CN101504916A (zh) 晶体管的制造方法、形成沟道阻绝的方法以及半导体元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant