DE10210621A1

DE10210621A1 - Integrierte Halbleiterschaltung

Info

Publication number: DE10210621A1
Application number: DE10210621A
Authority: DE
Inventors: Hideki Uchiki; Harufusa Kondoh
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-04-18
Filing date: 2002-03-11
Publication date: 2002-10-31
Also published as: JP2002314398A; CN1381948A; US6504404B2; TW530461B; KR20020081054A; JP4766769B2; CN1187891C; KR100442226B1; US20020153943A1

Abstract

Bereitgestellt wird eine integrierte Halbleiterschaltung mit einem Differenzverstärker (12), einer Erfassungsschaltung (14) für einen gemeinsamen Pegel, die einen gemeinsamen Pegel von Eingangssignalen A und B erfasst und einer Vorspannungserzeugungsschaltung (16), die auf der Grundlage des erfassten Pegels eine Vorspannung erzeugt, die einem Gateanschluss eines einer Konstantstromquelle des Differenzverstärkers (12) entsprechenden MOS-Transistors zuzuführen ist.

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung zur Verstärkung von Eingangssignalen.

Fig. 1 zeigt einen Differentialverstärker bzw. Differenz verstärker, der in üblicher Weise wohlbekannt ist. Der Differenzverstärker beinhaltet p-Kanal-MOS-Transistoren TP1 und TP2 (nachstehend auch als pMOS-Transistoren bezeichnet) und n-Kanal-MOS-Transistoren TN1, TN2 und TN3 (nachstehend auch als nMOS-Transistoren bezeichnet).

Der MOS-Transistor TP1 empfängt die Energieversorgungs spannung VDD über den Source-Anschluss, und der Drain- Anschluss und der Gate-Anschluss sind miteinander verbunden. Der MOS-Transistor TP2 empfängt die Energieversorgungsspannung VDD über den Source-Anschluss, wobei der Drain-Anschluss mit einem Knoten N verbunden ist und der Gate-Anschluss mit dem Gate-Anschluss des MOS- Transistors TP1 verbunden ist. Der Drain-Anschluss des MOS- Transistors TN1 ist mit dem Drain-Anschluss des MOS- Transistors TP1 verbunden und sein Source-Anschluss ist mit einem Knoten M verbunden. Der Drain-Anschluss des MOS- Transistors TN2 ist mit dem Knoten N verbunden, und sein Source-Anschluss ist mit dem Knoten M verbunden. Der MOS- Transistor TN3 empfängt die Massespannung GND (= 0 V < VDD) von dem Source-Anschluss, wobei sein Drain-Anschluss gemeinsam jeweils mit den Source-Anschlüssen der MOS- Transistoren TN1 und TN2 an dem Knoten M verbunden ist.

Die MOS-Transistoren TP1 und TP2 bilden eine Stromspiegel einheit, und diese MOS-Transistoren dienen jeweils als Lasten hinsichtlich der MOS-Transistoren TN1 und TN2. Der Differenzverstärker empfängt Eingangssignale A und B jeweils über die Gate-Anschlüsse der nMOS-Transistoren TN1 und TN2, verstärkt eine Differenzspannung dieser Eingangssignale und gibt ein Verstärkersignal über den Knoten N aus. Der MOS-Transistor TN3 dient als Konstantstromquelle, und eine feste Vorspannung wird dem Gate-Anschluss des MOS-Transistors TN3 zugeführt.

Der Differenzverstärker wird ebenso als ein Eingangspuffer bzw. Eingangszwischenspeicher verwendet. Gemäß der Darstel lung von Fig. 2 ist der Eingangspuffer 4 an einem Halbleiterchip 3 ausgebildet und ist der Ausgangspuffer 2 an einem separaten Halbleiterchip 1 angebracht. Der Ausgangspuffer 2 gibt das Signal A und das dem inversen Signal des Signals A entsprechende Signal B jeweils über die Übertragungswege 5 und 6 aus. Der Eingangspuffer 4 beinhaltet den Differenzverstärker gemäß der Darstellung von Fig. 1. Der Eingangspuffer 4 führt Ausgangssignale an eine in dem gleichen Halbleiterchip 3 ausgebildete Hauptschaltung zu. Die Signale A und B werden jeweils den Gate-Elektroden der MOS-Transistoren TN1 und TN2 an dem Eingangspuffer 4 zugeführt.

Wird der bekannte Differenzverstärker auf den Eingangspuffer 4 gemäß der Darstellung von Fig. 2 angewendet, unterscheidet sich ein gemeinsamer Pegel eines Eingangssignals, das der Eingangspuffer 4 empfängt, in Abhängigkeit des gegenüberliegenden Ausgangspuffers 2. Der gemeinsame Pegel entspricht einem mittleren Pegel Vc zwischen einer maximalen Spannung VH0 und einer minimalen Spannung VL0 einer Amplitude des Eingangssignals (Vc = (VH0+VL0)/2). In Abhängigkeit des Ausgangspuffers 2 kann der gemeinsame Pegel des Ausgangssignals beispielsweise 1,2 V entsprechen oder größer als dieser sein oder kleiner als diese Spannung sein.

Wird jedoch insbesondere der gemeinsame Pegel für das Ein gangssignal der gleichen Amplitude gering, übersteigt die Spannung an dem Gate-Anschluss in Bezug auf die Spannung an dem Source-Anschluss an einem jeden der MOS-Transistoren TN1 und TN2 nicht leicht die eigene Schwellenspannung. Daher bricht der Verlauf des Ausgangssignals zusammen und ändert sich beispielsweise das Einschaltverhältnis des Ausgangssignals in Bezug zu dem Einschaltverhältnis des Eingangssignals. Wird ferner der gemeinsame Pegel auf ein Maß verringert, so dass die Spannung an dem Gate-Anschluss in Bezug auf die Spannung an dem Source-Anschluss eines jeden der MOS-Transistoren TN1 und TN2 die eigene Schwellenspannung überhaupt nicht übersteigt, arbeitet der Differenzverstärker insgesamt nicht mehr.

Es ist Aufgabe der Erfindung, eine integrierte Halbleiterschaltung bereitzustellen, die ein Signal ausgeben kann, dessen Pegel sich als Reaktion auf ein Eingangssignal ändert, selbst wenn der gemeinsame Pegel des Eingangssignals sich geändert hat.

Eine integrierte Halbleiterschaltung gemäß einer Ausgestaltung der Erfindung beinhaltet einen Differenzverstärker mit einem ersten MOS-Transistor, der einen Gateanschluss mit einer Verbindung zu einem ersten Knoten aufweist, einem zweiten MOS-Transistors, der einen Gateanschluss mit einer Verbindung zu einem zweiten Knoten aufweist, und einem dritten MOS-Transistor, der einen Drainanschluss jeweils mit einer Verbindung zu einem Sourceanschluss des ersten und des zweiten MOS-Transistors aufweist. Ferner erfasst eine Pegelerfassungsschaltung einen Zwischenspannungspegel jeweils zwischen Spannungen an dem ersten und dem zweiten Knoten und erzeugt eine Vorspannungserzeugungsschaltung eine einem Gateanschluss des dritten MOS-Transistors des Differenzverstärkers zuzuführende Vorspannung auf der Grundlage des durch die Pegelerfassungsschaltung erfassten Spannungspegels.

Die integrierte Halbleiterschaltung gemäß einer weiteren Ausgestaltung der Erfindung beinhaltet einen Differenzverstärker mit einem ersten MOS-Transistor, der einen Gateanschluss mit einer Verbindung zu einem ersten Knoten aufweist, einem zweiten MOS-Transistor, der einen Gateanschluss mit einer Verbindung zu einem zweiten Knoten aufweist, und einem dritten MOS-Transistor, der einen Drainanschluss mit einer Verbindung jeweils zu einem Sourceanschluss des ersten und des zweiten MOS-Transistors aufweist. Ferner ist ein erstes Element zwischen dem ersten Knoten und einem dritten Knoten angeschlossen, ist ein zweites Element zwischen dem zweiten Knoten und dem dritten Knoten angeschlossen. Ferner erzeugt eine Vorspannungserzeugungsschaltung auf der Grundlage eines Spannungspegels an dem dritten Knoten eine Vorspannung, die einem Gateanschluss des dritten MOS-Transistors des Differenzverstärkers zuzuführen ist.

Mit der Erfindung wird eine integrierte Halbleiterschaltung gemäß einem der Ansprüche 1 oder 2 geschaffen. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen ausgeführt.

Weitere Ziele und Merkmale der Erfindung werden aus den nachstehenden Beschreibung unter Bezugnahme auf die angefügte Zeichnung ersichtlich. Es zeigen:

Fig. 1 eine Darstellung einer Schaltungsstruktur zur Veranschaulichung eines Differenzverstärkers gemäß einer bekannten Technik,

Fig. 2 eine Darstellung zur Veranschaulichung einer Struktur zur Übertragung eines Signals von einer groß integrierten Schaltung bzw. einer LSI-Einheit zu einer weiteren LSI-Einheit nach einer bekannten Technik,

Fig. 3 ein Blockschaltbild zur Veranschaulichung einer integrierten Halbleiterschaltung (Differenzverstärker) nach einem ersten Ausführungsbeispiel der Erfindung,

Fig. 4 eine Darstellung einer Schaltungsstruktur zur Veranschaulichung einer Erfassungsschaltung 4 für einen gemeinsamen Pegel gemäß der Darstellung von Fig. 3,

Fig. 5 eine Darstellung einer Schaltungsstruktur zur Veran schaulichung einer Vorspannungs-Erzeugungsschaltung 16 gemäß der Darstellung von Fig. 3,

Fig. 6 eine Darstellung einer Schaltungsstruktur zur Veran schaulichung einer Vorspannungs-Erzeugungsschaltung 16 nach einem zweiten Ausführungsbeispiel der Erfindung,

Fig. 7 eine Darstellung einer Schaltungsstruktur zur Veran schaulichung einer Vorspannungs-Erzeugungsschaltung 16 nach einem dritten Ausführungsbeispiel der Erfindung,

Fig. 8 eine Darstellung einer Schaltungsstruktur zur Veran schaulichung einer Vorspannungs-Erzeugungsschaltung 16 nach einem vierten Ausführungsbeispiel der Erfindung,

Fig. 9 eine Darstellung einer Schaltungsstruktur zur Veran schaulichung einer Erfassungsschaltung 14 für einen gemein samen Pegel nach einem fünften Ausführungsbeispiel der Erfindung,

Fig. 10 eine Darstellung einer Schaltungsstruktur zur Veranschaulichung einer Erfassungsschaltung 14 für einen gemeinsamen Pegel nach einem sechsten Ausführungsbeispiel der Erfindung,

Fig. 11 eine Darstellung einer Schaltungsstruktur zur Veranschaulichung einer Erfassungsschaltung 14 für einen gemeinsamen Pegel nach einem siebten Ausführungsbeispiel der Erfindung,

Fig. 12 eine Darstellung einer Schaltungsstruktur zur Veranschaulichung einer Erfassungsschaltung 14 für einen gemeinsamen Pegel nach einem achten Ausführungsbeispiel der Erfindung, und

Fig. 13 eine Darstellung einer Schaltungsstruktur zur Ver anschaulichung einer Erfassungsschaltung 14 für einen gemeinsamen Pegel nach einem neunten Ausführungsbeispiel der Erfindung.

Ausführungsbeispiele der Erfindung werden nachstehend unter Bezugnahme auf die Zeichnung erläutert. In der Zeichnung sind den Komponenten, die gleiche oder gleichartige Funktionen ausführen, die gleichen Bezugszeichen und Bezugssymbole zugeordnet.

Fig. 3 zeigt eine Struktur bzw. einen Aufbau einer integrierten Halbleiterschaltung 10 nach einem ersten Ausführungsbeispiel. Die integrierte Halbleiterschaltung 10 entspricht einer Verstärkerschaltung. Die integrierte Halbleiterschaltung 10 beinhaltet den Differenzverstärker 12, der eine Differenzspannung zwischen Spannungen eines Eingangssignals A und eines Eingangssignals B verstärkt, die jeweils Knoten N1 und N2 zugeführt werden, eine Erfassungsschaltung 14 für einen gemeinsamen Pegel, die einen mittleren Pegel der Spannungen an den Knoten N1 und N2 erfasst, und eine Vorspannungserzeugungsschaltung 16, die eine dem Differenzverstärker 12 zuzuführende Vorspannung auf der Grundlage des erfassten gemeinsamen Pegels erzeugt. Der Differenzverstärker 12 weist den gleichen Aufbau bzw. die gleiche Struktur wie der Differenzverstärker gemäß der Darstellung von Fig. 1 auf. Anstelle einer festen Spannung wird eine durch die Vorspan nungserzeugungsschaltung 16 erzeugte Vorspannung einem Gate-Anschluss eines MOS-Transistors TN3 zugeführt.

Die Eingangssignale A und B entsprechen Signalen, die zu einander entgegengesetzte logische Werte bzw. logische Pegel aufweisen. Befindet sich das Signal A auf einem hohen Pegel, befindet sich das Signal B auf einem niedrigen Pegel. Befindet sich das Signal A auf einem niedrigen Pegel, befindet sich das Signal B auf einem hohen Pegel. Die hohen Pegel der Signale A und B entsprechen den gleichen Spannungspegeln VH, und die niedrigen Pegel der Signale A und B entsprechen den gleichen Spannungspegeln VL (VL < VH).

Die integrierte Halbleiterschaltung 10 wird auf den Eingangspuffer 4 gemäß der Darstellung von Fig. 2 angewendet und empfängt über Übertragungsleitungen 5 und 6 sich ausbreitende Signale A und B als Eingangssignale.

Fig. 4 zeigt eine Darstellung einer Struktur bzw. eines Aufbaus zur Veranschaulichung eines Beispiels einer Erfassungsschaltung 14 für einen gemeinsamen Pegel. Die Erfassungsschaltung 14 für einen gemeinsamen Pegel beinhaltet einen zwischen Knoten N1 und N3 angeschlossenen Widerstand R1 und einen zwischen Knoten N2 und N3 angeschlossenen Widerstand R2. Die Spannung zwischen den Knoten N1 und N2 wird durch die Widerstände R1 und R2 geteilt, und die geteilte Spannung tritt an dem Knoten N3 auf.

Die Widerstände R1 und R2 werden mit gleichen Widerstands werten angenommen. Daher wird immer ein gemeinsamer Pegel (Vc = (VH+VL)/2) der Eingangssignale A und. B an dem Knoten N3 erfasst.

Die Widerstände R1 und R2 dienen jeweils als Abschlusswiderstände der Übertragungsleitungen 5 und 6 gemäß der Darstellung von Fig. 2. Die Widerstände R1 und R2 können eine Reflexion von Signalen zwischen den Übertragungsleitungen und der Schaltung verhindern, indem die Übertragungsleitungen 5 und 6 mit der Impedanz (Verdrahtungswiderstand der Übertragungsleitung) abgestimmt sind.

Fig. 5 zeigt eine Darstellung einer Struktur bzw. eines Aufbaus zur Veranschaulichung eines Beispiels der Vorspan nungserzeugungsschaltung 16. Die Vorspannungserzeugungsschaltung 16 beinhaltet einen Differenzverstärker 20 und einen Operationsverstärker 22.

Der Differenzverstärker 20 entspricht einer Nachbildung der Schaltung des Differenzverstärkers 12 und beinhaltet den gleichen Aufbau wie der Differenzverstärker gemäß der Dar stellung von Fig. 1. Gate-Anschlüsse von MOS-Transistoren TN1 und TN2 empfangen gemeinsam einen von der Erfassungsschaltung 14 für einen gemeinsamen Pegel ausgegebenen gemeinsamen Pegel Vc. Der Operationsverstärker 22 empfängt ein Signal, das von dem Knoten N des Differenzverstärkers 20 ausgegeben wird, und eine bestimmte feste Bezugsspannung Vrf und gibt ein verstärktes Signal als ein Vorspannungssignal Vb aus, das dem Differenzverstärker 12 zuzuführen ist. Die Vorspannung Vb wird ebenso dem Gate-Anschluss des MOS-Transistors TN3 des Differenzverstärkers 20 zugeführt.

In der Vorspannungserzeugungsschaltung 16 erzeugt der Operationsverstärker 22 eine Vorspannung Vb, so dass die Spannung des von dem Differenzverstärker ausgegebenen Signals mit der Bezugsspannung Vref übereinstimmt. Steigt der gemeinsame Pegel Vc an, werden die Einschaltwiderstände der nMOS-Transistoren TN1 und TN2 geringer. Ist die Gate- Spannung des MOS-Transistors TN3 fest eingestellt worden, wird folglich die Spannung an dem Knoten N geringer.

Der Operationsverstärker 22 verringert jedoch die dem Gate- Anschluss des MOS-Transistors TN3 zuzuführende Vorspannung Vb, so dass die Spannung an dem Knoten N nicht verringert wird, und verringert den Strom, der durch den einer Konstantstromquelle des Differenzverstärkers 20 entsprechenden MOS-Transistor TN3 fließt. Folglich wird die Spannung des Knotens N auf der Bezugsspannung Vref gehalten. Wird im Gegensatz dazu der gemeinsame Pegel Vc geringer, wird der Einschalt-Widerstand der nMOS- Transistoren TN1 und TN2 größer. Der Operationsverstärker 22 erhöht jedoch die Vorspannung Vb, die dem Gate-Anschluss des MOS-Transistors TN3 zuzuführen ist, so dass die Spannung des Knotens N auf der Bezugsspannung Vref gehalten wird, und erhöht den durch die Konstantstromquelle TN3 fließenden Strom.

In dem Differenzverstärker 12 wird dem Gate-Anschluss des MOS-Transistors TN3 die durch die Vorspannungserzeugungs schaltung 16 erzeugte Vorspannung Vb zugeführt. Wird daher der gemeinsame Pegel Vc der Eingangssignale A und B kleiner, steigt der durch die Konstantstromquelle TN3 des Differenzverstärkers 12 fließende Strom, und wird die Spannung an dem Knoten M geringer. Folglich werden die Spannungen der Gate-Anschlüsse im Vergleich zu den Source- Anschlüssen der nMOS-Transistoren TN1 und TN2 davon abgehalten, dass sie geringer als die eigenen Schwellenspannungen werden.

Wird andererseits der gemeinsame Pegel Vc der Eingangssignale A und B größer, verringert sich der Strom, der durch den der Konstantstromquelle des Differenzverstärkers 12 entsprechenden MOS-Transistor TN3 fließt, und steigt die Spannung des Knotens M an. Da jedoch der gemeinsame Pegel ebenso ansteigt, werden die Spannungen der Gate-Anschlüsse in Bezug auf die Source-Anschlüsse der nMOS-Transistoren TN1 und TN2 nicht geringer als die eigenen Schwellenspannungen.

In dem Differenzverstärker 12 erscheint an dem Ausgangsknoten (Knoten N) ein Signal mit einer Amplitude, die weitgehend gleich der Bezugsspannung Vref ist. Daher kann der mittlere Pegel des Ausgangssignals durch Einstellung der Bezugsspannung Vref auf einen gewünschten Wert eingestellt werden.

Wie vorstehend erläutert, ist der Strom, der durch den der Konstantstromquelle entsprechenden Transistor fließt, gemäß einer Änderung des gemeinsamen Pegels der Eingangssignale A und B eingestellt. Daher kann der Differenzverstärker 12 ein Signal ausgeben, dessen Signalpegel sich als Reaktion auf die Eingangssignale A und B ändert, selbst wenn der gemeinsame Pegel sich geändert hat.

Fig. 6 zeigt eine Darstellung eines Aufbaus zur Veranschau lichung eines weiteren Ausführungsbeispiels der Vorspannungserzeugungsschaltung 16 gemäß einem zweiten Ausführungsbeispiel der Erfindung. Der Aufbau ist überwiegend identisch mit dem in Fig. 5 gezeigten.

Unterschiede liegen darin, dass der Operationsverstärker 22 nicht beinhaltet ist und die Ausgabe des Differenzverstärkers 20 gemeinsam direkt als Vorspannung Vb dem Gate-Anschluss des MOS-Transistors TN3 des Differenz verstärkers 20 sowie dem Gate-Anschluss des MOS-Transistors TN3 des Differenzverstärkers 12 zugeführt wird.

Entsprechend bewirkt ein Anstieg des gemeinsamen Pegels Vc eine Verringerung der Spannung des Knotens N. Da die Spannung des Knotens N jedoch als die Vorspannung Vb dem Gate-Anschluss des MOS-Transistors TN3 (des Differenzverstärkers 20) zugeführt wird, verringert sich der durch den MOS-Transistor TN3 fließende Strom, selbst wenn der gemeinsame Pegel Vc ansteigt, und wird im Gegensatz dazu eine Verringerung der Spannung des Knotens N unterdrückt.

Eine Verringerung des gemeinsamen Pegels Vc bewirkt einen Anstieg der Spannung des Knotens N. Steigt jedoch die Vor spannung Vb, steigt der durch den MOS-Transistor TN3 fließende Strom. Daher unterdrückt die Vorspannung Vb einen Anstieg der Spannung des Knotens N im Gegensatz dazu.

Wird andererseits in dem Differenzverstärker 12 der gemein same Pegel der Eingangssignale A und B geringer, steigt der Strom, der durch den einer Konstantstromquelle des Differenzverstärkers 12 entsprechenden MOS-Transistor TN3 fließt, und fällt die Spannung des Knotens N. Daher werden die Spannungen der Gate-Anschlüsse in Bezug auf die Source- Anschlüsse der nMOS-Transistoren TN1 und TN2 davon abgehalten, geringer als die eigenen Schwellenspannungen zu werden. Wird im Gegensatz dazu der gemeinsame Pegel der Eingangssignale A und B größer, verringert sich der Strom, der durch den einer Konstantstromquelle des Differenzverstärkers entsprechenden MOS-Transistor TN3 fließt, und steigt die Spannung des Knotens M an. Da jedoch der gemeinsame Pegel ebenso ansteigt, werden die Spannungen der Gate-Anschlüsse in Bezug auf die Source-Anschlüsse der nMOS-Transistoren TN1 und TN2 nicht geringer als die eigenen Schwellenspannungen.

Folglich wird der Strom, der durch den zu einer Konstant stromquelle sich ausbildenden Transistor fließt, gemäß einer Änderung des gemeinsamen Pegels der Eingangssignale A und B eingestellt. Daher kann der Differenzverstärker 12 ein Signal ausgeben, dessen Signalpegel sich als Reaktion auf die Eingangssignale A und B ändert, selbst wenn der gemeinsame Pegel sich geändert hat.

Ferner kann in dem zweiten Ausführungsbeispiel der Schaltungsumfang durch Weglassen des Operationsverstärkers 22 verringert werden.

Fig. 7 zeigt eine Darstellung einer Struktur zur Veranschaulichung eines weiteren Beispiels der Vorspannungserzeugungsschaltung 16 als ein drittes Ausführungsbeispiel der Erfindung. Der Aufbau ist im wesentlichen identisch zu dem in Fig. 6 gezeigten. Unterschiede liegen darin, dass die MOS-Transistoren TP2 und TN2 weggelassen sind, die Spannung des Drain- Anschlusses des MOS-Transistors TP1 dem Operationsverstärker zugeführt wird und der MOS-Transistor TN11 vorgesehen ist. Der MOS-Transistor TN11 weist eine Transistorgröße (= Gate-Breite/Gate-Länge) auf, die halb so groß ist wie die des in Fig. 6 gezeigten MOS-Transistors TP2.

Die Vorspannungserzeugungsschaltung 16 des dritten Ausfüh rungsbeispiels führt einen Betrieb aus, der gleichartig zu dem der in Fig. 5 gezeigten Vorspannungserzeugungsschaltung ist. Ändert sich der gemeinsame Pegel Vc, ändert sich die Vorspannung Vb so, dass die Spannung eines Drain- Anschlusses des MOS-Transistors TP1 auf einer Bezugsspannung Vref gehalten wird. Steigt der gemeinsame Pegel Vc, wird die Vorspannung Vb geringer. Wird der gemeinsame Pegel Vc geringer, steigt die Vorspannung Vb. Ferner hat diese Vorspannungserzeugungsschaltung 16 einen geringeren Schaltungsumfang im Vergleich zu der Vorspannungserzeugungsschaltung, die in Fig. 6 dargestellt ist. Darüber hinaus ist der durch den MOS-Transistor TN3 fließende Strom geringer. Daher ist es möglich, den Energieverbrauch zu reduzieren.

Fig. 8 zeigt ein Schaltbild eines weiteren Beispiels einer Vorspannungserzeugungsschaltung 16 gemäß einem vierten Aus führungsbeispiel der Erfindung. Der Aufbau ist weitgehend mit dem in Fig. 6 gezeigten Aufbau identisch. Unterschiede liegen darin, dass die MOS-Transistoren TP2 und TN2 nicht beinhaltet sind, die Spannung des Drain-Anschlusses des MOS-Transistors TP1 dem Gate-Anschluss des MOS-Transistors TN3 angelegt wird und ein MOS-Transistor TN11 vorgesehen ist. Der MOS-Transistor TN11 hat eine Transistorgröße, die halb so groß wie die Größe des MOS-Transistors TP2 gemäß der Darstellung von Fig. 6 ist.

Die Vorspannungserzeugungsschaltung des vierten Ausführungsbeispiels führt einen Betrieb aus, der gleichartig zu dem Betrieb der Vorspannungserzeugungsschaltung vor. Fig. 6 ist. Ändert sich ein gemeinsamer Pegel Vc, ändert sich eine Vorspannung Vb, so dass eine Änderung hinsichtlich der Spannung eines Drain-Anschlusses des MOS-Transistors TP1 unterdrückt wird. Steigt der gemeinsame Pegel Vc an, verringert sich die Vorspannung Vb. Verringert sich der gemeinsame Pegel Vc, steigt die gemeinsame Spannung Vb an. Darüber hinaus weist die Vorspannungserzeugungsschaltung 16 im Vergleich zu der Vorspannungserzeugungsschaltung von Fig. 6 einen geringeren Schaltungsumfang auf. Darüber hinaus ist der durch den MOS- Transistor TN3 fließende Strom geringer. Daher kann der Energieverbrauch verringert werden.

Fig. 9 zeigt eine Darstellung eines Aufbaus zur Veranschau lichung eines weiteren Beispiels der Erfassungsschaltung 14 für einen gemeinsamen Pegel nach einem fünften Ausführungs beispiel der Erfindung. Der Aufbau ist identisch mit der Erfassungsschaltung für einen gemeinsamen Pegel gemäß der Darstellung von Fig. 4. Ein Unterschied liegt darin, dass ein Kondensator C1 vorgesehen ist, von dem ein Anschluss mit dem Knoten N3 verbunden ist, und der weitere Anschluss mit der Massespannung GND verbunden ist.

Der Kondensator C1 verhindert, dass ein durch die Erfassungsschaltung 14 für einen gemeinsamen Pegel erfasster gemeinsamer Pegel sich infolge von in den Eingangssignalen A und B beinhaltetem Rauschen ändert.

Fig. 10 zeigt eine Darstellung eines Aufbaus zur Veranschaulichung eines weiteren Beispiels der Erfassungsschaltung 14 für einen gemeinsamen Pegel gemäß einem sechsten Ausführungsbeispiel der Erfindung. Der Aufbau ist identisch mit der Erfassungsschaltung für einen gemeinsamen Pegel gemäß der Darstellung von Fig. 4. Ein Unterschied besteht darin, dass ein Kondensator C2 vorgesehen ist, dessen beide Anschlüsse mit dem Knoten N3 verbunden sind.

Die Anschlüsse des Kondensators C2 sind jedoch an verschiedenen Stellen P1 und P2, die den Knoten N3 zwischen sich aufweisen, mit der Verdrahtung verbunden, die die Widerstände R1 und R2 verbindet. Die Vorspannungserzeugungsschaltung 16 wird mit dem Ausgangssignal des Knotens N3 versorgt.

Der Kondensator C2 verhindert eine Änderung eines durch die Erfassungsschaltung 14 für einen gemeinsamen Pegel erfassten gemeinsamen Pegels infolge von in den Eingangssignalen A und B beinhaltetem Rauschen.

Fig. 11 zeigt eine Darstellung eines Aufbaus zur Veranschaulichung eines weiteren Beispiels der Erfassungsschaltung 14 für einen gemeinsamen Pegel gemäß einem siebten Ausführungsbeispiel der Erfindung. Der Aufbau ist mit dem Aufbau der Erfassungsschaltung für einen gemeinsamen Pegel gemäß der Darstellung von Fig. 4 identisch. Ein Unterschied besteht darin, dass die Widerstände R1 und R2 durch Transfer-Gate-Einheiten TG1 und TG2 ersetzt sind. Mit anderen Worten ist die Transfer-Gate- Einheit TG1 zwischen den Knoten N1 und N3 angeschlossen und ist die Transfer-Gate-Einheit TG2 zwischen den Knoten N2 und N3 angeschlossen.

Eine jede der Transfer-Gate-Einheiten TG1 und TG2 ist durch einen nMOS-Transistor und einen pMOS-Transistor aufgebaut, die parallel verbunden sind. Eine Energieversorgungsspannung VDD wird einem Gate-Anschluss des nMOS-Transistors zugeführt, und eine Massespannung GND wird einem Gate-Anschluss des pMOS-Transistors zugeführt.

Die Einschalt-Widerstände der Transfer-Gate-Einheiten TG1 und TG2 sind mit denselben Strukturen ausgeführt. Die Einschaltwiderstände sind jeweils auf die Impedanz (Verdrahtungswiderstand der Übertragungsleitungen) der Übertragungsleitungen 5 und 6 gemäß der Darstellung von Fig. 2 angepasst. Die Einschaltwiderstände wirken jeweils in gleichartiger Weise wie die Widerstände R1 und R2 gemäß der Darstellung von Fig. 2.

Fig. 12 zeigt eine Darstellung einer Struktur zur Veranschaulichung eines weiteren Beispiels einer Erfassungsschaltung 14 für einen gemeinsamen Pegel nach einem achten Ausführungsbeispiel der Erfindung. Der Aufbau ist identisch mit der Erfassungsschaltung für einen gemeinsamen Pegel gemäß der Darstellung von Fig. 11. Ein Unterschied liegt darin, das ein Kondensator C1 vorgesehen ist, von dem ein Anschluss mit dem Knoten N3 verbunden ist und der weitere Anschluss mit der Massespannung GND verbunden ist.

Der Kondensator C1 verhindert eine Änderung des durch die Erfassungsschaltung 14 für einen gemeinsamen Pegel erfassten gemeinsamen Pegels infolge von in den Eingangssignalen A und B beinhaltetem Rauschen.

Fig. 13 zeigt eine Darstellung eines Aufbaus zur Veranschaulichung eines weiteren Beispiels einer Erfassungsschaltung 14 für einen gemeinsamen Pegel nach einen achten Ausführungsbeispiel der Erfindung. Der Aufbau ist identisch zu der Erfassungsschaltung für einen gemeinsamen Pegel gemäß der Darstellung von Fig. 11. Ein Unterschied liegt darin, dass ein Kondensator C2 vorgesehen ist, von dem beide Anschlüsse mit dem Knoten N3 verbunden sind.

Die Anschlüsse des Kondensators C2 sind jedoch an der die Transfergateeinheiten TG1 und TG2 verbindenden Verdrahtung an verschiedenen Stellen P1 und P2 mit dem dazwischenliegenden Knoten N3 angeschlossen. Die Vorspannungserzeugungsschaltung 16 wird mit dem Ausgangssignal von dem Knoten N3 versorgt.

Die Kondensatoren C1 und C2 gemäß der Darstellung in einer der Fig. 9 bis 13 können durch einen MOS-Transistor aufgebaut sein, von dem ein Gateanschluss als ein Anschluss vorgesehen ist und ein Knoten als der weitere Anschluss 1 vorgesehen ist, an dem Sourceanschluss und ein Drainanschluss gemeinsam angeschlossen sind.

Wie vorstehend erläutert wird gemäß der integrierten Halbleiterschaltung nach einer Ausgestaltung der Erfindung ein durch den dritten MOS-Transistor fließender Strom gemäß einer Änderung des gemeinsamen Pegels von dem ersten und dem zweiten Knoten zugeführten Eingangssignalen eingestellt. Der Differenzverstärker kann, die Eingangssignale verstärken, selbst wenn der gemeinsame Pegel sich geändert hat.

Gemäß der integrierten Halbleiterschaltung nach einer weiteren Ausgestaltung der Erfindung kann die Änderung in der gemeinsamen Betriebsart der dem ersten und dem zweiten Knoten zugeführten Eingangssignale in der Spannung an dem dritten Knoten auftreten. Sind ferner die Übertragungsleitungen mit dem ersten und dem zweiten Knoten verbunden, dienen das erste und das zweite Element als Abschlusswiderstände der Übertragungsleitungen.

Ferner kann Rauschen bzw. eine Störung, die in dem ersten und dem zweiten Knoten vorhanden ist, davon abgehalten werden, dass es den dritten Knoten beeinflusst.

Ferner kann durch Einstellung des Werts der Bezugsspannung ein mittlerer Pegel eines von dem Differenzverstärker ausgegebenen Signals eingestellt werden.

Ferner kann durch Weglassen des Operationsverstärkers der Schaltungsumfang reduziert werden.

Ferner kann die Vorspannungserzeugungsspannung den Energieverbrauch verringern, da es nicht ein Paar aus Differenzverstärkern erfordert.

Obwohl die Erfindung unter Bezugnahme auf ein bestimmtes Ausführungsbeispiel für eine komplette und klare Offenbarung beschrieben worden ist, sind die angefügten Ansprüche nicht derart beschränkt sind, sondern erstrecken sich auf alle Modifikationen und alternative Konstruktionen, die für den Fachmann vorhanden sind und in den Bereich der hier dargestellten grundlegenden Lehre fallen.

Wie vorstehend angeführt beinhaltet eine integrierte Halbleiterschaltung einen Differenzverstärker, eine Erfassungsschaltung für einen gemeinsamen Pegel, die einen gemeinsamen Pegel von Eingangssignalen A und B erfasst und eine Vorspannungserzeugungsschaltung, die auf der Grundlage des erfassten Pegels eine Vorspannung erzeugt, die einem Gateanschluss eines einer Konstantstromquelle des Differenzverstärkers entsprechenden MOS-Transistors zuzuführen ist.

Claims

1. Integrierte Halbleiterschaltung mit
einem Differenzverstärker (12) mit einem ersten MOS- Transistor (TN1), der einen Gateanschluss mit einer Verbindung zu einem ersten Knoten (N1) aufweist, einem zweiten MOS-Transistors (TN2), der einen Gateanschluss mit einer Verbindung zu einem zweiten Knoten (N2) aufweist, und einem dritten MOS-Transistor (TN3), der einen Drainanschluss jeweils mit einer Verbindung zu einem Sourceanschluss des ersten und des zweiten MOS-Transistors (TN1, TN2) aufweist,
einer Pegelerfassungsschaltung (14), die einen Zwischenspannungspegel zwischen Spannungen an dem ersten und dem zweiten Knoten (N1, N2) erfasst, und
einer Vorspannungserzeugungsschaltung (16), die eine einem Gateanschluss des dritten MOS-Transistors (TN3) des Differenzverstärkers (12) zuzuführende Vorspannung auf der Grundlage des durch die Pegelerfassungsschaltung (14) erfassten Spannungspegels erzeugt.

2. Integrierte Halbleiterschaltung mit
einem Differenzverstärker (12) mit einem ersten MOS- Transistor (TN1), der einen Gateanschluss mit einer Verbindung zu einem ersten Knoten (N1) aufweist, einem zweiten MOS-Transistor (TN2), der einen Gateanschluss mit einer Verbindung zu einem zweiten Knoten; N2) aufweist, und einen dritten MOS-Transistor (TN3), der einen Drainanschluss mit einer Verbindung jeweils zu einem Sourceanschluss des ersten und des zweiten MOS-Transistors (TN1, TN2) aufweist,
einem zwischen dem ersten Knoten (N1) und einem dritten Knoten (N3) angeschlossenen ersten Element (R1, TG1),
einem zwischen dem zweiten Knoten (N2) und dem dritten Knoten (N3) angeschlossenen zweiten Element (R2, TG2) und einer Vorspannungserzeugungsschaltung (16), die auf der Grundlage eines Spannungspegels an dem dritten Knoten (N3) eine Vorspannung erzeugt, die einem Gateanschluss des dritten MOS-Transistors (TN3) des Differenzverstärkers (12) zuzuführen ist.

3. Integrierte Halbleiterschaltung nach Anspruch 2, wobei das erste und das zweite Element (R1, R2) zwei Widerstandselementen mit dem gleichen Widerstandswert entsprechen.

4. Integrierte Halbleiterschaltung nach Anspruch 2, wobei das erste und das zweite Element (TG1, TG2) einen p-Kanal- MOS-Transistor und einen n-Kanal-MOS-Transistor beinhaltet, welche parallel verbunden sind.

5. Integrierte Halbleiterschaltung nach Anspruch 2, ferner mit einem mit dem dritten Knoten (N3) verbundenen Kondensator (C1, C2).

6. Integrierte Halbleiterschaltung nach Anspruch 5, wobei der Kondensator (C1) zwei Anschlüsse aufweist, wobei ein Anschluss mit dem dritten Knoten (N3) verbunden ist und der weitere Anschluss mit einem festen Potential versorgt ist.

7. Integrierte Halbleiterschaltung nach Anspruch 5, wobei der Kondensator (C2) zwei Anschlüsse aufweist, wobei beide Anschlüsse des Kondensators an zwei unterschiedlichen Punkten (P1, P2) an einer das erste und das zweite Element verbindenden Verdrahtung angeschlossen sind und die Vorspannungserzeugungsschaltung (16) an separaten Punkten an der Verdrahtung angeschlossen ist, welche zwischen den zwei Punkten (P1, P2) angeordnet sind.

8. Integrierte Halbleiterschaltung nach Anspruch 1, wobei die Vorspannungserzeugungsschaltung (16) beinhaltet:
einen zweiten Differenzverstärker (20) mit einem vierten MOS-Transistor (TN1), der einen Gateanschluss mit einer Verbindung zu einem Ausgang der Pegelerfassungsschaltung (14) aufweist, einem fünften MOS- Transistor (TN2), der einen Gateanschluss mit einer Verbindung zu dem Ausgang der Pegelerfassungsschaltung (14) aufweist, und einem sechsten MOS-Transistor (TN3), der einen Drainanschluss mit einer Verbindung jeweils zu einem Sourceanschluss des vierten und des fünften MOS-Transistors (TN1, TN2) aufweist, und
einen Operationsverstärker (22), der ein Ausgangssignal des zweiten Differenzverstärkers (20) und eine Bezugsspannung (Vref) empfängt und ein Signal an einen Gateanschluß des dritten und des sechsten MOS- Transistors (TN3) ausgibt.

9. Integrierte Halbleiterschaltung nach Anspruch 1, wobei die Vorspannungserzeugungsschaltung (16) beinhaltet:
einen zweiten Differenzverstärker (20) mit einem vierten MOS-Transistor (TN1), der einen Gateanschluss mit einer Verbindung zu einem Ausgang der Pegelerfassungsschaltung (14) aufweist, einem fünften MOS-Transistor (CN2), der einen Gateanschluss mit einer Verbindung zu dem Ausgang der Pegelerfassungsschaltung (14) aufweist, und einem sechsten MOS-Transistor (TN3), der einen Drainanschluss mit einer Verbindung jeweils zu einem Sourceanschluss des vierten und des fünften MOS-Transistors (TN1, TN2) aufweist,
wobei das von dem zweiten Differenzverstärker (20) ausgegebene Signal einem Gateanschluß des dritten und des sechsten MOS-Transistors (TN3) eingespeist wird.

10. Integrierte Halbleiterschaltung nach Anspruch 1, wobei die Vorspannungserzeugungsschaltung (16) beinhaltet:
ein Lastelement (TP1),
einen vierten MOS-Transistor (TN11), der einen Gateanschluss mit einer Verbindung zu einem Ausgang der Pegelerfassungsschaltung (14) und einen Drainanschluss mit einer Verbindung zu dem Lastelement. (TP1) aufweist,
einen fünften MOS-Transistor (TN3), der einen Drainanschluss mit einer Verbindung zu einem Sourceanschluss des vierten MOS-Transistors (TN11) aufweist, und
einen Operationsverstärker (22), der ein von dem Drainanschluss des vierten MOS-Transistors (TN11) ausgegebenes Signal und eine Bezugsspannung (Vref) empfängt und ein Signal an einen Gateanschluß des dritten und des fünften MOS-Transistors (TN3, TN2) ausgibt.

11. Integrierte Halbleiterschaltung nach Anspruch 1, wobei die Vorspannungserzeugungsschaltung (16) beinhaltet:
ein Lastelement (TP1),
einen vierten MOS-Transistor (TN11), der einen Gateanschluss mit einer Verbindung zu einem Ausgang der Pegelerfassungsschaltung (14) und einen Drainanschluss mit einer Verbindung zu dem Lastelement. (TP1) aufweist, und
einen fünften MOS-Transistor (TN3), der einen Drainanschluss mit einer Verbindung zu einem Sourceanschluss des vierten MOS-Transistors (TN11) aufweist,
wobei ein von dem Drainanschluss des vierten MOS- Transistors (TN11) ausgegebenes Signal gemeinsam an einen Gateanschluss des dritten und des fünften MOS- Transistors (TN3, TN2) zugeführt wird.

12. Integrierte Halbleiterschaltung nach Anspruch 2, wobei die Vorspannungserzeugungsschaltung (16) beinhaltet:
ein Lastelement (TP1),
einen vierten MOS-Transistor (TN11), der einen Gateanschluss mit einer Verbindung zu dem dritten Knoten (N3) und einen Drainanschluss mit einer Verbindung zu dem Lastelement (TP1) aufweist,
einen fünften MOS-Transistor (TN3), der einen Drainanschluss mit einer Verbindung zu einem Sourceanschluss des vierten MOS-Transistors (TN11) aufweist und
einen Operationsverstärker (22), der ein von dem Drainanschluss des vierten MOS-Transistors (TN11) ausgegebenes Signal und ein Bezugssignal (Vref) empfängt und ein Signal an einen Gateanschluss des dritten und des fünften MOS-Transistors (TN3, TN2) ausgibt.

13. Integrierte Halbleiterschaltung nach Anspruch 2, wobei die Vorspannungserzeugungsschaltung (16) beinhaltet:
ein Lastelement (TP1),
einen vierten MOS-Transistor (TN11), der einen Gateanschluss mit einer Verbindung zu dem dritten Knoten (N3) und einen Drainanschluss mit einer Verbindung zu dem Lastelement (TP1) aufweist, und
einen fünften MOS-Transistor (TN3), der einen Drainanschluss mit einer Verbindung zu einem Sourceanschluss des vierten MOS-Transistors (TN11) aufweist,
wobei ein von dem Drainanschluss des vierten MOS- Transistors (TN11) ausgegebenes Signal gemeinsam einem Gateanschluss des dritten und des fünften MOS- Transistors (TN3, TN2) zugeführt wird.

14. Integrierte Halbleiterschaltung nach Anspruch 2, wobei die Vorspannungserzeugungsschaltung (16) beinhaltet:
einen zweiten Differenzverstärker (20) mit einem vierten MOS-Transistor (TN1), der einen Gateanschluss mit einer Verbindung zu dem dritten Knoten (N3) aufweist, einem fünften MOS-Transistor (TN2), der einen Gateanschluss mit einer Verbindung zu dem dritten Knoten (N3) aufweist, und einem sechsten MOS-Transistor (TN3), der einen Drainanschluss mit einer Verbindung jeweils zu einem Sourceanschluss des vierten und des fünften MOS-Transistors (TN1, TN2) aufweist, und
einen Operationsverstärker (22), der ein Ausgangssignal des zweiten Differenzverstärkers (20) und eine Bezugsspannung (Vref) empfängt und ein Signal an einen Gateanschluss des dritten und des sechsten MOS-Transistors (TN3) ausgibt.

15. Integrierte Halbleiterschaltung nach Anspruch 2, wobei die Vorspannungserzeugungsschaltung (16) beinhaltet:
einen zweiten Differenzverstärker (20) mit einem vierten MOS-Transistor (TN1), der einen Gateanschluss mit einer Verbindung zu dem dritten Knoten (N3) aufweist, einem fünften MOS-Transistor (TN2), der einen Gateanschluss mit einer Verbindung zu dem dritten Knoten (N3) aufweist, und einem sechsten MOS-Transistor (TN3), der einen Drainanschluss mit einer Verbindung jeweils zu einem Sourceanschluss des vierten und des fünften MOS-Transistors (TN1, TN2) aufweist,
wobei das von dem zweiten Differenzverstärker (20) ausgegebene Signal einem Gateanschluss des dritten und des sechsten MOS-Transistors (TN3) eingespeist wird.