TW530461B - Semiconductor integrated circuit - Google Patents

Description

五、發明說明（1) 發明所屬技術領域 本發明係有關於將輪入信號放大之半導體積體電路。 習知技術 圖1表示以往周知 _ PMOS電晶體TP1、TP2、η 1刑HirncT。本差動放大器由 構成。 11通逼型_電晶體m、m、m Μ 0 S電晶體Τ Ρ 1且右、75 Κ *山 、及炻她；44 /、有原極^子’接受電源電壓VDD ;及 / °鈿子和閘極端子，相連接。、 子，接受電源電壓VDD ·、方朽她工， 具有源極端 極端子，和M0S電晶體τρι $ η & ” ， 及閘 子，和節點Μ連接。M0S電曰曰曰體ΤΝ2且及極端子連接；源極端 連接;源極端子，和===二， =1接受^電輸(—^極端子二 日日體TNI、ΤΝ2之各自之源極端子.共同連接。 # 放大器，M0S電晶體TP1、ΤΡ2構成電流鏡， 係，為M0S電晶體TN1、ΤΝ2之各自之負載之負載元件。分 =在nMQj電晶體TN1、ΤΝ2之閘極端子接受輸人信號α、β 後，自節點Ν輸出將該輸入信號之差電壓放大後之 NM0S電晶體ΤΝ3在功能上作為定電流源，供給其問極端\ 固定之偏壓電壓。 、 這種差動放大器也用作輸入緩衝器。參照圖2，在半 導體晶元3上形成由圖1之差動放大器構成之輸入緩衝器 2111-4586-PF;ahddub.ptd 第4頁 530461 五、發明說明（2)^ " ' ---- 曰一輸入，衝器4分別經由傳送線路5、β接受自別的半導體 晶所裝栽之輸出緩衝器2輸出之信號Α和係其反轉信號 :1;说\後供給在該半導體晶元3内所形成之主電路輸出 化號。信號A 1分別供給_電晶體TN1、，之閘極端 發明要解決之課題 、、兄，所垃為往之差動放大器應用於圖2之輸入緩衝器4之情 而里。it二之輪入信號之共同位準因相對之輸出緩衝器2 電輸準^ 7 ,振幅之最大電壓VH0和^ 衝器2，豆於山〃準（（VH〇 + VL〇)/2)。依據輸出緩 ΐ反之二出比 時，M0S電晶體相τ:之輸入信號也尤其當共同位準變低 之電壓難超過本身之二上之厂閘極端子相對於源極端子 參形，例如對於=3!壓。因"出信號之波形 相ΪΓ位準降低至Mos電晶_ 程度，差動放大器甚至不動t元王不超過臨限值電壓之 因此，本發明之a Μ 士 ^ , 輸入信號之共同位；=在：提供-種半導體積體電路， 變化之信號。 丰艾動，也可響應輸入信號後輸出位準

2111-4586-PF;ahddub.ptd $ 5頁 五、發明說明（3) 解決課題之手段 本發明本道^ 有和第-節點連接路包括：差動放大器，包括具 第二節點連接之:極端子之第一MOS電晶體、具有和、 -及第二M〇s電甲$端子之第二MOS電晶體以及具有和^ 電晶體；位準檢㈣電之路原極端子連接之汲極端子之第三M0S 電壓之中間之電壓位準·该第一及第二節點之各自之2個 檢測電路所檢測之;偏壓產生電路，依照該位準 之閘極端子之偏壓電壓位準產生應供給該第三MOS電晶體 括具有和第一節： = 體電路包括··差動放大器，包

和第-及第二M〇s雷曰J =之弟-M〇S電晶體以及具有 三MOS電晶體；第一 89杜極端子連接之汲極端子之第 第二元件，接在該第兀’：在一？ -和第三節點之間； 電路，依照該第-"从5 J = f二即點之間；以及偏麼產生 電晶體之閘極端子之偏壓電壓。生應七…玄第二MOS 件★ΐ Γ及第二元件係各自具有同—電阻值之2個電阻元 11 。又，各自係包括並聯之ρ通道型Μ〇 道型MOS電晶體的也可。 电日日體及η通 —此外，電容器和該第三節點連接，例如其第— 该弟二節點連接，供給第二端子固定之電位。或者，° 電容器之兩端子各自和連接第一及第二元件之配線上$ 同之2處連接，偏壓產生電路和位於該2處之間之配線上之 2111-4586-PF;ahddub.ptd $ 6頁 530461 五、發明說明（4) 別處連接也可。 偏壓產生電路也可包 和該位準檢測電路之於 別的差動放大器，包括具有 體、具有和該位準檢^ ^接之間極端子之第四M0S電晶 M0S電晶體以及具有和笛 之^輸出連接之閘極端子之第五 接之汲極端子之第丄=及第五M0S電晶體之源極端子連 別的差動放大器：輸ΓΛ晶體；及運算放大器，接受該 M〇S電晶體各自之閉極出端及子參丄電壓後’供給該第三及第六 又，偏壓產生電:也子可其，信號。 的差動放大器包括具有和^匕括.別的差動放大器，而別 極端子之第四M0S電晶體、'"且位右準檢測電路之輸出連接之閘 連接之閘極端子之第五从^ ^位準檢測電路之輸出 M0S電晶體之源極端 體以及具有和第四及第五 負載元件連接之沒極端子；第五運接曰之閘極知子及和該 ，，體之源極端子連接之汲=;體以以： :二=參照電壓和自該第四M0S電晶體之汲極端；輸 其輸出信號。 电日日體各自之閘極端子 =產，電路也可包括··負载元件；第四m〇s電晶 體，八有和该位準檢測電路之輸出 負載元件連接…端…及第五M:s之電^ 530461 五、發明說明（5) 該第四M0S電晶體之源極端子連接之汲極端子；自該第四 M0S電晶體之汲極端子輸出之信號共同的供給該第三及第 五M0S電晶體各自之閘極端。 發明之實施例 使用圖面說明本發明之實施例。此外，在圖面同一符 號表示同一或相當的。 實施例1 圖3表示實施例1之半導體積體電路丨〇之構造。半導體 積體電路ίο係一種放大電路，包括差動放大電路12，將供 給節點、N2之輸入信號A、B之差電壓放大；共同位準檢 測電路14，㈣節點N1、N2之電壓之中間位準；以及偏麼 產生電路16，依照所檢測之共同位準產生應 ΙΠ2之偏壓電壓。差動放大器12之構造和圖丨的相 、’口 NMOS電日日體TN3之閘極端子偏壓產生電路^ 壓電壓，不是固定之電壓。 玍t偏 位進輸號A、B係邏輯彼此反相之信號，若信射係高 :::同時係低位準。若信號“系低位準，信 日:係：位準。信號A、B各自之高位準係相同之電壓位準 ’各自之低位準係相同之電壓位準孔^“”）。 二：導體積體電路10應用於圖2所示之輸 接文在傳送線路56傳輸之信號A、B，作為輸入信號衝；4 圖4係表示共同位準檢測電路丨4之一例之構造圖。共 第8頁 2111 -4586-PF;ahddub.p t d 530461 五、發明說明（6) 同位準檢測電路14包括電阻R1，接在節點…、N3之間；及 電阻R 2，接在郎點Μ 2、N 3之間。利用電阻尺1、r 2將節點 N1、Ν2之間之電壓分壓，在節點Ν3出現其分壓電壓。 在本實施例，電阻Rl、R2之電阻值設為相同。因此， 在郎點Ν3總是檢測輸入信號a、Β之共同位準

Vc:(VH+VL)/2 〇 又，電阻Rl、R2發揮對於圖2之各傳送線路5、6之終 端電阻之功能，藉著令各自和傳送線路5、6阻抗（傳送線 路之配線電阻）匹配，可防止在傳送線路和電路之間之信 號反射。 圖5係表示偏壓產生電路1 6之一例之構造圖。偏壓產 生電路16包括差動放大器2〇及運算放大器22。 差動放大器20係差動放大器12之複製電路，和圖1的 相同^差動放大器20之MOS電晶體TNI、TN2之閘極端子共 同接文自共同位準檢測電路1 4輸出之共同位準v c，運算放 大器22接受自差動放大器2〇之節點N輸出之信號和某固定 之參照電壓Vref，將該放大信號作為供給差動放大器12之 偏壓電壓vb輸出。偏壓電壓Vb也供給差動放大器2〇之肋§ 電晶體T N 3之閘極端子。 %、在偏壓產生電路16，運算放大器22產生使得差動放大 裔20輸出之信號之電壓和參照電壓計以一致之偏壓電壓 =。共同位準Vc上升時，NM〇s電晶體TN1、ΤΝ2之導通電阻 變$。因此，若NMOS電晶體ΤΝ3之閘極電壓固定，節點Ν之 電壓降低。 530461 五、發明說明（7) 可是，在本實施例，為了節點N之電壓不降低，運算 放大器22降低供給M0S電晶體TN3之閘極端子之偏壓電壓 Vb，減少在定電流源TN3流動之電流量。因而，節點N之電 壓保持在參照電壓Vref。反之，共同位準Vc下降時，NM0S 電晶體TNI、TN2之導通電阻變大。可是，為了將節點n之 電壓保持在參照電壓Vref，運算放大器22提高供給M0S電 晶體Τ Ν 3之閘極端子之偏壓電壓V b，增加在定電流源τ Ν 3流 動之電流量。 在差動放大器12，因供給M0S電晶體TN3之閘極端子在 偏壓產生電路16產生之偏壓電壓Vb，輸入信號a、B之共同 位f Vc變小時，在差動放大器12之定電流源TN3流動之電 流里增加，節點Μ之電壓降低。因而，抑制NM〇s電晶體 TNI TN2各自之閘極端子相對於源極端子之電壓變成本身 之臨限值電壓以下。 ⑽】9反5 ’輸入信號A、B之共同位準變大時，在差動放大 =12之疋電流源TN3流動之電流量減少，節點電壓上 =。:J因共同位準也上升，_s電晶體τνι、τ 相對於源極端子之電壓不會變成本身之臨限值電 在差動放大器1 2，因在輪φ γ γ ~ I、 參照電壓Vref為中心之3輪出.：點（郎點Ν)出現振幅以 JL ψ ^ 〇^ 彳5號，错者調整參照電壓Vref，可 將其輸出心號之中間位準設成所要之值。 如以上所示，因按昭輪 蕃綱黎力忐么—+ 士 ^ #bA、B之共同位準之變動 里调整在成為定電流源之電 电日日體流動之電流，共同位準變

530461 五、發明說明（8) 動’差動放大态12也可響應輸入信號a、b後輸出位準變化 之信號。 實施例2 圖6係表不偏壓產生電路丨6之別例之構造圖。在本例 除了刪除運算放大器22、差動放大器2〇之輸出直接作為偏 壓電壓Vb共同的供給本身之nm〇S電晶體TN3之閘極端子以 外，和圖5的相同。 如上述所示，共同位準Vc之上升朝節點N之電壓降低 之方向作用。可是，因節點N之電壓作為偏壓電壓几供給 NM0S電晶體TN3之閘極端子，共同位準Vc上升，流向麗⑽ 電晶體TN3之電流量也減少，反而抑制節削之電壓降低。 又/、，位準Vc之降低朝節點n之電壓上升之方向作 用Φ t :访猎者偏壓電壓几上升，θ流向NM0S電晶體TN3 之電ϋ增加，偏壓電壓Vb反而抑制節點N之電壓 在差動放大器12，鯰入彷躲a D t 、 i差動放大器1 2之定電产为TN3= ·之八同位準k小時， 之w B &疋冤机源TN3机動之電流量增加，節點Μ 山2 降-因而，抑制NM0S電晶體TNI、ΤΝ2各自之閘極 2子相對於源極端子之電壓變成本身之臨限 反之，輸入信號A、β之丘同付進辩丄士 电 卜 ΪΪ:二：Λ之電流量減少，節點Μ之電漫上升。可 Κ對_電晶體TN1、m各自之閘極端 ^對原極&子之電壓不會變成本I之臨m i電㈣ 530461

、因此，因按照輸入信號A、B之共同位準之變動 在成為定電流源之電晶體流動之電流，共同位準變動了 動放大器1 2也可響應輸入信號a、B後輸出位準變化之信 5虎0 σ 電路規模可 此外，在本實施例，和圖5之情況相比 只縮小運算放大器2 2之分量。 實施例3 圖7係表示偏壓產生電路丨6之別例之構造圖。 除了刪除M0S電晶體ΤΡ2、ΤΝ2、供給運算放大器M〇s 护 τρι之汲極端子之電壓以及圖7之關⑽電晶體TNu之曰曰曰 大小（=閘寬度/閘長度）為圖5之M〇s電晶體Tp2之一以_ 外，和圖5的相同。 ， 本偏壓產生電路1 6進行和圖5的一樣之動作，共同位 準Vc變動時，為了將M0S電晶體τρι之汲極端子之電壓 在參照電壓Vref，偏壓電壓几變化。共同位準Vc上升护' 偏壓電壓vb降低，而共同位準Vc降低時，偏壓電壓几2， 升。此外’本偏壓產生電路1 6和圖5的相比，因電路規模 縮小，而且在M0S電晶體TN3流動之電流量變小，可 '小1 電力。 A夕粍 實施例4 圖8係表示偏壓產生電路丨6之別例之構造圖。

530461

子M0S電晶體TP1之汲極端子之電壓以及M〇s電晶體TNn之 電阳體大小閘寬度/閘長度）為圖6之心3電晶體τρ2之一 半以外，和圖6的相同。 本實施例之偏壓產生電路進行和圖6的一樣之動作， 共同位準Vc變動時，偏壓電壓Vb朝抑制M〇s電晶體τρι之汲 極端子之電壓變動之方向變化。共同位準Vc上升時，偏壓 電壓Vb降低，而共同位準Vc降低時，偏壓電壓几上升。此 外，本偏壓產生電路16和圖6的相比，因不僅電路規模縮 小’而且在M0S電晶體TN3流動之電流量變小，可減 實施例5 圖9係表示本實施例之共同位準檢測電路14之別例之 構造® °本共同位準檢測電路14在圖4的還包括電容器 C1，該電容器之一方之端子和節點⑽ 接受接地電壓GND。 %十 電容器C1防止共同位畢於、、目彳#々 早檢/則電路1 4所檢測之共同位準 因輸入#號A、B所含之雜訊而變動。 實施例6 圖1 0係表不本貫施例之pi 谣、生同。* U η / 、、住、 冋位準檢測電路1 4之別例之 po — + j j冤路14在圖4的還包括電容器 C2，δ亥電谷态之兩端子和節點㈣連接。 但’在連接電阻R 1和r 2之两？綠 <配線上之不同之2處連接電

530461 五、發明說明（li) B -- f器C2之各自之兩端子，偏壓產生電路16和位於連接電容 器C 2之2處之間之該配線處連接。 .電容器C2防止共同位準檢測電路丨4所檢測之共同位準 因輸入信號A、B所含之雜訊而變動。 ^ 實施例7 圖11係表示本實施例之共同位準檢測電路14之別例之 構造圖。本共同位準檢測電路14包括接在節點Νι、n3之間 之傳輸閘TG1及接在節點N2、N3之間之傳輸閘TG2。 傳輸閘TGI、TG2各自由並聯之nM〇s電晶體*pM〇s電晶 體構成，供給該nMOS電晶體之閘極端子電源電壓VDD，供 給該pMOS電晶體之閘極端子接地電壓gnd。 傳輸閘TGI、TG2之導通電阻一樣的構成，而且令各自 和圖2之傳送線路5、6之阻抗（傳送線路之配線電阻）匹 配，和圖4所示之電阻元件以、R2之功能相同。 實施例8 圖1 2係表不本實施例之共同位準檢測電路丨4之別例之 構造圖。本共同位準檢測電路丨4在圖丨丨的還包括電容器 C1，該電容器之一方之端子和節點⑽連接，另一方之端子 接受接地電壓GND。 電容I§C1防止共同位準檢測電路14所檢測之共同位準 因輸入信號A、B所含之雜訊而變動。

第14頁

發明說明（12) 實施例9 構造Ξ1。3!:示本實施例之共同位準檢測電路14之別例之 =電測電路14在圖"的還包括電容器 及電谷為之兩端子和節點Ν3連接。 仁 在連接電阻R 1和r 2之西ρ始 容器C2之各自之兩端早 _ Λ上之不同之2處連接電 ^ %子，偏壓產生電路16和位於連接電容 态LZ之2處之間之該配線處連接。 因輸路14所檢測之㈣^ 閘極：：作J圖9方二、：、、::，電容器Cl、C2各自用將 子之節點作為另一方；^同連接源極端子和汲極端 方之、子之M0S電晶體構成也可。 發明之效果 路二第若，據f發明之半導體積體電 M〇S電晶Μ、且有和有笛“：郎點連接之閘極端子之第-晶體以及具有和第一第-郎‘=接之閘極端子之第二M0S電 沒極端子之第：M〇s雷曰第;M〇S電晶體之源極端子連接之 電路檢測第―；第二電，之差動放大器時，因位準檢測 電路依照所檢測之雷^ ^ =中間之電壓位準後’偏壓產生 之閘極端子之偏 ^立準產生應供給該第三M0S電晶體 信號之共同給第一及第二節點之輪入 量，共同位準變在第三而電晶體流動之電流 文動差動放大器也可將輸入信號放大。

2111-4586-PF;ahddub.ptd 第15頁 530461 五、發明說明（13) 又，若依據本發明，設置：第一元件，桩力兮笛 第三節點之間；第二元件，接在該第二㈣J在”;和 供給該第三_電晶電體路之 節點之電壓出現供給第一及第二節點之輸電，可在弟三 準之變動。此外’若在第一及第二節 :位 路，箆一；j笙—— ㈢連接傅适線 阻。 第—70件在功能上料料傳送線路之終端電 此外’藉著將在第三節點連接電， 及第二節點上之雜訊對第三節點之影響：17 ’立於第— 偏壓產生電路包括：別的差動放^哭， 電路之輸出連接之間極端子之；四二^ ς有和以位準檢測電路之輸出連接之閘極端子之狀 具有和第四及第五M〇s電晶體之源極端子連Is 之汲極端子之第六M〇S電晶體；及運算放大子連接 的差動放大器之輸出及參照電壓 該：該別 放大器包:ΐί;::準包接二的差動 -^MOS , , ^ ^ ^ ^ ^ ^ 閘極知子之第五M〇s電晶體以呈 出連接之 子連接…端子之第—=五 第二及第六Μ 0 S電晶體各自之閉極其輸出信號。…㈠亥 第16頁' 2111-4586-PF;ahddub.ptd 530461 五、發明說明（14) 又偏麼產生電路包括··負載元件；第四M0S雷曰 體，、具有和該位準檢測電路之輸出連接之閉極端子電及曰曰 負載元件連接之汲極端子；第 曰 ^ 器，接受參照電壓和自’以及運算放大 之信號後，供給；第一 =_電晶體之汲極端子輸出 ^ ^ Ψ K: r、~苐五M0S電晶體各自之閘極端子 力降低。 座生電路不必構成差動對，可令耗電 又’偏壓產生電路包拓· 駚，呈右4兮a、隹κ 括·負載兀件，第四M0S電晶 體八有和该位準檢測電路之輸出連接之閘朽 負載元件連接线極端以及第五獄之/極&子及和该 ’ 1 ，从及弟五M0S電晶騁，且右釦 該第四M0S電晶體之源極端子連接之没極端子；自: M0S電晶體之汲極端子冑出之信號共同的供： 五，電晶體各自之閑極端。本偏壓產生電： 動對，可令耗電力降低。 不仏構成差 式簡單說明 圖1係表示習知技術之差動放大器之電路 圖2係表示習知技術之用以自2個[81之一另一 傳送信號之構造之構造圖。 方向另一方 圖3係表示本發明之實施例丨之半導體 放大器）之方塊圖。 、體電路C差動 圖4係表示圖3之共同位準檢測電路 圖5係表示圖3之偏壓產生電㈣之電ίίΓί

2111-4586-PF;ahddub.ptd 第17頁 530461

五、發明說明（15) 圖6係表示本發明之實施例2之偏壓產生電路 構造圖。 4路 圖7係表示本發明之實施例3之偏壓產生電路16 構造圖。 电硌 圖8係表示本發明之實施例4之偏壓產生電路丨6 構造圖。 峪 圖9係表示本發明之實施例5之共同位準檢測電路14之 電路構造圖。 圖10係表示本發明之實施例6之共同位準檢測電路14 之電路構造圖。 圖11係表示本發明之實施例7之共同位準檢測電路14 之電路構造圖。 圖12係表示本發明之實施例§之共同位準檢測電路14 之電路構造圖。 圖1 3係表示本發明之實施例9之共同位準檢測電路i 4 之電路構造圖。 符號說明 1 2〜差動放大器； 1 4〜共同位準檢測電路； 16〜偏壓產生電路； 20〜差動放大器之複製電路； 22〜運算放大器； TP1、TP2〜p通道型MOS電晶體； TNI、ΤΝ2、ΤΝ3~η通道型MOS電晶體； R1、R2〜電阻元件； Cl、C2〜電容器；

2111-4586-PF;ahddub.ptd 第18頁 530461 五、發明說明（16) TGI、TG2〜傳輸閘。 第19頁 2111-4586-PF;ahddub.ptd

III

Claims (1)

1. 530461 六、申請專利範圍 1· 一種半導體積體電路，包括： 差動放大器，包括具有和第一# 第一M0S電晶體、具有和第二節點P ·連接之閘極端子之 M0S電晶體以及具有和第一及第高妾之曰間極端子之第二 接之汲極端子之第三電晶體· 电B日體之源極端子連 位準檢測電路，言亥第—及第 之中間之電壓位準；以及 4之各自之2個電壓 偏壓產生電路，依照該位準檢 準產生應供給該第三M0S電晶體之欢門、電路所檢測之電壓位 2· —種半導體積體電路，包括'虽端子之偏壓電壓。 差動放大器，包括具有和第一 第-M 0 s電晶體、具有和第二節點連接之連二=極端子之 M0S電晶體以及具有和第一及閘極知子之第二 接之汲極端子之第2M〇S電晶體了 電晶體之源極端子連 ^ -元：，接在該第-；第三節點之間； 第二兀件，接在該第二和該第三節點、 =壓產生電路，依照該第三節點之電壓位準：二 給該第三M0S電晶體之閘極端子之偏麼電屡。 生應供 #第專：範圍第2項之半導體積體電路，其甲， ^。 兀係各自具有同一電阻值之2個電阻元 如：請專利範圍第2項之半導體積體電路，i中， :ί二電7°體件各自包括並聯之ρ通道型M°s電晶體及η 2111-4586-PF;ahddub.ptd 第20頁 530461 ---------- 六、申請專利範圍 __ 5 ·如申請專利範圍第2項之半 包括和該第三節點連接之電容器。體積體電路，其中， 6·如申請專利範圍第5項之半 該電容器具有：第一端子，和該第>一體&積體電路，其中， 子’輸入固定之電位。 〜節點連接；及第二端 ▲ 7·如申請專利範圍第5項之半導一 °亥電谷器之兩端子各自和連接該第體積體電路，其中， 之不同之2處連接，該偏壓產生電 及第二元件之配線上 配線上之別處連接。 和位於該2處之間之該 8·如申請專利範圍第丨項之半 該偏壓產生電路包括： 等體積體電路，其中， 別的差動放大器，包括具有 連接之閘極端子之第四M0S電晶°、以位準檢測電路之輸出 路之輸出連接之閘極端子篦 /、有和該位準檢测電 四及第五M0S電晶體之之^五M〇S電晶體以及具有和第 電晶體，·丨 原極端子連接之汲極端子之第六M0S 壓後，供給該；三J ^的差動放大器之輸出及參照電 出信號。 /、〇s電晶體各自之閘極端子其輸 却值ί申請專利範圍第1項之半導體積體電路，其中， :括ΐ右f電路包括別的差動放大器，而別的差動放大器 電晶體Λ準，檢測電路之輸出連接之閉極端子之第四 ^ ^ ^ 17忒位準檢測電路之輸出連接之閘極端 弟GS電晶體以及具有和第四及第五MGS電晶體之源 第21頁 2111-4586-PF;ahddub.ptd 530461

   六、申請專利範圍 極端子連接之汲極端子之第六_8電晶體，供給該第二 第六M0S電晶體各自之閘極其輸出信號。 人―及 1 0·如申請專利範圍第i項之半導體積體電路，复 該偏壓產生電路包括： 〃 + 負 第 之閘極 第 連接之 運 没極端 自之閘 11 該偏壓 負 第 之閘極 第 連接之 白 給該第 12 該偏壓 別 載元件； 四Μ 0 S電晶體’具有和該位準檢測電路之輪 端子及和該負載元件連接之汲極端子； 、接 五M0S電晶體，具有和該第四_電晶體 汲極端子；以及 T U ^子 算放大器，接受參照電壓和自該第四M0S 子輸出之信號後，供給該第三及第五M0S = ^ 極端子其輸出信號。 I曰曰體各 •如申請專利範圍第1項之半導體積體電路， 產生電路包括： ，、中’ 載元件； 四M0S電晶體，具有和該位準檢測電路之 端子及和該負載tl件連接之汲極端子；以1 五M0S電晶體，具有和該第四議 汲極端子； 日殿之源極端子 該第四M0S電晶體之沒極端子輸 三及第五M〇S電晶體各自之閘極端。 、问的供 •如申請專利範圍第2頊之主道μ # Α 產生電路包括：員之+導體積體電路，其中， 的差動放大器，包括呈古^ 括八有和該第三節點連接之閘極

   2111-4586-PF;ahddub.ptd $ 22頁 530461

   六、申請專利範圍 ΐ: ί :體、具有和該第三節點連接之閘極端 極端子連接之、及：端以子及具有和第四及第五Mos電晶體之源 、，接之/及極鳊子之第六M〇s電晶體；及 運异放大器，接受該別的差動放 壓後，供給該第三及第丄ΜΓ)ς雷曰挪々ώ铷出及翏…、電 出信號。 弟/、M0S電阳體各自之閘極端子其輸 4偏壓產生電路包括別 电塔共甲 包括具有和該第三節點= =為，而別的差動放大器 體、具有和該第三節點連接之之：四M〇S電晶 以及具有和第四及第五咖電晶體子之山第五M0S電晶體 端子之第六M0S電晶體，供給兮 …極端子連接之汲極 之閘極其輸出信號。 /、、、"以弟二及第六M0S電晶體各自 1 4 ·如申請專利節 該偏壓產生電路包括： 項之半導體積體電路，其中， 負載元件； 第四M0S電晶體，呈 ^ 一 及和該負載元件連接4和该第二節點連接之閘極端子 第五M〇S電晶體，呈/子， 連接之汲極端子；以及、口 μ第四M〇S電晶體之源極端子 運异放大器，技為4 汲極端子輸出之信卢知、電壓和自該第四M0S電晶體 自之閘極端子其輪出信號了、、、& 5亥第二及第五M0S電晶體各 1 5 ·如申請真士1 μ 轨圍第2項之半導體積體電路，其中，

   2111-4586-PF;ahddub.ptd 第23頁 530461 六、申請專利範圍 該偏壓產生電路包括· 負載元件； 第四M0S電晶體，具有和該第三節點連接之閘極端子 及和該負載元件連接之汲極端子；以及 第五M0S電晶體，具有和該第四M0S電晶體之源極端子 連接之汲極端子； 自該第四M0S電晶體之汲極端子輸出之信號共同的供 給該第三及第五M0S電晶體各自之閘極端。

   2111-4586-PF;ahddub.ptd 第24頁