CN108052149A - 信号发生电路 - Google Patents

Abstract

本发明涉及信号发生电路。提供一种具有输出电压的短建立时间的信号发生电路。在PTAT信号发生电路中，调整电路连接在第0至第K个二极管的阴极和接地电压的线路之间，第0个二极管的阳极连接至第一节点，第一至第K个二极管的阳极经由电阻元件连接至第二节点，第一节点和第二节点被设定为相同电压，流经第0个二极管的第一电流和流经第一至第K个二极管的第二电流被设定为具有相同值，且流经调整电路的第三电流被设定为具有为各个第一电流和第二电流的2倍的值。

Description

信号发生电路

本申请是申请日为2014年9月2日、申请号为201410443119.6、申请人为瑞萨电子株式会社、发明名称为“信号发生电路和温度传感器”的发明专利申请的分案申请。

相关申请的交叉引用

包括说明书、附图和摘要在内的于2013年9月2日提交的日本专利申请No.2013-181430的公开内容通过引用被整体包含在此。

技术领域

本发明涉及一种信号发生电路和温度传感器，并且特别适用于输出与绝对温度成比例的电压的信号发生电路和温度传感器。

背景技术

在现有技术中，公知的是PTAT(与绝对温度成比例)信号发生电路，其实际上利用具有彼此不同的尺寸(即电流驱动能力)的第一和第二二极管的与绝对温度成比例的正向电压之间的差输出其电压与绝对温度成比例变化的PTAT信号(例如，日本专利特开No.2009-217809(专利文献1)以及日本专利特开No.2011-215129(专利文献2))。

发明内容

但是，现有技术的PTAT信号发生电路以及采用其的温度传感器具有其中建立输出电压的建立时间长的问题。

从本说明书和附图的说明中将使本发明的其它目的和新的特征变得清楚。

在本申请的信号发生电路中，在第一和第二二极管的阴极和基准电压线路之间，提供输出电路，其基于流经第一和第二二极管的电流之和的电流输出与绝对温度成比例的电压。

而且，在本申请的温度传感器中，放大信号发生电路的输出信号的放大器包括差分放大器、源极接地放大器、源极跟随放大器以及相位补偿电路，且相位补偿电路包括串联连接的变抗器电容元件和电阻元件。

根据实施例，可减少输出电压的建立时间。

附图说明

图1是示出根据本申请的第一实施例的微型计算机的主要部分的框图；

图2是示出图1中所示的温度传感器的构造以及与其有关的部分的电路框图；

图3是示出图2中所示的A/D转换器的构造的框图；

图4是示出图3中所示的采样和保持电路的构造的电路框图；

图5是示出图2中所示的PTAT信号发生电路的构造的电路框图；

图6是示出图5中所示的调整电路的构造的电路框图；

图7是示出图5中所示的运算放大器的构造的电路图；

图8是示出图5中所示的运算放大器的构造的另一电路图；

图9是示出图5中所示的运算放大器的构造的又一电路图；

图10是示出图2中所示的放大器的构造的电路框图；

图11是示出图2中所示的放大器的构造的电路图；

图12是示出图11中所示的晶体管和二极管的结构的截面图；

图13是示出产生图7至图9的偏压VBN和图10和图11的偏压VBP的偏压发生电路的构造的电路图；

图14是用于示出图11中所示的二极管的效果的时序图；

图15是示出根据本申请的第二实施例的微型计算机中包括的温度传感器的放大器的构造的电路图；

图16是示出图15中所示的放大器的操作的时序图；

图17是示出根据本申请的第三实施例的微型计算机中包括的温度传感器的放大器电路的构造的电路图；

图18是示出根据本申请的第四实施例的微型计算机中包括的温度传感器的放大器电路的结构的电路图；

图19是图18中所示的变抗器电容元件的结构的平面图；

图20是沿图19的XX-XX线的截面图；

图21是示出图18中所示的变抗器电容元件的电容值的电压相关性的曲线图；

图22是示出图18中所示的电容器111的构造的示意图；

图23是用于示出图18中所示的变抗器电容元件的效果的时序图；

图24是示出根据本申请的第五实施例的微型计算机中包括的温度传感器的PTAT信号发生电路的构造的电路框图；

图25是示出图24中所示的运算放大器的构造的电路图；

图26是示出图24中所示的运算放大器的构造的另一电路图；

图27是示出图24中所示的运算放大器的构造的又一电路图；

图28是示出根据本申请的第六实施例的微型计算机中包括的温度传感器的PTAT信号发生电路的构造的电路框图；

图29是用于示出图28中所示的PTAT信号发生电路的效果的时序图；

图30是图29的Z截面的放大图；

图31是示出根据本申请的第七实施例的微型计算机中包括的温度传感器的PTAT信号发生电路的构造的电路框图；

图32是示出根据本申请的第八实施例的微型计算机中包括的温度传感器的PTAT信号发生电路的构造的电路框图；

图33是示出根据本申请的第九实施例的微型计算机中包括的温度传感器的主要部分的电路框图；

图34是示出根据本申请的第十实施例的微型计算机中包括的温度传感器的构造的电路框图；

图35是示出图34中所示的运算放大器的构造的电路图；以及

图36是示出图34中所示的运算放大器的构造的另一电路图。

具体实施方式

[第一实施例]

图1是示出根据本申请的第一实施例的微型计算机1的主要部分的框图。在图1中，微型计算机1包括半导体衬底1a、安装在其表面上的RTC(实时时钟)2、温度传感器3、A/D(模数)转换器4、ROM(只读存储器)5以及CPU(中央处理器)6。

RTC 2包括晶体振荡器并输出指示时间的信息。温度传感器3输出模拟信号，其电压与绝对温度成比例变化。A/D转换器4将由温度传感器3产生的模拟信号转换成数字信号。ROM 5具有存储于其中的表示RTC 2的晶体振荡器的振荡频率和温度之间关系的表。

CPU 6根据由来自A/D转换器4的数字信号表示的温度以及ROM5中的表来校正RTC2。因此，即使温度改变，RTC 2也输出显示准确时间的信息。CPU 6根据来自RTC 2的时间信息执行诸如数据的计算和处理的预定操作。

图2是示出温度传感器3的构造以及与其有关的部分的构造的电路框图。在图2中，温度传感器3包括PTAT信号发生电路10、运算放大器11、电阻元件12和13以及开关14。PTAT信号发生电路10产生PTAT信号，其电压Vp与绝对温度成比例变化。运算放大器11、电阻元件12和13以及开关14构成放大PTAT信号的放大器电路15。

PTAT信号被提供至运算放大器11的非反相输入端(正端)。电阻元件12和13串联连接在运算放大器11的输出端和接地电压VSS的线路之间。电阻元件12和13之间的节点N12连接至运算放大器11的反相输入端(负端)。电阻元件12和13构成分压电路，其将运算放大器11的输出电压分开并将分压提供给反向输入端。运算放大器11输出电流，使得节点N12的电压与PTAT信号的电压Vp一致。因此，假设电阻元件12和13的电阻值分别为R1和R2，则运算放大器11的输出电压V11由V11＝Vp(R1+R2)/R2给定。

开关14的一侧端子连接至运算放大器11的输出端，而开关14的另一侧端子连接至温度传感器3的输出端3a。开关14在输出使能信号OE处于由激活级表示的"H"电平时导通，且在输出使能信号OE处于由失活级表示的"L"电平时截止。

在微型计算机1中，使用A/D转换器4以便不仅A/D转换温度传感器3的输出信号，而且还转换其它m个模拟信号A1至Am(其中m是等于或大于2的整数)。

即，微型计算机1包括m个缓冲器B1至Bm以及多路复用器16。m个模拟信号A1至Am分别经由缓冲器B1至Bm提供至多路复用器16。多路复用器16包括(m+1)个开关S1至S(m+1)。开关S1至S(m+1)的一侧端子分别接收缓冲器B1至Bm的输出信号以及温度传感器3的输出信号，且另一侧的端子彼此连接并经由布线17连接至A/D转换器4的输入端。

开关S1至S(m+1)中的任一开关S导通，且模拟信号A1至Am中的任一个以及温度传感器3的输出信号被提供至A/D转换器4。A/D转换器(ADC)4将从多路复用器16提供的模拟信号转换成数字信号。

图3是示出A/D转换器4的构造的框图。在图3中，A/D转换器4包括采样和保持电路(S/H电路)20、比较器21、逐次逼近时钟发生电路22，逐次逼近寄存器23、基准电压发生电路24、D/A转换器25以及输出寄存器26。

采样和保持电路20接收与采样时钟信号CLKS同步的输入电压VI(模拟信号)。如图4中所示，采样和保持电路20包括开关30和32、电容器31以及运算放大器33。时钟信号φ1是具有与采样时钟信号CLKS的相位相同的相位的时钟信号。时钟信号φ1和φ2是彼此互补的信号。运算放大器33的非反相输入端(正端)接收接地电压VSS。

开关32连接在运算放大器33的反相输入端(-端)和输出端之间，且在时钟信号φ1处于“H”电平的期间内导通，且在时钟信号φ2处于“H”电平的期间内截止。电容器31的一侧电极连接至运算放大器33的反相输入端。开关30在时钟信号φ1处于“H”电平的期间内将电容器31的另一侧电极连接至输入端20a，且在时钟信号φ2处于“H”电平的期间内将电容器31的另一侧电极连接至运算放大器33的输出端。

在时钟信号φ1处于“H”电平的期间内，电容器31通过开关30连接在输入端20a和运算放大器33的反相输入端之间，且同时，运算放大器33的反相输入端和输出端通过开关32短路。在这种情况下，运算放大器33的输出电压VO是0V，且电容器31充电至输入电压VI。

在时钟信号φ2处于“H”电平的期间内，电容器31通过开关30连接在运算放大器33的输出端和运算放大器33的反相输入端的线路之间，且同时，开关32截止。因此，运算放大器33的反相输入端的电压保持0V且运算放大器33的输出电压VO变成VI。

再次参考图3，比较器21将采样和保持电路20的输出电压VO与来自D/A转换器25的参考模拟信号的电压进行比较，并输出表示比较结果的信号。逐次逼近时钟发生电路22产生与时钟信号CLK同步的逐次逼近时钟信号，并将其提供给逐次逼近寄存器23和输出寄存器26。根据逐次逼近时钟信号和比较器21的输出信号，逐次逼近寄存器23将逐位确定数字信号Di至D1(其中“i”是等于或大于2的整数)。

当所有位都被确定时，输出寄存器26输出数字信号Di至D1作为A/D转换结果。基准电压发生电路24产生基准电压。D/A转换器25根据来自基准电压发生电路24的基准电压和逐次逼近寄存器23的输出信号D1至Di输出参考模拟信号。

当将参考模拟信号的最大电压设定为VFS时，D/A转换器25首先产生等于最大电压VFS一半的电压VFS/2。采样和保持电路20的输出电压VO与D/A转换器25的输出电压VFS/2进行比较，且如果VO>VFS/2保持，则最高有效位的数字信号Di被设定为“1”，而如果VO<VFS/2保持，则数字信号Di被设定为“0”。

随后，当Di＝1保持时，D/A转换器25产生等于VFS的3/4倍的电压3VFS/4，且当Di＝0保持时，产生等于VFS的1/4倍的电压VFS/4。采样和保持电路20的输出电压VO与D/A转换器25的输出电压进行比较，且基于比较结果，下一位的数字信号D(i-1)被设定为“1”或“0”。此后，以相同方式，当确定数字信号Di至D1时，数字信号Di至D1从输出寄存器26输出作为A/D转换结果。

因此，包括采样和保持电路20的电容器31的A/D转换器4的寄生电容Cin、多路复用器16的寄生电容、布线17的寄生电容等等连接至温度传感器3的输出端3a，且因此温度传感器3的负载电容值明显增大。而且，当温度传感器3的输出端3a连接至A/D转换器4时，另一模拟信号A的电压保持在布线17等处。因此，输出使能信号OE被设定为“H”电平以由此导通开关14且温度传感器3的输出端3a借助多路复用器16连接至A/D转换器4之后，需要预定建立时间直至A/D转换器4的输入电压稳定。

以下将更详细示出温度传感器3的构造。图5是示出PTAT信号发生电路10的构造的电路框图。在图5中，PTAT信号发生电路10包括运算放大器40、P沟道MOS晶体管41至43、电阻元件44至48、二极管D0至DK(其中K是等于或大于2的整数)以及调整电路49。

P沟道MOS晶体管41至43的所有源极都连接至电源电压VDD的线路，且其所有栅极都连接至运算放大器40的输出端。电阻元件44和45串联连接在P沟道MOS晶体管41的漏极和二极管D0的阳极之间，且二极管D0的阴极连接至接地电压VSS的线路。电阻元件44和45之间的节点N44连接至运算放大器40的反向输入端(负端)。

电阻元件46至48串联连接在P沟道MOS晶体管42的漏极和二极管D1至DK的阳极之间，且二极管D1至DK的阴极连接至接地电压VSS的线路。电阻元件46和47之间的节点N46连接至运算放大器40的非反相输入端(正端)。

电阻元件44和46的阻值相同，且电阻元件45和47的阻值相同。二极管D0至DK的尺寸(即电流驱动能力)相同。二极管D1至DK并联连接。同时，K个二极管D1至DK可由具有K倍二极管D0的尺寸(即电流驱动能力)的一个二极管替代。而且，在这种情况下，K不必须是整数，而可以是等于或大于1的实数。

运算放大器40、P沟道MOS晶体管41和42以及电阻元件44和46构成电流源，其致使节点N44的电压与节点N46的电压一致且致使流经节点N44的电流I1与流经节点N46的电流I2一致。I1＝I2＝I保持。

二极管D0两端之间的电压Vf1和二极管D1至DK两端之间的电压Vf2之间的电压差dVf＝Vf1-Vf2由以下公式(1)表达。

dVf＝Vt×ln[I/Is]-Vt×ln[I/(K×Is)]＝Vt×ln(K)(1)

其中Vt＝K_B×T/q保持，Is是二极管D0的饱和电流，K×Is是二极管D1至DK的饱和电流，K_B是玻尔兹曼常数，T是绝对温度，以及q是电子的电荷量。

电压差dVf等于电阻元件48两端之间的电压，且因此如果电阻元件48的电阻值由R3代表，则方程(2)保持。

I＝dVf/R3＝Vt/R3×ln(K)＝[(K_B×T)/(q×R3)]×ln(K)(2)

这种电流I导致与绝对温度T成比例的PTAT电流。

而且，调整电路49的一侧端子49a连接至P沟道MOS晶体管43的漏极，且另一侧端子49b连接至接地电压VSS的线路。如图6中所示，调整电路49包括：串联连接在端子49a和49b之间的N个电阻元件50.1至50.N(其中N是等于或大于2的整数)；以及开关SW1至SWN。

开关SW1至SWN的一侧端子分别连接至电阻元件50.1至50.N的电源电压VDD一侧(在49a一侧的一侧端子上)上的端子。开关SW1至SWN的所有另一侧端子都连接至输出端49c。根据调整代码DC，导通开关SW1至SWN中任一个。开关SW1至SWN构成开关电路，其将电阻元件50.1至50.N的电源电压VDD一侧上的端子中的被选端子连接至输出端49c。图6示出了其中开关SWn(其中n是等于或大于1且等于或小于N的整数)导通的状态。

因为P沟道MOS晶体管41至43的栅极彼此连接且P沟道MOS晶体管41至43的尺寸相同，因此流经P沟道MOS晶体管41至43的电流I1至I3具有相同值(I1＝I2＝I3＝I)。假设电阻元件50.1至50.(N-1)的相应阻值是R4且电阻元件50.N的阻值是R5，则当开关SWn导通时，PTAT信号的电压Vp由下述公式(3)表达。

Vp＝I×[R4×(N-n)+R5](3)

即，调整电路49构成输出电路，其根据流经二极管D0(即流经二极管D1至DK)的电流I输出与绝对温度T成比例的电压Vp。提供调整代码DC以便Vp在温度是参考温度时变成所期望的电压电平。

在图5的PTAT信号发生电路10中，通过提供电阻元件45和47将节点N44和N46的电压设定得更高。因此，运算放大器40的输入端可以是N沟道MOS晶体管的栅极。运算放大器的实例包括N型运算放大器，其输入端是N沟道MOS晶体管的栅极，以及P型运算放大器，其输入端是P沟道MOS晶体管的栅极。N型运算放大器的电路面积小于P型运算放大器的电路面积。

图7是示出N型运算放大器40A的构造的电路图。在图7中，运算放大器40A包括P沟道MOS晶体管P1和P2以及N沟道MOS晶体管Q1至Q3。N沟道MOS晶体管Q1和Q2的源极彼此连接并经由N沟道MOS晶体管Q3连接至接地电压VSS的线路。N沟道MOS晶体管Q1和Q2的漏极经由P沟道MOS晶体管P1和P2连接至电源电压VDD的线路。P沟道MOS晶体管P1和P2的栅极都连接至P沟道MOS晶体管P1的漏极。

N沟道MOS晶体管Q1和Q2的栅极分别用作非反相输入端和反相输入端，且分别接收电压VIP和VIN。N沟道MOS晶体管Q2的漏极用作输出端并输出电压VO。N沟道MOS晶体管Q3的栅极接收偏压VBN。N沟道MOS晶体管Q3构成恒流源。

当VIP>VIN保持时，流经晶体管Q1、P1和P2的电流变得大于流经晶体管Q2的电流，且因此输出电压VO上升。当VIP<VIN保持时，流经晶体管Q1、P1和P2的电流变得小于流经晶体管Q2的电流，且因此输出电压VO下降。

图8是示出N型运算放大器40B的构造的电路图。在图8中，运算放大器40B是加入了P沟道MOS晶体管P3和N沟道MOS晶体管Q4的图7的运算放大器40A。但是，N沟道MOS晶体管Q1和Q2的栅极分别用作反相输入端和非反相输入端，且分别接收电压VIN和VIP。

P沟道MOS晶体管P3和N沟道MOS晶体管Q4串联连接在电源电压VDD的线路和接地电压VSS的线路之间。P沟道MOS晶体管P3的栅极连接至N沟道MOS晶体管Q2的漏极。P沟道MOS晶体管P3的漏极用作运算放大器40B的输出端并输出电压VO。N沟道MOS晶体管Q4的栅极接收偏压VBN。N沟道MOS晶体管Q4构成恒流源。

当VIP>VIN保持时，流经晶体管Q1、P1和P2的电流变得小于流经晶体管Q2的电流，且因此晶体管Q2的漏极电压下降且输出电压VO上升。当VIP<VIN保持时，流经晶体管Q1、P1和P2的电流变得大于流经晶体管Q2的电流，且因此晶体管Q2的漏极电压上升且输出电压VO下降。

图9是示出N型运算放大器40C的构造的电路图。在图9中，运算放大器40C是加入了P沟道MOS晶体管P4和N沟道MOS晶体管Q5的图8的运算放大器40B。但是，P沟道MOS晶体管P2的栅极与P沟道MOS晶体管P1的栅极隔离，且连接至P沟道MOS晶体管P2的漏极。而且，N沟道MOS晶体管Q4的栅极连接至N沟道MOS晶体管Q5的栅极而不是接收偏压VBN。

P沟道MOS晶体管P4和N沟道MOS晶体管Q5串联连接在电源电压VDD的线路和接地电压VSS的线路之间。P沟道MOS晶体管P4的栅极连接至P沟道MOS晶体管P1的栅极。N沟道MOS晶体管Q5的栅极和漏极彼此连接。各个晶体管Q5、P1和P2构成二极管。

当VIP>VIN保持时，流经晶体管Q1、P1、P4、Q5和Q4的电流变得小于流经晶体管Q2、P2和P3的电流，且因此作为晶体管P3的漏极电压的输出电压VO上升。当VIP<VIN保持时，流经晶体管Q1、P1、P4、Q5和Q4的电流变得大于流经晶体管Q2、P2和P3的电流，且因此作为晶体管P3的漏极电压的输出电压VO下降。

图5的运算放大器40可以是图7至图9的任一运算放大器40A、40B和40C。同时，图7至图9中省略了相位补偿电路的示出。

图10是更详细示出图2中所示的放大器电路15的构造的电路框图。在图10中，运算放大器11包括P沟道MOS晶体管60至63以及N沟道MOS晶体管64至67、电容器68以及电阻元件69。

晶体管60、62和64串联连接在电源电压VDD的线路和接地电压VSS的线路之间。晶体管63和65串联连接在晶体管60的漏极和接地电压VSS的线路之间。晶体管64和65的栅极都连接至晶体管64的漏极。

晶体管60的栅极接收偏压VBP。晶体管60构成恒流源。晶体管62的栅极构成运算放大器11的反相输入端(负端)并接收电阻元件12和13之间的节点N12的电压V12。晶体管63的栅极构成运算放大器11的非反相输入端(正端)并接收PTAT信号的电压Vp。晶体管60和62至65构成P型差分放大器。作为晶体管63的漏极的节点N63用作P型差分放大器的输出节点。

晶体管61和66串联连接在电源电压VDD的线路和接地电压VSS的线路之间。晶体管61的栅极接收偏压VBP。晶体管61构成恒流源。晶体管66的栅极连接至节点N63。晶体管61和66构成源极接地放大器。作为晶体管61的漏极的节点N61用作源极接地放大器的输出节点。

电容器68和电阻元件69串联连接在输出节点N61和N63之间并构成防止在运算放大器11中发生振荡现象的相位补偿电路。

晶体管67的栅极连接至节点N61，其漏极连接至电源电压VDD的线路，且其源极连接至背栅极并用作运算放大器11的输出端11a。晶体管67构成源极跟随放大器。以此方式，运算放大器11包括差分放大器、源极接地放大器以及源极跟随放大器的三级放大器。差分放大器和源极接地放大器增加增益以由此抑制偏移的影响，且源极跟随放大器降低输出阻抗以由此实现建立时间的减少。

这里，将描述运算放大器11的操作。当Vp>V12保持时，流经晶体管62、64和65的电流变得大于流经晶体管63的电流，且因此节点N63变成“L”电平。因此，流经晶体管61的电流变得大于流经晶体管66的电流，节点N61变成“H”电平，且因此流经晶体管67的电流增大且输出电压V11上升。

以相反方式，当Vp<V12保持时，流经晶体管62、64和65的电流变得小于流经晶体管63的电流，且因此节点N63变成“H”电平。因此，流经晶体管61的电流变得小于流经晶体管66的电流，节点N61变成“L”电平，流经晶体管67的电流减小且输出电压V11下降。因此，V12＝Vp保持且V11＝Vp(R1+R2)/R2保持。

顺便提及，当输出端11a的电压V11高于电源电压VDD和晶体管67的阈值电压VTH之间的电压差(VDD-VTH)时(当V11>VDD-VTH保持时)，晶体管67未导通，且因此仅电阻元件12和13用作用于在输出端11a处释放电荷的路径。当电阻元件12和13的阻值减小时，输出端11a的电压V11会迅速降低，但是功耗增加。

因此，在第一实施例中，可变电导电路70连接在运算放大器11的输出端11a和基准电压VP的线路之间。基准电压VP例如是接地电压VSS或接近接地电压VSS的电压。可变电导电路70是用于增大输出端3a和基准电压VP的线路之间的电导并致使电流在运算放大器11的输出电压V11高于要被建立的电压的期间过程中从输出端3a流至基准电压VP的线路的电路。

具体而言，可变电导电路70包括如图11中所示的二极管70a。二极管70a的阳极连接至输出端11a且阴极连接至节点N61。当输出端11a被预充电达到电源电压VDD时，二极管70a在输出端11a处释放电荷，由此致使输出端11a的电压V11下降。当在输出端11a处的电压V11高于电源电压VDD和晶体管67的阈值电压VTH之间的电压差(VDD-VTH)时(当V11>VDD-VTH保持时)，晶体管67不能被导通。因此，输出端11a借助二极管70a放电。

同时，V11>VDD-VTH保持，建立Vp<V12，且因此流经晶体管62、64和65的电流变得小于流经晶体管63的电流，且节点N63变成“H”电平，且晶体管66导通。因此，电流经由二极管70a和晶体管66从输出端11a流入接地电压VSS的线路，且因此输出端11a的电压V11下降。

在其中移除二极管70a的情况下，当V11>VDD-VTH保持时，即使节点N61被设定为“H”电平，晶体管67也不能被导通，且因此仅电阻元件12和13用作用于在输出端11a处释放电荷的路径。当电阻元件12和13的阻值减小时，输出端11a的电压V11能够迅速降低，但是功耗增大。

与此相反，在第一实施例中，因为提供了二极管70a，所以在没有将电阻元件12和13的阻值设定得更小的情况下，输出端11a的电压能够迅速降低且可减少建立时间。

开关14包括N沟道MOS晶体管71、P沟道MOS晶体管72以及反相器73。晶体管71和72并联连接在输出端11a和3a之间。输出使能信号OE直接提供至晶体管71的栅极且同时由反相器73反向并提供至晶体管72的栅极。

当输出使能信号OE处于“H”电平时，晶体管71和72彼此导通且运算放大器11的输出电压V11输出至输出端3a。当输出使能信号OE处于“L”电平时，晶体管71和72变成非导通且运算放大器11的输出电压V11没有输出至输出端3a。

图12是示出图11的N沟道MOS晶体管67和二极管70a的构造的截面图。在图12中，深N阱76形成在P型硅衬底75的表面上，P阱77形成在深N阱76的表面上，N阱78围绕P阱77形成，且N⁺型杂质扩散区79形成在N阱78的表面上。

P型硅衬底75接收接地电压VSS，N⁺型杂质扩散区79接收电源电压VDD，且P型硅衬底75和N阱78之间的PN结保持反偏状态，且P型硅衬底75和深N阱76之间的PN结保持反偏状态。

而且，栅绝缘膜80和栅电极81堆叠在P阱77的表面上方，N⁺型杂质扩散区82形成在栅电极81的一侧上，且N⁺型杂质扩散区83形成在栅电极81的另一侧上。在P阱77的表面上，P⁺型杂质扩散区84形成为邻近N⁺型杂质扩散区83，且N⁺型杂质扩散区85形成为邻近P⁺型杂质扩散区84。

栅电极81、N⁺型杂质扩散区82、N⁺型杂质扩散区83以及P阱77分别构成N沟道MOS晶体管67的栅极、漏极、源极以及背栅极。P阱77和N⁺型杂质扩散区85分别构成二极管70a的阳极和阴极。

N⁺型杂质扩散区85(二极管70a的阴极)连接至栅电极81(晶体管67的栅极)。P⁺型杂质扩散区84连接至N⁺型杂质扩散区83，因此晶体管67的背栅极(P阱77)连接至源极(N⁺型杂质扩散区83)，且由此防止晶体管67的阈值电压VTH由于背栅极效应而增大。此外，晶体管67的漏极(N⁺型杂质扩散区82)接收电源电压VDD。

图13是示出产生图7至图9的偏压VBN以及图10和图11的偏压VBP的偏压发生电路90的构造的电路图。在图13中，偏压发生电路90包括P沟道MOS晶体管91至94、N沟道MOS晶体管95至98以及电阻元件99。晶体管91和95以及电阻元件99、晶体管92和96、晶体管93和97以及晶体管94和98分别串联连接在电源电压VDD的线路和接地电压VSS的线路之间。

晶体管91、92和94的所有栅极都连接至晶体管91的漏极。晶体管93的栅极和漏极彼此连接。晶体管95、96和97的所有栅极都连接至晶体管96的漏极。晶体管98的栅极和漏极彼此连接。对应于电阻元件99的阻值的数值的电流流经晶体管91和95以及电阻元件99。相同数值的电流流经晶体管91至98。晶体管93的漏电压用作偏压VBP且晶体管98的漏电压用作偏压VBN。

接下来，将描述二极管70a的效果。图14是用于比较当存在二极管70a时温度传感器3的输出电压V3和晶体管67的栅电压V61以及当移除二极管70a时温度传感器3A的输出电压V3A和晶体管67的栅电压V61A的时序图。

在图14中，示出了当信号OE在某一时间(附图中为40μs)从“L”电平升至“H”电平且随后温度传感器3的输出端3a被瞬时预充电至电源电压VDD且随后仅运算放大器11驱动温度传感器3的输出端3a时，电压V3、V3A、V61和V61A以及信号OE的波形。

同时，图14中的信号OE的“L”电平是0V且“H”电平是1.25V。借助电平位移器(未示出)而升至电源电压VDD(3.3V)的“H”电平的图14的信号OE用作图11的输出使能信号OE。因为电平位移器(未示出)的延迟时间处于ns级，所以图11的输出使能信号OE和图14的信号OE之间的时序差小到不能识别。

当没有二极管70a时，晶体管67的栅电压V61A在信号OE被设定为“H”电平之后立即降至接近接地电压VSS的电压，但是因为晶体管67未导通，所以温度传感器3的输出电压V3A缓慢下降。而且，因为晶体管67的栅电压V61A过度下降，所以输出电压V3A越过要被建立的电压并继续下降一段时间。当栅电压V61A上升时，输出电压V3A最终开始上升并略微超过要被建立的电压且随后执行建立。

与此相反，当存在二极管70a时，晶体管67的栅电压V61在信号OE被设定为“H”电平之后立即降低，但是降低速度慢于当没有二极管70a时的栅电压V61A，且栅电压V61在高于栅电压V61A的电压下开始上升。而且，因为温度传感器3的输出端3a处的电荷经由二极管70a被释放至节点N61(晶体管67的栅极)，所以输出电压V3比输出电压V3A下降得更快。此外，当V61变得高于V3该阈值电压VTH时，电压V3开始上升且随后在要被建立的电压处变得稳定。

如上所述，在第一实施例中，因为二极管70a连接在运算放大器11的晶体管67的源极和栅极之间，所以在温度传感器3的输出端3a的电压V3的初始值高于VDD-VTH时，输出端3a的放电路径数量增多。因此，可实现温度传感器3的输出电压V3的建立时间的降低。

[第二实施例]

图15是根据本申请的第二实施例的微型计算机中包括的温度传感器的放大器电路15A的构造的电路图，且是要与图11进行比较的示意图。参考图15，这种放大器电路不同于图11的放大器电路15之处在于由N沟道MOS晶体管100替代二极管70a。

晶体管100连接在运算放大器11的输出端11a和接地电压VSS的线路之间，且其栅极接收脉冲信号OEP。晶体管100构成可变电导电路。

图16是示出图15的放大器电路15A的操作的时序图。特别地，图16中的(a)示出输出使能信号OE的波形，且图16中的(b)示出脉冲信号OEP的波形。在图15和图16中，在初始状态下，温度传感器的输出端3a被预充电至电源电压VDD且信号OE和OEP都被设定为“L”电平。因此，开关14和晶体管100都是非导通的。

当信号OE在某个时间t0时从“L”电平升至“H”电平时，开关14导通，电流从运算放大器11的输出端3a流至输出端11a，且输出端11a的电压V11升至电源电压VDD。同时，脉冲信号OEP从“L”电平升至“H”电平，晶体管100导通，且电压V11下降。在从时间t0已经经过预定时间Tp而在时间t1时，脉冲信号OEP降至“L”电平，晶体管100变成非导通的，且电压V11的下降停止。

晶体管100的尺寸(即电流驱动能力)及其导通时间Tp被预先设定，以便电压V11变成约Vp(R1+R2)/R2。因此，借助第二实施例，也能降低温度传感器3的输出电压V3的建立时间。

[第三实施例]

图17是示出根据本申请的第三实施例的微型计算机中包括的温度传感器的放大器电路15B的构造的电路图，且是要与图15进行比较的示意图。参考图17，放大器电路15B不同于图15的放大器电路15A之处在于可变电导电路由运算放大器101和104、电阻元件102和103、反相器105和106以及N沟道MOS晶体管107构成，而不是由N沟道MOS晶体管100构成。

电阻元件102和103串联连接在运算放大器101的输出端和接地电压VSS的线路之间。电阻元件102和103之间的节点N102的电压V102提供至运算放大器101的反相输入端(负端)。运算放大器101的非反相输入端(正端)接收PTAT信号的电压Vp。电阻元件102的阻值R1与电阻元件12的阻值R1相同。电阻元件103的阻值R2A略小于电阻元件13的阻值R2。

运算放大器101输出电流以便电压V102与电压Vp一致。因此，运算放大器101的输出电压V101致使V101＝Vp(1+R1/R2A)，其略大于应被建立的运算放大器11的输出电压V11，该电压V11＝Vp(1+R1/R2)。

运算放大器104的反相输入端(负端)接收运算放大器101的输出电压V101，且运算放大器104的非反相输入端(正端)接收运算放大器11的输出电压V11。运算放大器104的输出信号φ104经由反相器105和106提供至晶体管107的栅极。晶体管107连接在运算放大器11的输出端11a和接地电压VSS的线路之间。

当输出端11a的电压V11高于V101时，运算放大器104的输出信号φ104变成“H”电平，晶体管107导通，且电压V11下降。当输出端11a的电压V11低于V101时，运算放大器104的输出信号φ104变成“L”电平，且晶体管变成非导通的。晶体管107的尺寸(即电流驱动能力)被设定为适于致使电压V11下降的值。

因此，在第三实施例中，即使在开关14导通且电压V11变成电源电压VDD时，电压V11也可通过导通晶体管107而降至略高于PTAT信号的电压Vp的电压。因此，可降低温度传感器3的输出电压V3的建立时间。

[第四实施例]

图18是根据本申请的第四实施例的微型计算机中包括的温度传感器的放大器电路15C的构造的电路图，且是要与图11进行比较的示意图。参考图18，放大器电路15C不同于图11的放大器电路15之处在于相位补偿电路的电容器68由并联的变抗器电容元件110和电容器111替代。变抗器电容元件110的正端子110a连接至节点N61，且变抗器电容元件110的负端子110b经由电阻元件69连接至节点N63。变抗器电容元件110的端子110a和110b之间的电容值根据端子110a和110b之间的电压极性及其幅度变化。

图19是示出变抗器电容元件110的结构的平面图，且图20是沿图19的XX-XX线截取的截面图。在图19和图20中，正方形N阱113形成在P型硅衬底112的表面上，P阱114围绕N阱113形成，正方以及环形的P⁺型杂质扩散区115形成在P阱114的表面上，且P⁺型杂质扩散区115连接至接地电压VSS的线路。

此外，正方形栅绝缘膜116和栅电极117叠置在N阱113的表面上方，且栅电极117连接至正端子110a。而且，条形的N⁺型杂质扩散区(源极)118形成在栅电极117一侧上的N阱113的表面上，条形的N⁺型杂质扩散区(漏极)119形成在栅电极117另一侧上的N阱113的表面上，且N⁺型杂质扩散区118和119都连接至负端子110b。

图21是示出变抗器电容元件110的电容值的电压相关性，其中水平轴代表变抗器电容元件110的端子110a和110b之间的电压Vb(以任意单位)，而垂直轴代表变抗器电容元件110的端子110a和110b之间的电容值Cb(以任意单位)。图21示出当负端子110b被固定为0V且正端子110a从-3至+3(以任意单位)变化时电压Vb和电容值Cb之间的关系。

在图21中，当电压Vb变成等于或大于+1时，电子被吸引至栅绝缘膜116附近，从而从源极118和漏极119至直接位于栅绝缘膜116以下形成N型反型层，由此形成由栅电极117、反型层以及其间的栅绝缘膜116构成的电容器。因此，当电压Vb变成等于或大于+1时，变抗器电容元件110的电容值Cb变成约170，其为最大值，且电容值Cb不再具有电压相关性。

此外，随着电压Vb从+1降低，电容值Cb逐渐降低直至电压Vb达到-1。当电压Vb等于或大于+1时，形成反型层以与栅绝缘膜116的下表面接触。但是，当电压Vb是在+1至-1之间时，耗尽层形成在栅绝缘膜116的下表面和反型层之间，且电容值Cb降低。当电压Vb降至-1或以下时，栅绝缘膜116以下的反型层消失，电容值Cb变成约55，其为最小值，且电容值Cb不再具有电压相关性。

例如，设定当变抗器电容元件110的端子110a和110b之间的电压Vb是0V时的电容值Cb以及电容器111的电容值之和，以便与电容器68的电容值相同。

不具有电容值的电压相关性的MOM(金属氧化物金属)电容元件、MIM(金属绝缘体金属)电容元件或PIP(聚合物绝缘体聚合物)电容元件用作电容器111。这里，将描述其中采用MOM电容元件作为电容器111的情况。

图22是各个示出电容器111的结构的平面图。在图22的(a)至(c)中，电容器111是并联连接的由第一金属布线层形成的MOM电容元件121、由第二金属布线层形成的MOM电容元件122以及由第三金属布线层形成的MOM电容元件123。各个MOM电容元件121至123都在正方形区域中排列。MOM电容元件121至123顺序设置在图19中所示的变抗器电容元件110的栅电极117之上。MOM电容元件121至123的相应面积基本上与变抗器电容元件110的面积相同。

MOM电容元件121包括设置在正方形区域的下端和左端处的L形正号端子121a以及设置在上端和右端处的L形负号端子121b，以及设置在端子121a和121b之间的多个(附图中为十个)I形电极121c。电极121c在附图中的X方向(水平方向)中排列，且各个电极121c都在附图中的Y方向(垂直方向)中延伸。电极121c中的各个奇数电极121c都连接至负号端子121b，且各个偶数电极121c都连接至正号端子121a。绝缘材料填充在端子121a和121b以及电极121c之间。因此，电容器形成在端子121a和121b之间。

类似地，MOM电容元件122包括设置在正方形区域的下端和左端处的L形正号端子122a，设置在上端和右端处的L形负号端子122b，以及设置在端子122a和122b之间的多个(附图中为九个)I形电极122c。电极122c在附图中的Y方向(垂直方向)中排列，且各个电极122c都在附图中的X方向(水平方向)中延伸。电极122c中的各个奇数电极122c都连接至正号端子122a，且各个偶数电极122c都连接至负号端子122b。绝缘材料填充在端子122a和122b以及电极122c之间。因此，电容器形成在端子122a和122b之间。

以相同方式，MOM电容元件123包括设置在正方形区域的下端和左端处的L形正号端子123a，设置在上端和右端处的L形负号端子123b，以及设置在端子123a和123b之间的多个(附图中为十个)I形电极123c。电极123c在附图中的X方向(水平方向)中排列，且各个电极123c都在附图中的Y方向(垂直方向)中延伸。电极123c中的各个奇数电极123c都连接至负号端子123b，且各个偶数电极123c都连接至正号端子123a。绝缘材料填充在端子123a和123b以及电极123c之间。因此，电容器形成在端子123a和123b之间。

正号端子121a、122a和123a经由多个通孔彼此连接。负号端子121b、122b和123b经由多个通孔彼此连接。因此，MOM电容元件121至123并联连接以构成一个电容器111。同时，正号端子121a连接至变抗器电容元件110的正号端子110a，且负号端子121b连接至变抗器电容元件110的负号端子110b。因此，可增加每单位面积的电容值。

接下来，将描述变抗器电容元件110的效果。图23是用于比较其中变抗器电容元件110和电容器111用作相位补偿电路的情况以及其中电容器68用作相位补偿电路的情况的时序图。图23示出在变抗器电容元件110和电容器111用作相位补偿电路的情况下，信号OE以及温度传感器3的示出电压V3B的暂时改变、晶体管67的栅电压V61B以及变抗器电容元件110的两个端子之间的电压V110的波形。而且，图23示出在电容器68用作相位补偿电路的情况下，温度传感器3的输出电压V3、晶体管67的栅电压V61以及电容器68的两个端子之间的电压V68。

图23示出在某一时间(附图中为40μs)时，在信号OE从“L”电平升至“H”电平，且随后温度传感器3的输出端3a被瞬时预充电至电源电压VDD，且随后仅运算放大器11驱动温度传感器3的输出端3a的情况下的电压V3、V3B、V61、V61B,V110和V68以及信号OE的波形。

同时，图23中的信号OE的“L”电平是0V且“H”电平是1.25V。借助电平位移器(未示出)升至电源电压VDD(3.3V)的“H”电平的图23的信号OE用作图18的输出使能信号OE。因为电平位移器(未示出)的延迟时间处于ns级，所以图18的输出使能信号OE和图23的信号OE之间的时序差小到不能识别。

在图23中，电压V110和电压V68在信号OE从“L”电平升至“H”电平之后立即变成电源电压VDD，且随后在已经经过足够的时间且温度传感器3的输出电压V3和V3B已被建立之后(42μs)，电压V110和电压V68变成相同的值。

但是，电压V110比电压V68更快地变成负电压且随后更快地上升。这是因为在使用变抗器电容元件110的情况下，电容值Cb在如图21中所示的两个端子之间的电压V110(＝Vb)变成负电压时降低。当通过对栅电极117充电而使电压V61B升高时，足以使较小电容值Cb被充电。因此，栅电极117的电压V61B比电压V61更快地升高，且因此温度传感器3的输出电压V3B也比电压V3更快地达到设定电势。

在第四实施例中，因为变抗器电容元件110用作相位补偿电路的电容器，所以可降低温度传感器3的输出电压的建立时间。

[第五实施例]

图24是示出根据本申请的第五实施例的微型计算机中包括的温度传感器的PTAT信号发生电路10A的构造的电路图，且其为要与图5进行比较的示意图。参考图24，PTAT信号发生电路10A不同于图5的PTAT信号发生电路10之处在于移除了电阻元件44至47。

晶体管41的漏极(节点N44)连接至二极管D0的阳极且还连接至运算放大器40的反相输入端(-端)。晶体管42的漏极(节点N46)经由电阻元件48连接至二极管D1至DK的阳极且还连接至运算放大器40的非反相输入端(+端)。

运算放大器40和晶体管41以及42构成致使节点N44的电压与节点N46的电压一致且致使流经节点N44的电流I1与流经节点N46的电流I2一致的电流源。假设I1＝I2＝I保持，则流经调整电路49的电流I3由I3＝I给定。如上所述，使用第一实施例中的方程(1)和(2)，电流I导致与绝对温度T成比例变化的PTAT电流。调整电路49输出具有与PTAT电流I成比例的电压Vp的PTAT信号。

在图24的PTAT信号发生电路10A中，通过移除电阻元件44至47将节点N44和N46的电压设定得更低。因此，运算放大器40的输入端需要分别为P沟道MOS晶体管的栅极。

图25是示出P型运算放大器40D的构造的电路图。在图25中，运算放大器40D包括P沟道MOS晶体管P11至P13以及N沟道MOS晶体管Q11和Q12。P沟道MOS晶体管P12和P13的源极彼此连接，且经由P沟道MOS晶体管P11连接至电源电压VDD的线路。P沟道MOS晶体管P12和P13的漏极分别经由N沟道MOS晶体管Q11和Q12连接至接地电压VSS的线路。N沟道MOS晶体管Q11和Q12的栅极都连接至N沟道MOS晶体管Q11的漏极。

P沟道MOS晶体管P12和P13的栅极分别用作非反相输入端和反相输入端，且分别接收电压VIP和VIN。P沟道MOS晶体管P13的漏极用作输出端并输出电压VO。P沟道MOS晶体管P11的栅极接收偏压VBP。P沟道MOS晶体管P11构成恒流源。

当VIP>VIN保持时，流经晶体管P12、Q11和Q12的电流变得小于流经晶体管P13的电流，且因此输出电压VO升高。当VIP<VIN保持时，流经晶体管P12、Q11和Q12的电流变得大于流经晶体管P13的电流，且因此输出电压VO下降。

图26是示出P型运算放大器40E的构造的电路图。在图26中，运算放大器40E是加入P沟道MOS晶体管P14和N沟道MOS晶体管Q13的图25的运算放大器40D。但是，P沟道MOS晶体管P12和P13的栅极分别用作反相输入端和非反相输入端，且分别接收电压VIN和VIP。

P沟道MOS晶体管P14和N沟道MOS晶体管Q13串联连接在电源电压VDD的线路和接地电压VSS的线路之间。N沟道MOS晶体管Q13的栅极连接至N沟道MOS晶体管Q12的漏极。N沟道MOS晶体管Q13的漏极用作运算放大器40E的输出端并输出电压VO。P沟道MOS晶体管P14的栅极接收偏压VBP。P沟道MOS晶体管P14构成恒流源。

当VIP>VIN保持时，流经晶体管P12、Q11和Q12的电流变得大于流经晶体管P13的电流，且因此晶体管Q12的漏极的电压下降。因此，流经晶体管Q13的电流变得小于流经晶体管P14的电流，且因此输出电压VO上升。

当VIP<VIN保持时，流经晶体管P12、Q11和Q12的电流变得小于流经晶体管P13的电流，且因此晶体管Q12的漏极的电压上升。因此，流经晶体管Q13的电流变得大于流经晶体管P14的电流，且因此输出电压VO下降。

图27是示出P型运算放大器40F的构造的电路图。在图27中，运算放大器40F是加入了P沟道MOS晶体管P15和N沟道MOS晶体管Q14的图26的运算放大器40E。但是，N沟道MOS晶体管Q12的栅极与N沟道MOS晶体管Q11的栅极分离并连接至N沟道MOS晶体管Q12的漏极。而且，P沟道MOS晶体管P14的栅极连接至P沟道MOS晶体管P15的栅极，而不是接收偏压VBP。

P沟道MOS晶体管P15和N沟道MOS晶体管Q14串联连接在电源电压VDD的线路和接地电压VSS的线路之间。N沟道MOS晶体管Q14的栅极连接至N沟道MOS晶体管Q11的栅极。P沟道MOS晶体管P15的栅极和漏极彼此连接。各个晶体管P15、Q11和Q12都构成二极管。

当VIP>VIN保持时，流经晶体管P12、Q11、Q14、P15和P14的电流变得大于流经晶体管P13、Q12和Q13的电流，且因此作为晶体管Q13的漏极的电压的输出电压VO升高。当VIP<VIN保持时，流经晶体管P12、Q11、Q14、P15和P14的电流变得小于流经晶体管P13、Q12和Q13的电流，且因此作为晶体管Q13的漏极的电压的输出电压VO下降。

图24的运算放大器40可以是图25至图27的运算放大器40D、40E和40F中的任意运算放大器。同时，在图25至图27中，省略相位补偿电路的示出。

因为其它构造和操作与第四实施例相同，所以不再重复其描述。借助第五实施例，也能获得与第四实施例相同的效果。

[第六实施例]

图28是示出根据本申请的第六实施例的微型计算机中包括的温度传感器的PTAT信号发生电路10B的构造的电路图，且为要与图24进行比较的示意图。参考图28，PTAT信号发生电路10B不同于图24的PTAT信号发生电路10A之处在于P沟道MOS晶体管43和调整电路49分别由P沟道MOS晶体管43A和调整电路49A替代。

P沟道MOS晶体管43A的尺寸(即，电流驱动能力)是P沟道MOS晶体管43的尺寸的M倍。其中M是大于1的实数，例如M＝2。而且，调整电路49A的端子49a和49b之间的阻值是调整电路49的端子49a和49b之间的阻值的1/M倍。因此，当绝对温度T相同时，从PTAT信号发生电路10B输出的PTAT信号的电压Vp与从PTAT信号发生电路10A输出的PTAT信号的电压Vp相同。因为PTAT信号发生电路10B的电流驱动能力是PTAT信号发生电路10A的电流驱动能力的M倍，所以降低了温度传感器3的输出电压的建立时间。

图29是用于示出PTAT信号发生电路10B的效果的时序图，且图30是图29的Z部分的放大图。在图29和图30中，由图24的PTAT信号发生电路10A产生的PTAT信号的电压由VpC代表，且使用PTAT信号发生电路10A的温度传感器3的输出电压由V3C代表。而且，由第六实施例的PTAT信号发生电路10B产生的PTAT信号的电压由VpD代表，且使用PTAT信号发生电路10B的温度传感器3的输出电压由V3D代表。

图29示出在某一时间t0，输出使能信号OE从“L”电平改变至“H”电平，且随后温度传感器3的输出端3a被预充电至电源电压VDD，且随后仅处于PTAT信号发生电路10A和10B的后一级的放大器电路(图18的放大器电路)驱动输出端子3a的情况。

如图29中所示，当温度传感器3的输出电压V3C和V3D被拉升至电源电压VDD时，图18的P沟道MOS晶体管63的源电压通过电容连接被拉升，而且PTAT信号的电压VpC和VpD通过P沟道MOS晶体管63的源极和栅极之间的连接电容被拉升。如上所述，当PTAT信号的电压VpC和VpD从要被建立的电压偏移时，为电压VpC和VpD的(R1+R2)/R2倍的电压V3C和V3D也将从要被建立的电压偏移。

如图30中所示，V3D比V3C更迅速地接近建立电压，且VpD比VpC更迅速地接近建立电压。

在第六实施例中，因为增大了PTAT信号发生电路10B的电流驱动能力，所以可降低温度传感器3的输出电压V3的建立时间。

[第七实施例]

图31是示出根据本申请的第七实施例的微型计算机中包括的温度传感器的PTAT信号发生电路10C的构造的电路图，且为要与图28进行比较的示意图。参考图31，PTAT信号发生电路10C不同于图28的PTAT信号发生电路10B之处在于加入了电阻元件125。

电阻元件125连接在二极管D0至DK的阴极和接地电压VSS的线路之间。假设电阻元件125的阻值是R4，则电阻元件125两端之间的电压由R4(I1+I2)给定。因此，通过将电阻元件125的阻值R4设定为适当值，节点N44和N46的电压上升了R4(I1+I2)，使得图7至图9的N型运算放大器40A至40C可被用作运算放大器40，且可减小电路面积。

借助第七实施例，可获得与第六实施例相同的效果，且可额外减小电路面积。

[第八实施例]

图32是示出根据本申请的第八实施例的微型计算机中包括的温度传感器的PTAT信号发生电路10D的构造的电路图，且为要与图31进行比较的示意图。参考图32，PTAT信号发生电路10D不同于图31的PTAT信号发生电路10C之处在于移除了电阻元件125以及P沟道MOS晶体管43A，且调整电路49A连接在二极管D0至DK的阴极和接地电压VSS的线路之间。

在PTAT信号发生电路10D中，流经调整电路49A的电流I3由I3＝2I1＝2I2给定，且调整电路49A的阻值是调整电路49的阻值的一半。即，调整电路49A构成输出电路，其根据流经二极管D0至DK的电流I3，输出与绝对温度T成比例的电压Vp。因此，如第六实施例，能实现建立时间的降低。

而且，因为节点N44和N46的电压可通过调整电路49A的端子49a和49b之间的电压而增大，所以N型运算放大器40A至40C可用作运算放大器40，且可降低电路面积。

而且，在图28和图31的PTAT信号发生电路10B中，因为晶体管41和42的漏电压不同于晶体管43A的漏电压，所以不容易精确地设定I3＝2I1＝2I2。与此相反，在第八实施例的PTAT信号发生电路10D中，I3＝2I1＝2I2可被精确地设定且可提高PTAT信号的精度。

[第九实施例]

图33是根据本申请的第九实施例的微型计算机中包括的温度传感器的主要部分的电路框图。在图33中，这种温度传感器包括图32中所示的PTAT信号发生电路10D、偏压发生电路130以及图18的放大器电路。

偏压发生电路130包括P沟道MOS晶体管131、N沟道MOS晶体管132和133、二极管134以及电阻元件135。晶体管131和132串联连接在电源电压VDD的线路和接地电压VSS的线路之间。晶体管131的栅极连接至晶体管41和42的栅极。晶体管132的栅极和漏极彼此连接。

二极管134的阳极连接至电源电压VDD的线路，且其阴极经由电阻元件135和晶体管133连接至接地电压VSS的线路。晶体管133的栅极连接至晶体管132的栅极。晶体管133的漏极用作偏压发生电路130的输出端130a。

晶体管131、132和133构成馈送对应于恒流I1和I2的值的恒流I4的恒流源。低于电源电压VDD的二极管134的电压降和电阻元件135的电压降的偏压VBP输出至输出端130a。偏压VBP提供至图18中所示的放大器电路的P沟道MOS晶体管60和61的栅极。在第九实施例中，可容易地产生偏压VBP。

[第十实施例]

图34是根据本申请的第十实施例的微型计算机中包括的温度传感器的构造的电路框图。在图34中，温度传感器包括PTAT信号发生电路10D和放大器电路15D。在这种温度传感器中，无需单独提供偏压发生电路。

PTAT信号发生电路10D已经如图32中所描述，但是与运算放大器40相同，使用无需偏压VBN的N型运算放大器40G和40H。图35是运算放大器40G的构造的电路图且为要与图7进行比较的示意图。参考图35，运算放大器40G是以N沟道MOS晶体管Q3替代电阻元件143的图7的运算放大器40A。电阻元件143连接在N沟道MOS晶体管Q1和Q2的源极和接地电压VSS的线路之间，且构成用于馈送恒流的恒流源。运算放大器40G的操作与运算放大器40A的操作相同。

图36是示出运算放大器40H的构造的电路图且为要与图8进行比较的示意图。参考图36，运算放大器40H是以N沟道MOS晶体管Q3替代电阻元件144和145的图8的运算放大器40B。电阻元件144和145串联连接在N沟道MOS晶体管Q1和Q2的源极以及接地电压VSS的线路之间，构成用于馈送恒流的恒流源，且还构成产生偏压VBN的偏压发生电路。在电阻元件144和145之间的节点N144处，产生通过将流经电阻元件的恒流乘以电阻元件145的阻值而获得的值的偏压VBN。偏压VBN提供至N沟道MOS晶体管Q4的栅极。运算放大器40H的操作与运算放大器40B的操作相同。

再次参考图34，放大器电路15D是以P沟道MOS晶体管60替代电阻元件141和142的图18的放大器电路15C。电阻元件141和142串联连接在电源电压VDD的线路和P沟道MOS晶体管62和63的源极之间，构成用于馈送恒流的恒流源，且还构成产生偏压VBP的偏压发生电路。在电阻元件141和142之间的节点N141处，产生低于电源电压VDD一电压值的偏压VBP，该电压值通过将流经电阻元件141的恒流乘以电阻元件141的阻值而获得。偏压VBP提供至P沟道MOS晶体管61的栅极。放大器电路15D的操作与放大器电路15C的操作相同。

在第十实施例中，可降低温度传感器3的输出电压V3的建立时间，且可降低电路面积。同时，无容置疑的是上述第一实施例至第十实施例可适当组合。

已经根据实施例具体描述了由本发明人提出的本发明。但是，无容置疑的是，本发明不限于实施例，且在不脱离本发明主旨的情况下能进行各种修改。

Claims (6)

1.一种信号发生电路，包括：

第一二极管，所述第一二极管的阳极连接至第一节点；

第一电阻元件，所述第一电阻元件的一侧端子连接至第二节点；

第二二极管，所述第二二极管的阳极连接至所述第一电阻元件的另一侧端子，所述第二二极管的阴极连接至所述第一二极管的阴极，并且所述第二二极管具有大于所述第一二极管的电流驱动能力；

电流源，所述电流源致使所述第一和第二节点具有相同电压，并且经由所述第一和第二二极管来馈送相同值的电流；

输出电路，所述输出电路连接在所述第一和第二二极管的阴极和接地电压的线路之间，并且基于流经所述第一和第二二极管的电流之和的电流，来输出与绝对温度成比例的电压；

放大器电路，所述放大器电路放大所述输出电路的输出电压；以及

可变电导电路，所述可变电导电路连接在所述放大器电路的输出端和基准电压的线路之间，并致使电流从所述信号发生电路的输出端流至所述基准电压的所述线路。

2.根据权利要求1所述的信号发生电路，其中，

所述放大器电路进一步包括源极跟随放大器，所述源极跟随放大器包括第一晶体管，所述第一晶体管的源极和背栅极用作所述放大器电路的所述输出端，并且

所述可变电导电路包括二极管，所述二极管的阳极连接至所述放大器电路的所述输出端，并且所述二极管的阴极连接至所述第一晶体管的漏极。

3.根据权利要求1所述的信号发生电路，其中，

所述可变电导电路的电导在所述放大器电路的所述输出端的电压高于要被建立的电压期间内增大。

4.根据权利要求2所述的信号发生电路，其中，

所述第一晶体管是N型晶体管。

5.根据权利要求1所述的信号发生电路，其中，

在与所述绝对温度成比例的所述电压和流经所述第一和第二二极管的电流之和的所述电流之间的比率是可调整的。

6.根据权利要求5所述的信号发生电路，

其中，所述输出电路包括：

多个第二电阻器元件，所述多个第二电阻器元件串联连接在所述第一和第二二极管的阴极和所述接地电压的所述线路之间；以及

开关电路，所述开关电路将所述第二电阻器元件的在所述第一和第二二极管的阴极侧上的端子中的被选端子连接至用于输出与所述绝对温度成比例的电压的输出端子。