JPH04127603A - カスコード型差動増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はカスケード回路に係わり、特に電流電圧変換部
分に付いている大きな寄生容量の影響を受けないように
するものに用いて好適なものである。

〈発明の概要〉 本発明のカスケード回路は、差動接続された一対のトラ
ンジスタにより電流−電圧変換を行うとともに、上記一
対のトランジスタにより生成される電圧信号を取り出す
ための一対の信号出力用トランジスタが設けられている
カスケード回路において、上記電圧信号取り出し用の一
対のトランジスタのエミッタ電圧の変化分を検出し、上
記エミッタ電圧の変動に応じて上記電圧信号取り出し用
トランジスタのベース電圧を変化させるようにすること
により、上記電圧信号取り出し用トランジスタのベース
およびエミッタ間の電位が変化する際の変化勾配を大き
くするようにして、上記電圧信号取り出し用トランジス
タのエミッタに大きな浮遊容量が付いても、電流−電圧
変換を行う動作に大きな時間遅れが発生しないようにし
たカスケード回路である。

〈従来の技術〉 周知の通り、電流−電圧変換を行うだめの回路として、
従来よりカスケード回路が用いられている。第４図は、
従来より用いられているカスケード回路の一例を示す構
成図である。第４図のカスケード回路は、トランジスタ
Ｑ、、Ｑ、により電圧−電流変換された電流出力から電
圧出力を取り出すために、一対のトランジスタＱ、、Ｑ
ｚをカスケード接続して設けたものである。このように
構成されたカスケード回路においては、第４図に示すよ
うに、入力信号電圧Ｖ　Ｉｌｌ、　　Ｖ　ＩＮＩ＋に応
じてオン／オフ動作する一対のトランジスタＱ３．Ｑ４
の動作状態によって、一対のトランジスタＱＱ２のベー
ス°エミッタ間の電圧ＶＩＩＥＩ　・　ＶＩＩＥＺの大
きさが変動する。したがって、上記トランジスタＱ、、
Ｑ、を正常に動作させるためには、上記電圧変動分を補
償しなければならない。

すなわち、一対のトランジスタＱ、、Ｑ、の各エミッタ
に印加される電圧ｖ、、Ｖ、は、下記に示すように、 ｖＡ””（ν十ｋＴ／　ｑ　　ｌ　−（Ｉ。

＋　Ｉ　　（１＋ｘ　）　ｌ　／　Ｉ　ｓ　）　　　−
＝ｉｌ）Ｖｅ　”’　　（Ｖ　＋ｋＴ／　Ｑ　　・Ｉ　
ｌ、（Ｉ。

＋１　　（１ｘ　）ｌ／Ｉｓ　）　　・・・・・・（２
）となる。　なお、ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電荷 ■、：飽和電流である。

したがって、 となる。上記各式において、Ｘは一１≦Ｘ≦１の範囲で
変化するので、 ＶＩＩＶＡ　　ＩＩＡＸ　＝ｋＴ／　Ｑ’　ｌ　、１（
Ｉｏ　＋２　　Ｉ　）／Ｉｏ　　・・−・−（４）とな
る。すなわち、トランジスタＱ３．Ｑ４のスイッチング
動作に応じてトランジスタＱ、、Ｑ。

は、それぞれｋＴ／　Ｑ　　−１、（１０＋２　１　）
／１０だけ変動することになる。

〈発明が解決しようとする課題〉 しかし、従来のカスケード回路は、第４図に示したよう
に、トランジスタＱ、、Ｑ、のコレクタに浮遊容量Ｃが
付いた場合には、 Ｑ＝Ｃ・■　　　　　・・・・・・（４）の関係から、
上記浮遊容量Ｃを充放電してからでないと上記一対のト
ランジスタＱ、、Ｑｚに電圧を印加することが出来ない
。したがって、上記浮遊容量Ｃが大きい場合には、出力
信号が大きくデイレイしてしまい、高速性が損なわれて
しまう不都合があった。

本発明は上述した点に鑑みなされたもので、カスケード
回路における電流−電圧変換部分に大きな浮遊容量が付
いても電流−電圧変換速度が損なわれないようにするこ
とを目的とする。

〈課題を解決するための手段〉 本考案のカスケード回路は、電圧の変化を電流の変化に
変換するために差動接続された一対のトランジスタと、
上記一対のトランジスタにより生成される電流信号から
電圧信号を取り出すためにこれらのトランジスタの各コ
レクタにそれぞれ接続された一対の信号出力用トランジ
スタとにより構成されたカスケード回路において、上記
一対の信号出力用トランジスタの各エミッタにそれぞれ
のベースを接続して一対の差動増幅用トランジスタを設
け、上記差動増幅用トランジスタのコレクタに負荷を接
続し、上記差動増幅用トランジスタのコレクタ電圧をそ
のベース電圧に応じて変化させるようにするとともに、
上記信号出力用トランジスタのベースと上記差動増幅用
トランジスタのコレクタとをそれぞれ接続している。

〈作用〉 差動接続された一対のトランジスタにより電圧電流変換
を行い、かつ上記一対のトランジスタにそれぞれ一対の
信号出力用トランジスタを接続し、これらの信号出力用
トランジスタを介して上記電圧−電流変換用トランジス
タにより生成される電流信号から電圧信号を取り出すよ
うにするとともに、上記電圧信号取り出し用の一対のト
ランジスタのエミッタ電圧の変化分を検出し、上記エミ
ッタ電圧の変動に応して上記電圧信号取り出し用トラン
ジスタのベース電圧を変化させるようにする。これによ
り、上記電圧信号取り出し用トランジスタのベースおよ
びエミッタ間の電位が変化する際の変化勾配を大きくす
ることが可能となり、上記電圧信号取り出し用トランジ
スタのエミッタに大きな浮遊容量が付いても、上記浮遊
容量の充放電が完了する前に上記電圧信号取り出し用ト
ランジスタをオン／オフ駆動することが出来るようにな
り、電流−電圧変換を行う動作が、上記浮遊容量により
遅延されることが防止される。

〈実施例〉 第１図は、本発明の一実施例を示すカスケード回路の回
路構成図である。

第１図から明らかなように、本実施例のカスケード回路
７は、第４図に示した従来のカスケード回路に、一対の
トランジスタＱ１．Ｑ、を備えた差動増幅回路を次のよ
うに接続したものである。

すなわち、新たに設けたトランジスタＱ、のへ一スをト
ランジスタＱ１のエミッタとトランジスタＱ３のコレク
タとの接続点に接続する。

一方、トランジスタＱ、のベースをトランジスタＱ２の
エミッタとトランジスタＱ４のコレクタとの接続点に接
続する。また、トランジスタＱ。

（Ｑ６）のコレクタに負荷としてｎ個のダイオードＤ、
−Ｄ、を接続するとともに、トランジスタＱ、（Ｑ、）
のコレクタとダイオードＤ１〜Ｄ。

との接続点とトランジスタＱ、（Ｑ、）のベースとを接
続する。また、共通に接続されたトランジスタＱ５．Ｑ
６のエミッタは、定電流源を介して電源Ｖ、に接続する
。

このように構成された本実施例のカスケード回路７にお
いては、トランジスタＱ３がオンした場合は、そのトラ
ンジスタＱ３のコレクタ電流が増加するため、トランジ
スタＱ１のエミッタおよびベース間の電位差が大きくな
らなければならない。

したがって、トランジスタＱ１のベース電圧が固定なら
ば、エミッタ電圧が下がらなくてはならない。これに対
し、本実施例のカスケード回路７はトランジスタＱ５お
よびＱ６のエミッタが共通になっていて、エミッタ電圧
が下がろうとしたときに、トランジスタＱ、のベース電
圧が下がるために、そのコレクタ電圧が上昇する。すな
わち、上記のタイミングにおいてトランジスタＱ５のベ
ース・エミッタ間の電圧が小さくなり、トランジスタＱ
、に流れる電流が減少する。このため、トランジスタＱ
、のコレクタにｎ個接続されたダイオードＤ１〜Ｄ、ｌ
に流れる電流も減少するので、順方向電圧Ｖｆも減少す
る。したがって、それに比例してトランジスタＱ１のベ
ース電圧が上昇する。これにより、そのベース・エミッ
タ間の電位差が速く大きくなり、トランジスタＱ１には
動作電流がすくに流れるようになる。

上述したように、トランジスタＱ１のエミッタには大き
な容量が付いているので、従来はエミッタの電圧が下が
るのに長い時間がかかっていた。

しかし、ベースには容量が付いていないので、上述した
ようにトランジスタＱ、のコレクタ電圧が下がるのに応
して即座に上昇する。したがって、本実施例のカスケー
ド回路７の場合は、ベース電圧が固定の場合と比較して
トランジスタＱ１を非常に速くオンさせることが出来、
大きな浮遊容量Ｃが付いても信号にデイレイが生じない
ようにすることが出来る。

次に、上述した動作を数式を用いて具体的に説明する。

トランジスタＱ、、Ｑ、は入力電圧ＶＩＮＶＩＮＢによ
りスイッチング動作する。この場合、トランジスタＱ３
に与えられる電圧Ｖ、Ｍ’＝“Ｈ”のとき、 ■え−Ｖ−Δ■　　　・・・・・・（５）Ｖ、＝Ｖ＋Δ
■　　　・・・・・・（６）とすると、トランジスタＱ
１のベース・エミッタ間電圧ＶＩＩＥＩ　は、第４図で
説明した従来の回路と同様に、ｋＴ／　ｑ　　Ｉ　、、
（ｒ。＋２Ｉ）／Ｉ。だけ変動するため、 （（Ｖ＋ΔＶ−（シーΔν）　）　／２ｒｅ　Ｘｎｒｅ
　＋ΔＶ〕 ＝ｋＴ／　ｑ　　−１ｆｉ（Ｉｏ　＋２　　Ｉ　）／Ｉ
。　　　・・・・・・（７）となり、 ΔＶ　＝　１　／　ｎ　＋　１ ・ｋＴ／　ｑ　　ｌ　　、（１゜÷２　１）／１．・・
・・・・（８）となる。

すなわち、トランジスタＱ、、Ｑ４はスイッチング動作
をしているため、エミッタ電圧はそれぞれ１／ｎ＋１　
　ｋＴ／　ｑ　　ｌ　−（Ｉｏ　＋２１）／Ｉｏだけ変
動することになる。

したがって、本実施例のカスケード回路７においては、
トランジスタＱ３．Ｑ、のコレクタに配線容量等の寄生
容量が付いた場合においても、Ｑ＝Ｃ’　石〒ｋＴ／　
ｑ　　’　ｌ　、　（Ｉｏ　＋２　　Ｉ）／Ｉｏ”・（
９）の電荷を充放電すればよくなり、動作速度を大幅に
向上させることが出来る。

上述の説明は、トランジスタＱ３側について行ったが、
トランジスタＱ４側についても同様な動作が得られる。

すなわち、トランジスタＱ４がオフした場合には、トラ
ンジスタＱ２のコレクタに電流が流れなくなる。したが
って、このときにはトランジスタＱ！のエミッタの電圧
が上昇しようとする。トランジスタＱ２のエミッタの電
圧が上昇しようとすると、トランジスタＱ６のベース電
圧が上がるために、トランジスタＱｂのベース・エミッ
タ間の電圧が大きくなる。これにより、トランジスタＱ
、を流れる電流が増加するので、ダイオードＤ、−Ｄ、
、にががる電圧も大きくなる。

したがって、トランジスタＱ２のベースの電圧が下がる
ので、トランジスタＱ２におけるベース・エミッタ間の
電圧■１□が急速に小さくなる。このため、トランジス
タＱ２は急速にオフするようになり、トランジスタＱ、
、Ｑ４側においても浮遊容量によるデイレイが発生しな
いようにすることが出来る。

第２図は、第１図に示した実施例のカスケード回路７と
、第４図に示した従来のカスケード回路との動作を比較
するための特性図である。第２図において、破線で示す
特性曲線Ａは本実施例のカスケード回路７において、ダ
イオードＤを一個接続した場合の特性を示し、実線で示
す特性Ｂは従来のカスケード回路の特性を示している。

第２図から明らかなように、本実施例のカスケード回路
７の場合は、従来回路と比較して電圧変化勾配を太き（
することが出来、浮遊容量による信号遅延を確実に防止
することが出来る。

このように構成された本実施例のカスケード回路７は、
例えば第３図の回路構成図に示すようなパルス信号発生
回路に使用される。この回路は、遅延回路１、セレクタ
２、Ｒ−Ｓフリップ・フロップ３等により構成されてい
て、前段の回路の出力アンプ４から導出された入力パル
ス信号Ｓ８．。

がＲ−Ｓフリップ・フロップ３のセット入力端子Ｓに供
給されるとともに遅延回路１に与えられる。

入力パルス信号Ｓ　ｉｎが与えられると、Ｒ−Ｓフリッ
プ・フロップ３はその出力端子ＯＵＴに導出している出
力レベルを“Ｌ”レベルからＨ“レベルに反転させて出
力パルス信号Ｓ。ｕＬの形成を開始する。

一方、遅延回路１は、互いに縦続接続された複数の遅延
ゲートＧ、〜Ｇ７と、動作可能状態にされているときに
前段からパルス信号が与えられたら、それを増幅して遅
延回路１の外部に出力する複数の差動増幅器ＤＡ、〜Ｄ
Ａ、と、これらの差動増幅器ＤＡ、〜ＤＡｆｉの内のい
ずれか一つを動作さ゛せるための電流スイッチ回路５等
により構成されている。したがって、遅延回路１に供給
された入力パルス信号Ｓ　ｉｎは、第１の遅延ゲートＧ
に入力され、この第１の遅延ゲートＧ１により所定の時
間だけ遅延された後に、第１の遅延ゲートＧ１から第２
の遅延ゲートＧ２に導出される。このため、遅延回路１
に入力されたパルス信号Ｓ　ｉｎが第２の差動増幅器Ｄ
　Ａ　ｚに出力されるタイミングは、遅延デー計重段当
たりの遅延時間だけ遅れる。この遅延デー計重段当たり
の遅延時間は、例えば１２０　ｐｓに設定される。また
、第２の遅延ゲートＧ２に入力されたパルス信号は、こ
の第２の遅延ゲートＧ、により所定の遅延時間だけ遅延
されてから、第３の遅延ゲートＧ３に入力される。

このようにして、各遅延ゲートＧ１〜Ｇ、、を順次伝達
されて行く入力パルス信号Ｓ　ｒｎは、電流スインチ回
路５から動作電流が供給されて動作可能な状態にされて
いる差動増幅器ＤＡによって遅延回路１の外部に導出さ
れる。すなわち、外部から与えられるセレクト信号ＳＥ
、〜ＳＥ、に応じてセレクタ２からは制御信号Ｃ３〜Ｃ
イのいずれか一つが電流スイッチ回路５に供給される。

電流スイッチ回路５には、各差動増幅器ＤＡ。

〜ＤＡ、をそれぞれ個別に駆動させるためのトランジス
タ５ａ〜５ｎが設けられていて、セレクタ２から出力さ
れる制御信号Ｃ１が電流スイッチ回路５の第１の駆動用
トランジスタ５ａのベースに供給される。また、制御信
号Ｃ２が上記電流スイッチ回路５の第２の駆動用トラン
ジスタ５ｂのベースに供給され、制御信号Ｃ１が上記電
流スイッチ回路５の第３の駆動用トランジスタ５ｃのベ
ースに供給される。以下、同様に各制御信号Ｃ１がそれ
ぞれ駆動用トランジスタ５７に供給される。

これらの駆動用トランジスタ５ａ〜５ｎは、各差動増幅
器ＤＡ＋−ＤＡ、と共通電流源６との間にそれぞれ設け
られている。そして、制御信号Ｃが供給されることによ
りオン動作した駆動用トランジスタに連なる差動増幅器
ＤＡが、共通電流源６に接続されてオン動作可能な状態
になる。

次に、これらの動作について、例えば、セレクタ２から
制御信号Ｃ３が出力された場合について具体的に説明す
る。この場合、制御出力Ｃ１は電流スイッチ回路５の駆
動用トランジスタ５ｃに与えられ、このトランジスタが
オン動作する。したがって、このオン動作した駆動用ト
ランジスタ５Ｃを介して第３の差動増幅器Ｄ　Ａ　３が
共通電流源６に接続され、オン動作可能な状態に設定さ
れる。

このため、第２の遅延ゲートＧ２から導出されたパルス
信号が、第３の差動増幅器Ｄ　Ａ　ｓを構成する一対の
差動増幅用トランジスタＴｒａ、Ｔｒｂのベースにそれ
ぞれ供給されると、このパルス信号はトランジスタＴｒ
ａ、Ｔｒｂにより増幅され、カスケード回路７に出力さ
れる。これにより、カスケード回路７を構成する一対の
差動増幅用トランジスタＱ、、Ｑ、がオン・オフ動作す
る。これにより、上述した作用によりトランジスタＱ２
のコレクタから得られる°′Ｈ”レベルの電圧が、出力
アンプ１０を介して遅延パルス信号ＳｄとしてＲ−Ｓフ
リップ・フロップ３のリセット入力端子Ｒに与えられる
。

遅延パルス信号Ｓｄが与えられると、Ｒ−Ｓフリップ・
フロップ３は出力信号レベルを°“Ｈ″から“Ｌ”に反
転させる。これにより、出力パルス信号Ｓ　ｏ　ｕ　ｃ
のパルス幅は、遅延パルス信号ｓｄの遅延時間に合った
幅に形成される。

このパルス信号発生回路においては、入力パルス信号Ｓ
　＝ｎが遅延回路１に供給されてから遅延パルス信号Ｓ
ｄが現れる迄の遅延時間Ｔｄは、遅延回路１の入力端に
供給された入力パルス信号Ｓ　ｒｎが通過した遅延ゲー
トＧの段数に比例する。したがって、入力パルス信号Ｓ
　ｉｎを成る時間だけ遅延させる場合、所゛望の遅延時
間を遅延ゲート１計重たりの遅延時間で割り算して得た
数に相当する遅延ゲート数だけ通過させるようにしてい
る。

このパルス信号発生回路においては、各遅延ゲートＧの
出力を全てカスケード回路７に供給し、カスケード回路
７において電流を電圧に変換してＲ−Ｓフリップ・フロ
ップに出力するようにしている。したがって、この場合
にはカスケード回路７のトランジスタＱ、、Ｑ、のエミ
フタに大きな浮遊容量が付いてしまう。このため、上記
浮遊容量による悪影響を補償しないと、カスケード回路
７において信号遅延が発生してしまい、正確にパルス信
号を伝達させることが出来なくなってしまう。しかし、
本実施例の場合は上記したように大きな浮遊容量が付い
ても高速動作が可能なので、遅延時間を高精度に制御す
ることが出来、出力パルス信号Ｓ。ｕｌのパルス幅を高
精度に、かつ細かく可変することが出来る。

〈発明の効果〉 本発明は上述したように、差動接続された一対のトラン
ジスタにより電圧−電流変換を行い、かつ上記一対のト
ランジスタにそれぞれ一対の信号出力用トランジスタを
接続し、これらの信号出力用トランジスタを介して上記
電圧−電流変換用トランジスタにより生成される電流信
号から電圧信号を取り出すようにするとともに、上記電
圧信号取り出し用の一対のトランジスタのエミ・７タ電
圧の変化分を検出し、上記エミッタ電圧の変動に応して
上記電圧信号取り出し用トランジスタのベース電圧を変
化させるようにしたので、入力信号に応して上記電圧信
号取り出し用トランジスタのベースおよびエミッタ間の
電位が変化する際の変化勾配を大きくすることが出来る
。したがって、上記電圧信号取り出し用トランジスタの
エミッタに大きな浮遊容量が付いても、上記浮遊容量を
充放電する前に上記電圧信号取り出し用トランジスタを
オン／オフ駆動することが出来るようになり、電流−電
圧変換を行う動作が、上記浮遊容量により遅延されない
ようにすることが出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すカスケード回路の回
路構成図、 第２図は、第１図の回路の実施例の回路と従来の回路と
の動作を比較するための特性図、第３図は、本発明のカ
スケード回路の使用例を示す回路構成図、 第４図は、従来のカスケード回路の一例を示す回路構成
図である。 ７・・・カスケード回路。 Ｑ、、Ｑ２・・・信号取り出し用トランジスタＱ３．Ｑ
、・・・電圧−電流変換用トランジスタＱ、、Ｑ、・・
・時間遅れ補償用トランジスタＣ・・・浮遊容量、　　
Ｄ１〜Ｄ７・・・負荷ＶＩＮ、Ｖｌ□・・・入力信号。 特許出願人　　　　ソ　ニー株式会社 代理人　　　　　　弁理士　船　橋國則７　ηヌグーＦ
＃にＥ１６ Ｑ＋、Ｑ２　　ブｊ号μノ、ガＬガｔｈ之ンン°ヌタＱ
３．Ｑ４：　＃ｌＥ−移ソ毛変ｆ貯屑ｈタンｊスタＱ５
．Ｑ６　　Ｉ号／ｊ！ｊ！！ｌｌ佛−１ｔノ〃ｂりン多
メタｃ゛ｊ＄Ｍ＄１ Ｄ＋−Ｄｎ：＃＃ 入η信づ ＶＩＮ　、　ＶＩＮＢ ｊ７Ｘ７−Ｆｆｌ−ＭＥ）ｉｆｒ／’）回Ｅ９１ＡＥｊ
第１図

Claims (1)

1. 【特許請求の範囲】 電流の変化を電圧の変化に変換するために差動接続され
   た一対のトランジスタと、上記一対のトランジスタによ
   り生成される電圧信号を取り出すためにこれらのトラン
   ジスタの各コレクタにそれぞれ接続された一対の信号出
   力用トランジスタとにより構成されたカスケード回路に
   おいて、上記一対の信号出力用トランジスタの各エミッ
   タにそれぞれのベースを接続して一対の差動増幅用トラ
   ンジスタを設け、 上記差動増幅用トランジスタのコレクタに負荷を接続し
   、上記差動増幅用トランジスタのコレクタ電圧をそのベ
   ース電圧に応じて変化させるようにするとともに、上記
   信号出力用トランジスタのベースと上記差動増幅用トラ
   ンジスタのコレクタとをそれぞれ接続したことを特徴と
   するカスケード回路。