JP5021501B2 - 出力ドライバ回路 - Google Patents
出力ドライバ回路 Download PDFInfo
- Publication number
- JP5021501B2 JP5021501B2 JP2008003242A JP2008003242A JP5021501B2 JP 5021501 B2 JP5021501 B2 JP 5021501B2 JP 2008003242 A JP2008003242 A JP 2008003242A JP 2008003242 A JP2008003242 A JP 2008003242A JP 5021501 B2 JP5021501 B2 JP 5021501B2
- Authority
- JP
- Japan
- Prior art keywords
- driver circuit
- transistors
- output
- circuit
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
前記ドライバ回路は、第1の電源に接続された第1のトランジスタと、第2の電源に接続された第2のトランジスタと、前記第1のトランジスタと前記第2のトランジスタとの間にそれぞれ直列に接続された第3、第4のトランジスタおよび第5、第6のトランジスタとを備え、前記第3、第6のトランジスタ、および、前記第4、第5のトランジスタには、前段の回路からの差動信号がそれぞれ入力され、前記第3、第4のトランジスタの間のノードおよび前記第5、第6のトランジスタの間のノードから差動信号が出力され、
前記レプリカ回路は、前記第1、第2のトランジスタにそれぞれ相当する第7、第8のトランジスタと、前記第3および第5、前記第4および第6のトランジスタにそれぞれ相当する第9、第10のトランジスタとを備え、前記第7、第9、第10、第8のトランジスタは、この順序で前記第1、第2の電源の間に接続され、前記第7、第8のトランジスタのサイズが、対応する前記ドライバ回路のトランジスタのサイズの1/n倍(nは1以上の正数)であり、前記第9、第10のトランジスタのサイズが、対応する前記ドライバ回路のトランジスタのサイズの2/n倍であり、前記第9、第10のトランジスタには、前記前段の回路からの差動信号の出力コモンモードの電位が入力され、
前記オペアンプには、外部から供給される第1のリファレンス電圧と、前記第9、第10のトランジスタの間のノードの電位とが入力され、当該オペアンプの出力信号が、前記第1、第7のトランジスタに入力され、
外部から供給される第2のリファレンス電圧が、前記第2、第8のトランジスタに入力され、カレントミラー回路が構成されていることを特徴とする出力ドライバ回路を提供するものである。
以上、本発明のレプリカ回路について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
12 ドライバ回路
14 レプリカ回路
16 オペアンプ
18、20、22,24,26,28、30、32、34、36 NMOS
29 終端抵抗
37a、37b 抵抗素子
Claims (2)
- ドライバ回路と、レプリカ回路と、オペアンプとを備え、
前記ドライバ回路は、第1の電源に接続された第1のトランジスタと、第2の電源に接続された第2のトランジスタと、前記第1のトランジスタと前記第2のトランジスタとの間にそれぞれ直列に接続された第3、第4のトランジスタおよび第5、第6のトランジスタとを備え、前記第3、第6のトランジスタ、および、前記第4、第5のトランジスタには、前段の回路からの差動信号がそれぞれ入力され、前記第3、第4のトランジスタの間のノードおよび前記第5、第6のトランジスタの間のノードから差動信号が出力され、
前記レプリカ回路は、前記第1、第2のトランジスタにそれぞれ相当する第7、第8のトランジスタと、前記第3および第5、前記第4および第6のトランジスタにそれぞれ相当する第9、第10のトランジスタとを備え、前記第7、第9、第10、第8のトランジスタは、この順序で前記第1、第2の電源の間に接続され、前記第7、第8のトランジスタのサイズが、対応する前記ドライバ回路のトランジスタのサイズの1/n倍(nは1以上の正数)であり、前記第9、第10のトランジスタのサイズが、対応する前記ドライバ回路のトランジスタのサイズの2/n倍であり、前記第9、第10のトランジスタには、前記前段の回路からの差動信号の出力コモンモードの電位が入力され、
前記オペアンプには、外部から供給される第1のリファレンス電圧と、前記第9、第10のトランジスタの間のノードの電位とが入力され、当該オペアンプの出力信号が、前記第1、第7のトランジスタに入力され、
外部から供給される第2のリファレンス電圧が、前記第2、第8のトランジスタに入力され、カレントミラー回路が構成されていることを特徴とする出力ドライバ回路。 - 1つの前記レプリカ回路と1つの前記オペアンプを、複数の前記ドライバ回路で共用することを特徴とする請求項1に記載の出力ドライバ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008003242A JP5021501B2 (ja) | 2008-01-10 | 2008-01-10 | 出力ドライバ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008003242A JP5021501B2 (ja) | 2008-01-10 | 2008-01-10 | 出力ドライバ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009165085A JP2009165085A (ja) | 2009-07-23 |
JP5021501B2 true JP5021501B2 (ja) | 2012-09-12 |
Family
ID=40967124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008003242A Expired - Fee Related JP5021501B2 (ja) | 2008-01-10 | 2008-01-10 | 出力ドライバ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5021501B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6094747B2 (ja) * | 2013-03-26 | 2017-03-15 | セイコーエプソン株式会社 | 出力回路、半導体集積回路、振動デバイス、電子機器、および移動体 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19639230C1 (de) * | 1996-09-24 | 1998-07-16 | Ericsson Telefon Ab L M | Ausgangspufferschaltkreis zur Ansteuerung einer Übertragungsleitung |
JP4766769B2 (ja) * | 2001-04-18 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP3685118B2 (ja) * | 2001-10-10 | 2005-08-17 | ソニー株式会社 | Cmosインバータ回路及びdcオフセット検出回路 |
CN1252927C (zh) * | 2001-12-07 | 2006-04-19 | 哉英电子股份有限公司 | 半导体集成电路 |
-
2008
- 2008-01-10 JP JP2008003242A patent/JP5021501B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009165085A (ja) | 2009-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5074914B2 (ja) | 出力ドライバ回路 | |
JP6782614B2 (ja) | 出力回路及び液晶表示装置のデータドライバ | |
JP4103468B2 (ja) | 差動回路と増幅回路及び該増幅回路を用いた表示装置 | |
US8063808B2 (en) | Multi-input operational amplifier circuit, digital/analog converter using same, and driver for display device using same | |
US20080024178A1 (en) | Transmission line drivers and serial interface data transmission devices including the same | |
US7952388B1 (en) | Semiconductor device | |
JP2006235368A (ja) | 階調電圧発生回路 | |
US9455690B2 (en) | Half-power buffer and/or amplifier | |
US20070070022A1 (en) | Differential amplifier, digital-to-analog converter and display device | |
JP3949636B2 (ja) | Lvdsドライバー回路 | |
JP4851192B2 (ja) | 差動信号受信回路 | |
JP7443420B2 (ja) | レベルシフト回路 | |
JP4976723B2 (ja) | デコーダ回路 | |
JP4116003B2 (ja) | 電流駆動回路 | |
JP5021501B2 (ja) | 出力ドライバ回路 | |
JP2001284988A (ja) | 差動増幅装置、半導体装置、電源回路及びそれを用いた電子機器 | |
JP2011004309A (ja) | 差動信号受信回路および表示装置 | |
JP5288479B2 (ja) | 表示パネルドライバ | |
JP2005311790A (ja) | 信号レベル変換回路および該回路を用いた液晶表示装置 | |
JP2011040888A (ja) | 半導体電子回路、発信回路およびフリップフロップ回路 | |
JP4695621B2 (ja) | 半導体回路 | |
JP2005328464A (ja) | 増幅器及びこれを用いた液晶ディスプレイ装置 | |
JP2000151408A (ja) | 電流セル及びこれを用いたディジタル/アナログ変換器 | |
KR20190066881A (ko) | 버퍼 증폭기 | |
JP2009301340A (ja) | 電流ミラー回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5021501 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |