-
1. GEBIET DER ERFINDUNG:
-
Die
Erfindung bezieht sich auf eine nichtflüchtige Halbleiterspeichervorrichtung
wie z. B. eine Flash-Speichervorrichtung. Insbesondere bezieht sich
die Erfindung auf eine nichtflüchtige
Halbleiterspeichervorrichtung, die eine Beanspruchung einer inversen
Spitzenspannung verringern kann, die auf Grund einer hohen Spannung,
die innerhalb einer Hochspannungserzeugungsschaltung angelegt wird, verursacht
werden kann.
-
2. BESCHREIBUNG DES STANDES DER TECHNIK:
-
Im
Allgemeinen weist eine Flash-Speichervorrichtung elektrische Schreib-
und Löschfunktionen auf.
Viele Flash-Speicher beinhalten eine Hochspannungserzeugungsschaltung
(nachstehend als Pumpschaltung bezeichnet) zum Erzeugen einer Hochspannung,
die für
Schreib- und Löschoperationen
erforderlich ist.
-
Nachstehend
wird ein solcher herkömmlicher
Flash-Speicher mit Bezug auf 3 beschrieben.
Die in 3 gezeigte herkömmliche Flash-Speichervorrichtung
umfasst mehrere Speicherblöcke B1,
B2, ..., die identische Strukturen besitzen. Jeder der Speicherblöcke B1,
B2, ... umfasst eine Speichermatrix M1. Die Speichermatrix M1 umfasst
mehrere Wortleitungen WL und mehrere Bitleitungen BL, die so angeordnet
sind, dass sie einander kreuzen (in diesem Beispiel in rechten Winkeln),
so dass jede Speicherzelle S ausgewählt werden kann. Jede Wortleitung
WL ist mit einem Gate einer Speicherzelle S verbunden und jede Bitleitung
BL ist mit einem Drain einer Speicherzelle S verbunden. Ferner sind die
Wortleitungen WL mit einem Zeilendecodierer XD verbunden, der irgendeine
der Wortleitungen WL gemäß einer
von einer externen Schaltung eingegebenen Zeilenadresse auswählt. Die
Bitleitungen BL sind mit einem Spaltendecodierer YD verbunden, der
irgendeine der Bitleitungen BL gemäß einer von einer externen
Schaltung eingegebenen Spaltenadresse auswählt. Pumpschaltungen PV1 und
PV2 sind mit den jeweiligen Speicherblöcken B1, B2, ... zum Liefern
einer zum Schreiben oder Löschen
von Daten in einer Spei chermatrix erforderlichen Spannung verbunden.
Eine durch die erste Pumpschaltung PV1 erzeugte Spannung wird zum
Zeilendecodierer XD jedes Speicherblocks geliefert und eine durch
die zweite Pumpschaltung PV2 erzeugte Spannung wird zum Spaltendecodierer
YD jedes Speicherblocks geliefert. In dem nachstehend beschriebenen
Beispiel umfasst die Flash-Speichervorrichtung mehrere Speicherblöcke B1 und
B2. Die Anzahl von Speicherblöcken,
die in der Flash-Speichervorrichtung enthalten sind, ist jedoch
nicht auf zwei begrenzt, sondern kann drei oder mehr sein.
-
In
der obigen Flash-Speichervorrichtung wird, um Daten in eine Speichermatrix
jedes Speicherblocks zu schreiben, beispielsweise eine Spannung
von 12 V von der ersten Pumpschaltung PV1 erzeugt und die erzeugte
Spannung wird über einen
Zeilendecodierer XD eines ausgewählten Blocks
zu einer bestimmten Wortleitung WL geliefert. Gleichzeitig wird
beispielsweise eine Spannung von 6 V durch die zweite Pumpschaltung
PV2 erzeugt und die erzeugte Spannung wird über einen Spaltendecodierer
YD des ausgewählten
Blocks zu einer bestimmten Bitleitung BL geliefert. Folglich werden
Daten in eine Speicherzelle S geschrieben, die sich am Schnittpunkt
der obigen Wortleitung WL und Bitleitung BL befindet.
-
Nachstehend
werden die Strukturen der ersten Pumpschaltung PV1 und der zweiten
Pumpschaltung PV2 mit Bezug auf die 4(a) und 4(b) beschrieben. Hierin weisen die erste Pumpschaltung PV1
und die zweite Pumpschaltung PV2 dieselbe Struktur auf. Jede der
ersten Pumpschaltung PV1 und der zweiten Pumpschaltung PV2 weist
mehrere Stufen (n Stufen) von Basis-Pumpzellen auf. Wie in 4(a) gezeigt, umfasst jede Pumpzelle ein Paar von
Kondensatoren (c1 und c2; c3 und c4; ..., cm und cn) und ein Paar
von Transistoren (s1 und t1; s2 und t2; ..., sn und tn).
-
In
der Basis-Pumpzelle der ersten Stufe ist ein Kondensator c1 ein
Kondensator zum Erhöhen der
Spannung. Ein Kondensator c2, der auch ein Kondensator zum Erhöhen der
Spannung ist, empfangt ein Taktsignal CLK2 an einer seiner Elektroden. Die
andere Elektrode des Kondensators c2 ist mit einem Knoten chg1 verbunden,
der die Basis-Pumpzelle der ersten Stufe mit einer Basis-Pumpzelle einer nachfolgenden
Stufe verbindet, und ist mit einem Gate eines Transistors s1 verbunden.
Mit einer solchen Struktur erhöht
die Basis-Pumpzelle der ersten Stufe das Potential am Knoten chg1.
Ein Transistor t1 der ers ten Basis-Pumpzelle ist ein Ausgleichstransistor.
Der Source des Ausgleichstransistors t1 ist mit einem Knoten N1
verbunden, der die erste Basis-Pumpzelle mit der Leistungsversorgungsspannung
Vcc der vorherigen Stufe verbindet. Der Drain des Ausgleichstransistors
t1 ist mit dem Knoten chg1 verbunden, der die erste Basis-Pumpzelle
mit einer Basis-Pumpzelle einer nachfolgenden Stufe verbindet. Mit
einer solchen Anordnung funktioniert die erste Basis-Pumpzelle als Schalter
zum Aufladen des Knotens chg1, so dass er ein Potential gleich jenem des
Knotens N1 aufweist. Der Source des Transistors s1 der Basis-Pumpzelle
der ersten Stufe ist mit dem Knoten N1 verbunden, der die erste
Basis-Pumpzelle mit der Leistungsversorgungsspannung Vcc der vorherigen
Stufe verbindet. Der Drain dieses Transistors s1 ist mit einem Gate
des Ausgleichstransistors t1 an einem Knoten trg1 zum Aufladen des
Gates des Ausgleichstransistors t1 verbunden. Ein Kondensator c1
der Basis-Pumpzelle der ersten Stufe empfangt ein Taktsignal CLK1
an einer seiner Elektroden. Die andere Elektrode des Kondensators
c1 ist mit einem Gate des Ausgleichstransistors t1 am Knoten trg1
zum Erhöhen
der Spannung am Gate des Ausgleichstransistors t1 verbunden. Jede
Basis-Pumpzelle der anderen Stufe ist mit Pumpzellen von vorherigen
und nachfolgenden Stufen in einer ähnlichen Weise verbunden. Ein
Ausgangsseitenknoten chgn einer Basis-Pumpzelle der letzten Stufe
ist mit einem Source eines Rückflussverhinderungstransistors
te verbunden, der einen Rückfluss
eines elektrischen Stroms verhindert. Ein Gate des Rückflussverhinderungstransistors
te ist mit einem Knoten N2 verbunden, der die Basis-Pumpzelle der
letzten Stufe mit dem Rückflussverhinderungstransistor
te verbindet.
-
In
der Verstärkerpumpschaltung
mit einer solchen Struktur werden in einer Spannungserhöhungsoperation
die Taktsignale CLK1 und CLK2, die zueinander entgegengesetzte Phasen
aufweisen, wie in 5 gezeigt, in die zwei Kondensatoren
c1 und c2 der ersten Basis-Pumpzelle eingegeben. In der nächsten Stufe
werden Taktsignale CLK3 und CLK4, die zueinander entgegengesetzte
Phasen aufweisen und die zu den Spannungen in den Kondensatoren
c1 und c2 der vorherigen Basis-Pumpzelle entgegengesetzte Phasen
aufweisen, wie in 5 gezeigt, in die Kondensatoren
c3 und c4 eingegeben. In jeder der folgenden Stufen empfängt ein
Paar von Kondensatoren jeweils ein Paar von Taktsignalen, die zueinander
entgegengesetzte Phasen aufweisen und die auch zu den Spannungen
an einem Paar von Kondensatoren einer vorherigen Basis-Pumpzelle entgegengesetzte
Phasen aufweisen. In der letzten Stufe werden die Takt signale CLKm
und CLKn in Kondensatoren cm und cn der Basis-Pumpzelle eingegeben.
Diese Taktsignale CLK1 bis CLKn werden durch eine bekannte Takttreiberschaltung
("Takttreiber" in 4(b)) erzeugt. Die Takttreiberschaltung wird auf
der Basis eines Aktivierungssignals (Pumpfreigabesignal) gesteuert,
das zum Aktivieren einer Pumpschaltung verwendet wird.
-
Es
soll beispielsweise ein Fall betrachtet werden, in dem die Leistungsquellenspannung
Vcc als anfängliches
Potential eingegeben wird und Signale, die zwischen Vcc und Vss
variieren, wie z. B. die in 5 gezeigten
Taktsignale, als Taktsignale eingegeben werden. Wenn ein Taktsignal
CLK2 an einem Punkt A von 5 Vcc ist,
wird die Spannung am Gate des Transistors s1 auf Grund des Taktsignals
CLK2, das über
den Kondensator c2 geliefert wird, auf Vcc erhöht, so dass der Transistor
s1 in einen leitenden Zustand überführt wird.
Folglich wird das Gate des Ausgleichstransistors t1 (Knoten trg1) auf
Vcc aufgeladen.
-
Anschließend werden
die Phasen der Taktsignale an einem Punkt B invertiert, so dass
das Taktsignal CLK1 auf Vcc überführt wird.
Die Spannung am Knoten trg1 wird dann auf Grund des Taktsignals CLK1,
das über
den Kondensator c1 geliefert wird, auf 2Vcc erhöht. Folglich wird der Ausgleichstransistor
t1 in einen leitenden Zustand überführt, so
dass der Knoten chg1 mit dem anfänglichen
Potential Vcc aufgeladen wird, welches eine Potentialdifferenz zwischen
dem Knoten trg1 und dem Knoten chg1 ist.
-
Anschließend werden
die Phasen der Taktsignale an einem Punkt C von 5 invertiert,
so dass das Taktsignal CLK1 in Vss überführt wird. Folglich wird der
Ausgleichstransistor t1 in einen nichtleitenden Zustand überführt. Da
das Taktsignal CLK2 in diesem Beispiel Vcc ist, wird das Potential
am Knoten chg1 auf Grund des Taktsignals CLK2, das über den Kondensator
c2 geliefert wird, auf 2Vcc erhöht.
Da ein Taktsignal CLK3 Vcc ist, wird ferner das Potential am Knoten
trg2 auf Grund des Taktsignals CLK3, das über den Kondensator c3 geliefert
wird, erhöht,
so dass ein Ausgleichstransistor t2 in einen leitenden Zustand überführt wird.
Folglich wird ein Knoten chg2 mit dem Potential am Knoten chg1,
d. h. 2Vcc, aufgeladen.
-
Als
nächstes
werden die Phasen der Taktsignale an einem Punkt D von 5 invertiert,
so dass das Taktsignal CLK3 auf Vss verringert wird. Folglich wird der
Ausgleichstransistor t2 in einen nichtleitenden Zustand überführt. Da
das Taktsignal CLK4 Vcc ist, wird das Potential am Knoten chg2 auf
Grund des Taktsignals CLK4, das über
den Kondensator c4 geliefert wird, auf 3Vcc erhöht. In dieser Weise wird die Spannungserhöhungsoperation
in jeder der Stufen vom Knoten chg1 bis zum Knoten chgn durchgeführt. Der
elektrische Strom der so erhöhten
Spannung fließt
durch den Rückflussverhinderungstransistor
te, um einen Rückfluss
des elektrischen Stroms zu verhindern, und dann wird die hohe Spannung
aus einem Ausgangsknoten out ausgegeben.
-
Während einer
Zeit, in der die Pumpschaltung auf der Basis des Pumpfreigabesignals
arbeitet, das zur Takttreiberschaltung geliefert wird, damit die Flash-Speichervorrichtung
eine Schreiboperation oder eine Löschoperation durchführt, wird
ein Knoten einer Basis-Pumpzelle einer späteren Stufe unter den Knoten
chg1 bis chgn und den Knoten trg1 bis trgn konstant mit einer höheren Spannung
aufgeladen.
-
Wenn
in einer solchen herkömmlichen Flash-Speichervorrichtung
ein Knoten einer Basis-Pumpzelle mit einer hohen Spannung aufgeladen wird,
leidet jeder Transistor und jeder Kondensator, die in der Basis-Pumpzelle
enthalten sind, unter einer erhöhten
Beanspruchung, die durch die hohe Spannung verursacht wird, da kein
elektrischer Weg zum Verringern der Spannung (d. h. zum Entladen)
des Transistors oder Kondensators besteht. Die Betriebszuverlässigkeit
einer Pumpschaltung wird beispielsweise nachteilig beeinflusst durch:
eine inverse Spannung mit elektrischer Spitze an einem Übergangsabschnitt
eines Substrats, auf dem ein Transistor ausgebildet ist, und eines
Gates des Transistors, eine inverse Spannung mit elektrischer Spitze
an einem Übergangsabschnitt
des Substrats und eines Source-Drains des Transistors, eine inverse
Spannung mit elektrischer Spitze, die auf Grund einer absoluten
Potentialdifferenz verursacht wird, die an eine Isolationsschicht
angelegt wird, die einen Kondensator bildet, oder dergleichen. Folglich
verschlechtern sich die Betriebseigenschaften der Flash-Speichervorrichtung.
Folglich kann eine gewünschte
Ausgangsspannung während
der Spannungserhöhungsoperation
der Pumpschaltung nicht erreicht werden oder ein gewünschter
Ausgangsstrom kann nicht erhalten werden. In einem solchen Fall
verschlechtern sich die Lese/Schreib/Lösch-Operationscharakteristiken
der Flash-Speichervorrichtung.
-
US 5 969 557 offenbart eine
Verzögerungsschaltung
mit einem Bereitschaftszustand und einem aktiven Zustand, die dazu
ausgelegt ist, mindestens ein Signal auszugeben, das durch Verzögern eines Eingangssignals
erhalten wird. Die Verzögerungsschaltung
umfasst eine Speicherschaltung und mindestens eine Verstärkerschaltung.
Im Betrieb empfangt die Speicherschaltung ein Eingangssignal, erzeugt
eine erste Spannung, wenn das Eingangssignal invertiert ist, und
erzeugt eine zweite Spannung aus einer Differenz zwischen der ersten
Spannung und einer ersten Versorgungsspannung. Die Verstärkerschaltung
verstärkt
die Differenz zwischen der ersten Spannung und der zweiten Spannung.
Die Speicherschaltung umfasst mindestens einen Konstantspannungserzeugungsabschnitt
zum Erzeugen der ersten Spannung, wenn das Eingangssignal invertiert
ist, mindestens einen Konstantstromerzeugungsabschnitt zum Erzeugen
eines Stroms, der zur Differenz zwischen der ersten Spannung und der
ersten Versorgungsspannung proportional ist, und mindestens einen
Kondensator mit einem ersten Anschluss, der auf die erste Versorgungsspannung oder
eine zweite Versorgungsspannung gesetzt wird, und einem zweiten
Anschluss, der auf die erste Versorgungsspannung aufgeladen wird,
während
die Verzögerungsschaltung
im Bereitschaftszustand bleibt, und auf die zweite Spannung mit
dem durch den Konstantstromerzeugungsabschnitt erzeugten Strom aufgeladen
oder entladen wird, während
die Verzögerungsschaltung
im aktiven Zustand bleibt.
-
WO 01/24347 offenbart ein
System zum schnellen Übergang
einer Ladungspumpschaltung von einem Zustand niedriger Leistung
in einen Zustand hoher Leistung. Die Ladungspumpschaltung weist
mindestens eine Pumpstufe auf. Die mindestens eine Pumpstufe umfasst
mindestens einen ersten Kondensator, der mit einem Gate des ersten Schalttransistors
gekoppelt ist, der einen Boot-Knoten
bildet, und mindestens einen zweiten Kondensator, der mit einem
Ausgangsknoten der mindestens einen Pumpstufe gekoppelt ist. Es
wird festgestellt, ob sich die Ladungspumpschaltung im Zustand niedrigerer
Leistung oder im Zustand hoher Leistung befindet. Wenn sich die
Ladungspumpschaltung im Zustand niedrigerer Leistung befindet, werden
eine erste vorbestimmte Spannung und eine zweite vorbestimmte Spannung,
die anders sind als der Erdspannungspegel, an den Boot-Knoten bzw.
den Ausgangsknoten angelegt. Wenn sich die Ladungspumpschaltung
im Zustand hoher Leistung befindet, werden die erste vorbestimmte
Spannung und die zweite vorbestimmte Spannung vom Boot-Knoten bzw.
vom Ausgangsknoten entfernt.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Gemäß einem
Aspekt der Erfindung wird eine nichtflüchtige Halbleiterspeichervorrichtung
mit mehreren Speicherblöcken
geschaffen, wobei jeder der Speicherblöcke eine Speichermatrix, die
aus mehreren Speicherzellen gebildet ist, mehrere Wortleitungen
und mehrere Bitleitungen, die so vorgesehen sind, dass sie einander
kreuzen und mit den Speicherzellen zum Auswählen aus den Speicherzellen
verbunden sind, einen Zeilendecodierer zum Auswählen aus den Wortleitungen
gemäß einer
von außen
eingegebenen Adresse, und einen Spaltendecodierer zum Auswählen aus
den Bitleitungen gemäß einer
von außen
eingegebenen Adresse; mindestens eine Hochspannungserzeugungsschaltung zum
Liefern einer Spannung, die beim Schreiben von Daten in oder Löschen von
Daten aus dieser Speichermatrix erforderlich ist, zur Speichermatrix über den
Zeilen- und den Spaltendecodierer umfasst, wobei die Hochspannungserzeugungsschaltung
durch mehrere Stufen von Basis-Pumpzellen gebildet ist, wobei jede
der Basis-Pumpzellen einen Spannungserhöhungskondensator zum Erhöhen einer
Spannung, einen Ausgleichstransistor, der mit einer Spannung einer
vorherigen Basis-Pumpzellen-Stufe verbunden ist, einen Kondensator
zum Erhöhen
einer Spannung an einem Gate des Ausgleichstransistors und einen
Transistor, der die Spannung der vorherigen Basis-Pumpzellen-Stufe
mit dem Gate des Ausgleichstransistors verbindet, umfasst; wobei
die nichtflüchtige
Halbleiterspeichervorrichtung ferner eine Entladungsschaltung (Entladungslogik),
die mit einem Knoten in der Hochspannungserzeugungsschaltung verbunden
ist, der eine hohe Spannung aufweist, zum Entladen des Knotens auf
ein Potential gleich einer oder niedriger als eine Leistungsversorgungsspannung,
wenn die Hochspannungserzeugungsschaltung gestoppt ist, und eine
Steuerschaltung zum Steuern der Entladungsschaltung umfasst, wobei
die Entladungsschaltung mit einem Ausgangsabschnitt der Hochspannungserzeugungsschaltung verbunden
ist, und wobei die Steuerschaltung eine Verzögerungsschaltung zum Verzögern eines
Steuersignals umfasst, das zum Steuern der Entladungsschaltung verwendet
wird; und die Steuerschaltung die Entladungsschaltung, die mit der
Gateelektrode des Ausgleichstransistors verbunden ist, gemäß einem
Ausgangssignal von der Verzögerungsschaltung
steuert.
-
Vorzugsweise
ist die Entladungsschaltung mit einer Elektrode des Spannungserhöhungskondensators
verbunden und mit einer Gateelektrode des Ausgleichstransistors
verbunden.
-
Vorzugsweise
ist die Entladungsschaltung mit der Gateelektrode des Ausgleichstransistors
verbunden.
-
Vorzugsweise
steuert die Steuerschaltung mehrere Entladungsschaltungen gleichzeitig.
-
Eine
Hochspannungserzeugungsschaltung zum Liefern einer Spannung, die
beim Schreiben von Daten in oder Löschen von Daten aus einer Speichermatrix
einer nichtflüchtigen
Halbleiterspeichervorrichtung erforderlich ist, wobei die Hochspannungserzeugungsschaltung
aus mehreren Stufen von Basis-Pumpzellen gebildet ist, wobei jede
der Basis-Pumpzellen einen Spannungserhöhungskondensator zum Erhöhen einer
Spannung, einen Ausgleichstransistor, der mit einer Spannung einer
vorherigen Basis-Pumpzellen-Stufe verbunden ist, einen Kondensator
zum Erhöhen
einer Spannung an einem Gate des Ausgleichstransistors und einen Transistor,
der die Spannung der vorherigen Basis-Pumpzellen-Stufe mit dem Gate
des Ausgleichstransistors verbindet, umfasst, wobei die nichtflüchtige Halbleiterspeichervorrichtung
ferner eine Entladungsschaltung, die mit einem Knoten in der Hochspannungserzeugungsschaltung
verbunden ist, der eine hohe Spannung aufweist, zum Entladen des Knotens
auf ein Potential gleich einer oder niedriger als eine Leistungsversorgungsspannung,
wenn die Hochspannungserzeugungsschaltung gestoppt ist, und eine
Steuerschaltung zum Steuern der Entladungsschaltung umfasst, wobei
die Entladungsschaltung mit einem Ausgangsknoten eines Ausgangsabschnitts
der Hochspannungserzeugungsschaltung verbunden ist, wobei die Steuerschaltung
eine Verzögerungsschaltung
zum Verzögern
eines Steuersignals, das zum Steuern der Entladungsschaltung verwendet
wird, umfasst; und die Steuerschaltung die mit der Gateelektrode
des Ausgleichstransistors verbundene Entladungsschaltung gemäß einem
Ausgangssignal aus der Verzögerungsschaltung
steuert.
-
Nachstehend
werden die Funktionen der Erfindung beschrieben.
-
Gemäß der Erfindung
ist eine Entladungsschaltung mit einem Entladungstransistor mit
jedem Knoten in einer Pumpschaltung einer Flash-Speichervorrichtung
verbunden, die unter einer hohen Spannung leiden kann. Die Entladungsschaltung
entlädt
den Knoten, so dass er eine niedrige Spannung gleich der oder niedriger
als die Leistungsversorgungsspannung Vcc aufweist. Wenn die Pumpschaltung
gestoppt wird, beispielsweise, wenn die Flash-Speichervorrichtung
in Bereitschaft ist, wird der Entladungstransistor so gesteuert,
dass er sich in einem leitenden Zustand befindet, wodurch die Ladung
des Knotens mit einer hohen Spannung mit einer Niederspannungsseite
der Pumpschaltung verbunden wird. Folglich wird der Knoten auf ein
Potential gleich der oder kleiner als die Leistungsversorgungsspannung
entladen. Wenn die Operation der Pumpschaltung erneut gestartet
wird, wird der Entladungstransistor so gesteuert, dass er sich in
einem nichtleitenden Zustand befindet, wodurch das Potential am
Knoten erhöht
wird. Gemäß der Erfindung wird
die Entladungsschaltung folglich derart gesteuert, dass die Beanspruchung
am Knoten, die auf Grund einer hohen Spannung verursacht werden kann,
verringert wird, wodurch die Betriebszuverlässigkeit der Pumpschaltung
verbessert wird.
-
Folglich
macht die hierin beschriebene Erfindung die Vorteile des Schaffens
einer nichtflüchtigen Halbleiterspeichervorrichtung
mit verbesserter Betriebszuverlässigkeit
möglich,
wobei eine in jedem Knoten einer Pumpschaltung zurückgehaltene
elektrische Ladung während
einer Zeit, in der eine Operation der Pumpschaltungen gestoppt ist,
entladen wird, wodurch eine Beanspruchung an der Pumpschaltung auf
Grund einer hohen Spannung verringert wird.
-
Damit
die Erfindung leichter verständlich
ist, werden nun spezielle Ausführungsformen
derselben mit Bezug auf die begleitenden Zeichnungen beschrieben.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
1(a) und 1(b) zeigen
eine allgemeine Struktur einer Pumpschaltung einer nichtflüchtigen
Halbleiterspeichervorrichtung gemäß der Ausführungsform 1 der Erfindung.
-
2(a) und 2(b) zeigen
eine allgemeine Struktur einer Pumpschaltung einer nichtflüchtigen
Halbleiterspeichervorrichtung gemäß der Ausführungsform 2 der Erfindung.
-
3 zeigt
eine Struktur einer üblichen Flash-Speichervorrichtung.
-
4(a) und 4(b) zeigen
eine allgemeine Struktur einer Pumpschaltung einer herkömmlichen
nichtflüchtigen
Halbleiterspeichervorrichtung.
-
5 ist
ein Ablaufplan zum Erläutern
einer Spannungserhöhungsoperation
einer üblichen Pumpschaltung.
-
BESCHREIBUNG DER BEVORZUGTEN
AUSFÜHRUNGSFORMEN
-
Nachstehend
werden Ausführungsformen der
Erfindung mit Bezug auf die Zeichnungen beschrieben.
-
(Ausführungsform
1)
-
1 zeigt eine Struktur einer Pumpschaltung
einer nichtflüchtigen
Halbleiterspeichervorrichtung gemäß der Ausführungsform 1 der Erfindung.
-
Diese
Pumpschaltung kann als Pumpschaltung PV1 und/oder als Pumpschaltung
PV2 in der in 3 gezeigten Flash-Speichervorrichtung
verwendet werden. Jede Pumpschaltung weist mehrere Stufen (n Stufen)
von Basis-Pumpzellen auf. Wie in 1(a) gezeigt,
umfasst jede Basis-Pumpzelle ein Paar von Kondensatoren (c1 und
c2; c3 und c4; ..., cm und cn) und ein Paar von Transistoren (s1
und t1; s2 und t2; ..., sn und tn).
-
In
der Basis-Pumpzelle der ersten Stufe ist ein Kondensator c1 ein
Kondensator zum Erhöhen der
Spannung. Ein Kondensator c2, der auch ein Kondensator zum Erhöhen der
Spannung ist, empfängt
ein Taktsignal CLK2 an einer seiner Elektroden. Die andere Elektrode
des Kondensators c2 ist mit einem Knoten chg1 verbunden, der die
Basis-Pumpzelle der ersten Stufe mit einer Basis-Pumpzelle einer nachfolgenden Stufe
verbindet, und ist mit einem Gate eines Transistors s1 verbunden.
Mit einer solchen Struktur erhöht
die Basis-Pumpzelle der ersten Stufe das Potential am Knoten chg1.
Ein Transistor t1 der ersten Basis-Pumpzelle ist ein Ausgleichstransistor.
Der Source des Ausgleichstransistors t1 ist mit einem Knoten N1
verbunden, der die erste Basis-Pumpzelle mit der Leistungsversorgungsspannung
Vcc der vorherigen Stufe verbindet. Der Drain des Ausgleichstransistors
t1 ist mit dem Knoten chg1 verbunden, der die erste Basis-Pumpzelle
mit einer Basis-Pumpzelle einer nachfolgenden Stufe verbindet. Mit
einer solchen Anordnung funktioniert die erste Basis-Pumpzelle als Schalter
zum Aufladen des Knotens chg1, so dass er ein Potential gleich jenem des
Knotens N1 aufweist. Der Source des Transistors s1 der Basis-Pumpzelle
der ersten Stufe ist mit dem Knoten N1 verbunden, der die erste
Basis-Pumpzelle mit der Leistungsversorgungsspannung Vcc der vorherigen
Stufe verbindet. Der Drain dieses Transistors s1 ist mit einem Gate
des Ausgleichstransistors t1 an einem Knoten trg1 zum Aufladen des
Gates des Ausgleichstransistors t1 verbunden. Ein Kondensator c1
der Basis-Pumpzelle der ersten Stufe empfangt ein Taktsignal CLK1
an einer seiner Elektroden. Die andere Elektrode des Kondensators
c1 ist mit einem Gate des Ausgleichstransistors t1 am Knoten trg1
zum Erhöhen
der Spannung am Gate des Ausgleichstransistors t1 verbunden. Jede
Basis-Pumpzelle der anderen Stufen ist mit Pumpzellen von vorherigen
und nachfolgenden Stufen in einer ähnlichen Weise verbunden. Ein
Ausgangsseitenknoten chgn einer Basis-Pumpzelle der letzten Stufe
ist mit einem Source eines Rückflussverhinderungstransistors
te verbunden, der einen Rückfluss
eines elektrischen Stroms verhindert. Ein Gate des Rückflussverhinderungstransistors
te ist mit einem Knoten N2 verbunden, der die Basis-Pumpzelle der
letzten Stufe mit dem Rückflussverhinderungstransistor
te verbindet.
-
Gemäß der Ausführungsform
1 der Erfindung, wie in 1(a) gezeigt,
weist zusätzlich
zur obigen Struktur jede Basis-Pumpzelle einen Entladungstransistor
(chgd1, chgd2, ..., chgdn) auf. Ein niedriges Potential, das gleich
oder niedriger als Vcc ist, wird an den Source des Entladungstransistors (chgd1,
chgd2, ... chgdn) angelegt. Dieser Entladungstransistor ist mit
dem Knoten (chg1, chg2, ..., chgn) verbunden, der mit einem Übergangspunkt
des Drains des Ausgleichstransistors (t1, t2, ..., tn) und einer
der Elektroden des Spannungserhöhungskondensators
(c1, c2, ..., cn) verbunden ist. Ferner umfasst jede Basis-Pumpzelle
ferner einen zweiten Entladungstransistor (trgd1, trgd2, ..., trgdn).
Ein niedriges Potential, das gleich oder niedriger als Vcc ist, wird
an den Source des zweiten Entladungstransistors (trgd1, trgd2, ...,
trgdn) angelegt. Dieser Entladungstransistor ist mit dem Knoten
(trg1, trg2, ..., trgn) verbunden, der mit einer Gateelektrode des Ausgleichstransistors
(t1, t2, ..., tn) verbunden ist. Ferner ist ein Entladungstransistor
outd mit einem Ausgangsknoten out verbunden. Ein niedriges Potential,
das gleich oder niedriger als Vcc ist, wird an den Source des Entladungstransistors
outd angelegt.
-
Die
Gateelektroden der Entladungstransistoren (trgd1, chgd1, trgd2,
chgd2, ..., trgdn, chgdn und outd) sind mit einer Entladungssteuerschaltung
(Entladungslogik), die in 1(b) gezeigt
ist, verbunden. Die Gatespannung DIS1 wird von der Entladungssteuerschaltung
in die Entladungstransistoren eingegeben.
-
In
dieser Patentbeschreibung ist das "Potential gleich oder niedriger als
VCC" ein Potentialpegel, so
dass die Charakteristiken der Transistoren auf Grund einer hohen
Spannung zwischen einem erhöhten
Potential, das am Source oder Drain des Ausgleichstransistors t1
auftritt (z. B. 12 V), und einem Substratpotential (z. B. 0 V) nicht
verschlechtert werden. Das Potential kann beispielsweise gleich
einer oder niedriger als eine Leistungsversorgungsspannung sein,
die zu anderen peripheren Logikschaltungen als der Speicherzelle
geliefert wird.
-
In
der Verstärker-Pumpschaltung
mit einer solchen Struktur werden in einer Spannungserhöhungsoperation
die Taktsignale CLK1 und CLK2, die zueinander entgegengesetzte Phasen
aufweisen, wie in 5 gezeigt, in die zwei Kondensatoren
c1 und c2 der ersten Basis-Pumpzelle eingegeben. In der nächsten Stufe
werden Taktsignale CLK3 und CLK4, die zueinander entgegengesetzte
Phasen aufweisen und die zu den Spannungen in den Kondensatoren
c1 und c2 der vorherigen Basis-Pumpzelle entgegengesetzte Phasen
aufweisen, wie in 5 gezeigt, in die Kondensatoren
c3 und c4 eingegeben. In jeder der folgenden Stufen empfangen ein
Paar von Kondensatoren jeweils ein Paar von Taktsignalen, die zueinander
entgegengesetzte Phasen aufweisen und die auch zu den Spannungen
an einem Paar von Kondensatoren einer vorherigen Basis-Pumpzelle entgegengesetzte
Phasen aufweisen. In der letzten Stufe werden die Taktsignale CLKm und
CLKn in Kondensatoren cm und cn der Basis-Pumpzelle eingegeben.
Diese Taktsignale CLK1 bis CLKn werden durch eine bekannte Takttreiberschaltung
("Takttreiber" in 1(b)) erzeugt. Die Takttreiberschal tung wird auf
der Basis eines Aktivierungssignals (Pumpfreigabesignal) gesteuert,
das zum Aktivieren einer Pumpschaltung verwendet wird.
-
Es
soll beispielsweise ein Fall betrachtet werden, in dem die Leistungsquellenspannung
Vcc als anfängliches
Potential eingegeben wird und Signale, die zwischen Vcc und Vss
variieren, wie z. B. die in 5 gezeigten
Taktsignale, als Taktsignale eingegeben werden. Wenn ein Taktsignal
CLK2 an einem Punkt A von 5 Vcc ist,
wird die Spannung am Gate des Transistors s1 auf Grund des Taktsignals
CLK2, das durch den Kondensator c2 geliefert wird, auf Vcc erhöht, so dass
der Transistor s1 in einen leitenden Zustand überführt wird. Folglich wird das
Gate des Ausgleichstransistors t1 (Knoten trg1) auf Vcc aufgeladen.
-
Anschließend werden
die Phasen der Taktsignale an einem Punkt B invertiert, so dass
das Taktsignal CLK1 auf Vcc überführt wird.
Die Spannung des Knotens trg1 wird dann auf Grund des Taktsignals
CLK1, das über
den Kondensator c1 geliefert wird, auf 2Vcc erhöht. Folglich wird der Ausgleichstransistor
t1 in einen leitenden Zustand überführt, so dass
der Knoten chg1 mit dem anfänglichen
Potential Vcc aufgeladen wird, welches eine Potentialdifferenz zwischen
dem Knoten trg1 und dem Knoten chg1 ist.
-
Anschließend werden
die Phasen der Taktsignale an einem Punkt C von 5 invertiert,
so dass das Taktsignal CLK1 auf Vss überführt wird. Folglich wird der
Ausgleichstransistor t1 in einen nichtleitenden Zustand überführt. Da
das Taktsignal CLK2 in diesem Beispiel Vcc ist, wird das Potential
am Knoten chg1 auf Grund des Taktsignals CLK2, das über den Kondensator
c2 geliefert wird, auf 2Vcc erhöht.
Da ein Taktsignal CLK3 Vcc ist, wird ferner das Potential am Knoten
trg2 auf Grund des Taktsignals CLK3, das über den Kondensator c3 geliefert
wird, erhöht,
so dass ein Ausgleichstransistor t2 in einen leitenden Zustand überführt wird.
Folglich wird ein Knoten chg2 mit dem Potential am Knoten chg1,
d. h. 2Vcc, aufgeladen.
-
Als
nächstes
werden die Phasen der Taktsignale an einem Punkt D von 5 invertiert,
so dass das Taktsignal CLK3 auf Vss verringert wird. Folglich wird
der Ausgleichstransistor t2 in einen nichtleitenden Zustand überführt. Da
das Taktsignal CLK4 Vcc ist, wird das Potential am Knoten chg2 auf
Grund des Taktsignals CLK4, das über
den Kondensator c4 geliefert wird, auf 3Vcc erhöht.
-
In
dieser Weise wird die Spannungserhöhungsoperation in jeder der
Stufen vom Knoten chg1 bis zum Knoten chgn durchgeführt. Der
elektrische Strom der so erhöhten
Spannung fließt
durch den Rückflussverhinderungstransistor
te zum Verhindern eines Rückflusses
des elektrischen Stroms und dann wird die hohe Spannung aus dem
Ausgangsknoten out ausgegeben.
-
Wenn
die obige Pumpschaltung in Betrieb ist, wird eine Spannung gleich
oder niedriger als Vcc als Gatespannung DIS1 von der Entladungssteuerschaltung
zu den Entladungstransistoren trgd1, chgd1, trgd2, chgd2, ..., trgdn,
chgdn und outd geliefert. Folglich werden diese Entladungstransistoren
in einen nichtleitenden Zustand versetzt. In diesem Fall werden
die Knoten in der Pumpschaltung trg1, chg1, trg2, chg2, ..., trgn,
chgn und out nicht entladen.
-
Wenn
die Pumpschaltung gestoppt wird, beispielsweise wenn die Flash-Speichervorrichtung
in Bereitschaft ist, wird das Pumpfreigabesignal deaktiviert, so
dass die Lieferung der Taktsignale CLK1, CLK2, CLK3, CLK4, ...,
CLKm und CLKn von der Takttreiberschaltung zu den jeweiligen Kondensatoren
gestoppt wird. Dann wird die Gatespannung DIS1, die von der Entladungssteuerschaltung
zu den Entladungstransistoren trgd1, chgd1, trgd2, chgd2, ..., trgdn,
chgdn und outd geliefert wird, von einer Spannung, die niedriger
ist als Vcc und die die Entladungstransistoren in einen nichtleitenden
Zustand überführt, in
eine Spannung, die gleich oder höher
als Vcc ist und die die Entladungstransistoren in einen leitenden
Zustand überführt, überführt. Folglich
befinden sich die Entladungstransistoren im leitenden Zustand. Somit
werden die Knoten in der Pumpschaltung, trg1, chg1, trg2, chg2,
..., trgn, chgn und out, die auf Grund einer Spannungserhöhungsoperation
der Pumpschaltung eine hohe Spannung aufweisen, auf ein Potential
gleich oder niedriger als Vcc entladen.
-
Wenn
die Operation der Pumpschaltung erneut gestartet wird, beispielsweise
wenn die Flash-Speichervorrichtung eine Schreiboperation startet,
wird das Pumpfreigabesignal aktiviert, so dass die Gatespannung
DIS1, die von der Entladungssteuerschaltung zu den Entladungstransistoren
trgd1, chgd1, trgd2, chgd2, ..., trgdn, chgdn und outd geliefert
wird, von einer Spannung gleich oder höher als Vcc, die die Entladungstransistoren
in einen leitenden Zustand überführt, in
eine Spannung, die niedriger ist als Vcc und die die Entladungstransistoren
in einen nichtleitenden Zustand überführt, überführt. Folglich
befinden sich die Entladungstransistoren im nichtleitenden Zustand.
-
Anschließend werden
die Taktsignale von der Takttreiberschaltung in die jeweiligen Kondensatoren
eingegeben und die Spannungserhöhungsoperation
wird in einer problemfreien Weise durchgeführt.
-
(Ausführungsform
2)
-
2 zeigt eine Struktur einer Pumpschaltung
einer nichtflüchtigen
Halbleiterspeichervorrichtung gemäß der Ausführungsform 2 der Erfindung.
-
In
der in 2 gezeigten Pumpschaltung ist die
Struktur einer Basis-Pumpzelle abgesehen von der Position, in der
ein Entladungstransistor verbunden ist, dieselbe wie jene der in 1 gezeigten Ausführungsform 1.
-
In
der Ausführungsform
2, wie in 2(a) gezeigt, sind die Entladungstransistoren
trgd1, trgd2, ..., trgdn, deren Sources ein niedriges Potential
gleich oder niedriger als Vcc aufweisen, jeweils mit den Knoten
trg1, trg2, ..., trgn verbunden, die mit den Gateelektroden der
Ausgleichstransistoren t1, t2, ..., tn verbunden sind. Ferner ist
ein Entladungstransistor outd, dessen Source ein niedriges Potential
gleich oder niedriger als Vcc aufweist, mit einem Ausgangsknoten
out der Pumpschaltung verbunden.
-
Die
Gateelektrode des Entladungstransistors outd ist mit einer Entladungssteuerschaltung
(Entladungslogik), die in 2(b) gezeigt
ist, verbunden. Die Gatespannung DIS1 wird von der Entladungssteuerschaltung
in den Entladungstransistor outd eingegeben. Die Gateelektroden
der Entladungstransistoren trgd1, trgd2, ... und trgdn sind mit
einer Verzögerungsschaltung
(Verzögerungslogik)
verbunden, die mit der Entladungssteuerschaltung (Entladungslogik)
verbunden ist. Die Gatespannung DIS2, die durch die Verzögerung eines
Ausgangssignals aus der Entladungssteuerschaltung erzeugt wird, wird
in die Entladungstransistoren trgd1, trgd2, ... und trgdn eingegeben.
-
Wenn
die obige Pumpschaltung in Betrieb ist, werden Spannungen gleich
oder niedriger als Vcc als Gatespannung DIS1 bzw. Gatespannung DIS2 von
der Entladungssteuerschaltung bzw. der Verzögerungsschaltung zum Entladungstransistor
outd und zu den Entladungstransistoren trgd1, trgd2, ... und trgdn
geliefert, so dass alle diese Entladungstransistoren in einen nichtleitenden Zustand
gesetzt werden. In diesem Fall werden die Knoten in der Pumpschaltung,
trg1, trg2, ..., trgn und out, nicht entladen.
-
Wenn
die Pumpschaltung gestoppt wird, beispielsweise wenn die Flash-Speichervorrichtung
in Bereitschaft ist, wird das Pumpfreigabesignal deaktiviert, so
dass die Lieferung der Taktsignale CLK1, CLK2, CLK3, CLK4, ...,
CLKm und CLKn von der Takttreiberschaltung zu den jeweiligen Kondensatoren
gestoppt wird. Dann wird die Gatespannung DIS1, die von der Entladungssteuerschaltung
zum Entladungstransistor outd geliefert wird, von einer Spannung,
die niedriger ist als Vcc und die den Entladungstransistor outd
in einen nichtleitenden Zustand überführt, in
eine Spannung, die gleich oder höher
als Vcc ist und die den Entladungstransistor outd in einen leitenden
Zustand überführt, überführt. Folglich
befindet sich der Entladungstransistor outd im leitenden Zustand.
Andererseits werden die Spannungen an den Knoten trg1, trg2, ...
und trgn, d. h. die Spannungen an den Gates der Ausgleichstransistoren
t1, t2, ... tn auf einer hohen Spannung gehalten. Wenn der Entladungstransistor
outd in den leitenden Zustand überführt wird,
werden folglich die Knoten chg1, chg2, ..., chgn in der Pumpschaltung,
die auf einer hohen Spannung liegen, durch den Entladungstransistor
outd über
den Rückflussverhinderungstransistor
te entladen, bis die Spannung zwischen beiden Enden des Rückflussverhinderungstransistors
te in einen Rückflusszustand
des elektrischen Stroms übergeht.
Nachdem die Knoten chg1, chg2, ..., chgn in dieser Weise entladen
wurden, wird die Gatespannung DIS2, die durch Verzögern eines Ausgangssignals
aus der Entladungssteuerschaltung erzeugt wird und zu den Entladungstransistoren trgd1,
trgd2, ... und trgdn geliefert wird, von einer Spannung, die niedriger
ist als Vcc und die die Entladungstransistoren trgd1, trgd2, ...
und trgdn in einen nichtleitenden Zustand überführt, in eine Spannung, die
gleich oder höher
als Vcc ist und die die Entladungstransistoren trgd1, trgd2, ...
und trgdn in einen leitenden Zustand überführt, überführt. Folglich befinden sich
die Entladungstransistoren trgd1, trgd2, ... und trgdn im leitenden
Zustand, wodurch die restlichen Knoten trg1, trg2, ... und trgn
auf ein Potential gleich oder niedriger als Vcc entladen werden.
-
Gemäß der Ausführungsform
2 wird eine Zeitdifferenz zwischen einer Periode, während der die
Gatespannung DIS1 ausgegeben wird, und einer Periode, während der
die Gatespannung DIS2 ausgegeben wird, geschaffen, wodurch die Entladungsoperation
in zwei Stufen aufgetrennt wird. In einer solchen Anord nung können selbst
in dem Fall, in dem die Anzahl von Knoten, mit denen Entladungstransistoren
verbunden sind, im Vergleich zur Ausführungsform 1 verringert ist,
Knoten, die zwischen Pumpzellen vorhanden sind, entladen werden.
Folglich kann die Schaltungsgröße durch
Verringern der Anzahl von Entladungstransistoren verringert werden.
-
Mit
Bezug auf 2(b) wird beispielsweise eine
Verzögerungszeit
auf der Basis der Kapazität
eines Kondensators und der Menge eines elektrischen Stroms, der
durch einen Entladungstransistor (elektrische Stromleistung) getrieben
werden kann, berechnet, und die Verzögerungsschaltung (Verzögerungslogik),
die zum Erzeugen der berechneten Verzögerungszeit verwendet wird,
ist mit der Entladungssteuerschaltung verbunden, wodurch eine Zeitdifferenz
zwischen einer Periode, während
der die Gatespannung DIS1 ausgegeben wird, und einer Periode, während der
die Gatespannung DIS2 ausgegeben wird, geschaffen werden kann.
-
Die
obige Verzögerungszeit
kann beispielsweise folgendermaßen
berechnet werden. Hierin soll ein Beispiel betrachtet werden, in
dem jeder Knoten durch den Entladungstransistor outd vom Ausgangsknoten
out beispielsweise auf 0 V entladen wird. In diesem Beispiel wird
die Entladungszeit Δt
für die Knoten
chg1, chg2, ..., chgn wie folgt berechnet: (c1v1
+ c2v2 + ... + cnvn)/Iwobei I die Menge eines elektrischen
Stroms, der durch den Entladungstransistor outd getrieben wird, bedeutet;
c1, c2, ..., cn die Kapazitäten
der Knoten chg1, chg2, ... bzw. chgn bedeuten; und v1, v2, ...,
vn die geladenen Spannungen der Knoten chg1, chg2, ... bzw. chgn
bedeuten. Nachdem die Entladungszeit Δt abgelaufen ist, werden die
restlichen Knoten trg1, trg2, ... und trgn entladen.
-
Wenn
die Operation der Pumpschaltung erneut gestartet wird, beispielsweise
wenn die Flash-Speichervorrichtung eine Schreiboperation startet,
wird das Pumpfreigabesignal aktiviert, so dass die Gatespannung
DIS1 und die Gatespannung DIS2, die von der Entladungssteuerschaltung
bzw. von der Verzögerungsschaltung
zum Entladungstransistor outd und zu den Entladungstransistoren trgd1,
trgd2, ... und trgdn geliefert werden, von einer Spannung gleich oder
höher als
Vcc, die die Entladungstransistoren in einen leitenden Zustand überführt, in
eine Spannung, die niedriger ist als Vcc und die die Entladungstransistoren
in einen nichtleitenden Zustand überführt, überführt. Folglich
befinden sich die Entladungstransistoren im nichtleitenden Zustand.
Anschließend
werden die Taktsignale von der Takttreiberschaltung in die jeweiligen
Kondensatoren eingegeben und die Spannungserhöhungsoperation wird in einer
problemfreien Weise durchgeführt.
In diesem Fall ist es nicht erforderlich, eine Zeitdifferenz zwischen
einer Periode, während
der die Gatespannung DIS1 ausgegeben wird, und einer Periode, während der
die Gatespannung DIS2 ausgegeben wird, zu schaffen. Die Effekte
der Ausführungsform
2 können
erhalten werden, solange die Gatespannung DIS1 und die Gatespannung
DIS2 in eine solche Spannung überführt werden,
die die Entladungstransistoren in den nichtleitenden Zustand überführt, bevor
die obigen Taktsignale die jeweiligen Kondensatoren erreichen.
-
Wie
vorstehend im Einzelnen beschrieben, werden gemäß der Erfindung während der
Zeit, in der eine Pumpschaltung gestoppt ist, Ladungen, die in Knoten
in der Pumpschaltung gehalten werden, entladen, um die Beanspruchung
an der Pumpschaltung zu verringern, die auf Grund einer hohen Spannung verursacht
werden kann. Folglich wird die Betriebszuverlässigkeit einer nichtflüchtigen
Halbleiterspeichervorrichtung mit einer solchen Pumpschaltung verbessert.
Mit der obigen Anordnung der Erfindung werden Beanspruchungen, die
an den Knoten auferlegt werden, die in einer herkömmlichen
nichtflüchtigen
Halbleiterspeichervorrichtung auf Grund einer hohen Spannung verursacht
werden können,
die in Schreib- und Löschoperationen
erforderlich ist, verringert, wodurch die Verschlechterung der Eigenschaften
für Lese/Schreib/Lösch-Operationen
an einer Speicherzelle verhindert wird. Folglich kann die Betriebszuverlässigkeit
der nichtflüchtigen
Halbleiterspeichervorrichtung verbessert werden.
-
Ferner
wird eine Zeitdifferenz für
die Zeitabläufe
des Entladens der Knoten vorgesehen, um die Entladungsoperation
in mehrere Stufen aufzutrennen, wodurch eine Belastung an einer
Entladungsschaltung verringert werden kann. Folglich kann die Größe der Entladungsschaltung
verringert werden und folglich kann die Größe der nichtflüchtigen
Halbleiterspeichervorrichtung verringert werden.
-
Verschiedene
weitere Modifikationen sind für Fachleute
ersichtlich und können
von diesen leicht vorgenommen werden, ohne vom Schutzbereich und Gedanken
dieser Erfindung abzuweichen. Folglich ist nicht beabsichtigt, dass
der Schutzbereich der hier beigefügten Ansprüche auf die Beschreibung, wie hierin
dargelegt, begrenzt ist, sondern vielmehr dass die Ansprüche breit
aufgefasst werden.