JP4583588B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4583588B2
JP4583588B2 JP2000373966A JP2000373966A JP4583588B2 JP 4583588 B2 JP4583588 B2 JP 4583588B2 JP 2000373966 A JP2000373966 A JP 2000373966A JP 2000373966 A JP2000373966 A JP 2000373966A JP 4583588 B2 JP4583588 B2 JP 4583588B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
power supply
down circuit
switching means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000373966A
Other languages
English (en)
Other versions
JP2002176143A (ja
Inventor
充 杉田
浩志 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2000373966A priority Critical patent/JP4583588B2/ja
Priority to US09/860,429 priority patent/US6560157B2/en
Priority to KR1020010047470A priority patent/KR20020045498A/ko
Publication of JP2002176143A publication Critical patent/JP2002176143A/ja
Application granted granted Critical
Publication of JP4583588B2 publication Critical patent/JP4583588B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Read Only Memory (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、電圧源から供給される電圧を降圧して出力する降圧回路を内蔵する半導体装置に係り、特に異なる種類の電源用集積回路に容易に接続することが可能な半導体装置に関するものである。
【0002】
【従来の技術】
図8は、従来の電源システムの構成を示す概略図である。図8において、101は電圧源からの所定の電圧の供給を受けて動作する1チップの半導体装置、102は所定の電圧を供給するように構成された電源用集積回路(以下、電源ICと称する)、103は半導体装置101に設けられて電源IC102から延びる配線に接続される電源端子、104は内部回路、105は電源端子103に印加される電圧を内部回路が動作するのに必要とされる所定の電圧まで降圧する主降圧回路、106は主降圧回路105と同様の機能を有して主降圧回路105よりも電流供給能力および消費電力の小さい副降圧回路である。
【0003】
次に動作について説明する。
LSIプロセスの微細化に基づいてトランジスタの動作電圧は低電圧化しているために、従来標準的に用いられてきた5Vで動作するトランジスタは使用できなくなってきている。このようなシステム上の制約に起因して、集積回路(IC)を製作する上で、入出力部には5Vを印加する必要があっても、内部回路は低電圧で動作させる必要が生じている。このために、入出力部に5Vの電圧を印加することが必要となった場合には、主に以下に示す2つの方式がとられる。第1の方式では、主降圧回路105および副降圧回路106に示されるような降圧回路を半導体装置101内に設ける。この第1の方式によれば、図8に示されるように従来の1電源タイプの電源IC102を使用することが可能となって、システムのコストダウンを図ることができる。
【0004】
上記第1の方式のように、降圧回路を半導体装置101内に内蔵する場合には、システムのコストダウンを図ることができるものの、降圧回路の自己消費電流は大きな値となっていた。したがって、内部回路の動作周波数を下げて低消費電力化を図る場合、一部の回路のみを動作させてその他の回路に対しては電圧源を遮断する場合等においては、内部回路104で消費する電流よりも降圧回路で消費する電流のほうが大きくなってしまう。このために、電圧変動に対する応答性は速いが電流供給能力が大きくて消費電力の大きな主降圧回路105と、電圧変動に対する応答性は遅いが電流供給能力が小さくて消費電力の小さな副降圧回路106とを備える構成を有していた。
【0005】
すなわち、低消費電力化が必要なときには、副降圧回路106の出力部を内部回路104に対する電圧源として用いて、主降圧回路105の消費電力を低減する。また、電源IC102からの出力電圧を低下させることにより、副降圧回路106の消費電力をさらに少なくすることも可能である。
【0006】
上記のような第1の方式に対して、降圧回路を有しない集積回路用に現在一般的に用いられるようになっている第2の方式では、入出力用の例えば5Vの高電圧を供給する電圧源と、低電圧で動作する内部回路に対して例えば3.3Vの低電圧を供給する電圧源とを共に備えた2電源タイプの電源ICを使用する。
【0007】
このような2電源タイプの電源ICには高電圧を供給する電圧源としての高電圧出力部および低電圧を供給する電圧源としての低電圧出力部が設けられている。この場合、高電圧出力部が接続される入出力部と低電圧出力部が接続される内部回路とを比較すると、内部回路の消費電力のほうが大きいので、低電圧出力部に低消費電力化を図るための電圧低下機能を具備させている。これに対して、高電圧出力部は電圧を低下しても消費電力への影響が少ないために、電圧低下機能を具備しない場合が多い。
【0008】
【発明が解決しようとする課題】
従来の半導体装置は以上のように構成されているので、図8に示されるような従来の半導体装置を上記第2の方式のような2電源タイプの電源ICに接続する場合には、電圧源としての高電圧出力部(5V)または低電圧出力部(3.3V)のいずれかからの電圧を電源端子へ入力するかを選択する必要があるために、外部にスイッチ等を設けて選択手段を実現する必要があり、コスト高になるという課題があった。
【0009】
また、上記第1の方式のような1電源タイプの電源ICまたは上記第2の方式のような2電源タイプの電源ICのいずれに接続する場合においても、主降圧回路と副降圧回路双方に電源ICからの電力が供給されるために、消費電力が大きくなるという課題があった。
【0010】
この発明は上記のような課題を解決するためになされたもので、1電源タイプの電源ICのみではなく2電源タイプの電源ICにも容易に接続可能で低コストな半導体装置を得ることを目的とする。
【0011】
また、この発明は、主降圧回路および副降圧回路の2つの降圧回路を有しても低消費電力化を実現可能な半導体装置を得ることを目的とする。
【0012】
【課題を解決するための手段】
この発明に係る半導体装置は、内部回路と、入力された電圧を降圧して内部回路に出力する主降圧回路と、主降圧回路よりも電流供給能力および消費電力が小さくて入力された電圧を降圧して内部回路に出力する副降圧回路と、主降圧回路に接続されて外部の電圧源に接続可能に設けられた第1の電源端子と、副降圧回路に接続されて外部の電圧源に接続可能に設けられた第2の電源端子とを同一チップ上に備えるようにしたものである。
【0013】
この発明に係る半導体装置は、第1の電源端子から外部へ延びる配線上に設けられて当該設置部位において配線を電気的に開閉する切替手段を備えるようにしたものである。
【0014】
この発明に係る半導体装置は、入力された電圧を降圧して出力する主降圧回路と、主降圧回路よりも電流供給能力および消費電力が小さくて入力された電圧を降圧して出力する副降圧回路と、内部回路の構成要素として主降圧回路に接続されて主降圧回路と共通に動作する第1の回路部と、内部回路の構成要素として低消費電力時をも含めて常時動作する第2の回路部と、第2の回路部を主降圧回路または副降圧回路のいずれか一方に接続するように切替え可能に設けられた第1の切替手段と、主降圧回路に接続されて外部の電圧源に接続可能に設けられた第1の電源端子と、副降圧回路に接続されて外部の電圧源に接続可能に設けられた第2の電源端子とを同一チップ上に備えるようにしたものである。
【0015】
この発明に係る半導体装置は、第1の電源端子から外部へ延びる配線上に設けられて当該設置部位において配線を電気的に開閉する第2の切替手段と、第1の切替手段および第2の切替手段に直接的または間接的に接続される信号線とを備えるようにしたものである。
【0016】
この発明に係る半導体装置は、第1の電源端子から外部へ延びる配線上に設けられて当該設置部位において配線を電気的に開閉する第2の切替手段と、第2の切替手段に接続される信号線と、第1の電源端子の電圧をモニタして当該電圧と所定のしきい値電圧とを比較して比較結果に係る信号を出力する電圧比較手段と、電圧比較手段に接続されて電圧比較手段の出力信号に基づき第1の切替手段の切替え動作を制御する制御手段とを備えるようにしたものである。
【0017】
この発明に係る半導体装置は、第1の電源端子から外部へ延びる配線上に設けられて当該設置部位において配線を電気的に開閉する第2の切替手段と、内部回路の動作状態に基づいて内部回路への電圧供給形態を決定するとともに第1の切替手段および第2の切替手段に直接的または間接的に接続される電圧供給形態決定手段とを備えるようにしたものである。
【0018】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1は、この発明の実施の形態1による半導体装置の構成を示す図である。図1において、1は電圧源からの所定の電圧の供給を受けて動作する1チップの半導体装置、2は外部の電圧源に接続可能に設けられた電源端子(第1の電源端子)、3は外部の電圧源に接続可能に設けられた電源端子(第2の電源端子)、4は第1の電源端子2に接続されて電源端子2に印加される電圧を降圧して出力する主降圧回路、5は主降圧回路4よりも電流供給能力および消費電力が小さく第2の電源端子3に接続されて電源端子3に印加される電圧を降圧して出力する副降圧回路、6は主降圧回路4または副降圧回路5から所望の電圧の供給を受けて動作する内部回路である。
【0019】
図2は、この発明の実施の形態1による半導体装置と外部の電源ICとの接続形態を示す図である。図2において、図1と同一符号は同一または相当部分を示すのでその説明を省略する。10は1電源タイプの電源IC、11は電源IC10の出力端子、12は2電源タイプの電源IC、13は電源IC12において例えば5Vの高電圧を供給する出力端子、14は電源IC12において例えば3.3Vの低電圧を供給する出力端子である。
【0020】
次に、動作について説明する。
半導体装置1に1電源タイプの電源IC10を接続する場合には、図2(a)に示すように、電源IC10の出力端子11から延びる配線を途中で分岐させて、分岐された一方の配線を第1の電源端子2に接続するとともに、分岐された他方の配線を第2の電源端子3に接続する。また、半導体装置1に2電源タイプの電源IC12を接続する場合には、図2(b)に示すように、電源IC12の高電圧側の出力端子13を第1の電源端子2に接続するとともに、電源IC12の低電圧側の出力端子14を第2の電源端子3に接続する。この場合、副降圧回路5に接続された第2の電源端子3をこの例では3.3Vの電圧源として与えられる電源IC12の出力端子14に接続することで、消費電力をさらに低減することができる。
【0021】
以上のように、この実施の形態1によれば、主降圧回路4に接続されて外部の電圧源に接続可能に設けられた第1の電源端子2と、副降圧回路5に接続されて外部の電圧源に接続可能に設けられた第2の電源端子3とを備えるように構成したので、スイッチ等の付加的な電子部材を設けることなく1電源タイプの電源IC並びに2電源タイプの電源ICに容易に接続することが可能となるから、接続可能な電源ICの範疇を広げて利便性を向上させるとともに、システム全体を簡略化してコストの低減を図れるという効果を奏する。
【0022】
また、電流供給能力および消費電力の小さい副降圧回路5に接続された第2の電源端子3を2電源タイプの電源IC12の低電圧側の出力端子14に接続することで、消費電力をより低減することが可能になるという効果を奏する。
【0023】
実施の形態2.
図3は、この発明の実施の形態2による半導体装置の構成を示す図である。図3において、図1および図2と同一符号は同一または相当部分を示すのでその説明を省略する。21は、主降圧回路4に接続される第1の電源端子2から外部へ延びる配線上に設けられて当該設置部位において配線を電気的に開閉するスイッチ(切替手段)である。
【0024】
次に動作について説明する。
スイッチ21を開くことにより、主降圧回路4には電源IC10からの電圧が供給されなくなる。これにより、主降圧回路4における漏れ電流の発生が防止される。
【0025】
以上のように、この実施の形態2によれば、主降圧回路4に接続される第1の電源端子2から外部へ延びる配線上に設けられて当該設置部位において配線を電気的に開閉するスイッチ21を備えるように構成したので、主降圧回路4を電圧源から遮断して主降圧回路4における漏れ電流の発生を防止することができるから、消費電力をより低減することができるという効果を奏する。
【0026】
なお、スイッチの設置部位は主降圧回路4に接続される第1の電源端子2から外部へ延びる配線上に限定されるものではなく、副降圧回路5に接続される第2の電源端子3から外部へ延びる配線上、または主降圧回路4に接続される第1の電源端子2から外部へ延びる配線上および副降圧回路5に接続される第2の電源端子3から外部へ延びる配線上の両方にスイッチを設けることも可能である。
【0027】
実施の形態3.
図4は、この発明の実施の形態3による半導体装置の構成を示す図である。この実施の形態3は、低消費電力化が必要な際には一部回路のみを常時動作させれば足りる内部回路構成を有するような半導体装置に適用するのが好適である。図4において、図1および図2と同一符号は同一または相当部分を示すのでその説明を省略する。31は内部回路6の構成要素として主降圧回路4に接続されて主降圧回路4と共通に間欠的に動作する間欠動作回路(第1の回路部)、32は内部回路6の構成要素として低消費電力時にも常時動作する常時動作回路(第2の回路部)、33は間欠動作回路31と主降圧回路4とを接続する配線に接続して延びる配線の端部として与えられる接続端子、34は常時動作回路32から延びる配線の端部として与えられる接続端子、35は副降圧回路5から延びる配線の端部として与えられる接続端子、36は接続端子34に対して接続端子33または接続端子35のいずれか一方の接続端子を接続するように切替え可能なスイッチ(第1の切替手段)、37はスイッチ36の切替え動作を制御する切替制御回路である。
【0028】
次に動作について説明する。
通常動作時においては、切替制御回路37の制御に基づいてスイッチ36を操作して接続端子34と接続端子33とを接続することで、主降圧回路4より間欠動作回路31および常時動作回路32に電圧を供給する。また、低消費電力時におては、常時動作回路32を低電流で動作させればよく、切替制御回路37の制御に基づいてスイッチ36を操作して接続端子34と接続端子35とを接続することで、副降圧回路5より常時動作回路32にのみ電圧を供給する。この際、2電源タイプの電源IC12は、高出力側の出力端子13からの電圧出力を停止するように動作する。これにより、主降圧回路4および間欠動作回路31へ供給される電圧が遮断され、主降圧回路4および間欠動作回路31における漏れ電流の発生が防止される。なお、上記動作例では、低消費電力時において電源IC12の高出力側の出力端子13からの電圧出力を停止することとしたが、主降圧回路4に低消費電力時を示す信号を入力して主降圧回路4への電圧供給を遮断するようにしてもよい。
【0029】
以上のように、この実施の形態3によれば、常時動作回路32を主降圧回路4または副降圧回路5のいずれか一方に接続するように切替え可能なスイッチ36を備えるように構成したので、低消費電力時においてスイッチ36により常時動作回路32を副降圧回路5に接続するとともに第1の電源端子2を介しての主降圧回路4への電圧供給を停止することで、主降圧回路4および間欠動作回路31における漏れ電流の発生を防止することができるから、消費電力をより低減することができるという効果を奏する。
【0030】
実施の形態4.
図5は、この発明の実施の形態4による半導体装置の構成を示す図である。図5において、図1、図2および図4と同一符号は同一または相当部分を示すのでその説明を省略する。41は主降圧回路4に接続される第1の電源端子2から外部へ延びる配線上に設けられて切替制御信号に基づき当該設置部位において配線を電気的に開閉するスイッチ(第2の切替手段)、42は切替制御信号に基づいてスイッチ36の切替え動作を制御する切替制御回路、43は外部から入力される切替制御信号を半導体装置1内部の切替制御回路42に入力するための接続端子、44はスイッチ41および接続端子43に接続されて切替制御信号を伝送する信号線である。
【0031】
次に動作について説明する。
通常動作時においては、信号線44に通常動作時であることを示す相応の切替制御信号を出力してスイッチ41を閉じるととともに、切替制御回路42を介してスイッチ36を操作して接続端子34と接続端子33とを接続する。これにより、主降圧回路4より間欠動作回路31および常時動作回路32に電圧を供給する。また、低消費電力時においては、信号線44に低消費電力時であることを示す相応の切替制御信号を出力してスイッチ41を開くとともに、切替制御回路42を介してスイッチ36を操作して接続端子34と接続端子35とを接続する。これにより、副降圧回路5より常時動作回路32にのみ電圧を供給する。そして、主降圧回路4および間欠動作回路31へ供給される電圧が遮断され、主降圧回路4および間欠動作回路31における漏れ電流の発生が防止される。
【0032】
以上のように、この実施の形態4によれば、実施の形態3と同等の効果を奏するとともに、主降圧回路4に接続される第1の電源端子2から外部へ延びる配線上に設けられて当該設置部位において配線を電気的に開閉するスイッチ41と、スイッチ41に接続されるとともに切替制御回路42および接続端子43を介してスイッチ36に接続される信号線44とを備えるように構成したので、スイッチ36の切替え制御およびスイッチ41の開閉制御を同時に実施することができて、低消費電力化を実施する電圧供給形態への変更を簡単な構成で確実に実施することができるという効果を奏する。
【0033】
実施の形態5.
図6は、この発明の実施の形態5による半導体装置の構成を示す図である。図6において、図5と同一符号は同一または相当部分を示すのでその説明を省略する。51はスイッチ41に接続されて切替制御信号を伝送する信号線、52は主降圧回路4への入力電圧すなわち第1の電源端子2の電圧をモニタして当該電圧が所定のしきい値未満に低下した場合に電圧低下を示す信号を出力する電圧低下検出回路(電圧比較手段)、53は電圧低下検出回路52に接続されて電圧低下検出回路52の出力信号に基づきスイッチ36の切替え動作を制御する切替制御回路(制御手段)である。
【0034】
次に動作について説明する。
通常動作時においては、信号線51に相応の切替制御信号を出力してスイッチ41を閉じる。この際、第1の電源端子2の電圧は5Vとなって所定のしきい値より高いので、電圧低下検出回路52から切替制御回路53へは電圧低下のないことを示す信号が出力されるから、切替制御回路53に操作されてスイッチ36は接続端子34と接続端子33とを接続する。これにより、主降圧回路4より間欠動作回路31および常時動作回路32に電圧を供給する。また、低消費電力時においては、信号線51に相応の切替制御信号を出力してスイッチ41を開く。そして、第1の電源端子2の電圧が所定のしきい値未満となると、電圧低下検出回路52から切替制御回路53へは電圧低下を示す信号が出力されるから、切替制御回路53に操作されてスイッチ36は接続端子34と接続端子35とを接続する。これにより、副降圧回路5より常時動作回路32にのみ電圧を供給する。そして、主降圧回路4および間欠動作回路31へ供給される電圧が遮断され、主降圧回路4および間欠動作回路31における漏れ電流の発生が防止される。
【0035】
以上のように、この実施の形態5によれば、実施の形態3と同等の効果を奏するとともに、主降圧回路4に接続される第1の電源端子2から外部へ延びる配線上に設けられて当該設置部位において配線を電気的に開閉するスイッチ41と、スイッチ41に接続されて切替制御信号を伝送する信号線51と、第1の電源端子2の電圧をモニタして当該電圧と所定のしきい値電圧とを比較して比較結果に係る信号を出力する電圧低下検出回路52と、電圧低下検出回路52に接続されて電圧低下検出回路52の出力信号に基づきスイッチ36の切替え動作を制御する切替制御回路53とを備えるように構成したので、スイッチ41の開閉に応じた電圧変動に基づいてスイッチ36が切替えられて、スイッチ41の開閉制御およびスイッチ36の切替え制御をおおよそ同時に実施することができるから、低消費電力化を実施する電圧供給形態への変更を簡単な構成で確実に実施することができるという効果を奏する。また、スイッチ41の開閉動作を半導体装置1内の電圧低下検出回路でモニタすることができるので、スイッチ41およびスイッチ36の制御動作の同期をとるのに外部からの信号線を半導体装置1に引き込む必要がなくなって、半導体装置1の外部端子数を低減することができるという効果を奏する。さらに、主降圧回路4への入力電圧をモニタすることができるので、半導体装置1に接続される電源IC10に係る電源異常等の検出を可能にするという効果を奏する。
【0036】
実施の形態6.
図7は、この発明の実施の形態6による半導体装置の構成を示す図である。図7において、図5と同一符号は同一または相当部分を示すのでその説明を省略する。61は常時動作回路32から出力される信号を入力して内部回路6に対する電圧供給形態を決定する電圧供給形態決定回路(電圧供給形態決定手段)、62は電圧供給形態決定回路61からの出力信号を入力してスイッチ36の切替え動作を制御する切替制御回路、63は電圧供給形態決定回路61からの出力信号を外部に出力するための接続端子、64は接続端子63から延びて切替制御信号を伝送するためにスイッチ41に接続される信号線である。
【0037】
次に動作について説明する。
電圧供給形態決定回路61は、常時動作回路32から出力される内部回路6の動作状態を示す信号を入力して、内部回路6への電圧供給形態を決定する。通常動作時に対応する電圧供給形態が選定された場合には、電圧供給形態決定回路61は相応の切替制御信号を出力して、切替制御回路62によりスイッチ36を操作して接続端子34と接続端子33とを接続するとともに、スイッチ41を閉じる。これにより、主降圧回路4より間欠動作回路31および常時動作回路32に電圧を供給する。また、低消費電力時に対応する電圧供給形態が選定された場合には、電圧供給形態決定回路61は相応の切替制御信号を出力して、切替制御回路62によりスイッチ36を操作して接続端子34と接続端子35とを接続するとともに、スイッチ41を開く。これにより、副降圧回路5より常時動作回路32にのみ電圧を供給する。そして、主降圧回路4および間欠動作回路31へ供給される電圧が遮断され、主降圧回路4および間欠動作回路31における漏れ電流の発生が防止される。
【0038】
以上のように、この実施の形態6によれば、実施の形態3と同等の効果を奏するとともに、主降圧回路4に接続される第1の電源端子2から外部へ延びる配線上に設けられて当該設置部位において配線を電気的に開閉するスイッチ41と、常時動作回路32から出力される信号に基づいて内部回路6に対する電圧供給形態を決定する電圧供給形態決定回路61と、電圧供給形態決定回路61からの出力信号に基づいてスイッチ36の切替え動作を制御する切替制御回路62と、電圧供給形態決定回路61からの切替制御信号を伝送するためにスイッチ41に接続される信号線64とを備えるように構成したので、外部からの制御ではなく半導体装置1内部で内部回路6の動作状態を判定して電圧供給形態を決定することができるから、最適な低消費電力化を実現することができるという効果を奏する。また、半導体装置1の外部で制御信号を生成する必要がなくなるために、外部回路の簡略化および低コスト化を実現することができるという効果を奏する。
【0039】
なお、上記実施の形態においては、内部回路6の動作状態に基づいて内部回路6に対する電圧供給形態を決定するための電圧供給形態決定手段を電圧供給形態決定回路61としてハード的に半導体装置1内に作り込む構成を採っているが、半導体装置1に内蔵されたメモリ内に記憶されたプログラムに基づいたデータ処理を実施することで、電圧供給形態決定回路61の機能をソフトウエア的に代替して実現することも可能である。
【0040】
【発明の効果】
以上のように、この発明によれば、内部回路と、入力された電圧を降圧して内部回路に出力する主降圧回路と、主降圧回路よりも電流供給能力および消費電力が小さくて入力された電圧を降圧して内部回路に出力する副降圧回路と、主降圧回路に接続されて外部の電圧源に接続可能に設けられた第1の電源端子と、副降圧回路に接続されて外部の電圧源に接続可能に設けられた第2の電源端子とを同一チップ上に備えるように構成したので、スイッチ等の付加的な電子部材を設けることなく1電源タイプの電源用集積回路並びに2電源タイプの電源用集積回路に容易に接続することが可能となるから、接続可能な電源用集積回路の範疇を広げて利便性を向上させるとともに、システム全体を簡略化してコストの低減を図れるという効果を奏する。
【0041】
この発明によれば、第1の電源端子から外部へ延びる配線上に設けられて当該設置部位において配線を電気的に開閉する切替手段を備えるように構成したので、主降圧回路における漏れ電流の発生を防止することができるから、消費電力をより低減することができるという効果を奏する。
【0042】
この発明によれば、入力された電圧を降圧して出力する主降圧回路と、主降圧回路よりも電流供給能力および消費電力が小さくて入力された電圧を降圧して出力する副降圧回路と、内部回路の構成要素として主降圧回路に接続されて主降圧回路と共通に動作する第1の回路部と、内部回路の構成要素として低消費電力時をも含めて常時動作する第2の回路部と、第2の回路部を主降圧回路または副降圧回路のいずれか一方に接続するように切替え可能に設けられた第1の切替手段と、主降圧回路に接続されて外部の電圧源に接続可能に設けられた第1の電源端子と、副降圧回路に接続されて外部の電圧源に接続可能に設けられた第2の電源端子とを同一チップ上に備えるように構成したので、低消費電力時において第1の切替手段により第2の回路部を副降圧回路に接続するとともに第1の電源端子を介しての主降圧回路への電圧供給を停止することで、主降圧回路および第1の回路部における漏れ電流の発生を防止することができるから、消費電力をより低減することができるという効果を奏する。
【0043】
この発明によれば、第1の電源端子から外部へ延びる配線上に設けられて当該設置部位において配線を電気的に開閉する第2の切替手段と、第1の切替手段および第2の切替手段に直接的または間接的に接続される信号線とを備えるように構成したので、第1の切替手段の切替え制御および第2の切替手段の開閉制御を同時に実施することができて、低消費電力化を実施する電力供給形態への変更を簡単な構成で確実に実施することができるという効果を奏する。
【0044】
この発明によれば、第1の電源端子から外部へ延びる配線上に設けられて当該設置部位において配線を電気的に開閉する第2の切替手段と、第2の切替手段に接続される信号線と、第1の電源端子の電圧をモニタして当該電圧と所定のしきい値電圧とを比較して比較結果に係る信号を出力する電圧比較手段と、電圧比較手段に接続されて電圧比較手段の出力信号に基づき第1の切替手段の切替え動作を制御する制御手段とを備えるように構成したので、第2の切替手段の開閉に応じた電圧変動に基づいて第1の切替手段が切替えられて、第1の切替手段の切替え制御および第2の切替手段の開閉制御をおおよそ同時に実施することができるから、低消費電力化を実施する電力供給形態への変更を簡単な構成で確実に実施することができるという効果を奏する。また、第2の切替手段の開閉動作を半導体装置内の電圧比較手段でモニタすることができるので、第1の切替手段および第2の切替手段の制御動作の同期をとるのに外部からの信号線を半導体装置に引き込む必要がなくなって、半導体装置の外部端子数を低減することができるという効果を奏する。さらに、主降圧回路への入力電圧をモニタすることができるので、半導体装置に接続される電源用集積回路に係る電源異常等の検出を可能にするという効果を奏する。
【0045】
この発明によれば、第1の電源端子から外部へ延びる配線上に設けられて当該設置部位において配線を電気的に開閉する第2の切替手段と、内部回路の動作状態に基づいて内部回路への電圧供給形態を決定するとともに第1の切替手段および第2の切替手段に直接的または間接的に接続される電圧供給形態決定手段とを備えるように構成したので、外部からの制御ではなく半導体装置内部で内部回路の動作状態を判定して電圧供給形態を決定することができるから、最適な低消費電力化を実現することができるという効果を奏する。また、半導体装置の外部で制御信号を生成する必要がなくなるために、外部回路の簡略化および低コスト化を実現することができるという効果を奏する。
【図面の簡単な説明】
【図1】この発明の実施の形態1による半導体装置の構成を示す図である。
【図2】この発明の実施の形態1による半導体装置と外部の電源ICとの接続形態を示す図である。
【図3】この発明の実施の形態2による半導体装置の構成を示す図である。
【図4】この発明の実施の形態3による半導体装置の構成を示す図である。
【図5】この発明の実施の形態4による半導体装置の構成を示す図である。
【図6】この発明の実施の形態5による半導体装置の構成を示す図である。
【図7】この発明の実施の形態6による半導体装置の構成を示す図である。
【図8】従来の電源システムの構成を示す概略図である。
【符号の説明】
1 半導体装置、2 電源端子(第1の電源端子)、3 電源端子(第2の電源端子)、4 主降圧回路、5 副降圧回路、6 内部回路、10,12 電源用集積回路、11,13,14 出力端子、21 スイッチ(切替手段)、31間欠動作回路(第1の回路部)、32 常時動作回路(第2の回路部)、33,34,35,43,63 接続端子、36 スイッチ(第1の切替手段)、41 スイッチ(第2の切替手段)、37,42,62 切替制御回路、44,51,64 信号線、52 電圧低下検出回路(電圧比較手段)、53 切替制御回路(制御手段)、61 電圧供給形態決定回路(電圧供給形態決定手段)。

Claims (6)

  1. 内部回路と、入力された電圧を降圧して前記内部回路に出力する主降圧回路と、該主降圧回路よりも電流供給能力および消費電力が小さくて入力された電圧を降圧して前記内部回路に出力する副降圧回路と、前記主降圧回路に接続されて外部の電圧源に接続可能に設けられた第1の電源端子と、前記副降圧回路に接続されて外部の電圧源に接続可能に設けられた第2の電源端子とを同一チップ上に備えることを特徴とする半導体装置。
  2. 第1の電源端子から外部へ延びる配線上に設けられて当該設置部位において配線を電気的に開閉する切替手段を備えることを特徴とする請求項1記載の半導体装置。
  3. 入力された電圧を降圧して出力する主降圧回路と、該主降圧回路よりも電流供給能力および消費電力が小さくて入力された電圧を降圧して出力する副降圧回路と、内部回路の構成要素として前記主降圧回路に接続されて前記主降圧回路と共通に動作する第1の回路部と、内部回路の構成要素として低消費電力時をも含めて常時動作する第2の回路部と、前記第2の回路部を前記主降圧回路または前記副降圧回路のいずれか一方に接続するように切替え可能に設けられた第1の切替手段と、前記主降圧回路に接続されて外部の電圧源に接続可能に設けられた第1の電源端子と、前記副降圧回路に接続されて外部の電圧源に接続可能に設けられた第2の電源端子とを同一チップ上に備えることを特徴とする半導体装置。
  4. 第1の電源端子から外部へ延びる配線上に設けられて当該設置部位において配線を電気的に開閉する第2の切替手段と、第1の切替手段および前記第2の切替手段に直接的または間接的に接続される信号線とを備えることを特徴とする請求項3記載の半導体装置。
  5. 第1の電源端子から外部へ延びる配線上に設けられて当該設置部位において配線を電気的に開閉する第2の切替手段と、該第2の切替手段に接続される信号線と、前記第1の電源端子の電圧をモニタして当該電圧と所定のしきい値電圧とを比較して比較結果に係る信号を出力する電圧比較手段と、該電圧比較手段に接続されて該電圧比較手段の出力信号に基づき第1の切替手段の切替え動作を制御する制御手段とを備えることを特徴とする請求項3記載の半導体装置。
  6. 第1の電源端子から外部へ延びる配線上に設けられて当該設置部位において配線を電気的に開閉する第2の切替手段と、内部回路の動作状態に基づいて内部回路への電圧供給形態を決定するとともに第1の切替手段および第2の切替手段に直接的または間接的に接続される電圧供給形態決定手段とを備えることを特徴とする請求項3記載の半導体装置。
JP2000373966A 2000-12-08 2000-12-08 半導体装置 Expired - Fee Related JP4583588B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000373966A JP4583588B2 (ja) 2000-12-08 2000-12-08 半導体装置
US09/860,429 US6560157B2 (en) 2000-12-08 2001-05-21 Semiconductor device
KR1020010047470A KR20020045498A (ko) 2000-12-08 2001-08-07 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000373966A JP4583588B2 (ja) 2000-12-08 2000-12-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2002176143A JP2002176143A (ja) 2002-06-21
JP4583588B2 true JP4583588B2 (ja) 2010-11-17

Family

ID=18843250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000373966A Expired - Fee Related JP4583588B2 (ja) 2000-12-08 2000-12-08 半導体装置

Country Status (3)

Country Link
US (1) US6560157B2 (ja)
JP (1) JP4583588B2 (ja)
KR (1) KR20020045498A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11290013B2 (en) 2019-07-25 2022-03-29 Minebea Mitsumi Inc. Integrated circuit apparatus including regulator circuits

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5041631B2 (ja) * 2001-06-15 2012-10-03 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2005101522A (ja) * 2003-08-21 2005-04-14 Matsushita Electric Ind Co Ltd 半導体集積回路装置
DE102004001577B4 (de) * 2004-01-10 2007-08-02 Infineon Technologies Ag Halbleiter-Speicherschaltung und Verfahren zum Betreiben derselben in einem Bereitschaftsmodus
EP1884954B1 (en) * 2006-07-27 2009-02-04 STMicroelectronics Asia Pacific Pte Ltd. Supply voltage distribution system with reduced resistance for semiconductor devices
JP4816483B2 (ja) * 2007-02-08 2011-11-16 コベルコ建機株式会社 建設機械の電気回路
DE102007007585B4 (de) * 2007-02-15 2010-04-15 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Betreiben einer Schaltungsanordnung
US7961546B2 (en) * 2008-02-05 2011-06-14 Texas Instruments Incorporated Memory power management systems and methods
JP4944214B2 (ja) * 2010-02-09 2012-05-30 株式会社バッファロー 周辺装置およびその動作方法
JP5466970B2 (ja) * 2010-03-02 2014-04-09 株式会社メガチップス 半導体集積回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60176121A (ja) * 1984-02-22 1985-09-10 Toshiba Corp 電圧降下回路
JP3057100B2 (ja) * 1991-02-12 2000-06-26 株式会社日立製作所 半導体集積回路装置
JPH08153388A (ja) * 1994-11-28 1996-06-11 Mitsubishi Electric Corp 半導体記憶装置
JPH10214122A (ja) * 1996-11-27 1998-08-11 Yamaha Corp 降圧回路および集積回路
US5898235A (en) * 1996-12-31 1999-04-27 Stmicroelectronics, Inc. Integrated circuit with power dissipation control
JPH11119844A (ja) 1997-10-16 1999-04-30 Mitsubishi Electric Corp 電源電圧降圧回路
JPH11214962A (ja) * 1997-11-19 1999-08-06 Mitsubishi Electric Corp 半導体集積回路装置
JP3722334B2 (ja) 1998-01-27 2005-11-30 株式会社日立製作所 半導体記憶装置
JP2001052476A (ja) * 1999-08-05 2001-02-23 Mitsubishi Electric Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11290013B2 (en) 2019-07-25 2022-03-29 Minebea Mitsumi Inc. Integrated circuit apparatus including regulator circuits

Also Published As

Publication number Publication date
JP2002176143A (ja) 2002-06-21
KR20020045498A (ko) 2002-06-19
US20020071330A1 (en) 2002-06-13
US6560157B2 (en) 2003-05-06

Similar Documents

Publication Publication Date Title
US8049556B2 (en) Multiple circuit blocks with interblock control and power conservation
US6737839B2 (en) Semiconductor integrated circuit with selectable power supply units for different operation modes
JP4583588B2 (ja) 半導体装置
US7882376B2 (en) Power control for a core circuit area of a semiconductor integrated circuit device
JPH0894695A (ja) 半導体パワースイッチシステム
US6577153B2 (en) Semiconductor integrated circuit
US6404172B1 (en) Method and apparatus for providing integrated buck or boost conversion
US11431179B2 (en) Input circuit capable of reducing dark current
JPH07183791A (ja) 集積回路およびその回路システムおよびそれと共に用いる装置ならびに集積回路の使用方法
US20050202798A1 (en) Method and circuit arrangement for switching an electronic circuit into a power-saving mode
US6239510B1 (en) Reduced impact power up/down mode in electrical circuits
JP3856714B2 (ja) 電位検知回路を備えた半導体集積回路及び信号送受信システム
US7120716B2 (en) Semiconductor integrated circuit and interrupt request output method thereof
US7495269B2 (en) Semiconductor device and electronic apparatus using the same
JP2004165993A (ja) 半導体集積回路の多電源インターフェース装置
JP5029073B2 (ja) 半導体装置および半導体装置のテスト方法
JP2000209847A (ja) 半導体集積回路
KR100450955B1 (ko) 반도체 장치의 누설전류 방지회로 및 그 제어방법
US20030071650A1 (en) Reducing pecl voltage variation
JPH04128670A (ja) 半導体集積回路
JP2000241509A (ja) 半導体集積回路測定装置
JPH1168546A (ja) 半導体集積回路
JPS6129487A (ja) 半導体記憶装置
JP2006065643A (ja) 半導体集積回路装置
KR20000064192A (ko) 다중전압출력 파워스위칭회로와 작동방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071010

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071101

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100901

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees