DE102004024612A1

DE102004024612A1 - Spannungserzeugungsschaltung

Info

Publication number: DE102004024612A1
Application number: DE102004024612A
Authority: DE
Inventors: Youichi Tobita
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-05-19
Filing date: 2004-05-18
Publication date: 2004-12-23
Anticipated expiration: 2024-05-19
Also published as: TW200426834A; DE102004024612B4; TWI240276B; US7365591B2; CN100414644C; US20040232974A1; JP4393182B2; US20060028266A1; KR100538021B1; JP2005006489A; KR20040100933A; CN1551236A

Abstract

Ein erster Transistor (PQ1) ist zwischen einem Referenzspannungsknoten (GG) und einem ersten Knoten (ND1) angeordnet und dessen Gateanschluss ist mit einem zweiten Knoten (ND2) verbunden. Ein zweiter Transistor (PQ2) ist zwischen dem zweiten Knoten und dem Referenzspannungsknoten angeordnet und dessen Gateanschluss ist mit dem ersten Knoten verbunden. Ladungen werden über Kapazitätselemente (C1, C2), welche erste bzw. zweite Steuersignale (PHIP, PHICP) empfangen, an den ersten und den zweiten Knoten angelegt. Weiter ist ein dritter Transistor (NQ1) zwischen dem zweiten Knoten und einem Ausgangsknoten angeordnet und ist an dessen Gateanschlussknoten (ND3) über ein Kapazitätselement (C3) mit einem dritten Steuersignal (PHICT) verbunden. Ein vierter Transistor (NQ2) ist zwischen den Ausgangsknoten und einen Gateanschlussknoten des dritten Transistors geschaltet und ist an dessen Gateanschluss mit dem zweiten Knoten verbunden. Eine interne Spannung auf einem vorbestimmten Pegel kann erzeugt werden bei geringem Stromverbrauch, während Ladungen effizient verwendet werden, ohne einen Verluststromfluss zu verursachen.

Description

Die vorliegende Erfindung bezieht sich auf eine Spannungserzeugungsschaltung zum Erzeugen einer internen Spannung mit einem gewünschten Spannungspegel und insbesondere auf einen Aufbau einer Spannungserzeugungsschaltung, die durch Anwenden eines Ladungspumpbetriebes eines Kapazitätselementes effizient eine interne Spannung erzeugt.

In vielen Fällen sind Halbleitervorrichtungen derart gestaltet, dass interne Spannungen mit verschiedenen Spannungspegeln verwendet werden. Z.B. wird bei einem DRAM (Dynamischer Direktzugriffsspeicher) eine negative Spannung für das Vorpolen eines Substratbereiches eines Speicherzellenfeldes mit einer konstanten Spannung verwendet, und eine hohe positive Spannung, die höher ist als eine Versorgungsspannung, an eine ausgewählte Wortleitung angelegt. Bei einem nichtflüchtigen Speicher werden negative und positive Spannungen zum Rückschreiben von Daten verwendet.

Wenn solche Spannungen mit Pegeln, die von einem Versorgungsspannungspegel verschiedenen sind, extern angelegt werden, vergrößert sich die Systemabmessung und die Leistungsaufnahme des gesamten Systems steigt an. Zusätzlich benötigt eine Halbleiterspeichervorrichtung für die Aufnahme von solchen Spannungen vorgesehene Stiftanschlüsse, wodurch auch die Größe ansteigt.

Angesichts des obig gesagten werden Halbleitervorrichtungen im Allgemeinen so ausgelegt, dass Spannungen mit den benötigten Pegeln intern erzeugt werden. Ein Beispiel für die Schaltung, die eine solche interne Spannung erzeugt, ist in Druckschrift 1 (Japanische Patentoffenlegungsschrift JP 4-372792) offenbart.

Eine in Druckschrift 1 offenbarte interne Spannungserzeugungsschaltung erzeugt eine negative Spannung durch Anwenden eines Ladungspumpbetriebes eines Kapazitätselementes. Gemäß dem Aufbau der internen Spannungserzeugungsschaltung aus Druckschrift 1 werden elektrische Ladungen in einem Ladungsanhäufungsknoten durch den Ladungspumpbetrieb eines Ladungskapazitätselementes angehäuft. Ein Entladungssteuertransistor wird eingeschaltet durch die kapazitive Kopplung eines Steuerungskapazitätselementes, um den Ladungsanhäufungsknoten auf einen Massespannungspegel zu entladen. Danach führt das Ladekapazitätselement den Ladungspumpbetrieb derart durch, dass Ladungen aus dem Ladungsanhäufungsknoten herausgezogen werden, um den Knoten auf einen negativen Spannungspegel zu treiben. Der Ladungsanhäufungsknoten wird mit einer Amplitude der Versorgungsspannung geändert. Negative Ladungen dieses Ladungsanhäufungsknotens werden durch einen Ausgangstransistor an einen Ausgangsknoten geliefert, so dass eine negative Spannung mit einem Pegel von -VCC bereitgestellt wird, wobei VCC die Versorgungsspannung darstellt.

Das Gatepotential des Ausgangstransistors wechselt, gesteuert von einem Ausgangssteuerungstransistor mit einem mit dem La dungsanhäufungsknoten verbundenem Gateanschluss, zwischen einer Massespannung GND und einer negativen Spannung -VCC.

Druckschrift 1 sieht vor, eine negative Spannung mit einem passenden Spannungspegel durch Ändern des Ladungsanhäufungsknotens mit einer Amplitude von VCC selbst bei einer niedrigen Versorgungsspannung zu erzeugen.

Bei dem Aufbau, welcher eine interne Spannung durch Anwenden des Ladungspumpbetriebes des Kapazitätselementes erzeugt, ist es angesichts der Leistungsaufnahme der Halbleitervorrichtung notwendig, die durch den Ladungspumpbetrieb erzeugten Ladungen effizient zu dem Ausgangsknoten zu übertragen zum Erzeugen der internen Spannung.

In der Druckschrift 1 wird der Ladungsanhäufungsknoten, um den Spannungspegel des Ladungsanhäufungsknotens mit einer Amplitude von -VCC zu ändern, durch den Entladungssteuertransistor auf den Massespannungspegel vorgeladen, und wird dann durch den Ladungspumpbetrieb des Ladungskapazitätselementes auf den Spannungspegel von -VCC entladen. Zum Ausschalten des Entladesteuerungstransistors bei einem solchen Vorgang ist ein zweiter Steuerungstransistor vorgesehen, der leitfähig gemacht wird, um den Ladungsanhäufungsknoten mit dem Gateanschluss des Entladesteuerungstransistors zu verbinden. Der zweite Steuerungstransistor wird leitfähig gemacht, um den Gateanschluss des Entladesteuerungstransistors mit dem Ladungsanhäufungsknoten elektrisch zu verbinden, wenn die Spannung des Ladungsanhäufungsknotens auf oder unter -Vth sinkt, wobei Vth eine Schwellspannung des zweiten Steuerungstransistors bezeichnet.

Jedoch ist das ein Steuersignal empfangende Kapazitätselement mit dem Entladungssteuerungstransistor verbunden, um ihn anzuschalten. Daher ändert sich das Gatepotential dieses Entladungssteuerungstransistors mit einer Zeitkonstante, die be stimmt wird durch einen Durchlasswiderstand des zweiten Steuerungstransistors und eine Kapazität, die an dem Gateanschluss des Entladungssteuerungstransistors vorhanden ist. Daher wird eine bestimmte Zeit benötigt bis der Entladungssteuerungstransistor ausgeschaltet ist. Dementsprechend bleibt der Entladungssteuerungstransistor für eine bestimmte Zeitspanne in dem Durchlasszustand, während der Ladungsanhäufungsknoten auf einem Spannungspegel von -VCC ist, und ein Strom fließt von dem Masseknoten zu dem Ladungsanhäufungsknoten. Dies behindert den Betrieb des Herausziehens der Ladungen durch die Ladungspumpe des Ladekapazitätselementes, und ein Verluststrom wird verbraucht.

Bei einem Vorgang des Vorladens des Ladungsanhäufungsknotens auf den Massespannungspegel werden, wenn der Ausgangstransistor nicht in den Sperrzustand gebracht ist, vorgeladene Ladungen durch den Ausgangstransistor zu dem Ausgangsknoten auf einem negativen Pegel geliefert, so dass der Spannungspegel des negativen Potentials ansteigt. Für die An/Aus-Steuerung dieses Ausgangstransistors wird ein Ausgangssteuerungstransistor mit im Wesentlichen den gleichen Aufbau wie der für die An/Aus-Steuerung des Entladesteuerungstransistors verwendet. Dementsprechend wird beim Vorladen des Ladungsanhäufungsknotens auf den Massespannungspegel der Ausgangstransistor ebenfalls für eine bestimmte Zeitspanne in den Durchlasszustand gebracht, so dass ein Strom verschwendet wird.

Bei dem Aufbau aus Druckschrift 1 werden, wie oben beschrieben, durch den Ladungspumpbetrieb des Kapazitätselementes erzeugte Ladungen verschwendet, und es ist schwierig, die Spannung mit einem gewünschten Pegel mit geringem Stromverbrauch effizient zu erzeugen.

Es ist Aufgabe der vorliegenden Erfindung, eine Spannungserzeugungsschaltung bereitzustellen, welche die Ladungen effi zient verwenden kann, um eine Spannung mit einem vorgesehenen Pegel zu erzeugen.

Die Aufgabe wird gelöst durch eine Spannungserzeugungsschaltung nach Anspruch 1 oder 7. Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Gemäß einem ersten Aspekt der Erfindung beinhaltet eine Spannungserzeugungsschaltung: einen ersten Transistor eines ersten Leitfähigkeitstyps, der zwischen einen mit einer vorbestimmten Spannung versorgten Referenzspannungsknoten und einen ersten internen Knoten geschaltet ist und der eine mit einem zweiten internen Knoten verbundene Steuerelektrode besitzt; einen zweiten Transistor des ersten Leitfähigkeitstyps, der zwischen den Referenzspannungsknoten und den zweiten internen Knoten geschaltet ist und der eine mit dem ersten internen Knoten verbundene Steuerelektrode besitzt; ein erstes Kapazitätselement, das zwischen einen ein erstes Steuersignal für das Vorladen empfangenden ersten Eingangsknoten und den ersten internen Knoten geschaltet ist; ein zweites Kapazitätselement, das zwischen einen ein zweites Steuersignal für die Ladungsanhäufung empfangenden zweiten Eingangsknoten und den zweiten internen Knoten geschaltet ist; einen dritten Transistor eines zweiten Leitfähigkeitstyps, der zwischen den zweiten internen Knoten und einen Ausgangsknoten geschaltet ist und der eine mit einem dritten internen Knoten verbundene Steuerelektrode besitzt; ein drittes Kapazitätselement, das zwischen den dritten internen Knoten und einen ein drittes Steuersignal für die Ladungsübertragung empfangenden dritten Eingangsknoten geschaltet ist; und einen vierten Transistor des zweiten Leitfähigkeitstyps, der zwischen den Ausgangsknoten und den dritten internen Knoten geschaltet ist und der eine mit dem zweiten internen Knoten verbundene Steuerelektrode besitzt.

Gemäß einem anderen Aspekt der Erfindung beinhaltet eine Spannungserzeugungsschaltung: einen ersten Transistor, der zwischen einen eine Vorladungsspannung bereitstellenden Vorladespannungsversorgungsknoten und einen ersten internen Knoten geschaltet ist und der eine mit einem zweiten internen Knoten verbundene Steuerelektrode besitzt; ein erstes Kapazitätselement, das zwischen einen ein erstes Steuersignal für das Vorladen empfangenden ersten Eingangsknoten und einen zweiten internen Knoten geschaltet ist; einen zweiten Transistor, der zwischen den ersten und den zweiten internen Knoten geschaltet ist und der eine Steuerelektrode besitzt, welche mit einem ein zweites Steuersignal für die Ladungsanhäufung empfangenden zweiten Eingangsknoten verbunden ist; einen dritten Transistor, der zwischen den ersten internen Knoten und einen Ausgangsknoten geschaltet ist und der eine mit einem dritten internen Knoten verbundene Steuerelektrode besitzt; einen vierten Transistor, der zwischen den Ausgangsknoten und den dritten internen Knoten geschaltet ist und der eine mit dem ersten internen Knoten verbundene Steuerelektrode besitzt; ein zweites Kapazitätselement, das zwischen einen ein drittes Steuersignal für das zweite Ladungsvorladen empfangenden dritten Eingangsknoten und den ersten internen Knoten geschaltet ist; und ein drittes Kapazitätselement, das zwischen einen ein viertes Steuersignal für die Ladungsübertragung empfangenden vierten Eingangsknoten und den dritten internen Knoten geschaltet ist.

Bei der Spannungserzeugungsschaltung gemäß dem ersten Aspekt können der erste und der zweite Transistor durch Überkreuzkoppeln des ersten und des zweiten Transistors mit optimaler Zeitsteuerung derart an- und ausgeschaltet werden, dass die Spannungen des ersten und des zweiten internen Knotens mit hoher Geschwindigkeit geändert werden, um die geänderten Spannungspegel zu halten. Daher wird der zweite Transistor während des Änderns der Spannung des zweiten internen Knotens, der als der Ladungsanhäufungsknoten dient, in den Sperrzustand gebracht, und dann wird der Ladungspumpbetrieb auf den zweiten internen Knoten angewendet, so dass verhindert werden kann, dass unnötiger Strom in den zweiten internen Knoten fließt.

Gemäß der Spannungserzeugungsschaltung nach dem anderen Aspekt wird der erste interne Knoten mit der Vorladespannung vorgeladen und über das zweite Kapazitätselement mit dem dritten Steuersignal gekoppelt. Weiter ist der erste interne Knoten mit der Steuerelektrode des vierten Transistors verbunden. Daher kann der An/Aus-Zustand der jeweiligen Transistoren individuell durch den Ladungspumpbetrieb durch die Kapazitätselemente gesteuert werden, und der Fluss eines Verluststroms kann unterdrückt werden, so dass die Ladungen effizient verwendet werden können, um die interne Spannung mit dem vorgesehenen Pegel zu erzeugen.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
Von den Figuren zeigen:
1 einen Aufbau einer Spannungserzeugungsschaltung nach einer ersten Ausführungsform der Erfindung;
2 ein Signalwellenformdiagramm, das einen Betrieb der in 1 gezeigten Spannungserzeugungsschaltung veranschaulicht;
3 einen Aufbau einer Spannungserzeugungsschaltung gemäß einer zweiten Ausführungsform der Erfindung;
4 ein Signalwellenformdiagramm, das einen Betrieb der in 3 gezeigten Schaltung veranschaulicht;
5 einen schematischen Aufbau einer internen Spannungserzeugungsschaltung nach einer dritten Ausführungsform der Erfindung;
6 einen schematischen Aufbau einer in 5 gezeigten Steuersignalerzeugungsschaltung;
7 ein Zeitablaufdiagramm, das einen Betrieb der in 6 gezeigten Schaltung veranschaulicht;
8 einen Aufbau einer Spannungserzeugungsschaltung nach einer vierten Ausführungsform der Erfindung;
9 ein Signalwellenformdiagramm, das einen Betrieb der in 8 gezeigten Schaltung veranschaulicht;
10A einen Aufbau einer Spannungserzeugungsschaltung nach einer fünften Ausführungsform der Erfindung;
10B einen Aufbau einer in 10A gezeigten Ladungsübertragungsstufe;
11 ein Signalwellenformdiagramm, das einen Betrieb der in den 10A und 10B gezeigten Schaltungen veranschaulicht;
12 einen schematischen Aufbau einer in 10A gezeigten Schaltung, die ein Steuersignal erzeugt;
13 ein Signalwellenformdiagramm, das einen Betrieb einer in 12 gezeigten Schaltung veranschaulicht;
14 einen Aufbau einer Spannungserzeugungsschaltung nach einer sechsten Ausführungsform der Erfindung;
15 ein Signalwellenformdiagramm, das einen Betrieb einer in 14 dargestellten Schaltung veranschaulicht;
16 einen Aufbau einer Spannungserzeugungsschaltung nach einer siebten Ausführungsform der Erfindung;
17 ein Signalwellenformdiagramm, das einen Betrieb der in 16 gezeigten Schaltung veranschaulicht;
18 einen Aufbau einer Spannungserzeugungsschaltung nach einer achten Ausführungsform der Erfindung;
19 ein Zeitablaufdiagramm, das einen Betrieb der in 18 gezeigten Spannungserzeugungsschaltung veranschaulicht;
20 einen Aufbau einer Spannungserzeugungsschaltung nach einer neunten Ausführungsform der Erfindung;
21 ein Zeitablaufdiagramm, das einen Betrieb der in 20 gezeigten Spannungserzeugungsschaltung wiedergibt;
22 einen Aufbau einer Spannungserzeugungsschaltung nach einer zehnten Ausführungsform der Erfindung;
23 einen Aufbau einer Spannungserzeugungsschaltung nach einer elften Ausführungsform der Erfindung;
24 einen Aufbau einer Spannungserzeugungsschaltung nach einer zwölften Ausführungsform der Erfindung;
25 einen Aufbau einer Spannungserzeugungsschaltung nach einer Abwandlung der zwölften Ausführungsform der Erfindung;
26 einen Aufbau einer Spannungserzeugungsschaltung nach einer dreizehnten Ausführungsform der Erfindung; und
27 einen Aufbau einer Spannungserzeugungsschaltung nach einer Abwandlung der dreizehnten Ausführungsform der Erfindung.
Erste Ausführungsform
1 zeigt einen Aufbau einer Spannungserzeugungsschaltung nach einer ersten Ausführungsform der Erfindung. Die in 1 dargestellte Spannungserzeugungsschaltung erzeugt eine negative Spannung, die niedriger als ein Referenzpotential ist. In dieser Ausführungsform wird ein Massepotential GND als das Referenzpotential verwendet, und ein Signal zum Steuern eines Ladepumpbetriebes wechselt zwischen einer Massespannung und einer Versorgungsspannung VCC, so dass eine negative Spannung von -VCC erzeugt wird.
In 1 beinhaltet die Spannungserzeugungsschaltung: einen P-Kanal-MOS-Transistor (Isolierschichtfeldeffekttransistor) PQ1, der zwischen einen internen Knoten ND1 und einen Referenzpotentialknoten (im folgenden als ein "Masseknoten" bezeichnet) GG geschaltet ist und der einen mit einem internen Knoten ND2 verbundenen Gateanschluss besitzt; einen P-Kanal-MOS-Transistor PQ2, der zwischen den internen Knoten ND2 und den Masseknoten GG geschaltet ist und der einen mit dem internen Knoten ND1 verbundenes Gateanschluss besitzt; ein Kapazitätselement C1, das zwischen einen ein Vorladesteuersignal ΦP empfangenden Steuersignaleingangsknoten S1 und einen internen Knoten ND1 geschaltet ist; und ein Kapazitätselement C2, das zwischen einen ein Steuersignal ΦCP für die Ladungsanhäufung empfangenden Steuersignaleingangsknoten S2 und den internen Knoten ND2 geschaltet ist.
MOS-Transistoren PQ1 und PQ2 entsprechen dem ersten bzw. dem zweiten Transistor, und Kapazitätselemente C1 und C2 entsprechend dem ersten bzw. dem zweiten Kapazitätselement. Die Steuersignale ΦP und ΦCP entsprechen dem ersten bzw. dem zweiten Steuersignal. Die internen Knoten ND1 und ND2 entsprechen dem ersten bzw. dem zweiten internen Knoten.
Die Spannungserzeugungsschaltung beinhaltet weiter: einen N-Kanal-MOS-Transistor NQ1, der zwischen den internen Knoten ND2 und einen Ausgangsknoten OD1 geschaltet ist und der einen mit einem internen Knoten ND3 verbundenen Gateanschluss besitzt; einen N-Kanal-MOS-Transistor NQ2, der zwischen den internen Knoten ND3 und den Ausgangsknoten OD1 geschaltet ist und der ein mit dem internen Knoten ND2 verbundenen Gateanschluss besitzt; und ein Kapazitätselement C3, das zwischen einen ein Steuersignal ΦCT für die Ladungsübertragung empfangenden Steuersignaleingangsknoten S3 und den internen Knoten ND3 geschaltet ist.
Die MOS-Transistoren NQ1 und NQ2 entsprechen dem dritten bzw. dem vierten Transistor, das Kapazitätselement C3 entspricht dem dritten Kapazitätselement und das Steuersignal ΦCT entspricht dem dritten Steuersignal.
Ein Kapazitätselement C4 ist zwischen den Ausgangsknoten OD1 und den Masseknoten geschaltet. Dieses Kapazitätselement C4 dient zum Stabilisieren einer Ausgangsspannung von -VCC gegenüber Änderungen einer Ausgangslast und kann weggelassen werden, wenn die Änderungen in der Ausgangslast und daher die Änderung in der Ausgangsspannung von -VCC gering ist. Eine Spannung auf dem Ausgangsknoten OD1 wird an die nicht dargestellte interne Schaltung angelegt.
Jedes der Steuersignale ΦP, ΦCP und ΦCT wechselt zwischen der Massespannung GND und der Versorgungsspannung VCC.
2 ist ein Zeitablaufdiagramm, das einen Betrieb der Spannungserzeugungsschaltung aus 1 veranschaulicht. Der Einfachheit halber zeigt 2 Betriebswellenformen für den Fall, bei dem die Spannung auf dem Ausgangsknoten OD1 auf dem vorbestimmten Spannungspegel von -VCC ist. Mit Bezug auf 2 wird nun der Betrieb der Spannungserzeugungsschaltung aus 1 beschrieben werden.
Die Steuersignale ΦP, ΦCP und ΦCT ändern sich mit einem Takt T. 2 veranschaulicht Signalwellenformen über eine Zeitspanne von 2·T.
Zu einer Zeit t0 sind die Steuersignale ΦP, ΦCP und ΦCT auf dem Pegel der Massespannung GND, der Versorgungsspannung VCC bzw. der Massespannung GND. In diesem Zustand ist der Knoten ND1 durch einen Ladungsherausziehbetrieb des Kapazitätselementes C1 auf dem Spannungspegel von -VCC, und der Knoten ND2 durch einen Ladungsversorgungsbetrieb des Kapazitätselementes C2 auf dem Spannungspegel der Massespannung GND.
Für den P-Kanal-MOS-Transistor PQ1 dient der Knoten ND1 als ein Drainanschlussknoten und der Masseknoten GG dient als ein Sourceanschlussknoten. Der P-Kanal-MOS-Transistor PQ1 ist vom Anreicherungstyp und hat eine Schwellspannung einer vorbestimmten Größe. Daher verbleibt der P-Kanal-MOS-Transistor PQ1 im Sperrzustand, da die Potentiale an seinem Gate- und Sourceanschluss gleich sind, und es fließt kein Strom zwischen dem Knoten ND1 und dem Masseknoten GG.
Der MOS-Transistor PQ2 empfängt ein negatives Potential -VCC an seinem Gateanschluss und gleiche Potentiale an seinem Drainanschluss (Knoten ND2) und seinem Sourceanschluss (Masseknoten), so dass kein Strom zwischen dem Drain- und dem Sourceanschluss des MOS-Transistors PQ2 fließt.
Den N-Kanal-MOS-Transistor NQ1 betreffend ist der Knoten ND2 auf dem Pegel der Massespannung GND, der Ausgangsknoten OD1 ist auf dem Pegel der negativen Spannung -VCC und der Knoten ND3 ist auf dem Pegel der negativen Spannung -VCC. Der N-Kanal-MOS-Transistor NQ1 ist vom Anreicherungstyp, hat eine Schwellspannung konstanter Größe und verbleibt im Sperrzu stand, wenn das Gatepotential gleich dem Sourceanschlusspotential ist.
Der N-Kanal-MOS-Transistor NQ2 hat ein Gatepotential auf dem Pegel der Spannung an dem Knoten ND2 oder auf dem Pegel der Massespannung GND, und besitzt Drain- und Sourceanschluss auf dem gleichen Potential, da der Knoten ND3 und der Ausgangsknoten OD1 auf dem gleichen Potentialpegel sind. Somit fließt kein Strom zwischen dem Drain- und dem Sourceanschluss des MOS-Transistors NQ2. Gemäß dem Steuersignal ΦP, wird der MOS-Transistor PQ2 in den Durchlasszustand gebracht, um den Knoten ND2 auf den Massespannungspegel vorzuladen. In einem anfänglichen Zustand des Ladungspumpbetriebes wird der Vorladespannungspegel des Knotens ND2 in Richtung Massespannung verringert.
Zu einer Zeit t1, wenn sich das Steuersignal ΦP von dem Pegel der Massespannung GND auf den Pegel der Versorgungsspannung VCC ändert, hebt das Ladungspumpen durch das Kapazitätselement C1 den Spannungspegel des Knotens ND1 von der negativen Spannung -VCC auf die Massespannung GND an. In dem stabilen Zustand sind Drain- und Sourceanschluss des MOS-Transistors PQ1 auf demselben Spannungspegel, und kein Strom fließt durch den MOS-Transistor PQ1.
In einer Übergangszeitspanne einer anfänglichen Stufe des Ladungspumpbetriebes ist der Knoten ND1 auf dem Spannungspegel, der nicht geringer als die Massespannung GND ist, und der Knoten ND1 und der Masseknoten dienen als Source- bzw. Drainanschluss des MOS-Transistors PQ1. Jedoch ist der Spannungspegel des Knotens ND2 in diesem Zustand hoch. Der MOS-Transistor PQ1 ist vom Anreicherungstyp, empfängt die Gate-Source-Spannung, die nicht höher als ein absoluter Wert der Schwellspannung ist, und verbleibt im Sperrzustand. Somit fließt kein Strom zwischen Drain- und Sourceanschluss des MOS-Transistors PQ1.
Da der Knoten ND2 auf dem Pegel der Massespannung GND ist, ist Drain- und Sourceanschluss des MOS-Transistors PQ2 auf dem gleichen Potential, und es fließt kein Strom zwischen Drain- und Sourceanschluss des MOS-Transistors PQ2, selbst wenn der Spannungspegel des Knotens ND1 von der negativen Spannung -VCC auf die Massespannung GND ansteigt. Durch Anheben des Steuersignals ΦP wird der MOS-Transistors PQ2 in den Sperrzustand gebracht zum Vorbereiten für den nächsten Ladungspumpbetrieb auf den Knoten ND2.
Der Knoten ND2 hält den Pegel der Massespannung GND und der Knoten ND3 ist auf dem Negativspannungspegel. In diesem Zustand ist der MOS-Transistor NQ2 leitend und verbindet elektrisch den Ausgangsknoten OD1 mit dem internen Knoten ND3, sodass der interne Knoten auf dem gleichen Spannungspegel liegt wie der Ausgangsknoten OD1. Dadurch verbleibt der MOS-Transistor NQ1 zuverlässig im Sperrzustand. Wenn die Spannungspegel des internen Knotens ND3 und des Ausgangsknoten OD1 gleich werden hört der Strom auf durch den MOS-Transistor NQ2 zu fließen.
Durch Angleichen der Spannungspegel des internen Knotens ND3 und des Ausgangsknoten OD1 wird die Gate-Source-Spannung des MOS-Transistors NQ1 auf oder unterhalb der Schwellspannung gehalten, um zu verhindern, dass der MOS-Transistor NQ1 vom Anreicherungstyp vor dem Übertragen von Ladungen in den Durchlasszustand kommt, selbst wenn der interne Knoten ND2 auf den Negativspannungspegel getrieben wird, und der interne Knoten ND2 dient als Sourceanschluss des MOS-Transistors NQ1. In einer anfänglichen Stufe des Ladungspumpbetriebes, wenn der interne Knoten ND2 auf den negativen Spannungspegel getrieben wird, ist der interne Knoten ND3 auf einem hohen Spannungspegel und der MOS-Transistor NQ1 kann in den Durchlasszustand gebracht werden. In diesem Fall werden vor Erzeugung des Steuersignals ΦCT jedoch lediglich negative Ladungen zu dem Ausgangsknoten OD1 übertragen, und die Ladungen werden für die Verringerung der Ausgangsspannung verwendet. Somit werden die Ladungen wirksam verwendet.
Zu einer Zeit t2 sinkt das Steuersignal ΦCP von dem Pegel der Versorgungsspannung VCC auf den Pegel der Massespannung GND, und das Ladungspumpen durch das Kapazitätselement C2 senkt den Spannungspegel des Knotens ND2. Selbst wenn sich der Spannungspegel des Knotens ND2 von der Massespannung GND auf eine negative Spannung ändert ist sowohl Drain- als auch Sourceanschluss des MOS-Transistors PQ1 auf dem Pegel der Massespannung GND, und es fließt kein Strom zwischen Drain- und Sourceanschluss.
Da dem MOS-Transistor PQ2 der Knoten ND2 als Drainanschluss dient, sind sowohl Gate- als auch Sourceanschluss (Masseknoten) beide auf dem Pegel der Massespannung. Der MOS-Transistor PQ2 ist vom Anreicherungstyp und besitzt eine Gate-Source-Spannung, die geringer ist als der absolute Wert seiner Schwellspannung, so dass der MOS-Transistor PQ2 den Sperrzustand aufrechterhält. Dementsprechend sinkt der Knoten ND2 durch den Ladungspumpbetrieb des Kapazitätselementes C2 auf den Pegel der negativen Spannung -VCC. In diesem Zustand ist der Knoten ND3 auf dem Pegel der negativen Spannung -VCC, und der MOS-Transistor NQ1, dem der Ausgangsknoten OD1 als Sourceanschluss dient, hat Gate- und Sourceanschluss auf dem gleichen Potential und verbleibt im Sperrzustand.
Wenn der Knoten ND2 auf den negativen Spannungspegel getrieben wird, wird der Spannungspegel des Knotens ND2 niedriger als der Spannungspegel des Ausgangsknotens OD1. Der Spannungspegel am Knoten ND3 ist der Spannungspegel am Ausgangsknoten. Wenn das Steuersignal ΦCT auf dem Massespannungspegel ist, ist der MOS-Transistor NQ1 vom Anreicherungstyp und besitzt eine Gate-Source-Spannung, die geringer als die Schwellspannung während der Übertragungsstufe und der stabilen Stufe ist, und hält den Sperrzustand aufrecht, so dass der Knoten ND2 genau auf den negativen Spannungspegel getrieben werden kann.
Wenn der Knoten ND2 in der Übertragungszeitspanne auf den negativen Spannungspegel getrieben wird, wird der MOS-Transistor PQ1 in den Durchlasszustand gebracht, um den Spannungspegel des Knotens ND1 zu verringern, wenn der Spannungspegel des Knotens ND1 höher als die Massespannung ist.
In dem Ladungspumpbetrieb auf den Knoten ND2 gibt es daher keinen Pfad, der einen Fluss eines den Spannungspegel des Knotens ND2 nachteilig beeinträchtigende Verluststroms erlaubt, und die Ladungen können effizient verwendet werden zum Einstellen des Knotens ND2 auf den Pegel der negativen Spannung – VCC.
Beim MOS-Transistor NQ2 sind Drain- und Sourceanschluss auf dem gleichen Pegel der negativen Spannung -VCC, so dass kein Strom zwischen Drain- und Sourceanschluss fließt.
Zu der Zeit t3 steigt das Steuersignal ΦCT von dem Pegel der Massespannung GND auf den Pegel der Versorgungsspannung VCC an. Zu dieser Zeit ist das Steuersignal ΦP auf den Pegel der Versorgungsspannung VCC und das Steuersignal ΦCP ist auf dem Pegel der Massespannung GND. In diesem Zustand hebt das Ladungspumpen durch das Kapazitätselement C3 den Spannungspegel des Knotens ND3 von der negativen Spannung -VCC auf den Pegel der Massespannung GND an. Da der Knoten ND2 auf dem Pegel der negativen Spannung -VCC ist, wird der MOS-Transistor NQ1 in den Durchlasszustand gebracht, um den Knoten ND2 an den Ausgangsknoten OD1 zu koppeln. Wenn der Spannungspegel des Ausgangsknoten OD1 höher ist als die negative Spannung -VCC, bewegen sich negative elektrische Ladungen von dem Ausgangsknoten OD1 zu dem Knoten ND2, so dass der Ausgangsknoten OD1 und der Knoten ND2 den gleichen Spannungspegel erreichen. Insbesondere ist in dem stabilen Zustand der Ausgangsknoten OD1 auf dem Spannungspegel von -VCC. In diesem Fall sind Gateanschluss und Sourceanschluss des MOS-Transistors NQ2 auf dem gleichen Potential und daher verbleibt der MOS-Transistor NQ2 im Sperrzustand, so dass kein Strom zwischen Drain- und Sourceanschluss des MOS-Transistors NQ2 fließt.
In einer Übergangsperiode, wie z.B. einem Beginn des Ladungspumpens, dient dem MOS-Transistor NQ2 der interne Knoten ND3 als Drainanschluss, ist der Gateanschluss des MOS-Transistors NQ2 nach dem Beginn der Ladungsübertragung niedriger als das Potential des Sourceanschlusses, und der MOS-Transistor NQ2 verbleibt im Sperrzustand. Selbst wenn Gate- und Sourceanschluss durch die Ladungsübertragung auf das gleiche Potential gebracht werden, verbleibt der MOS-Transistor NQ2 aufgrund seiner Schwellspannung im Sperrzustand und beeinflusst den Ladungsübertragungsbetrieb nicht nachteilig.
Somit wird der Knoten ND3 gemäß dem Steuersignal ΦCT auf den Versorgungsspannungspegel getrieben, und negative Ladungen können effizient an den Ausgangsknoten OD1 geliefert werden, so dass die negative Spannung -VCC des beabsichtigen Spannungspegels bereitgestellt wird.
Zu einer Zeit t4 fällt das Steuersignal ΦCT von dem Pegel der Versorgungsspannung VCC auf den Pegel der Massespannung GND ab, und der Spannungspegel des Knotens ND3 sinkt von der Mas sespannung GND auf die negative Spannung -VCC. Das niedrigstmögliche Potential des Sourceanschlussknotens (Knoten ND2) des MOS-Transistors NQ1 ist die negative Spannung -VCC, und der MOS-Transistor NQ1 wird zuverlässig in den Sperrzustand gebracht.
Drain- und Sourceanschluss des MOS-Transistors NQ2 sind auf dem Pegel der negativen Spannung -VCC und verursachen keinen Stromfluss durch diesen.
In der Übergangsperiode beim Beginn des Ladungspumpens, wenn die Knoten ND2 und OD1 auf Spannungspegeln höher als die negative Spannung -VCC sind, kehrt der Knoten ND3 lediglich auf den Spannungspegel des Ausgangsknotens OD1 in dem vorausgehenden Zyklus zurück, und der Ausgangsknoten OD1 dient dem MOS-Transistor NQ2 als Sourceanschluss, Gate- und Sourceanschluss des MOS-Transistors NQ2 sind auf gleichem Potential, und der MOS-Transistor NQ2 verbleibt im Sperrzustand. Selbst wenn der MOS-Transistor NQ1 eingeschaltet wird sind der Ausgangsknoten OD1 und der interne Knoten ND2, die als Sourceanschluss bzw. Drainanschluss des MOS-Transistors NQ1 dienen, auf dem gleichen Spannungspegel, und kein Strom fließt durch den MOS-Transistor NQ1. In der Übergangsperiode ist der Spannungspegel, auf den der Knoten ND3 zurückkehrt, der Spannungspegel, bei dem der MOS-Transistor NQ1 auf den Sperrzustand festgelegt ist, und keine Ladung wird verschwendet.
Zu einer Zeit t5 steigt das Steuersignal ΦCP von dem Pegel der Massespannung GND auf den Pegel der Versorgungsspannung VCC an. In dieser Periode ist das Steuersignal ΦP auf dem Pegel der Versorgungsspannung VCC. Das Steuersignal ΦCT ist auf dem Pegel der Massespannung GND. Gemäß dem Anstieg des Steuersignals ΦCP durch den Ladungspumpbetrieb das Kapazitätselementes C2 steigt der Spannungspegel des Knotens ND2 von der negativen Spannung -VCC auf die Massespannung GND an. Bei diesem Vorgang bleiben Drain- und Sourceanschluss des MOS-Transistors PQ1 auf dem Pegel der Massespannung GND, und der MOS-Transistor PQ1 geht in den Sperrzustand gemäß dem Anstieg seines Gateanschlusspotentials. Somit fließt kein Strom durch den MOS-Transistor PQ1.
In dem MOS-Transistor PQ2 steigt der Spannungspegel des Knotens ND2 lediglich von der negativen Spannung -VCC auf die Massespannung GND an und übersteigt die Massespannung GND nicht, so dass der Masseknoten als Sourceanschluss des MOS-Transistors PQ2 dient, der wiederum im Sperrzustand bleibt.
Wenn das Potential des Knotens ND2 angehoben wird, kann der Knoten ND2 in der Übergangsperiode, wie z.B. einer Anfangsperiode des Ladungspumpbetriebes, auf einem Spannungspegel höher als die Massespannung GND gehalten werden (der Knoten ND2 dient als Sourceanschluss). In diesem Fall wird das Steuersignal ΦP derart verringert, dass der MOS-Transistor PQ2 in den Durchlasszustand gebracht wird, so dass der Knoten ND2 zuverlässig in Richtung Massespannungspegel entladen wird. Daher tritt kein besonderes Problem auf.
Zu der Zeit t5 ist der Knoten ND3, selbst wenn der Spannungspegel des Knotens ND2 auf den Massespannungspegel steigt, auf dem Pegel der negativen Spannung -VCC, so dass der MOS-Transistor NQ1 im Sperrzustand bleibt. Selbst wenn der MOS-Transistor NQ2 in den Durchlasszustand geht, ist der interne Knoten ND3 auf dem Spannungspegel des Ausgangsknoten OD1, d.h. dem Pegel der negativen Spannung -VCC, so dass Gate- und Sourceanschluss des MOS-Transistors NQ2 auf gleicher Spannung sind, und somit bleibt der MOS-Transistor NQ2 im Sperrzustand. Daher fließt kein Strom zwischen Drain- und Sourceanschluss des MOS-Transistors NQ2.
Zu der Zeit t6 fällt das Steuersignal ΦP auf den Pegel der Massespannung GND. Dementsprechend verringert das Kapazitätselement C1 den Spannungspegel des Knotens ND1 von der Massespannung GND auf die negative Spannung -VCC. Gemäß dieser Spannungsverringerung des Knotens ND1 geht der MOS-Transistor PQ2 in den Durchlasszustand, und der Knoten ND2 wird zuverlässig auf den Pegel der Massespannung GND gesetzt.
Selbst in dem Fall, in dem der Knoten ND2 auf einen hohen Spannungspegel getrieben wird, der in der Übergangsperiode höher als die Massespannung GND ist, kann der Spannungspegel des Knotens ND2 zuverlässig gesenkt werden. In dem nächsten Zyklus kann der Spannungspegel des Knotens ND2 weiter gemäß dem Steuersignal ΦCP verringert werden, und der Ausgangsspannungspegel kann verringert werden.
Bei der Potentialverringerung des Knotens ND2 dient dem MOS-Transistor PQ1 der Masseknoten als sein Sourceanschluss und dementsprechend sind Gate- und Sourceanschluss des MOS-Transistors PQ1 auf dem gleichen Spannungspegel, so dass der MOS-Transistor PQ1 im Sperrzustand bleibt.
Zu der Zeit t8 wird ein Zyklus T für einen Ladungspumpbetrieb abgeschlossen, und der zu der Zeit t0 startende Vorgang wird wiederholt werden.
Bei der in 1 gezeigten Spannungserzeugungsschaltung fließt daher während des Ladungspumpbetriebes kein Verluststrom, und die Ladungen können effizient verwendet werden zum Erzeugen der internen Spannung auf einem beabsichtigten Pegel.
Die MOS-Transistoren PQ1 und PQ2 sind überkreuz gekoppelt, und die Gateanschlusspotentiale davon sind einzeln festgelegt durch die Ladungspumpvorgänge der Kapazitätselemente. Nachdem diese MOS-Transistoren PQ1 und PQ2 in einen Sperrzustand gebracht sind, können die Spannungspegel der Knoten ND1 und ND2 zuverlässig und schnell gemäß den Steuersignalen geändert werden.
Der Einfachheit halber ist der Effekt einer parasitären Kapazität an dem internen Knoten ND2 in der obigen Beschreibung vernachlässigt. Wenn der interne Knoten ND2 eine parasitäre Kapazität einer nicht vernachlässigbaren Größe besitzt, ist die Spannungsamplitude an dem Knoten ND2 geringer als die Versorgungsspannung VCC und dementsprechend ist der absolute Wert der Ausgangsspannung des Ausgangsknotens OD1 verringert.
Das die Spannungsamplitude des internen Knotens ND2 bestimmende Steuersignal ΦCP wird zwischen der Versorgungsspannung VCC und der Massespannung GND gewechselt. Jedoch kann mit der Spannung Vr anstelle der Massespannung GND als Referenzspannung und mit dem Steuersignal ΦCP mit einer Spannungsamplitude VΦ eine Ausgangsspannung VOUT des Ausgangsknotens OD1 durch die folgende Beziehung (1) ausgedrückt werden: VOUT = Vr – VΦ (1).
Allgemein ist die Referenzspannung Vr wie in der obigen Beschreibung der Vorgänge gleich der Massespannung GND oder 0V, und das Steuersignal ΦCP wird von einer Schaltung erzeugt, welche die Versorgungsspannung VCC und die Massespannung GND als Betriebsversorgungsspannungen verwendet. Daher kann, angenommen, dass die Spannungsamplitude VΦ gleich der Versorgungsspannung VCC ist, die obige Beziehung (1) in folgende Beziehung (2) abgeändert werden: VOUT = -VCC (2).
In der obigen Beschreibung können alle Steuersignale ΦP, ΦCP und ΦCT zwischen der Versorgungsspannung VCC und der Massespannung GND wechseln, und sind im Hochpegelzustand und im Tiefpegelzustand die gleichen Spannungspegel. Jedoch können die Hochpegelzustände dieser Steuersignale ΦP, ΦCP und ΦCT einen verschiedenen Spannungspegel voneinander haben, und die Tiefpegelzustände davon können einen verschiedenen Spannungspegel voneinander haben, sofern die MOS-Transistoren PQ1, PQ2, NQ1 und NQ2 in den Sperrzustand gebracht werden, sodass Stromfluss in einer Richtung entgegengesetzt zu der der Spannungsänderung nach der Änderung der Spannung der internen Knoten ND1, ND2 und ND3 verhindert wird.
Gemäß der ersten Ausführungsform der ersten Erfindung werden, wie oben beschrieben, die überkreuz gekoppelten P-Kanal-MOS-Transistoren verwendet, und die Gateanschlussknotenpotentiale davon werden festgelegt durch den Ladungspumpbetrieb der Kapazitätselemente. Darüber hinaus wird der Durchlass-/Sperrzustand des Ausgangstransistors festgelegt durch das Steuersignal. Somit wird es möglich, den Fluss eines unnötigen Stromes nach der Änderung des Potentials des Ladungsanhäufungsknotens zu verhindern, so dass die Spannung auf einem beabsichtigten Pegel effizient erzeugt werden kann.
Zweite Ausführungsform
3 zeigt einen Aufbau einer Spannungserzeugungsschaltung gemäß einer zweiten Ausführungsform der Erfindung. Die in 3 gezeigte Spannungserzeugungsschaltung verwendet die Versorgungsspannung VCC als eine Referenzspannung und erzeugt eine hohe Spannung von 2·VCC, die höher ist als die Versorgungsspannung VCC.
In 3 beinhaltet die Spannungserzeugungsschaltung: einen N-Kanal-MOS-Transistor NQ11, der zwischen einen Spannungsversorgungsknoten (Referenzknoten) PW und einen internen Knoten (erster interner Knotens) ND11 geschaltet ist, und der einen mit einem internen Knoten (zweiter interner Knoten) ND12 verbundenen Gateanschluss besitzt; einen N-Kanal-MOS-Transistor NQ12, der zwischen einen Spannungsversorgungsknoten PW und einen internen Knoten ND12 geschaltet ist, und der einen mit dem internen Knoten ND11 verbundenen Gateanschluss besitzt; ein Kapazitätselement (erstes Kapazitätselement) C11, das zwischen einen ein erstes Steuersignal ΦPZ empfangenden Steuersignaleingangsknoten (erster Steuersignaleingangsknoten) S11 und einen internen Knoten ND11 geschaltet ist; und ein Kapazitätselement (zweites Kapazitätselement) C12, das zwischen einen ein Steuersignal ΦCPZ empfangenden Steuersignaleingangsknoten (zweiter Steuersignaleingangsknoten) S12 und einen internen Knoten ND12 geschaltet ist.
Die Steuersignal ΦPZ und ΦCPZ wechseln jeweils zwischen der Versorgungsspannung VCC und der Massespannung GND.
Die Spannungserzeugungsschaltung beinhaltet weiter: einen P-Kanal-MOS-Transistor (dritter Transistor) PQ11, der zwischen den internen Knoten ND12 und einen Ausgangsknoten OD11 geschaltet ist, und der einen mit einem internen Knoten (dritter interner Knoten) ND13 verbundenen Gateanschluss besitzt; einen P-Kanal-MOS-Transistor (vierter Transistor) PQ12, der zwischen den internen Knoten ND13 und den Ausgangsknoten OD11 geschaltet ist und der einen mit dem internen Knoten ND12 verbundenen Gateanschluss besitzt; und ein Kapazitätselement (drittes Kapazitätselement) C13, das zwischen einen ein Steuersignal ΦCTZ empfangenden Steuersignaleingangsknoten (dritter Steuersignaleingangsknoten) S13 und den internen Knoten ND13 geschaltet ist.
In der obigen Beschreibung entsprechen die Elemente in den Klammern den Elementen in den Ansprüchen. Das Steuersignal ΦCTZ wechselt zwischen der Versorgungsspannung VCC und der Massespannung GND.
Der Ausgangsknoten OD11 ist versehen mit einer stabilisierenden Kapazität C14 zum Stabilisieren einer Spannung am Ausgangsknoten OD11. Diese stabilisierende Kapazität C14 muss nicht vorgesehen sein, wenn die Änderung der Last am Ausgangsknoten OD11 gering ist.
Eine in 3 gezeigte Spannungserzeugungsschaltung ist gleich der Spannungserzeugungsschaltung aus 1, sofern die Leitfähigkeitstypen der Transistoren invertiert werden und der Masseknoten und der Versorgungsknoten miteinander vertauscht werden. Die Steuersignale ΦPZ, ΦCPZ und ΦCTZ sind komplementär zu den Steuersignalen ΦP, ΦCP und ΦCT aus 1.
4 ist ein Signalwellenformdiagramm, das einen Betrieb der Spannungserzeugungsschaltung aus 3 veranschaulicht. Der Einfachheit halber veranschaulicht 4 auch die Signalwellenformen in dem Fall, wenn die Ausgangsspannung stabil auf den Pegel von 2·VCC ist. Mit Bezug auf 4 wird nun ein Betrieb der Spannungserzeugungsschaltung aus 3 beschrieben werden.
In der Spannungserzeugungsschaltung aus 3 sind wie oben beschrieben die Leitfähigkeitstypen der Transistoren in der Schaltung aus 1, welche die negative Spannung -VCC erzeugt, invertiert. Daher werden ähnliche Vorgänge durchgeführt. Somit kann der Fluss eines Verluststroms verhindert werden.
Zu der Zeit t0 sind die Steuersignale ΦPZ, ΦCPZ und ΦCTZ auf dem Pegel der Versorgungsspannung VCC, der Massespannung GND bzw. der Versorgungsspannung VCC. In diesem Zustand ist der Knoten ND11 auf einem hohen Spannungspegel von 2·VCC und der Knoten ND12 ist auf einem Pegel der Versorgungsspannung VCC (in dem stabilen Zustand). Der MOS-Transistor NQ11 hat einen Spannungsversorgungsknoten PW, der als Sourceanschluss dient, und dessen Gate- und Sourceanschluss sind auf dem gleichen Spannungspegel, und der MOS-Transistor NQ11 ist in den Sperrzustand gebracht.
Selbst wenn der MOS-Transistor NQ12 ein Potential der hohen Spannung von 2·VCC an dem Gateanschluss empfängt, sind der Spannungspegel des Knotens ND12 und des Spannungsversorgungsknotens PW gleich, so dass kein Strom zwischen Drain- und Sourceanschluss des MOS-Transistors NQ12 fließt.
Der Knoten ND13 ist auf dem Pegel der hohen Spannung von 2·VCC, und der MOS-Transistor PQ11 hat einen Gateanschluss auf einem Potential nicht unterhalb dem von Source- und Drainanschluss, und der MOS-Transistor PQ11 bleibt im Sperrzustand. Wenn die Ausgangsspannung stabil ist, ist der Knoten ND12 auf dem Pegel der Versorgungsspannung VCC, und daher ist der MOS-Transistor PQ12 im Durchlasszustand. Darüber hinaus sind die Spannungspegel des Knotens ND13 und des Ausgangsknotens OD11 gleich, so dass kein Strom durch den MOS-Transistor PQ12 fließt.
In einer Übergangsperiode, wie z.B. einem Beginn des Ladungspumpbetriebes, wenn die Spannung des Ausgangsknotens OD11 geringer ist als der Pegel der endgültigen Spannung von 2·VCC, ist der MOS-Transistor PQ12 in den Durchlasszustand gebracht, um den Knoten ND13 elektrisch mit dem Ausgangsknoten OD11 zu verbinden, wenn der Spannungspegel des Knotens ND12 geringer gemacht ist als die Spannungspegel der Knoten ND13 und des Ausgangsknotens OD11. In diesem Fall fließt jedoch ein Strom in der Richtung des steigenden Spannungspegels des Ausgangsknotens OD11. Daher fließt kein Verluststrom, der den Anstieg der Spannung des Ausgangsknotens OD11 behindert. Bei diesem Vorgang endet der Fluss des Stroms durch den MOS-Transistor PQ12, wenn die Spannungspegel des Ausgangsknotens OD11 und des Knotens ND13 sich gegenseitig angleichen. In diesem Zustand sind, da der Ausgangsknoten OD11 als Sourceanschluss des MOS-Transistors PQ11 dient, die Potentiale von Gate- und Sourceanschluss des MOS-Transistors PQ11 gleich, und der MOS-Transistor PQ11 verbleibt im Sperrzustand.
Zu der Zeit t1 fällt das Steuersignal ΦPZ von dem Pegel der Versorgungsspannung VCC auf den Pegel der Massespannung GND. Der MOS-Transistor NQ11 geht in den Sperrzustand, und das Ladungspumpen durch das Kapazitätselement C11 verringert den Spannungspegel des Knotens ND11 von der hohen Spannung von 2·VCC auf die Versorgungsspannung VCC. In diesem Zustand ist der Knoten ND12 auf dem Pegel der Versorgungsspannung VCC und der MOS-Transistor NQ12 ist im Sperrzustand. Das Potential des Knotens ND12 verursacht keine Änderung, und es fließt kein Verluststrom in diesem Zustand.
Zur Zeit t2 steigt das Steuersignal ΦCPZ von dem Pegel der Massespannung GND auf den Pegel der Versorgungsspannung VCC und der Spannungspegel des Knotens ND12 steigt von der Versorgungsspannung VCC auf die hohe Spannung von 2·VCC. In diesem Zustand sind, selbst wenn der MOS-Transistor NQ11 in den Durchlasszustand geht, die Spannungspegel des Knotens ND11 und des Versorgungsspannungsknoten PW gleich und daher fließt kein Strom. Wenn der interne Knoten ND12 den Pegel der hohen Spannung von 2·VCC erreicht, ist der Gateanschluss des MOS-Transistors PQ12 auf ein Potential eingestellt, das nicht geringer ist als das Sourceanschluss- und Drainanschlusspotenti al, und der MOS-Transistor PQ12 ist zuverlässig auf den Sperrzustand festgelegt. Der Gateanschluss des MOS-Transistors PQ11 ist auf der hohen Spannung von 2·VCC. Selbst wenn der Spannungspegel des Knotens ND12 auf die hohe Spannung von 2·VCC angehoben wird, dient dem MOS-Transistor PQ11 der Knoten ND12 als Sourceanschluss, sein Gateanschluss ist auf das gleiche Potential gebracht wie sein Sourceanschluss, und daher verbleibt der MOS-Transistor PQ11 im Sperrzustand.
Im Übergangszustand, in dem die Spannung des Ausgangsknotens OD11 geringer ist als die hohe Endspannung von 2·VCC, geht der MOS-Transistor PQ12 aufgrund des Potentialanstiegs des Knotens ND12 in den Sperrzustand. Der Ausgangsknoten OD11 und der interne Knoten ND13 sind bereits elektrisch verbunden und sind auf dem gleichen Spannungspegel gesetzt. Die Gate-Source-Spannung des MOS-Transistors PQ11 ist in diesem Zustand höchstens auf einem Pegel, dessen absoluter Wert geringer ist als die Schwellspannung des MOS-Transistors PQ11, und der MOS-Transistor PQ11 verbleibt im Sperrzustand.
Die MOS-Transistoren NQ11, NQ12, PQ11 und PQ12 sind jeweils vom Anreicherungstyp und gehen nur in den Sperrzustand, wenn die Gate-Source-Spannung davon einen Pegel erreicht, dessen absoluter Wert gleich oder höher ist als die Schwellspannung.
Zu der Zeit t3 fällt das Steuersignal ΦCTZ von dem Pegel der Versorgungsspannung VCC auf den Pegel der Massespannung GND. Gemäß dem Abfall des Steuersignals ΦCTZ senkt das Ladungspumpen durch das Kapazitätselement C13 den Spannungspegel des Knotens ND13 von der hohen Spannung von 2·VCC auf die Versorgungsspannung VCC und der Gateanschluss des MOS-Transistors PQ11 ist auf einem wesentlich geringeren Potential als der Sourceanschluss, so dass der MOS-Transistor PQ11 in den Durch lasszustand geht zum elektrischen Koppeln des Knotens ND12 an den Ausgangsknoten OD11.
Wenn der Spannungspegel des Ausgangsknotens OD11 geringer ist als der Endspannungspegel von 2·VCC werden positive Ladungen von dem internen Knoten ND12 an den Ausgangsknoten OD11 geliefert, und der Spannungspegel des Ausgangsknotens OD11 steigt an. Bei diesem Vorgang des Lieferns von Ladungen an den Ausgangsknoten OD11 ist das Potential des Gateanschlusses des MOS-Transistors PQ12 gleich oder höher als das des Sourceanschlusses, und der MOS-Transistor PQ12 verbleibt im Sperrzustand. Daher fließt kein Strom.
Zu der Zeit t4 steigt das Steuersignal ΦCTZ von dem Pegel der Massespannung GND auf den Pegel der Versorgungsspannung VCC an. Das Ladungspumpen durch das Kapazitätselement C13 hebt den Spannungspegel des Knotens ND13 von der Versorgungsspannung VCC auf die hohe Spannung von 2·VCC an. Das Potential des Gates des MOS-Transistors PQ11 ist gleich oder höher als das des Sourceanschlusses davon, und der MOS-Transistor PQ11 geht in den Sperrzustand.
In der Übergangsperiode, wenn der Spannungspegel des Ausgangsknotens OD11 geringer ist als die hohe Spannung von 2·VCC, geht der MOS-Transistor PQ12 in den Durchlasszustand. Selbst in diesem Zustand werden jedoch positive Ladungen von dem Knoten ND13 an den Ausgangsknoten OD11 geliefert, so dass der Spannungspegel des Ausgangsknotens OD11 angehoben wird.
Insbesondere, wenn der Spannungspegel des Ausgangsknotens OD11 geringer ist als die hohe Spannung von 2·VCC, ist in der Übergangsperiode der Anfangsstufe des Ladungspumpbetriebs normalerweise der Spannungspegel des Knotens ND12 geringer als die hohe Spannung von 2·VCC, und der Ausgangsknoten OD11 ist im we sentlichen auf dem gleichen Spannungspegel (der Spannungspegel des Knotens ND13 ist auf den gleichen Spannungspegel gesetzt wie der Ausgangsknoten vor dem Übertragen von Ladungen). In diesem Zustand ist daher die Gate-Source-Spannung des MOS-Transistors PQ12 vom Anreicherungstyp nicht höher als der absolute Wert der Schwellspannung, und der MOS-Transistor PQ12 verbleibt im Sperrzustand.
In dieser Übergangsperiode ist das Potential des Gateanschlusses des MOS-Transistors PQ11 höher als das des Sourceanschlusses (Ausgangsknoten OD11), und daher verbleibt der MOS-Transistor PQ11 im Sperrzustand. Somit fließt kein Verluststrom von dem Ausgangsknoten OD11 zu dem internen Knoten ND12.
Zu der Zeit t5 fällt das Steuersignal ΦCPZ von dem Pegel der Versorgungsspannung VCC auf den Pegel der Massespannung GND. Das Ladungspumpen durch das Kapazitätselement C12 verringert den Spannungspegel des Knotens ND12 von der hohen Spannung von 2·VCC auf die Versorgungsspannung VCC. Der Knoten ND11 ist auf den Pegel der Versorgungsspannung VCC. Das Potential von Source- und Gateanschlusses des MOS-Transistors NQ12 ist zueinander gleich, und der MOS-Transistor NQ12 verbleibt im Sperrzustand.
Das Gateanschlusspotential des MOS-Transistors PQ12 wird niedriger als der Spannungspegel seines Sourceanschlusses (Ausgangsknoten OD11), und der MOS-Transistor PQ12 geht in den Durchlasszustand, so dass der Ausgangsknoten OD11 mit dem internen Knoten ND13 elektrisch verbunden wird. Durch die Verbindung des internen Knotens ND13 und des Ausgangsknotens OD11 ist das Potential von Gate- und Sourceanschluss des MOS-Transistors PQ11 gleich, und somit verbleibt der MOS-Transistor PQ11 im Sperrzustand. Daher fließt, selbst wenn der interne Knoten ND13 aufgeladen ist, nur ein Strom, der zum ge nauen Übertragen von Ladungen zu dem Ausgangsknoten benötigt wird, und es fließt kein Verluststrom.
In der Übergangsperiode wird, selbst wenn der Spannungspegel des Knotens ND13 beim Anheben des Spannungspegels des internen Knotens ND12 durch das Steuersignal ΦCPZ niedriger wird als der Spannungspegel des internen Knotens ND12, der MOS-Transistor PQ11 im Sperrzustand gehalten (die Gate-Source-Spannung wird nicht höher als der absolute Wert der Schwellspannung gehalten).
In der Übergangsperiode, kann der Spannungspegel des Knotens ND12 unterhalb die Versorgungsspannung VCC sinken, wenn die Spannung am Ausgangsknoten OD11 noch nicht den Endspannungspegel erreicht hat. In diesem Zustand ist der Knoten ND11 auf dem Pegel der Versorgungsspannung und der Knoten ND12 wird auf dem Spannungspegel gehalten, der um die Schwellspannung des MOS-Transistors NQ12 geringer ist als die Versorgungsspannung VCC. Ein Strom, der in diesem Zustand fließt, wird nur geliefert von dem Versorgungsknoten PW durch den MOS-Transistor NQ12, um den Spannungspegel auszugleichen. Es fließt kein Verluststrom.
Zu der Zeit t6 steigt das Steuersignal ΦPZ von dem Pegel der Massespannung GND auf den Pegel der Versorgungsspannung VCC. Das Ladungspumpen durch das Kapazitätselement C11 hebt den Spannungspegel des Knotens ND11 von der Versorgungsspannung VCC auf den hohen Spannungspegel von 2·VCC an, so dass der MOS-Transistor NQ12 in den Durchlasszustand gebracht wird, und der Knoten ND12 ist zuverlässig auf den Pegel der Versorgungsspannung VCC gesetzt.
Daher fließt kein Verluststrom während der Zeitspannen des Vorladens auf die Versorgungsspannung VCC, des Aufladens auf die hohe Spannung 2·VCC und des Übertragens der angehäuften Ladungen auf den Ausgangsknoten zu dem internen Knoten ND12, der als Ladungsanhäufungsknoten dient gemäß den Steuersignalen ΦPZ, ΦCPZ bzw. ΦCTZ. Daher können die Ladungen wirksam derart verwendet werden, dass eine hohe Spannung von 2·VCC erzeugt wird.
Bei dem Aufbau der Spannungserzeugungsschaltung aus 3 wird das Vorhandensein einer parasitären Kapazität am Knoten ND12 vernachlässigt. Wenn eine nicht vernachlässigbare parasitäre Kapazität am internen Knoten ND12 vorhanden ist, wird die Amplitude der Spannung am internen Knoten ND12 geringer als die Versorgungsspannung VCC gemacht. Somit ist die Ausgangsspannung des Ausgangsknotens OD11 folglich auf einem Pegel, der geringer als die hohe Spannung von 2·VCC ist.
Allgemein angenommen, dass das Steuersignal ΦCPZ ähnlich wie bei der vorhergehenden Ausführungsform die Amplitude von VΦ hat und dass der Spannungsversorgungsknoten PW auf einer Spannung VPW ist, wird die Ausgangsspannung VOUT von dem Ausgangsknoten OD11 durch die folgende Beziehung (3) wiedergegeben: VOUT = VPW + VΦ (3).
Daher ist die Amplitude des Steuersignals ΦCPZ gemäß einem benötigten Spannungspegel festgelegt. In dem in 3 gezeigten Aufbau ist der Spannungsversorgungsknoten PW auf einem Pegel der Versorgungsspannung VCC und das Steuersignal ΦCPZ hat die Amplitude der Versorgungsspannung VCC, so dass die Ausgangsspannung VOUT durch die folgende Beziehung (4) wiedergegeben werden kann: VOUT = 2·VCC (4).
Es ist notwendig, dass die Steuersignale ΦPZ, ΦCPZ und ΦCTZ in ihrer Spannung gleich zueinander sind in dem Hochpegelzustand und in dem Tiefpegelzustand. Die Hochpegelzustände und die Tiefpegelzustände der Steuersignale ΦPZ, ΦCPZ und ΦCTZ können verschieden voneinander sein, sofern das Vorladen des internen Knotens ND12, das Liefern von Ladungen und das Übertragen der Ladungen ausgeführt werden kann, während die An/Aus-Zustände der MOS-Transistoren NQ11, NQ12, PQ11 und PQ12 sichergestellt sind.
Gemäß der zweiten Ausführungsform der Erfindung sind, wie oben beschrieben, die N-Kanal-MOS-Transistoren überkreuz gekoppelt und wird das Laden des Ladungsanhäufungsknotens durch Verwenden des Ladungspumpbetriebes des Kapazitätselementes durchgeführt. Die Ladungen können an den Ladungsanhäufungsknoten geliefert werden nachdem die MOS-Transistoren in den Sperrzustand gebracht sind. Somit kann ein Verluststrom verhindert werden, und eine positive hohe Spannung kann effizient erzeugt werden.
Dritte Ausführungsform
5 zeigt schematisch einen Aufbau einer internen Spannungserzeugungsschaltung gemäß einer dritten Ausführungsform der Erfindung. In 5 beinhaltet die interne Spannungserzeugungsschaltung: eine Steuersignalerzeugungsschaltung 1 zum Erzeugen der Steuersignale ΦP, ΦCP und ΦCT gemäß einem Wiederholungssignal Φ0; eine Negativspannungserzeugungsschaltung 10 zum Erzeugen einer negativen Spannung -VCC gemäß Steuersignalen ΦP, ΦCP und ΦCT, die von der Steuersignalerzeugungsschaltung 1 empfangen werden; eine Inverterschaltung 15 zum Invertieren von Steuersignalen ΦP, ΦCP und ΦCT derart, dass Steuersignale ΦPZ, ΦCPZ bzw. ΦCTZ erzeugt werden; und eine Positivspannungserzeugungsschaltung 20 zum Erzeugen einer positiven Spannung von 2·VCC gemäß Steuersignalen ΦPZ, ΦCPZ und ΦCTZ, die von der Inverterschaltung 15 angelegt sind.
Die Negativspannungserzeugungsschaltung 10 hat einen Aufbau, der ähnlich dem der Spannungserzeugungsschaltung aus 1 ist, und die Positivspannungserzeugungsschaltung 20 hat einen Aufbau, der ähnlich der der Spannungserzeugungsschaltung aus 3 ist. Die Steuersignalerzeugungsschaltung 1 ist für die Negativ- und die Positivspannungserzeugungsschaltungen 10 und 20 gemeinsam vorgesehen. Die internen Spannungen auf beabsichtigten Pegeln von -VCC und 2·VCC können effizient erzeugt werden mit einer verringerten Besetzungsfläche.
6 zeigt schematisch einen Aufbau einer Steuersignalerzeugungsschaltung 1 aus 5. In 6 beinhaltet die Steuersignalerzeugungsschaltung 1: stufenförmige Verzögerungsschaltungen 30a bis 30d aus vier Stufen zum Empfangen des Wiederholungssignals Φ0; einen Inverter 32a, der ein Ausgangssignal Φ1 der Verzögerungsschaltung 30a empfängt; einen Inverter 32b, der ein Ausgangssignal Φ3 der Verzögerungsschaltung 30c empfängt; und eine ODER-Schaltung 33, die das Ausgangssignal des Inverters 32a und ein Ausgangssignal Φ4 der Verzögerungsschaltung 30d empfängt, um ein Steuersignal ΦCP zu erzeugen; und eine UND-Schaltung 34, die das Ausgangssignal Φ2 der Verzögerungsschaltung 30b und das Ausgangssignal des Inverters 32b empfängt, um das Steuersignal ΦCT zu erzeugen.
Jeder der Verzögerungsschaltungen 30a bis 30d ist aus einer geraden Anzahl von Stufen der stufenförmigen Inverter ausgebildet und besitzt eine Verzögerungszeit DP.
7 ist ein Signalwellenformdiagramm, das einen Betrieb der Steuersignalerzeugungsschaltung 1 aus 6 veranschaulicht. Mit Bezug auf 7 wird nun der Betrieb der in 6 dargestellten Steuersignalerzeugungsschaltung 1 beschrieben werden.
Das Wiederholungssignal Φ0 hat eine konstante Periode und wird auch als Steuersignal ΦP für das Vorladen verwendet. Die Verzögerungsschaltungen 30a bis 30d verzögern die empfangenen Signale um eine vorbestimmte Zeit DT derart, dass jeweilige verzögerte Signale Φ1 bis Φ4 erzeugt werden.
Die ODER-Schaltung 33 empfängt die Ausgangssignale des Inverters 32a und das Ausgangssignal Φ4 der Verzögerungsschaltung 30d, um das Steuersignal ΦCP für das Anhäufen von Ladungen zu erzeugen. Daher ist die Zeitspanne, in der das Steuersignal ΦCP auf einem L-Pegel (logischer Tiefpegelzustand) ist, durch die Zeitspanne gebildet, in der das Ausgangssignal Φ4 der Verzögerungsschaltung 30d auf einem L-Pegel und das Ausgangssignal Φ1 der Verzögerungsschaltung 30a auf einem H-Pegel (logischer Hochpegelzustand) ist. Daher fällt das Steuersignal ΦCP auf den L-Pegel, wenn das Ausgangssignal Φ1 der Verzögerungsschaltung 30a auf den H-Pegel ansteigt, und steigt auf den H-Pegel, wenn das Ausgangssignal Φ4 der Verzögerungsschaltung 30a auf den H-Pegel ansteigt. Dementsprechend wird das Steuersignal ΦCP auf den L-Pegel für eine Zeitspanne von 3·DT gehalten.
Das von der UND-Schaltung 34 angelegte Steuersignal ΦCT für den Ladungstransfer ist auf dem H-Pegel, wenn das Ausgangssignal Φ2 der Verzögerungsschaltung 30b auf dem H-Pegel und das Ausgangssignal des Inverters 32b auf dem H-Pegel ist. Daher erreicht das Steuersignal ΦCT den H-Pegel, wenn das Ausgangs signal Φ2 der Verzögerungsschaltung 30b auf den H-Pegel ansteigt, und erreicht den L-Pegel, wenn das Ausgangssignal Φ3 der Verzögerungsschaltung 30c den H-Pegel erreicht. Das Steuersignal ΦCT wird für die Zeitspanne von DT auf dem H-Pegel gehalten.
Die Hochpegelzustände der Ausgangssignale Φ1 bis Φ4 der Verzögerungsschaltungen 30a bis 30d sind auf dem Pegel der Versorgungsspannung VCC, und die Tiefpegelzustände davon sind auf dem Pegel der Massespannung GND. In diesem Fall ist für die Steuersignale ΦP, ΦCP und ΦCT der Hochpegelzustand auf dem Pegel der Versorgungsspannung VCC und der Tiefpegelzustand auf dem Pegel der Massespannung GND. Durch Ändern des Pegels der Betriebsversorgungsspannung der Steuersignalerzeugungsschaltung 1 ist es möglich, die Amplituden und die Spannungspegel des Hochpegelzustands und des Tiefpegelzustands der Steuersignale ΦP, ΦCP und ΦCT zu ändern.
Das Wiederholungssignal Φ0 kann von einer internen Oszillatorschaltung erzeugt werden oder kann aus einem Taktsignal gebildet werden, das extern für die Signalübertragung, die Festlegung von Betriebszyklen und anderem sich wiederholend bereitgestellt wird.
Die Positivspannungserzeugungsschaltung 20 arbeitet gemäß Steuersignalen ΦPZ, ΦCPZ und ΦCTZ, die durch Invertieren von Steuersignalen ΦP, ΦCP bzw. ΦCT erzeugt werden. Durch Verwenden dieser Steuersignale ist es möglich, die Phasenbeziehung zwischen den Steuersignalen in den Zeitablaufdiagrammen der 2 und 4 zu erreichen. Somit kann der Ladungspumpbetrieb, nachdem die MOS-Transistoren in den Sperrzustand gebracht wurden, derart durchgeführt werden, dass die Ladungen zum Erzeugen einer internen Spannung angehäuft werden, und dann können die MOS-Transistoren zum Übertragen der Ladungen in den Durchlasszustand gebracht werden.
Bei dem Aufbau der Steuersignalerzeugungsschaltung 1 aus 6 haben die Verzögerungsschaltungen 30a bis 30d die gleiche Verzögerungszeit DT. Die Verzögerungsschaltungen 30a bis 30d können untereinander verschiedene Verzögerungszeiten haben, sofern die folgende Steuersignalreihenfolge erfüllt ist. Wenn eine vorbestimmte Zeit nach dem Ändern des Spannungspegels des Steuersignals ΦP für das Vorladen abgelaufen ist, ändert sich das Steuersignal ΦCP für das Vorladen. Wenn eine vorbestimmte Zeit danach abgelaufen ist, ändert sich der Spannungspegel des Steuersignals ΦCT für die Ladungsübertragung derart, dass die Ladungsübertragung ausgeführt wird. Wenn das Steuersignal ΦCT für die Ladungsübertragung inaktiv wird, ändert sich der logische Pegel des Steuersignals ΦCP für die Ladungsanhäufung, und danach ändert sich der Spannungspegel des Vorladesteuersignals ΦP und das Vorladen wird durchgeführt. Eine solche Reihenfolge muss erreicht werden.
Die in 5 gezeigte interne Spannungserzeugungsschaltung beinhaltet eine Negativspannungserzeugungsschaltung 10 zum Erzeugen einer negativen Spannung -VCC und eine Positivspannungserzeugungsschaltung 20 zum Erzeugen einer positiven Spannung von 2·VCC. Jedoch kann selbst in dem Fall, in dem nur eine der beiden Negativ- und Positivspannungserzeugungsschaltungen 10 und 20 verwendet wird, die interne Spannung auf einem beabsichtigten Pegel effizient erzeugt werden durch Verwenden der Steuersignalerzeugungsschaltung 1. Die erzeugte interne Spannung kann auf einem Pegel verschieden von -VCC und 2·VCC sein.
Gemäß der dritten Ausführungsform der Erfindung sind, wie oben beschrieben, die Verzögerungsschaltungen stufenförmig, und die Signale in einer beabsichtigten Phasenbeziehung werden logisch derart verarbeitet, dass die Steuersignale für das Ladungsvorladen, das Laden und die Übertragung erzeugt werden. Daher können die Steuersignale für den Ladungspumpbetrieb für das Erzeugen der internen Spannungen mit einem einfachen Schaltungsaufbau leicht erzeugt werden.
Vierte Ausführungsform
8 zeigt einen Aufbau einer Spannungserzeugungsschaltung gemäß einer vierten Ausführungsform der Erfindung. Die Spannungserzeugungsschaltung aus 8 unterscheidet sich von der Spannungserzeugungsschaltung aus 1 dadurch, dass eine Spannungstreiberstufe 40 zum Erhöhen eines absoluten Wertes einer erzeugten internen Spannung zusätzlich zwischen den Ausgangsknoten OD1 und einen Endausgangsknoten FOD angeordnet ist.
Der Aufbau des Negativspannungserzeugungsabschnittes vor dem Ausgangsknoten OD1 ist der gleiche wie der in der Spannungserzeugungsschaltung aus 1. Entsprechende Abschnitte sind mit den gleichen Bezugszeichen versehen und die Beschreibung davon wird nicht wiederholt.
Eine Spannungstreiberstufe 40 beinhaltet: ein Kapazitätselement C20, das zwischen einen ein Steuersignal ΦP empfangenden Steuersignaleingangsknoten S31 und den Ausgangsknoten OD1 geschaltet ist; einen N-Kanal-MOS-Transistor NQ31, der zwischen den internen Ausgangsknoten OD1 und den Endausgangsknoten FOD geschaltet ist und der einen mit einem internen Knoten ND30 verbundenen Gateanschluss besitzt; einen N-Kanal-MOS-Transistor NQ32, der zwischen den internen Knoten ND30 und den Endausgangsknoten FOD geschaltet ist und der einen mit dem internen Ausgangsknoten OD1 verbundenen Gateanschluss besitzt; und ein Kapazitätselement C21, das zwischen einen ein Steuersignal ΦCTF empfangenden Steuersignaleingangsknoten S32 und einen internen Knoten ND30 geschaltet ist.
Der Endausgangsknoten FOD ist ähnlich der ersten Ausführungsform mit einer stabilisierenden Kapazität C4 versehen. Jedoch kann die stabilisierende Kapazität C4 weggelassen werden, wenn die Änderung der Ausgangslast gering ist.
Das Steuersignal ΦCTF wird aktiv, wenn negative Ladungen von dem Ausgangsknoten FOD zu dem internen Ausgangsknoten OD1 zu liefern sind. Die Steuersignale ΦP, ΦCP und ΦCT sind die gleichen wie die bei der ersten Ausführungsform.
9 ist ein Zeitablaufdiagramm, das einen Betrieb der Spannungserzeugungsschaltung aus 8 veranschaulicht. Mit Bezug auf 9 wird nun der Betrieb der Spannungserzeugungsschaltung aus 8 beschrieben. 9 veranschaulicht auch Signalwellenformen in dem stabilen Zustand über eine Zeitspanne von 2·T. Im Folgenden wird der Betrieb im stabilen Zustand beschrieben. In einer Übergangsperiode in der Anfangsstufe des Ladungspumpbetriebes wird ein Betrieb durchgeführt wie in dem stabilen Zustand, wenngleich die jeweiligen Knoten verschiedene Spannungspegel erreichen.
Die Steuersignale ΦP, ΦCP und ΦCT sind die gleichen wie diejenigen bei der ersten Ausführungsform, und daher ist der Betrieb der Schaltung oberhalb des Ausgangsknotens OD1 an sich im Wesentlichen der gleiche wie der bei der ersten Ausführungsform. Jedoch ist die Spannungsamplitude des internen Ausgangsknotens OD1 verschieden von dem bei der ersten Ausführungsform, so dass die Spannungsänderung am internen Knoten ND3 verschieden ist von der bei der ersten Ausführungsform.
Zu einer Zeit t10 sind die Steuersignale ΦP und ΦCT auf den L-Pegel gesetzt und ist das Steuersignal ΦCP auf den H-Pegel gesetzt. In diesem Zustand ist der Knoten ND1 auf den Pegel der negativen Spannung -VCC und ist der Ausgangsknoten OD1 auf dem negativen Spannungspegel von -2·VCC. Daher ist der Knoten ND1 auf den Pegel der negativen Spannung -VCC getrieben, und der Knoten ND2 ist auf den Pegel der Massespannung GND vorgeladen. Weiter ist der interne Ausgangsknoten OD1 auf der negativen Spannung von -2·VCC, der MOS-Transistor NQ2 ist im Durchlasszustand, und der interne Knoten ND3 ist elektrisch mit dem internen Ausgangsknoten OD1 verbunden und auf dem gleichen Spannungspegel gehalten.
Durch Halten des internen Knotens ND3 und des internen Ausgangsknotens OD1 auf dem gleichen Spannungspegel wird der MOS-Transistor NQ1 in dem Sperrzustand gehalten.
Zu der Zeit t11 steigt das Steuersignal ΦP von dem Pegel der Massespannung GND auf den Pegel der Versorgungsspannung VCC an. Als Antwort treibt das Kapazitätselement C1 den Knoten ND1 auf den Pegel der Massespannung GND, und der Vorladebetrieb auf dem Knoten ND2 ist abgeschlossen. In diesem Zustand hebt ein Kapazitätselement C20 den Spannungspegel des Ausgangsknotens OD1 von -2·VCC auf -VCC an. In diesem Zustand ist der Knoten ND2 auf dem Pegel der Massespannung GND und der MOS-Transistor NQ2 verbleibt im Durchlasszustand, so dass der interne Knoten ND3 den gleichen Spannungspegel wie der interne Ausgangsknoten OD1 erreicht und den Pegel der negativen Spannung -VCC erreicht.
Der Gateanschluss (Knoten ND3) und der Sourceanschluss (interner Ausgangsknoten OD1) des MOS-Transistors NQ1 sind auf das gleiche Potential gesetzt, und der MOS-Transistor NQ1 verbleibt im Sperrzustand.
Zu einer Zeit t12 fällt das Steuersignal ΦCP von dem Pegel der Versorgungsspannung VCC auf den Pegel der Massespannung GND, und der Knoten ND12 wird auf den Pegel der negativen Spannung -VCC getrieben, so dass der N-Kanal-MOS-Transistor NQ12 in den Sperrzustand geht. In diesem Zustand ist der Knoten ND2 auf dem Pegel der negativen Spannung -VCC, und Gate-, Source- und Drainanschluss des MOS-Transistors NQ1 sind alle auf dem gleichen Potential im stabilen Zustand, so dass der MOS-Transistor NQ1 im Sperrzustand bleibt. In einer Übergangsperiode ist die Gate-Source-Spannung des MOS-Transistors NQ1 auf einer Spannung, welche die Schwellspannung wie bei der ersten Ausführungsform nicht übersteigt, und der MOS-Transistor NQ1 bleibt im Sperrzustand.
Zu der Zeit t13 steigt das Steuersignal ΦCT von dem Pegel der Massespannung GND auf dem Pegel der Versorgungsspannung VCC und der Spannungspegel des Knotens ND3 steigt von der negativen Spannung -VCC auf die Massespannung GND an. Der MOS-Transistor NQ1 geht in den Durchlasszustand, um den Knoten ND2 elektrisch mit dem Ausgangsknoten OD1 zu verbinden, und der interne Knoten ND2 und der interne Ausgangsknoten OD1 werden auf den gleichen Spannungspegel gebracht. Jedoch ist im stationären Zustand der interne Ausgangsknoten OD1 bereits auf den Pegel der negativen Spannung -VCC vorgeladen, und das Drainanschlusspotential und das Sourceanschlusspotential des MOS-Transistors NQ1 sind aneinander angeglichen, so dass im stationären Zustand kein Strom dadurch fließt.
Zu der Zeit t14 fällt das Steuersignal ΦCT von dem Pegel der Versorgungsspannung VCC auf den Pegel der Massespannung GND, und der Spannungspegel des Knotens ND3 sinkt von der Massespannung GND auf die negative Spannung -VCC. Als Antwort geht der MOS-Transistor NQ1 in den Sperrzustand, um den Knoten ND2 von dem internen Ausgangsknoten OD1 zu trennen. In dem stabilen Zustand sind Gate-, Drain- und Sourceanschluss des MOS-Transistors NQ2 auf das gleiche Potential gesetzt, und der MOS-Transistor NQ2 lässt keinen Strom durch.
Zu der Zeit t15 steigt das Steuersignal ΦCP von dem Pegel der Massespannung GND auf den Pegel der Versorgungsspannung VCC und der Spannungspegel des Knotens ND2 steigt von der negativen Spannung -VCC auf die Massespannung GND an. Gemäß dem Anstieg des Spannungspegels des Knotens ND2 ist der MOS-Transistor PQ1 in den Sperrzustand gebracht zum Verbreiten eines nächsten Vorladevorgangs.
Weiter ist der MOS-Transistor NQ2 in den Durchlasszustand gebracht, um den internen Knoten ND3 und den internen Ausgangsknoten OD1 elektrisch miteinander zu verbinden, und der interne Knoten ND3 erreicht den gleichen Spannungspegel wie der auf dem internen Ausgangsknoten OD1, d.h. den Pegel der negativen Spannung -VCC, so dass der Gate- und der Sourceanschluss des MOS-Transistors NQ1 auf die gleiche Spannung gesetzt sind, und der MOS-Transistor NQ1 wird im Sperrzustand gehalten.
Zu der Zeit t16 fällt das Steuersignal ΦP von dem Pegel der Versorgungsspannung VCC auf den Pegel der Massespannung GND, und als Antwort sinkt die Spannung am Knoten ND1 von dem Pegel der Massespannung GND auf den Pegel der negativen Spannung -VCC. Zusätzlich verringert das Kapazitätselement C20 das Potential am internen Ausgangsknoten OD1 von dem Pegel der flachen negativen Spannung -VCC auf den Pegel der tiefen negativen Spannung von -2·VCC. Der Knoten ND2 ist auf dem Pegel der Massespannung GND und der MOS-Transistor NQ2 ist in einem Durchlasszustand, so dass der Knoten ND3 und der interne Ausgangsknoten OD1 auf dem gleichen Spannungspegel sind, und der MOS-Transistor NQ1 wird im Sperrzustand gehalten. Daher sinkt das Potential am internen Ausgangsknoten OD1, selbst wenn der Knoten ND2 auf dem Pegel der Massespannung GND ist, auf den tiefen negativen Spannungspegel von -2·VCC, und auch das Potential am Knoten ND3 sinkt auf den tiefen negativen Spannungspegel von -2·VCC.
In diesem Fall geht der MOS-Transistor NQ1 schnell in den Sperrzustand, da der Sourceanschluss und der Gateanschluss des MOS-Transistors NQ1 durch den MOS-Transistor NQ2 elektrisch verbunden sind, so dass kaum ein Verluststrom fließt, und das Potential am internen Ausgangsknoten OD1 zuverlässig auf den negativen Spannungspegel von -2·VCC sinkt.
In einer Übergangsperiode und anderem kann der Spannungspegel des internen Knotens ND30 möglicherweise den Spannungspegel des internen Ausgangsknotens OD1 übersteigen. Jedoch wird der interne Knoten ND30 einmal elektrisch mit dem Endausgangsknoten FOD verbunden, und ein Unterschied im Spannungspegel zwischen dem internen Knoten ND30 und dem internen Ausgangsknoten OD1 ist in einem solchen Zustand gering. Daher hält der MOS-Transistor NQ1 den Sperrzustand aufgrund seiner Schwellspannung aufrecht.
Zu der Zeit t17 steigt das Steuersignal ΦCTF von dem Pegel der Massespannung GND auf den Pegel der Versorgungsspannung VCC, und der Spannungspegel des Knotens ND30 steigt von der tiefen negativen Spannung -2·VCC auf die flache negative Spannung -VCC an. Als Antwort geht der MOS-Transistor NQ31 in den Durchlasszustand, um den Ausgangsknoten OD1 mit dem Endausgangsknoten FOD elektrisch miteinander zu verbinden. Wenn der Spannungspegel des Endausgangsknotens FOD höher ist als die tiefe negative Spannung -2·VCC, werden negative Ladungen von dem internen Ausgangsknoten OD1 zu dem Endausgangsknoten FOD geliefert. Bei diesem Ladungsübertragungsbetrieb sind Gate- und Sour ceanschluss (Endausgangsknoten FOD) des MOS-Transistors NQ2 auf das gleiche Potential gesetzt, und der MOS-Transistor NQ2 verbleibt im Sperrzustand. Somit werden die Ladungen wirksam von dem internen Ausgangsknoten OD1 an den Endausgangsknoten FOD übertragen.
Zu der Zeit t18 steigt das Steuersignal ΦP von dem Pegel der Massespannung GND auf dem Pegel der Versorgungsspannung VCC an. Als Antwort kehrt der Knoten ND1 von dem Pegel der flachen negativen Spannung -VCC auf den Pegel der Massespannung GND zurück, und der Ausgangsknoten OD1 steigt von dem Pegel der tiefen negativen Spannung von -2·VCC auf den Pegel der flachen negativen Spannung -VCC an. In diesem Zustand ist der Knoten ND2 auf dem Massespannungspegel und der Spannungspegel am Knoten ND3 steigt, ähnlich dem Ausgangsknoten OD1, von der tiefen negativen Spannung -2·VCC auf die negative Spannung -VCC an.
Zu der Zeit t19 und danach werden die beschriebenen Vorgänge wiederholt.
Wenn der Ausgangsknoten OD1 auf den Pegel der tiefen negativen Spannung -2·VCC sinkt, um den Spannungspegel des Knotens ND23 auf den Pegel der tiefen negativen Spannung 2·VCC zu senken, kann der Spannungspegel des Knotens ND3 zuverlässig und schnell gemäß dem Spannungspegel des Ausgangsknotens OD1 mit dem Kapazitätselement C20, das einen Kapazitätswert wesentlich größer als das Kapazitätselement C3 besitzt, geändert werden.
In der anfänglichen Periode am Beginn des Ladungspumpbetriebs sinkt die Spannung des Endausgangsknotens FOD auf -2·VCC, nachdem die Spannung am Ausgangsknoten OD1 zwischen -VCC und -2·VCC wechselt. Der Betrieb der Spannungstreiberstufe 40 in dieser Übergangsperiode ist ähnlich dem der Spannungserzeugungsschal tung, die in Zusammenhang mit der ersten Ausführungsform zuvor beschrieben wurde.
Die Spannungstreiberstufe 40 hat einen Aufbau ähnlich dem einer Ausgangsstufe (Ladungsübertragungsstufe) einer Schaltung, die die negative Spannung -VCC erzeugt, und ist angeordnet in der (-VCC)-Erzeugungsschaltung in der vorhergehenden Stufe. Daher kann die tiefe negative Spannung von -2·VCC ohne Verursachen eines Verluststromflusses erzeugt werden.
Gemäß der vierten Ausführungsform der Erfindung ist, wie oben beschrieben, die Ausgangsstufe der Schaltung, die die flache negative Spannung -VCC erzeugt, weiter mit der Ladungspumpkapazität des Ausgangsknotens verbunden, und die Ausgangsstufe (Ladungsübertragungsstufe) des gleichen Aufbaus wie die Ausgangsstufe der (-VCC)-Erzeugungsschaltung ist derart angeordnet, dass sie die Spannungstreiberstufe bildet. Dadurch können die Ladungen effizient verwendet werden zum Erzeugen der negativen Spannung von -2·VCC bei geringer Leistungsaufnahme.
Fünfte Ausführungsform
10A zeigt schematisch einen Aufbau einer Spannungserzeugungsschaltung gemäß einer fünften Ausführungsform der Erfindung. Die Spannungserzeugungsschaltung aus 10A beinhaltet Ladungsübertragungsstufen XFN1, XFN2,... und XFNn, die kaskadenartig zwischen den Knoten ND2 und den Ausgangsknoten FOD angeordnet sind.
Die P-Kanal-MOS-Transistoren PQ1 und PQ2 sind überkreuz gekoppelt und zwischen dem Masseknoten und den Knoten ND1 und ND2 angeordnet. Der Knoten ND1 empfängt das Steuersignal ΦP für das Vorladen über das Kapazitätselement C1, und der Knoten ND2 empfängt das Steuersignal ΦCP für das Erzeugen von Ladungen über das Kapazitätselement C2. Die MOS-Transistoren PQ1 und PQ2, sowie die Kapazitätselemente C1 und C2 haben den gleichen Aufbau wie die in den 1 und 8 gezeigten, und der Spannungspegel an den Knoten ND1 und ND2 wird gemäß Steuersignalen ΦP und ΦCP zwischen der Massespannung GND und der negativen Spannung -VCC geändert.
Die Kapazitätselemente CK1 bis CKn-1 sind jeweils mit jeweiligen Ausgangsknoten OD1 bis ODn-1 der Ladungsübertragungsstufen XFN1 bis XFNn-1 verbunden. In Ladungsübertragungsstufen XFN1, XFN3,... und XFNn-1 empfangen in ungeradzahligen Stufen Kapazitätselemente CK1,..., CKn-1, die an jeweiligen Ausgangsknoten OD1, OD3,... und ODn-1 angeordnet sind, das Steuersignal ΦP über den Steuersignaleingangsknoten S1. In Ladungsübertragungsstufen XFN2... empfangen in geradzahligen Stufen Kapazitätselemente CK2..., die an jeweiligen Ausgangsknoten OD2... angeordnet sind, das Steuersignal ΦCP über Steuersignaleingangsknoten S2. Die Ladungsübertragungsstufen XFN1 bis XFNn empfangen abwechselnd Steuersignale ΦCT und ΦCTF. Die Ladungsübertragungsstufe und das Kapazitätselement, das an einem jeweiligen Eingangsknoten angeordnet ist, (d.h. der Ausgangsknoten der vorhergehenden Ladungsübertragungsstufe) bilden die Spannungstreiberstufe.
Der Endausgangsknoten FOD ist mit dem stabilisierenden Kapazitätselement C4 verbunden. Wenn die Spannung auf dem Endausgangsknoten FOD stabil ist kann das stabilisierende Kapazitätselement C4 weggelassen werden.
10B zeigt einen Aufbau der Ladungsübertragungsstufen XFN1 bis XFNn. Die Ladungsübertragungsstufen XFN1 bis XFNn haben den gleichen Aufbau, und 10B zeigt die Ladungsübertragungsstufe XFN, welche allgemein die Ladungsübertragungsstufen XFN1 bis XFNn wiedergibt.
Die Ladungsübertragungsstufe XFN beinhaltet: einen N-Kanal-MOS-Transistor NQa, der zwischen einen Eingangsknoten NDI und einen Ausgangsknoten NDO geschaltet ist; einen N-Kanal-MOS-Transistor NQb, der zwischen den Ausgangsknoten NDO und einen internen Knoten NDA geschaltet ist, und der einen mit dem Eingangsknoten NDI verbundenen Gateanschluss besitzt; und ein Kapazitätselement Ca, das zwischen den Steuersignaleingangsknoten Sa und den internen Knoten NDA geschaltet ist.
Die Ladungsübertragungsstufe XFN entspricht im Aufbau der Spannungstreiberstufe 40 aus 8 außer dem Kapazitätselement C20. Der Steuersignaleingangsknoten Sa empfängt das Steuersignal ΦCT oder ΦCTF für das Steuern der Ladungsübertragung. Das Vorladen des Eingangsknotens NDI und die Ladungsübertragung werden abwechselnd durchgeführt in den Ladungsübertragungsstufen XFN1 bis XFNn, so dass ein Spannungsabfall von -VCC in jeder der Ladungsübertragungsstufen XFN1 bis XFNn bewirkt werden kann, und eine Spannung von -n·VCC kann an einem Endausgangsknoten FOD erzeugt werden.
11 ist ein Zeitablaufdiagramm, das einen Betrieb der in den 10A und 10B gezeigten Spannungserzeugungsschaltung wiedergibt. 11 veranschaulicht Signalwellenformen auf den Ausgangs- und Eingangsknoten der Ladungsübertragungsstufen XFNi-1, XFNi und XFNi+1. Die Kapazitätselemente Ca der Ladungsübertragungsstufen XFNi-1, XFNi und XFNi+1 werden versorgt mit Steuersignal ΦCTF, ΦCT bzw. ΦCTF. Mit Bezug auf 11 wird nun der Betrieb der in den 10A und 10B gezeigten Spannungserzeugungsschaltung beschrieben.
Wenn das Steuersignal ΦP von der Massespannung GND auf die Versorgungsspannung VCC ansteigt, wird der Spannungspegel des Eingangsknotens NDIi-1 der Ladungsübertragungsstufe XFNi-1 durch den Ladungspumpbetrieb des entsprechenden Kapazitätselementes CKi-2 angehoben. In diesem Fall ändert sich der Spannungspegel von einer negativen Spannung -(i-1)·VCC auf einen negative Spannung -(i-2)·VCC. In diesem Zustand ist der interne Knoten NDAi-1 auf der Spannung -(i-1)·VCC, und der MOS-Transistor NQa in der Ladungsübertragungsstufe XFNi-1 verbleibt im Sperrzustand.
In der Ladungsübertragungsstufe XFNi+1 wird der Ladungspumpbetrieb mit Wirkung auf den Eingangsknoten NDi+1 ähnlich gemäß dem Steuersignal ΦP ausgeführt, und der Spannungspegel davon ändert sich von -(i+1)·VCC auf -i·VCC. Der Eingangsknoten NDIi+1 der Ladungsübertragungsstufe XFNi+1 entspricht dem Ausgangsknoten ODi der Ladungsübertragungsstufe XFNi. In diesem Fall ist der MOS-Transistor NQb in der Ladungsübertragungsstufe XFNi in einem Durchlasszustand und dementsprechend ändert sich der Pegel des Knotens NDIi von einer Spannung -(i+1)·VCC auf -i·VCC. Selbst in diesem Zustand ist das Potential des Gateanschlusses des MOS-Transistors NQa in der Ladungsübertragungsstufe XFNi geringer als das Potential seines Sourceanschlusses, und daher verbleibt der MOS-Transistor NQa im Sperrzustand.
Wenn das Steuersignal ΦCP von dem Pegel der Versorgungsspannung VCC auf den Pegel der Massespannung GND fällt, führt das Kapazitätselement CKi in der Ladungsübertragungsstufe XFNi den Ladungspumpbetrieb derart aus, dass sich die Spannung am Eingangsknoten NDIi von -(i-1)·VCC auf -i·VCC ändert. Bei diesem Betrieb ist in der Ladungsübertragungsstufe XFNi-1 der Knoten NDIi-1 auf dem Spannungspegel -(i-2)·VCC und der MOS-Transistor NQb ist in einem Durchlasszustand, sodass der Knoten NDAi-1 von dem Spannungspegel -(i-1)·VCC auf den Spannungspegel -i·VCC ansteigt.
Wenn eine vorbestimmte Zeitspanne abläuft wird das Steuersignal ΦCT auf den Pegel der Versorgungsspannung VCC getrieben. In der Ladungsübertragungsstufe XFNi hebt das Ladungspumpen durch das Kapazitätselement Ca den Spannungspegel des Eingangsknotens NDAi von -(i+1)·VCC auf -i·VCC an, und der MOS-Transistor NQa geht in den Durchlasszustand. Folglich werden die Ladungen über den MOS-Transistor NQa in die Ladungsübertragungsstufe XFNi getrieben. In diesem Zustand ist der Knoten NDIi+1 auf dem Spannungspegel -i·VCC, und der Spannungspegel des Eingangsknotens NDIi in der Ladungsübertragungsstufe XFNi wird dem Spannungspegel des Eingangsknotens NDIi+1 in der Ladungsübertragungsstufe XFNi+1 angeglichen.
Wenn das Steuersignal ΦCT wieder auf den Massespannungspegel fällt, wird der Spannungspegel des Eingangsknotens NDAi in der Ladungsübertragungsstufe XFNi um die Versorgungsspannung VCC verringert, um den Spannungspegel -i·VCC zu erreichen, und der MOS-Transistor NQa in der Ladungsübertragungsstufe XFNi geht in den Sperrzustand.
Dann steigt das Steuersignal ΦCP von dem Pegel der Massespannung GND auf den Pegel der Versorgungsspannung VCC, und der Spannungspegel des Eingangsknotens NDIi der Ladungsübertragungsstufe XFNi steigt an. Als Antwort wird der Spannungspegel am internen Knoten NDAi-1 in der Ladungsübertragungsstufe XFNi-1 durch den MOS-Transistor NQb gemäß dem Spannungspegel des Knotens NDi angehoben und auf den Spannungspegel von -(i-1)·VCC gesetzt.
Gemäß dem Steuersignal ΦCP sinkt auch der Spannungspegel des internen Knotens NDAi-1 in der Ladungsübertragungsstufe XFNi+1, sodass der entsprechende MOS-Transistor NQa in den Sperrzustand gebracht wird, wenn der Spannungspegel des Ausgangsknotens ODi+1 sinkt.
Wenn eine vorbestimmte Zeit abläuft, fällt das Steuersignal ΦP von dem Pegel der Versorgungsspannung VCC auf den Pegel der Massespannung GND. Als Antwort führt das Kapazitätselement in der Ladungsübertragungsstufe XFNi+1 den Ladungspumpbetrieb auf dem Eingangsknoten NDIi+1 aus, und der Spannungspegel davon sinkt von -i·VCC auf -(i+1)·VCC. Dieser Spannungsabfall wird über den MOS-Transistor NQb auf den internen Knoten NDAi der Ladungsübertragungsstufe XFNi übertragen, und dieser MOS-Transistor NQb wird zuverlässig in den Sperrzustand gebracht.
Nachdem eine weitere vorbestimmte Zeitspanne abläuft, erreicht das Steuersignal ΦCTF den Pegel der Versorgungsspannung VCC und hält diesen Pegel für eine vorbestimmte Zeitspanne, und die Spannungspegel der internen Knoten NDAi-1 und NDAi+1 in den Ladungsübertragungsstufen XFNi-1 und XFNi+1 werden um die Versorgungsspannung VCC angehoben, so dass der entsprechende MOS-Transistor NQa in den Durchlasszustand geht, um Ladungen zu übertragen.
Bei dem obigen Vorgang ist für die Ladungsübertragungsstufe XFNi der Spannungspegel des internen Knotens NDAi gleich dem Spannungspegel des Eingangsknotens NDIi+1 der Ladungsübertragungsstufe XFNi+1, und daher gleich dem Spannungspegel des Ausgangsknotens ODi der Ladungsübertragungsstufe XFNi, und somit verbleibt der MOS-Transistor NQa im Sperrzustand, um den Rückfluss von Strom in die Ladungsübertragungsstufe XFNi zu verhindern.
Dementsprechend kann durch kaskadenartige Ladungsübertragungsstufen XFNi bis XFNn und durch abwechselndes Durchführen des Vorladens der Eingangsknoten und des Ladens der verbundenen internen Knoten gemäß phasengesteuerten Steuersignalen in diesen Ladungsübertragungsstufen der Rückfluss des Stroms zuverlässig verhindert werden, und die erzeugten Spannungen können um die Spannung VCC in den Ladungsübertragungsstufen verringert werden. In dem Aufbau der Ladungsübertragungsstufen XFN1 bis XFNn der n Stufen wird am Ausgangsknoten FOD eine Spannung -n·VCC erzeugt. Somit ist es möglich, eine negative Spannung mit einem beabsichtigen Spannungspegel zu erzeugen, und ein benötigter Spannungspegel kann selbst unter der Bedingung einer niedrigen Versorgungsspannung stabil mit geringer Leistungsaufnahme erzeugt werden.
12 zeigt schematisch einen Aufbau einer Schaltung zum Erzeugen der Steuersignale, die in der in den 10A und 10B gezeigten Spannungserzeugungsschaltung verwendet werden. Zusätzlich zu den Bauelementen der Steuersignalerzeugungsschaltung aus 6 beinhaltet die in 12 dargestellte Signalerzeugungsschaltung eine UND-Schaltung 45, die ein Ausgangssignal Φ4 der Verzögerungsschaltung 30d und das Ausgangssignal des Inverters 32b empfängt, um das Steuersignal ΦCTF zu erzeugen. Andere Bauelemente der in 12 gezeigten Steuersignalerzeugungsschaltung sind die gleichen wie diejenigen der Steuersignalerzeugungsschaltung aus 6. Entsprechende Abschnitte sind mit den gleichen Bezugszeichen versehen und die Beschreibung davon wird nicht wiederholt.
Gemäß dem Aufbau der Steuersignalerzeugungsschaltung aus 12 erzeugt die UND-Schaltung 45 das Steuersignal ΦCTF auf dem H-Pegel, wenn das Ausgangssignal Φ4 der Verzögerungsschaltung 30d auf dem H-Pegel und das Ausgangssignal des Inverters 32b auf dem H-Pegel ist. Wie in 13 dargestellt ist daher das Steuersignal ΦCTF auf dem H-Pegel, wenn die Ausgangssignale Φ3 und Φ4 der Verzögerungsschaltungen 30c und 30d auf dem L- bzw. H-Pegel sind. Die anderen Steuersignale ΦP, ΦCP und ΦCT werden von den gleichen Bauelementen erzeugt wie diejenigen in der in 6 dargestellten Schaltung und haben die gleiche zeitliche Beziehung. Durch Verwenden der Steuerschaltung aus 12 kann für jede Ladungsübertragungsstufe, wenn die negativen Ladungen an dessen Eingangsknoten bereitgestellt werden, um für die Übertragung der Ladungen bereit zu sein, das Steuersignal für die Ladungsübertragung genau angelegt werden, um die Ladungen an den Ausgangsknoten zu übertragen. Zusätzlich kann der Rückfluss des Stroms verhindert werden.
Gemäß der fünften Ausführungsform der Erfindung ist, wie oben beschrieben, die Vielzahl der Ladungsübertragungsstufen kaskadenartig angeordnet, und das Ladungsübertragen und das Vorladen des Eingangsknotens werden in den jeweiligen Ladungsübertragungsstufen abwechselnd ausgeführt, so dass eine tiefe negative Spannung mit geringer Leistungsaufnahme erzeugt werden kann.
Sechste Ausführungsform
14 zeigt einen Aufbau einer Spannungserzeugungsschaltung gemäß einer sechsten Ausführungsform der Erfindung. Zusätzlich zu den Bauelementen der Spannungserzeugungsschaltung aus 3 beinhaltet die Spannungserzeugungsschaltung aus 14 weiter eine Spannungstreiberstufe 50 zum Übertragen von Ladungen des Ausgangsknotens OD11 zu dem Endausgangsknoten FOD gemäß den Steuersignalen ΦPZ und ΦCTFZ.
Die Spannungstreiberstufe 50 beinhaltet ein Kapazitätselement CC, das einen Ladungspumpbetrieb auf dem internen Ausgangsknoten OD11 gemäß dem Steuersignal ΦPZ durchführt, und eine Ladungsübertragungsstufe XFP, welche die elektrischen Ladungen in dem Kapazitätselement CC zu dem Endausgangsknoten FOD gemäß dem Steuersignal ΦCTFZ überträgt.
Die Ladungsübertragungsstufe XFP beinhaltet: einen P-Kanal-MOS-Transistor PQa, der zwischen den internen Ausgangsknoten OD11 und den Endausgangsknoten FOD geschaltet ist und einen mit einem internen Knoten NDB verbundenen Gateanschluss besitzt; einen P-Kanal-MOS-Transistor PQb, der zwischen den internen Knoten NDB und den Endausgangsknoten FOD geschaltet ist und einen mit dem internen Ausgangsknoten OD11 verbundenen Gateanschluss besitzt; und ein Kapazitätselement Cd, das zwischen einen das Steuersignal ΦCTFZ empfangenden Steuersignaleingangsknoten S52 und den internen Knoten NDB geschaltet ist. Die Ladungsübertragungsstufe XFP besitzt einen Eingangsknoten PDI, der mit dem internen Ausgangsknoten OD11 verbunden ist, sowie einen mit dem Endausgangsknoten FOD verbundenen Ausgangsknoten POD.
In der in 14 gezeigten Spannungserzeugungsschaltung ist eine vor dem Ausgangsknoten OD11 für die Erzeugung einer Spannung 2·VCC angeordnete Schaltung ausgebildet aus einem Abschnitt zur Erzeugung der Spannungsanhebeladungen und aus einem Abschnitt zur Übertragung der Spannungsanhebeladungen. Dieser Ladungserzeugungsabschnitt und dieser Ladungsübertragungsabschnitt haben den gleichen Aufbau wie diejenigen in der in 1 gezeigten Schaltung. Entsprechende Bauelemente sind mit den gleichen Bezugszeichen bezeichnet und die Beschreibung davon wird nicht wiederholt.
15 ist ein Signalwellenformdiagramm, das einen Betrieb der in 14 gezeigten Spannungserzeugungsschaltung im stabilen Zustand zeigt. Mit Bezug auf 15 wird nun ein Betrieb im stabilen Zustand der Spannungserzeugungsschaltung aus 14 beschrieben.
Die Spannungserzeugungsschaltung aus 14 ist die gleiche wie die Spannungserzeugungsschaltung aus 8, sofern die Leitfähigkeitstypen der Transistoren, die Polaritäten der Steuersignale und die Polaritäten der Spannungen vertauscht werden. Grundsätzlich ist der Ladungspumpbetrieb für die Ladungen des Knotens ND12 in der Spannungserzeugungsschaltung aus 14 der gleiche wie der der in 3 gezeigten Schaltung, und das Kapazitätselement C12 ändert den Spannungspegel des Knotens ND12 zwischen der Versorgungsspannung VCC und der hohen Spannung 2·VCC gemäß dem Steuersignal ΦCPZ. Das Kapazitätselement CC ändert den Spannungspegel des internen Ausgangsknotens OD11 durch den Ladungspumpbetrieb gemäß dem Steuersignal ΦPZ. Daher wechselt der interne Ausgangsknoten OD11 zwischen den Spannungen 2·VCC und 3·VCC. Da der Spannungspegel des internen Ausgangsknotens OD11 sich bis zu 3·VCC ändert, wechselt der Spannungspegel des internen Knotens ND13 zwischen der Versorgungsspannung VCC und den hohen Spannungen 2·VCC und 3·VCC über drei Stufen.
Zu der Zeit t11 fällt das Steuersignal ΦPZ von der Versorgungsspannung VCC auf die Massespannung GND ab. Als Antwort wird der Ausgangsknoten OD11 durch den Ladungspumpbetrieb des Kapazitätselementes CC auf den Spannungspegel 2·VCC gesetzt. Bei diesem Vorgang ist der Knoten ND12 auf den Pegel der Versorgungsspannung VCC und der MOS-Transistor PQ12 ist in einem Durchlasszustand, so dass der Knoten ND13, ähnlich zu dem internen Ausgangsknoten OD11, den Spannungspegel 2·VCC erreicht. Dementsprechend sind Gate- und Sourceanschluss des MOS-Transistors PQ11 auf dem gleichen Potential, und der MOS-Transistor PQ11 geht in den Sperrzustand.
Zu der Zeit t12 steigt das Steuersignal ΦCPZ auf dem Pegel der Versorgungsspannung VCC. Als Antwort erreicht der Spannungspegel des Knotens ND12 den Pegel der hohen Spannung 2·VCC, so dass der MOS-Transistor PQ12 in den Sperrzustand geht. Gate-, Drain- und Sourceanschluss des MOS-Transistors PQ11 sind in diesem Zustand auf den gleichen Spannungspegel gesetzt, und der MOS-Transistor PQ11 verbleibt im Sperrzustand.
In der Spannungstreiberstufe 50 ist das Steuersignal ΦCTFZ auf den Pegel der Versorgungsspannung VCC, der Knoten NDB ist auf den Pegel 3·VCC und der MOS-Transistor PQa ist im Sperrzustand. Da der interne Ausgangsknoten OD11 auf dem Spannungspegel 2·VCC ist, verbleibt der Transistor PQb im Durchlasszustand, aber es fließt kein Strom durch den MOS-Transistor PQb, da der Knoten NDB und der Endausgangsknoten FOD auf dem gleichen Spannungspegel sind.
Zu einer Zeit t13 fällt das Steuersignal ΦCTZ von dem Pegel der Versorgungsspannung VCC auf den Pegel der Massespannung GND ab. Als Antwort sinkt der Spannungspegel des Knotens ND13 von der Spannung 2·VCC auf die Versorgungsspannung VCC, so dass der MOS-Transistor PQ11 in den Durchlasszustand geht, um Ladungen zwischen dem internen Ausgangsknoten OD11 und dem internen Knoten ND12 zu übertragen. Dieser Ladungsübertragungsvorgang ist abgeschlossen, wenn der interne Knoten ND12 und der Ausgangsknoten OD11 den gleichen Potentialpegel erreichen.
Bei dem Ladungsübertragungsvorgang erreicht der MOS-Transistor PQ12 den Sperrzustand, da sein Gate- und sein Sourceanschluss auf den gleichen Spannungspegel gesetzt sind. Bei diesem Ladungsübertragungsvorgang ist der Knoten NDB auf den Spannungspegel 3·VCC, der interne Ausgangsknoten OD11 ist auf dem Span nungspegel 2·VCC und der P-Kanal-MOS-Transistor PQa für die Ladungsübertragung bleibt im Sperrzustand.
Zu einer Zeit t14 steigt das Steuersignal ΦCPZ von dem Pegel der Massespannung auf den Pegel der Versorgungsspannung VCC an, und als Antwort steigt der Spannungspegel des Knotens ND13 von der Versorgungsspannung VCC auf die hohe Spannung 2·VCC an, so dass der MOS-Transistor PQ11 in den Sperrzustand geht. Bei diesem Vorgang bleibt der MOS-Transistor PQ12 aufgrund seiner Schwellspannung im Sperrzustand, da der Knoten ND12 auf dem Spannungspegel 2·VCC ist.
Zu der Zeit t15 fällt das Steuersignal ΦCPZ von der Versorgungsspannung VCC auf die Massespannung GND ab. Als Antwort senkt das Ladungspumpen durch das Kapazitätselement C12 den Spannungspegel des Knotens ND12 von der hohen Spannung 2·VCC auf die Versorgungsspannung VCC. Wenn der Spannungspegel des Knotens ND12 auf den Pegel der Versorgungsspannung VCC sinkt, um den P-Kanal-MOS-Transistor PQ12 zum elektrischen miteinander Verbinden der Knoten ND13 und OD11 in den Durchlasszustand zu bringen, sind der Knoten ND13 und der interne Ausgangsknoten OD11 auf dem gleichen Spannungspegel 2·VCC, und es fließt kein Strom in dem stabilen Zustand. Der MOS-Transistor PQ11 bleibt im Sperrzustand, da sein Gateanschluss und sein Sourceanschluss auf dem gleichen Potentialpegel sind.
Zu der Zeit t16 steigt das Steuersignal ΦPZ von dem Pegel der Massespannung GND auf den Pegel der Versorgungsspannung VCC an, und als Antwort wird der Knoten ND11 auf den Pegel der Versorgungsspannung VCC angehoben, so dass der Knoten ND12 zuverlässig auf den Pegel der Versorgungsspannung VCC aufgeladen wird.
Wenn das Steuersignal ΦPZ ansteigt, führt das Kapazitätselement CC den Ladungspumpbetrieb durch, um den Ausgangsknoten OD11 von dem Pegel 2·VCC auf den Pegel 3·VCC anzuheben. Wenn der Spannungspegel des Ausgangsknoten OD11 auf dem Spannungspegel 3·VCC ansteigt, ist der Knoten ND12 auf den Pegel der Versorgungsspannung VCC, und der MOS-Transistor PQ12 ist in den Durchlasszustand gebracht, so dass der Knoten ND13 auf den Spannungspegel 3·VCC ansteigt, und der MOS-Transistor PQ11 bleibt im Sperrzustand.
Zu der Zeit t17 fällt das Steuersignal ΦCTFZ von dem Pegel der Versorgungsspannung VCC auf den Pegel der Massespannung GND ab. Als Antwort verringert das Ladungspumpen durch das Kapazitätselement Cb den Spannungspegel des Knotens NDB von der Spannung 3·VCC auf die Spannung 2·VCC und der MOS-Transistor PQa wird in den Durchlasszustand gebracht, um die Ladungen von dem Ausgangsknoten OD11 zu dem Endausgangsknoten FOD zu übertragen, so dass der Endausgangsknoten FOD zuverlässig auf dem Spannungspegel 3·VCC gehalten wird. Bei diesem Ladungsübertragungsvorgang ist der Knoten NDB auf dem Spannungspegel 2·VCC und der Ausgangsknoten OD11 und der Endausgangsknoten FOD sind auf dem gleichen Spannungspegel, der höher ist als der des Knotens NDB. Somit bleibt der MOS-Transistor PQb im Sperrzustand.
Zu der Zeit t18 steigt das Steuersignal ΦCTFZ von dem Pegel der Massespannung GND wieder auf den Pegel der Versorgungsspannung VCC an. Als Antwort hebt das Ladungspumpen durch das Kapazitätselement Cb den Spannungspegel des Knotens NDB auf die Spannung 3·VCC an und der MOS-Transistor PQa geht in den Sperrzustand.
Zu der Zeit t19 fällt das Steuersignal ΦPZ von dem Pegel der Versorgungsspannung VCC auf den Pegel der Massespannung GND, so dass der Spannungspegel des Ausgangsknotens OD11 sich auf 2·VCC verringert. Bei diesem Vorgang ist der MOS-Transistor PQ12 in einem Durchlasszustand, so dass der Spannungspegel des Knotens ND13 sich von 3·VCC auf 2·VCC verringert. Anschließend werden die obigen Vorgänge wiederholt.
Dementsprechend kann, da eine Spannungstreiberstufe 50 angeordnet ist zum Vorladen des Ausgangsknotens, um die Ladungen in dem Vorgang des Vorladens des internen Knotens zu übertragen, die Spannung auf diesem Ausgangsknoten um die Spannung VCC angehoben werden, und die Spannung 3·VCC kann ohne Endausgangsknoten FOD erzeugt werden.
Der Einfachheit halber wird der Betrieb in der Übergangsperiode des anfänglichen Ladungspumpvorgangs nicht beschrieben. Jedoch wird ein Vorgang ähnlich dem in der Schaltung, die die negative Spannung von -2·VCC bei der vierten Ausführungsform erzeugt, durchgeführt, und die Schwellspannungen der Transistoren vom Anreicherungstyp werden verwendet, um schrittweise den Spannungspegel der Endausgangsspannung anzuheben, während das Auftreten eines Verluststroms verhindert wird.
Die stabilisierende Kapazität C4, die am Endausgangsknoten FOD vorgesehen ist, kann weggelassen werden, wenn die Laständerungen am Endausgangsknoten FOD klein sind.
Steuersignale ΦPZ, ΦCPZ, ΦCTZ und ΦCTFZ können erzeugt werden durch Invertieren der Ausgangssignale der Steuersignalerzeugungsschaltungen aus 12.
Ähnlich der zweiten Ausführungsform werden daher Steuersignale ΦPZ, ΦCPZ, ΦCTZ und ΦCTFZ nicht benötigt zum Wechseln zwischen der Massespannung GND und der Versorgungsspannung VCC, und können ersetzt werden durch Signale, die zwischen irgendwelchen gewünschten Spannungen wechseln, sofern die An/Aus-Bedingungen der MOS-Transistoren der Bauelemente erfüllt sind.
Gemäß der sechsten Ausführungsform ist das Kapazitätselement, wie oben beschrieben für die Ladungspumpe am Ausgangsknoten der Schaltung angeordnet, welche die Spannung 2·VCC erzeugt, und eine Stufe der Ladungsübertragungsstufe ist weiter angeordnet, in der das An/Ausschalten des Ladungsübertragungstransistors PQa gesteuert wird durch das Kapazitätselement und den MOS-Transistor, der das Potential des Ausgangsknotens erfasst. Dementsprechend wird der Fluss von Verluststromladungen verhindert, und die Ladungen können effizient verwendet werden zum Erzeugen der hohen Spannung 3·VCC.
Siebte Ausführungsform
16 zeigt schematisch einen Aufbau einer Spannungserzeugungsschaltung gemäß einer siebten Ausführungsform der Erfindung. In 16 sind Ladungsübertragungsstufen XFP1 bis XFPn kaskadenartig zwischen den internen Knoten ND12 und den Endausgangsknoten FOD angeordnet. Jeder der Ladungsübertragungsstufen XFP1 bis XFPn ist im Aufbau gleich der in 14 gezeigten Ladungsübertragungsstufe XFP.
Kapazitätselemente CC1 bis CCn-1 sind den Eingangsknoten ODP1 bis ODPn-1 der jeweiligen Ladungsübertragungsstufen XFP2 bis XFPn entsprechend angeordnet. Die Kapazitätselemente CCl bis CCn-1 werden durch die Steuersignaleingangsknoten S11 und S12 abwechselnd mit Steuersignalen ΦPZ und ΦCPZ versorgt. Die Ladungsübertragungsstufen XFP1 bis XFPn werden durch die Steuer signaleingangsknoten S13 und S52 abwechselnd mit Steuersignalen ΦCTZ und ΦCTFZ versorgt. Somit werden die Ladungsübertragungsstufen XFP1, XFP3,... und XFPn-1 in ungeradzahligen Stufen durch Steuersignaleingangsknoten S13 mit dem Steuersignal ΦCTZ versorgt, um die Ladungen zu übertragen, und Ladungsübertragungsstufen XFP2,... und XFPn in geradzahligen Stufen werden versorgt mit dem Steuersignal ΦCTFZ durch Steuersignaleingangsknoten S52 und die Ladungsübertragung wird gesteuert.
Jede der Ladungsübertragungsstufen XFP1 bis XFPn hebt die empfangene Spannung um die Versorgungsspannung VCC an. Daher wird eine Spannung (n+1)·VCC auf dem Endausgangsknoten FOD erzeugt.
Zum Steuern des Betriebs des Ansammelns der Ladungen auf dem Knoten ND12 sind N-Kanal-MOS-Transistoren NQ11 und NQ12 überkreuz angeordnet, und sind Kapazitätselemente C11 und C12, die den Ladungspumpbetrieb auf Knoten ND11 und ND12 gemäß Steuersignalen ΦPZ und ΦCPZ durchführen, angeordnet. Der Schaltungsabschnitt, der den Ladungspumpbetrieb auf den Knoten ND12 durchführt, ist im Aufbau gleich wie der in den 3 und 14 gezeigte, und daher wechselt die Spannung am Knoten ND12 zwischen der Spannung VCC und der hohen Spannung 2·VCC.
17 ist ein Zeitablaufdiagramm, das einen Betrieb der Spannungserzeugungsschaltung aus 16 in dem stabilen Zustand zeigt. Mit Bezug auf die 14 und 17 wird nun der Betrieb der Spannungserzeugungsschaltung aus 16 im stabilen Zustand beschrieben.
17 veranschaulicht Wellenformen der Spannungen auf den Eingangsknoten und den internen Knoten der Ladungsübertragungsstufen XFPi-1, XFPi und XFPi+1. Die Ladungsübertragungsstufen XFPi-1 und XFPi+1 werden versorgt mit dem Steuersignal ΦCTF, und die Ladungsübertragungsstufe XFPi wird versorgt mit dem Steuersignal ΦCT. Der Eingangsknoten NDIj der Ladungsübertragungsschaltung XFPj ist mit dem internen Ausgangsknoten ODPj-1 der Ladungsübertragungsschaltung XFPj-1 in der vorhergehenden Stufe verbunden. 17 veranschaulicht interne Ausgangsknoten ODIi-1 und ODIi, die dem Eingangsknoten NDIi bzw. NDIi+1 entsprechen. Die Potentiale der Eingangsknoten der jeweiligen Ladungsübertragungsstufen werden nun mit Bezug auf 14 beschrieben.
Wenn das Steuersignal ΦPZ auf den Pegel der Massespannung GND fällt, sinkt das Potential am Eingangsknoten NDIi-1 der Ladungsübertragungsstufe XFPi-1 von einem Spannungspegel i·VCC auf einen Spannungspegel (i-1)·VCC. In der Ladungsübertragungsstufe XFPi+1 sinkt die Spannung seines Eingangsknotens NDIi+1 von den Spannungspegel (i+1)·VCC auf den Spannungspegel (i+1)·VCC. In diesen Übertragungsstufen XFPi-1 und XFPi+1 sind die internen Knoten NDBi-1 und NDBi+1 auf die Spannungspegel festgesetzt, die den Spannungspegeln der nachfolgenden Ladungsübertragungsstufen XFPi bzw. XFPi+2 entsprechen, da der MOS-Transistor PQb in einem Durchlasszustand ist.
Wenn der Eingangsknoten NDIi+1 der der Ladungsübertragungsstufe XFPi folgenden Ladungsübertragungsstufe XFPi+1 auf den Spannungspegel (i+1)·VCC sinkt, sinkt der Spannungspegel des Ausgangsknotens NDBi der Ladungsübertragungsschaltung XFPi von (i+2)·VCC auf (i+1)·VCC, da der MOS-Transistor PQd im Durchlasszustand ist.
Wenn das Steuersignal ΦCPZ vom Pegel der Massespannung GND auf den Pegel der Versorgungsspannung VCC ansteigt, hebt das Ladungspumpen durch das entsprechende Kapazitätselement CCi in der Ladungsübertragungsstufe XFPi den Spannungspegel des Ein gangsknotens NDIi von der Spannung i·VCC auf die Spannung (i+1)·VCC an. Da der MOS-Transistor PQb in der Ladungsübertragungsstufe XFPi-1 in einem Durchlasszustand ist, hebt eine solche angehobene Spannung des Knotens NDIi den Spannungspegel des Knotens NDBi-1 auf (i+1)VCC an, und der entsprechende MOS-Transistor PQa wird im Sperrzustand gehalten.
Ebenso steigt der Spannungspegel des internen Knotens NDBi+1 in der Ladungsübertragungsstufe XFPi+1 auf die Spannung (i+3)·VCC an, und der entsprechende P-Kanal-MOS-Transistor PQa wird im Sperrzustand gehalten.
Wenn das Steuersignal ΦCTZ von der Versorgungsspannung VCC auf die Massespannung GND abfällt erreicht der interne Knoten NDBi in der Ladungsübertragungsstufe XFPi den Spannungspegel i·VCC, der MOS-Transistor PQa geht in den Durchlasszustand, um die Spannung (i+1)·VCC am internen Knoten NDIi auf den Eingangsknoten NDIi+1 in der nachfolgenden oder stromabwärtsseitigen Ladungsübertragungsstufe XFPi+1 zu übertragen. Bei dieser Ladungsübertragung wird der Rückfluss von Ladungen in die Ladungsübertragungsstufen XFPi-1 und XFPi+1 verhindert, da die MOS-Transistoren PQa in einem Sperrzustand (nicht leitenden Zustand) sind.
Wenn das Steuersignal ΦCPZ auf den Pegel der Versorgungsspannung VCC ansteigt, steigt der Spannungspegel des internen Knotens NDBi in der Ladungsübertragungsstufe XFPi von der Spannung i·VCC auf die Spannung (i+1)VCC an, und das Gatepotential des entsprechenden P-Kanal-MOS-Transistors PQa wird gleich oder höher als sein Sourceanschlusspotential, so dass der MOS-Transistor PQA in den Sperrzustand gebracht wird.
Wenn das Steuersignal ΦPZ von der Massespannung GND auf die Versorgungsspannung VCC ansteigt, führen die Kapazitätselement CCi-1 und CCi+1 in den Ladungsübertragungsstufen XFPi-1 und XFPi+1 die Ladungspumpvorgänge durch, um die Spannungspegel der entsprechenden Eingangsknoten jeweils um die Versorgungsspannung VCC anzuheben. Somit erreicht der Eingangsknoten NDIi-1 der Ladungsübertragungsstufe XFPi-1 den Spannungspegel i·VCC, und der Eingangsknoten NDIi+1 der Ladungsübertragungsstufe XFPi+1 erreicht den Spannungspegel (i+2)·VCC.
In einem derartigen Zustand geht der MOS-Transistor PQb in der Ladungsübertragungsstufe XFPi in den Durchlasszustand, da dessen Gateanschlusspotential geringer ist als dessen Sourceanschlusspotential, und der interne Knoten NDBi steigt auf den Pegel der Spannung (i+2)·VCC an, der gleich dem des Eingangsknotens NDIi+1 der Ladungsübertragungsstufe XFPi+1 ist, und der MOS-Transistor PQa wird im Sperrzustand gehalten, um den Rückfluss von Ladungen zu verhindern.
In diesem Zustand fällt das Steuersignal ΦCTZF von der Versorgungsspannung VCC auf die Massespannung GND, und in den Ladungsübertragungsstufen XFPi-1 und XFPi+1 werden die Spannungspegel der internen Knoten NDBi-1 und NDBi+1 um die Versorgungsspannung VCC verringert, und die entsprechenden MOS-Transistoren PQa werden in den Durchlasszustand gebracht. Folglich werden Ladungen von dem Eingangsknoten NDIi-1 zu dem Ausgangsknoten ODPi-1 (NDIi) übertragen, und werden auch die Ladungen von dem Eingangsknoten NDIi+1 zu dem Ausgangsknoten in der Ladungsübertragungsstufe XFPi+1 übertragen.
Anschließend werden die obigen Vorgänge wiederholt, so dass die Ladungsübertragungsstufen XFPi bis XFPn abwechselnd den Ladungspumpvorgang durchführen zum Anheben der empfangenen Spannungen, sodass die Versorgungsspannung VCC, und schließ lich die Spannung (n+1)·VCC auf dem Endausgangsknoten FOD erzeugt werden kann.
In der Erzeugungsschaltung für hohe Spannung wird in der Übergangszeitspanne der Anfangsperiode des Ladungspumpbetriebs wie bei der sechsten Ausführungsform die Schwellspannung eines MOS-Transistors verwendet zum Steuern des Einstellens des Sperrzustandes des MOS-Transistors, um das Auftreten eines Verluststromes zu verhindern, und der Spannungspegel eines jeden Knotens wird schrittweise angehoben, um den endgültigen stabilen Spannungspegel zu erreichen.
Bei dieser siebten Ausführungsform können die Hochpegelspannung und die Tiefpegelspannung der Steuersignale ΦPZ, ΦCPZ, ΦCTZ und ΦCTFZ jeweils verschieden voneinander sein.
Gemäß der siebten Ausführungsform der Erfindung ist, wie oben beschrieben, eine Mehrzahl von Ladungsübertragungsstufen kaskadenartig angeordnet, die Kapazitätselemente werden verwendet zum Durchführen des Ladungspumpbetriebes auf den Eingangsknoten der jeweiligen Ladungsübertragungsstufen, und die Ladungsübertragungsvorgänge werden in einer abwechselnden Art und Weise durchgeführt. Dementsprechend kann die interne Spannung auf einem gewünschten Pegel mit verringertem Stromverbrauch erzeugt werden.
Die Steuersignal ΦPZ, ΦCPZ, ΦCTZ und ΦCTFZ können durch Invertieren aller Ausgangssignale der Steuersignalerzeugungsschaltung aus 12 erzeugt werden.
Achte Ausführungsform
18 zeigt einen Aufbau einer Spannungserzeugungsschaltung gemäß einer achten Ausführungsform der Erfindung. Die Span nungserzeugungsschaltung aus 18 unterscheidet sich im Aufbau von der Spannungserzeugungsschaltung aus 1 in den folgenden Punkten. Die überkreuzt gekoppelten P-Kanal-MOS-Transistoren PQ1 und PQ2 in 1 sind durch N-Kanal-MOS-Transistoren NQQ1 und NQQ2 ersetzt, die eine Ladungsübertragungsstufe bilden. Der N-Kanal-MOS-Transistor NQQ1 ist zwischen einen Vorladespannungsversorgungsknoten NDD2 und den internen Knoten ND2 geschaltet, und besitzt einen mit einem internen Knoten (erster interner Knoten) NDD1 verbundenen Gateanschluss (Steuerelektrode). Der Vorladespannungsversorgungsknoten NDD2 ist mit einem Masseknoten GG verbunden, der die Massespannung GND der Referenzspannung liefert.
Der N-Kanal-MOS-Transistor NQQ2 ist zwischen die internen Knoten NDD1 und NDD2 geschaltet und besitzt einen Gateanschluss, der mit dem das Steuersignal ΦP empfangenden Steuersignaleingangsknoten S1 verbunden ist. Der interne Knoten NDD1 ist über das Kapazitätselement CQ1 mit dem Eingangsknoten S32 verbunden, der das Steuersignal ΦCTF empfängt.
Der Aufbau der Ladungsübertragungsstufe, die zwischen dem Eingangsknoten ND2 und dem Ausgangsknoten OD1 angeordnet ist, ist der gleiche wie der in 1 gezeigte. Entsprechende Elemente sind mit den gleichen Bezugszeichen versehen und die Beschreibung davon wird nicht wiederholt.
Die Steuersignale ΦCTF, ΦP, ΦCP und ΦCT wechseln alle zwischen der Massespannung GND und der Versorgungsspannung VCC, und werden von der Steuerschaltung aus 12 erzeugt.
Die MOS-Transistoren NQQ1 und NQQ2 entsprechen dem beanspruchten ersten bzw. zweiten Transistor, und das Kapazitätselement CQ1 entspricht dem beanspruchten ersten Kapazitätselement. Das Steuersignal ΦCTF entspricht dem ersten Steuersignal, und das Steuersignal ΦP entspricht dem zweiten Steuersignal in den Ansprüchen. Die MOS-Transistoren NQ1 und NQ2 entsprechen dem beanspruchten dritten bzw. vierten Transistor, und die Kapazitätselemente C2 und C3 entsprechen dem beanspruchten zweiten bzw. dritten Kapazitätselement. Die Steuersignal ΦCP und ΦCT entsprechen den beanspruchten dritten bzw. vierten Steuersignal. Alle MOS-Transistoren sind jeweils vom Anreicherungstyp.
19 ist ein Signalwellenformdiagram, das einen Betrieb der Spannungserzeugungsschaltung aus 18 veranschaulicht. Mit Bezug auf 19 wird nun der Betrieb der Spannungserzeugungsschaltung aus 18 beschrieben. 19 veranschaulicht die Signalwellenformen in dem Fall, bei dem die negative Spannung -VCC an dem Ausgangsknoten OD1 erzeugt wird.
Zu der Zeit t0 sind die Steuersignale ΦP, ΦCT und ΦCTF auf dem L-Pegel, und das Steuersignal ΦCP ist auf dem H-Pegel. In diesem Zustand ist der interne Knoten ND2 auf dem Pegel der Massespannung GND durch den Ladungspumpbetrieb des Kapazitätselementes C2, welches das Steuersignal ΦCP empfängt. Der interne Knoten ND3 erreicht den Pegel der negativen Spannung -VCC durch den Ladungspumpbetrieb des Kapazitätselementes C3. Im stabilen Zustand, wenn der interne Knoten ND2 auf dem Pegel der Massespannung GND ist, ist der MOS-Transistor NQ2 in den Durchlasszustand gebracht (Ausgangsknoten OD1 ist auf dem Pegel der negativen Spannung -VCC), und der interne Knoten ND3 ist auf dem gleichen Spannungspegel wie der des Ausgangsknotens OD1 gesetzt.
Der interne Knoten NDD1 ist durch den Ladungspumpbetrieb des Kapazitätselementes CQ1 auf dem Pegel der Massespannung GND. Das Steuersignal ΦP ist auf dem L-Pegel der Massespannung, und der MOS-Transistor NQQ2 ist im Sperrzustand.
Zu der Zeit t1 steigt das Steuersignal ΦP auf den H-Pegel der Versorgungsspannung VCC an. Als Antwort auf diesen Anstieg des Steuersignals ΦP geht der MOS-Transistor NQQ2 in den Durchlasszustand, so dass die internen Knoten NDD1 und ND2 elektrisch miteinander verbunden werden, um den gleichen Spannungspegel zu erreichen (auf den Massespannungspegel gesetzt).
Zu der Zeit t2, fällt das Steuersignal ΦCP auf den L-Pegel der Massespannung GND, während das Steuersignal ΦP auf dem H-Pegel ist. Als Antwort auf den Abfall des Steuersignals ΦCP verringert das Ladungspumpen durch das Kapazitätselement C2 den Spannungspegel des Knotens ND2. Da der MOS-Transistor NQQ2 in einem Durchlasszustand ist, senkt das Ladungspumpen durch das Kapazitätselement C2 die Spannungspegel der Knoten NDD1 und ND2 von der Massespannung auf die negative Spannung -VCC ab. Indem das Kapazitätselement C2 derart ausgelegt ist, dass es einen Kapazitätswert wesentlich größer als das des Kapazitätselementes CQ1 hat, können beide internen Knoten NDD1 und ND2 von dem Pegel der Massespannung GND auf den Pegel der negativen Spannung -VCC abgesenkt werden.
Wenn der Spannungspegel des internen Knotens ND2 auf den Pegel der negativen Spannung -VCC sinkt, geht der MOS-Transistor NQ2 in der Ausgangsladungsübertragungsstufe in den Sperrzustand, so dass der interne Knoten ND3 von dem Ausgangsknoten OD1 getrennt ist, und tritt in einen elektrischen Schwebezustand ein.
In diesem Zustand wird zu der Zeit t3 das Steuersignal ΦCT von dem Pegel der Massespannung GND auf den Pegel der Versorgungsspannung VCC angehoben. Als Antwort auf den Anstieg des Steuersignals ΦCT hebt das Ladungspumpen durch das Kapazitätselement C3 den Spannungspegel des Knotens ND3 von der negativen Spannung -VCC auf den Pegel der Massespannung GND an, und der MOS-Transistor NQ1 wird in den Durchlasszustand gebracht, um den internen Knoten ND2 elektrisch mit dem Ausgangsknoten OD1 zu verbinden. Wenn der Ausgangsknoten OD1 auf einem höheren Spannungspegel ist als der interne Knoten ND2, bewegen sich positive Ladungen von dem Ausgangsknoten OD1 zu dem internen Knoten ND2, so dass der Spannungspegel des Ausgangsknotens OD1 sinkt.
Der interne Knoten ND3 ist auf den Pegel der Massespannung GND. In diesem stationären Zustand ist die Gate-Source-Spannung des MOS-Transistors NQ1 gleich der Versorgungsspannung VCC, und die Ladungen können zwischen dem internen Knoten ND2 und dem Ausgangsknoten OD1 ohne einen Einfluss durch die Schwellspannung des MOS-Transistors NQ1 übertragen werden.
Wenn der MOS-Transistor NQ1 in den Durchlasszustand gebracht ist, um die Ladungen zwischen den internen Knoten ND2 und dem Ausgangsknoten OD1 zu bewegen, erreichen Gate- und Sourceanschluss des MOS-Transistors NQ2 den gleichen Potentialpegel. In diesem Zustand ist der MOS-Transistor NQ2 vom Anreicherungstyp und bleibt aufgrund seiner Schwellspannung im Sperrzustand.
Zu der Zeit t4 fällt das Steuersignal ΦCT von dem H-Pegel auf den L-Pegel. Als Antwort senkt das Ladungspumpen durch das Kapazitätselement C3 den Spannungspegel des internen Knotens ND3 wieder auf die negative Spannung -VCC, und der MOS-Transistor NQ1 geht in den Sperrzustand.
Wenn sich die Ladungen zwischen den internen Knoten ND2 und dem Ausgangsknoten OD1 bewegen, ist der MOS-Transistor NQQ2 in einem Durchlasszustand, um die internen Knoten NDD1 und ND2 elektrisch miteinander zu verbinden, und kann der MOS- Transistor NQQ2 negative Ladungen von dem internen Knoten ND2 zu dem internen Knoten NDD1 liefern, so dass die Ladungen effizient übertragen werden können. In dem obigen Vorgang bleibt der MOS-Transistor NQQ1 in dem Sperrzustand, da die internen Knoten NDD1 und ND2 auf im wesentlichen gleichen Potentialen sind, und die Gate-Source-Spannung davon ist geringer als die Schwellspannung.
Zu der Zeit t5 wird das Steuersignal ΦCP von dem L-Pegel der Massespannung GND auf den H-Pegel der Versorgungsspannung VCC angehoben. Als Antwort auf den Anstieg des Steuersignals ΦCP hebt das Ladungspumpen durch das Kapazitätselement C2 das Potential des internen Knotens ND2 von dem Pegel der negativen Spannung -VCC an. In diesem Zustand ist das Steuersignal ΦP auf dem Pegel der Versorgungsspannung VCC und der MOS-Transistor NQQ2 ist in einem Durchlasszustand, so dass die Spannungspegel der beiden internen Knoten NDD1 und ND2 auf die Massespannung GND ansteigen.
Zu der Zeit t6 fällt das Steuersignal ΦP auf den L-Pegel und der MOS-Transistor NQQ2 ist im Sperrzustand, und die internen Knoten ND2 und NDD1 sind elektrisch voneinander getrennt.
Zu der Zeit t7 steigt das Steuersignal ΦCTF auf den H-Pegel. Dadurch hebt der Ladungspumpbetrieb des Kapazitätselementes CQ1 den Spannungspegel des internen Knotens NDD1 von der Massespannung GND auf die Versorgungsspannung VCC (der MOS-Transistor NQQ2 ist im Sperrzustand). Gemäß diesem Anstieg des Potentialpegels des internen Knotens NDD1 wird der MOS-Transistor NQQ1 in den Durchlasszustand gebracht, um den internen Knoten ND2 auf den Pegel der Massespannung GND vorzuladen.
Zu der Zeit t8 fällt das Steuersignal ΦCTF auf den L-Pegel. Als Antwort senkt das Ladungspumpen durch das Kapazitätselement CCl das Potential des internen Knotens NDD1 wieder auf den Pegel der Massespannung GND, und der MOS-Transistor NQQ1 wird in den Sperrzustand gebracht (der Knoten ND2 ist auf dem Massespannungspegel).
Anschließend werden die zwischen der Zeit t0 bis zu der Zeit t8 durchgeführten Vorgänge wiederholt, so dass am Ausgangsknoten OD1 die negative Spannung -VCC erzeugt wird, die der Potentialamplitude des internen Knotens ND2 entspricht. Ein stabilisierendes Kapazitätselement 4 fällt die negative Spannung -VCC am Ausgangsknoten OD1 stabil.
In der Übergangsperiode, bevor der Spannungspegel des Ausgangsknotens OD1 stabil wird, erreicht der Knoten NDD1 den Pegel der Versorgungsspannung VCC gemäß dem H-Pegel des Steuersignals ΦCTF in der Zeitspanne zwischen den Zeiten t7 und t8, um den MOS-Transistor NQ1 in den Durchlasszustand zu bringen, so dass der interne Knoten ND2 mit dem auf den Massespannungspegel zu setzenden Masseknoten verbunden wird. Nachdem der MOS-Transistor NQQ1 in den Sperrzustand gebracht worden ist, wird das Steuersignal ΦCP von dem H-Pegel auf den L-Pegel abgesenkt. Gemäß einem solchen Steuerverfahren erreicht der interne Knoten ND2 den Pegel der negativen Spannung -VCC und positive Ladungen fließen von dem Ausgangsknoten OD1 in den internen Knoten ND2 (negative Ladungen fließen von dem internen Knoten ND2 in den Ausgangsknoten OD1), wenn der MOS-Transistor NQ1 im Durchlasszustand ist, und der Spannungspegel des Ausgangsknotens OD1 sinkt schrittweise.
Selbst wenn sich die Ladungen in dem Übergangszustand bewegen, ist der interne Knoten ND2 auf dem Pegel der negativen Spannung -VCC und der MOS-Transistor NQ2 besitzt ein Ga teanschlusspotential, welches das Source- und das Drainanschlusspotential nicht übersteigt, und verbleibt im Sperrzustand. In diesem Zustand kann der MOS-Transistor NQ1 im Durchlasszustand gehalten werden gemäß dem Steuersignal ΦCT. In der Übergangsperiode können daher negative Ladungen zuverlässig von dem Ausgangsknoten OD1 bereitgestellt werden zum schrittweisen Verringern von dessen Potentialpegel.
Bei dem Aufbau der Spannungserzeugungsschaltung aus 18 werden nur N-Kanal-MOS-Transistoren verwendet. Daher ist es nicht notwendig, einen Bereich zum Isolieren eines P-Kanal-MOS-Transistors von einem N-Kanal-MOS-Transistor bereitzustellen, und die Schaltungsfläche kann verringert werden. Weiter sind Schritte zum Bilden des P-Kanal-MOS-Transistors nicht notwendig, so dass die Anzahl der Herstellungsschritte und die Herstellungskosten verringert werden können.
Die Gateanschlusspotentiale der MOS-Transistoren NQ1, NQ2, NQQ1 und NQQ2 werden einzeln gesteuert durch die Steuersignale ΦCT, ΦCP, ΦCTF bzw. ΦP. Daher können durch passendes Einstellen des Zeitablaufs dieser Steuersignale die Ladungen übertragen werden nach dem Abtrennen eines Pfades des Flusses von Verluststromladungen, und der Fluss der Verluststromladungen kann verhindert werden, so dass die negativen Ladungen effizient an den Ausgangsknoten OD1 übertragen werden können, um die negative Spannung -VCC zu erzeugen.
Ähnlich dem Aufbau der ersten Ausführungsform aus 1 kann der in 18 gezeigte Aufbau den vom Ausgangsknoten OD1 erzeugten Spannungspegel auf irgendeinen gewünschten Pegel einstellen durch passendes Einstellen der Amplituden der Steuersignale ΦCT, ΦCP, ΦP und ΦCTF sowie des Pegels der Spannung, die an einen Masseknoten OGG angelegt ist, der als mit dem MOS-Transistor NQQ1 verbundener Vorladungsspannungsversorgungsknoten dient.
Gemäß der achten Ausführungsform der Erfindung sind, wie oben beschrieben, die Ladungsübertragungsstufen kaskadenartig angeordnet, führen diese Ladungsübertragungsstufen abwechselnd die Ladungsübertragung durch, und werden das Vorladen und das Ladungsanhäufen abwechselnd durchgeführt auf den internen Knoten, die mit diesen Ladungsübertragungsstufen verbunden sind. Somit können die Ladungen effizient verwendet werden zum Erzeugen der negativen Spannung auf einem vorgesehenen Spannungspegel. Weiter sind die Schaltungen auf den MOS-Transistoren des gleichen Leitfähigkeitstyps ausgebildet, und daher wird kein Bereich zum voneinander Isolieren der PMOS- und NMOS-Transistoren benötigt. Darüber hinaus kann die Anzahl der Herstellungsschritte verringert werden, und daher können die Herstellungskosten verringert werden.
Neunte Ausführungsform
20 zeigt einen Aufbau einer Spannungserzeugungsschaltung gemäß einer neunten Ausführungsform der Erfindung. Die in 20 gezeigte Spannungserzeugungsschaltung unterscheidet sich im Aufbau von der Spannungserzeugungsschaltung aus 1 in den folgenden Punkten. Die in 3 gezeigten überkreuzt gekoppelten N-Kanal-MOS-Transistoren NQ11 und NQ12 sind durch P-Kanal-MOS-Transistoren PQQ1 und PQQ2 ersetzt. Der P-Kanal-MOS-Transistor PQQ1 ist zwischen einen Vorladespannungsversorgungsknoten NDD12 und den internen Knoten ND12 geschaltet und besitzt einen mit einem internen Knoten NDD13 verbundenen Gateanschluss.
Der Vorladespannungsversorgungsknoten NDD12 ist mit dem Spannungsversorgungsknoten PW, der die Versorgungsspannung VCC liefert, verbunden und liefert Ladungen zum Vorladen des in ternen Knotens ND12 auf dem Pegel der Versorgungsspannung VCC. Der interne Knoten NDD13 ist über ein Kapazitätselement CQ13 an den Eingangsknoten S52 gekoppelt, der ein Steuersignal ΦCTFZ empfängt. Die hohe Spannung 2VCC (=2·VCC) wird am Ausgangsknoten OD11 erzeugt.
Der P-Kanal-MOS-Transistor PQQ2 ist zwischen die internen Knoten ND12 und NDD13 geschaltet und besitzt einen Gateanschluss, welcher mit dem das Steuersignal ΦPZ empfangenden Eingangsknoten S11 verbunden ist.
Eine Ladungsübertragungsstufe, die Ladungen zwischen dem internen Knoten ND12 und dem Ausgangsknoten OD11 überträgt, hat den gleichen Aufbau wie die in 3 gezeigte. Sich entsprechende Elemente sind mit den gleichen Bezugszeichen gekennzeichnet und die Beschreibungen davon werden nicht wiederholt.
Der interne Knoten ND12 ist mit dem Eingangsknoten S12 verbunden, der das Steuersignal ΦCPZ über das Kapazitätselement C12 empfängt.
Diese Steuersignale ΦPZ, ΦCPZ, ΦCTZ und ΦCTFZ werden erzeugt durch Invertieren der Steuersignal ΦP, ΦCP, ΦCT und ΦCTF, die von den Steuersignalerzeugungsschaltungen erzeugt werden.
In dem in 20 gezeigten Aufbau entsprechen für die Zuordnung mit den beanspruchten Elementen die MOS-Transistoren PQQ1 und PQQ2 dem ersten bzw. dem zweiten Transistor, und die MOS-Transistoren PQ11 und PQ12 entsprechen dem dritten bzw. dem vierten Transistor. Die Steuersignale ΦCTFZ, ΦPZ, ΦCPZ und ΦCTZ entsprechen dem ersten, dem zweiten, dem dritten bzw. dem vierten Steuersignal. Die Kapazitätselemente CQ13, C12 und C13 entsprechend dem ersten, dem zweiten bzw. dem dritten Kapazitätselement.
21 ist ein Signalwellenformdiagramm, das einen Betrieb der Spannungserzeugungsschaltung aus 20 veranschaulicht. Die in 20 gezeigte Spannungserzeugungsschaltung erzeugt eine Spannung von 2·VCC am Eingangsknoten OD11 auf der Basis der Spannung VCC, die an den Spannungsversorgungsknoten PW angelegt ist. Dementsprechend können die Betriebswellenformen der Spannungserzeugungsschaltung aus 20 erreicht werden durch Invertieren von Spannungspolaritäten der Signale und Knoten der in 18 gezeigten Spannungserzeugungsschaltung, und durch Messen der Spannungen an den jeweiligen Knoten mit Bezug auf die Versorgungsspannung VCC. Daher wird der Betrieb der Spannungserzeugungsschaltung aus 20 nun kurz mit Bezug auf 21 beschrieben.
Zu der Zeit t0 sind die Steuersignale ΦPZ, ΦCTZ und ΦCTFZ auf dem H-Pegel der Versorgungsspannung VCC, und das Steuersignal ΦCPZ ist auf dem L-Pegel der Massespannung GND. In diesem Zustand ist der Knoten ND12 auf dem Pegel der Versorgungsspannung VCC und der Knoten ND13 ist auf dem Pegel der Versorgungsspannung VCC. Der MOS-Transistor PQQ2 ist in einem Sperrzustand, und der MOS-Transistor PQQ1 ist auch in einem Sperrzustand. Ähnlich der zweiten Ausführungsform ist der Knoten ND13 durch den Ladungspumpbetrieb des Kapazitätselementes C13 auf dem Pegel der hohen Spannung 2VCC, und der MOS-Transistor PQ11 ist im Sperrzustand (nicht leitenden Zustand). Der MOS-Transistor PQ12 ist in einem Durchlasszustand (leitenden Zustand), und der interne Knoten ND13 ist elektrisch an den Ausgangsknoten OD11 gekoppelt.
Zu der Zeit t1 fällt das Steuersignal ΦPZ von dem H-Pegel der Versorgungsspannung VCC auf den L-Pegel der Massespannung GND, und der MOS-Transistor PQQ2 geht in den Durchlasszustand, um den internen Knoten NDD13 an den internen Knoten ND12 elektrisch zu koppeln. Der MOS-Transistor PQQ1 verbleibt im Sperrzustand, da dessen Gate-, Source- und Drainanschlusspotential zueinander gleich sind.
Zu der Zeit t2 steigt das Steuersignal ΦCPZ von dem L-Pegel auf den H-Pegel. Als Antwort auf den Anstieg des Steuersignals ΦCPZ hebt das Ladungspumpen durch das Kapazitätselement C12 den Spannungspegel des Knotens ND12 durch eine Amplitude VCC des Steuersignals ΦCPZ von der Versorgungsspannung VCC auf die hohe Spannung 2VCC. Bei diesem Vorgang ist der MOS-Transistor PQQ2 im Durchlasszustand, so dass der Spannungspegel des Knotens NDD13 auf die hohe Spannung 2VCC ansteigt. Mit dem Kapazitätselement C12, dessen Kapazitätswert wesentlich größer ist als der des Kapazitätselements CQ13, kann der Knoten NDD13, ähnlich dem Ladebetrieb des Knotens NDD12, auf den Pegel der hohen Spannung 2VCC aufgeladen werden. Gemäß dem Anstieg des Potentialpegels des Knotens NDD13 geht der MOS-Transistor PQQ1 in den Sperrzustand.
Gemäß dem Anstieg des Potentialpegels des internen Knotens ND12 geht der MOS-Transistor PQ12 in den Sperrzustand (Ausgangsknoten OD11 ist auf den Potentialpegel der Spannung 2VCC), und der interne Knoten ND13 ist getrennt von dem Ausgangsknoten OD11.
Zu der Zeit t3 fällt das Steuersignal ΦCTZ von dem H-Pegel auf den L-Pegel ab, und das Ladungspumpen durch das Kapazitätselement C13 senkt den Potentialpegel des internen Knotens ND13 von der hohen Spannung 2VCC auf die Versorgungsspannung VCC ab. Wenn das Potential des internen Knotens ND13 auf den Pegel der Versorgungsspannung VCC abgesenkt ist, geht der MOS-Transistor PQ11 in den Durchlasszustand, um Ladungen zwischen dem internen Knoten ND12 und dem Ausgangsknoten OD11 zu übertragen. Da der absolute Wert der Schwellspannung des MOS-Transistors PQ11 wesentlich geringer ist als die Versorgungsspannung VCC, können die Ladungen zwischen den internen Knoten ND12 und dem Ausgangsknoten OD11 ohne Einfluss auf die Schwellspannung des MOS-Transistors PQ11 übertragen werden. Wenn der Spannungspegel des Ausgangsknotens OD11 geringer ist als die Spannung 2VCC, werden positive Ladungen von dem internen Knoten ND12 an den Ausgangsknoten OD11 geliefert, und der Spannungspegel des Ausgangsknotens OD11 steigt an.
Zu der Zeit t4 steigt das Steuersignal ΦCTZ von dem L-Pegel auf den H-Pegel an, und das Ladungspumpen durch das Kapazitätselement C13 hebt den Potentialpegel des internen Knotens ND13 wieder auf die hohe Spannung 2VCC an. Dementsprechend geht der MOS-Transistor PQ11 in den Sperrzustand, und der Ladungsübertragungsvorgang ist abgeschlossen. In diesem Zustand ist der Potentialpegel des internen Knotens ND12 geringer als der Potentialpegel des internen Knotens ND13, und die positiven Ladungen bewegen sich von dem internen Knoten ND13 zu dem Ausgangsknoten OD11 über den MOS-Transistor PQ12, selbst wenn der MOS-Transistor PQ12 in einem Durchlasszustand ist. Als Antwort steigt der Spannungspegel des Ausgangsknotens OD11 an, so dass die abgeflossenen Ladungen effektiv verwendet werden und kein Verluststrom fließt. Dies ist genauso wie bei der zweiten Ausführungsform.
Zu der Zeit t5 fällt das Steuersignal ΦCPZ von dem H-Pegel auf den L-Pegel, und als Antwort senkt das Ladungspumpen durch das Kapazitätselement C12 den Spannungspegel des internen Knotens ND12 von der hohen Spannung 2VCC auf die Versorgungsspannung VCC. Wenn der interne Knoten ND12 den Pegel der Versorgungsspannung VCC erreicht geht der MOS-Transistor PQ12 in den Durchlasszustand, um das Potential des Knotens ND13 und des Ausgangsknotens OD11 aneinander anzugleichen, und dementsprechend wird der MOS-Transistor PQ11 in den Sperrzustand gebracht, und der interne Knoten ND13 ist von dem Ausgangsknoten OD11 getrennt (in dem Fall, in dem der Spannungspegel des Ausgangsknotens OD11 höher ist als die Versorgungsspannung VCC).
Da der MOS-Transistor PQQ2 im Durchlasszustand ist, sinkt der Spannungspegel des internen Knotens NDD13 von der positiven hohen Spannung 2VCC auf die Versorgungsspannung VCC gemäß der Potentialänderung auf dem internen Knoten ND12. In diesem Zustand sind der Gate- und der Sourceanschluss des MOS-Transistors PQQ1 vom Anreicherungstyp auf das gleiche Potential gesetzt, und der MOS-Transistor PQQ1 bleibt im Sperrzustand, sodass keine Ladungen vom internen Knoten ND12 zum Spannungsversorgungsknoten PW fließen.
Zu der Zeit t6 steigt das Steuerungssignal ΦPZ von dem L-Pegel auf den H-Pegel. Als Antwort sind Gate- und Sourceanschluss des MOS-Transistors PQQ2 auf den gleichen Potentialpegel gesetzt, und der MOS-Transistor PQQ2 geht in den Sperrzustand, um den internen Knoten NDD13 von dem internen Knoten ND12 elektrisch zu trennen.
Zu der Zeit t7 sinkt das Steuerungssignal ΦCTFZ von dem L-Pegel auf den H-Pegel. Als Antwort sind Gate- und Sourceanschluss des MOS-Transistors PQQ2 auf den gleichen Potentialpegel gesetzt, und der MOS-Transistor PQQ2 geht in den Sperrzustand, um den internen Knoten NDD13 von dem internen Knoten ND12 elektrisch zu trennen.
Zu der Zeit t7 sinkt das Steuerungssignal ΦCTFZ von dem H-Pegel auf den L-Pegel. Als Antwort darauf erniedrigt das Ladungspumpen durch das Kapazitätselement CQ13 den Spannungspegel des internen Knotens NDD13 von der Versorgungsspannung VCC auf die Massespannung GND, und der MOS-Transistor PQQ1 geht in den Durchlasszustand, um den internen Knoten ND12 mit dem Spannungsversorgungsknoten PW zu verbinden, und der interne Knoten ND12 wird auf den Pegel der Versorgungsspannung VCC vorgeladen.
Zu der Zeit t8 steigt das Steuersignal ΦCTFZ von dem L-Pegel wieder auf den H-Pegel an, und der Ladungspumpbetrieb des Kapazitätselementes CQ13 ändert den Spannungspegel des internen Knotens NDD13 wieder auf die Versorgungsspannung VCC. Als Antwort wird der MOS-Transistor PQQ1 in den Sperrzustand gebracht, und der Vorladevorgang des internen Knotens ND12 wird abgeschlossen.
Anschließend werden die Vorgänge zwischen der Zeit t0 und der Zeit t8 wiederholt, so dass die hohe Spannung 2VCC an dem Ausgangsknoten OD11 erzeugt werden kann.
In der Übergangsperiode, bevor die Spannung an dem Ausgangsknoten OD11 die hohe Spannung 2VCC erreicht, sinkt in einer Periode zwischen der Zeit t7 und der Zeit t8 das Steuersignal ΦCTFZ auf den L-Pegel der Massespannung GND, und als Antwort wird der MOS-Transistor PQQ1 in den Durchlasszustand gebracht, um den internen Knoten ND12 auf den Pegel der Versorgungsspannung VCC vorzuladen. Wenn der Spannungspegel des Ausgangsknotens OD11 niedriger als die Versorgungsspannung VCC ist, wird der MOS-Transistor PQ12 zuverlässig im Sperrzustand gehalten. Wenn das Steuersignal ΦCPZ auf den Pegel der Versorgungsspannung VCC ansteigt erreicht der interne Knoten ND12 den Pegel der hohen Spannung 2VCC. Als Antwort geht der MOS-Transistor PQQ1 in den Sperrzustand, und der Fluss des Stroms von dem internen Knoten ND12 zu dem Spannungsversorgungsknoten PW wird unterdrückt. Darüber hinaus ist das Gateanschlusspotential des MOS-Transistors PQ12 höher als sein Source- und Drai nanschlusspotential, und der MOS-Transistor PQ12 wird zuverlässig in den Sperrzustand gebracht.
Wenn das Steuersignal ΦCTZ auf dem L-Pegel ist, sinkt der interne Knoten ND13 in einer Übergangsperiode auf oder unter den Pegel der Versorgungsspannung VCC, und das Gateanschlusspotential des MOS-Transistors PQ11 ist geringer als dessen Sourceanschlusspotential, und der MOS-Transistor PQ11 wird in den Durchlasszustand gebracht. Daher können die positiven Ladungen von dem internen Knoten ND12 an den Ausgangsknoten OD11 geliefert werden, und der Spannungspegel des Ausgangsknotens OD11 steigt an.
In diesem Übergangszustand wechselt der Spannungspegel des Knotens ND13 zwischen der Versorgungsspannung VCC und der hohen Spannung 2VCC. Bevor die Spannung am Ausgangsknoten OD11 auf oder unter die Versorgungsspannung VCC sinkt bleibt der MOS-Transistor PQQ12 in dem Sperrzustand. In diesem Zustand wechselt der Spannungspegel des internen Knotens ND13 zwischen der Versorgungsspannung VCC und der Massespannung GND, und der MOS-Transistor PQ11 wird in den Durchlasszustand gebracht, wenn der interne Knoten ND13 gemäß dem Steuersignal ΦCPZ auf den Massespannungspegel gesetzt ist. Folglich werden positive Ladungen an den Ausgangsknoten OD11 geliefert, um dessen Spannungspegel anzuheben.
Wenn der MOS-Transistor PQ12 beginnt leitfähig zu sein gemäß dem Anstieg des Spannungspegels des Ausgangsknotens OD11 auf oder unter die Versorgungsspannung VCC, steigt der Spannungspegel des internen Knotens ND13 ähnlich den Spannungspegel des Ausgangsknotens OD11 an, und der Spannungspegel des internen Knotens ND13 steigt gemäß dem Spannungspegel des Ausgangsknotens OD11 an. In diesem Fall werden die von dem Ausgangsknoten OD11 zu dem internen Knoten ND13 fließenden Ladungen verwendet zum Anheben des Potentialpegels des internen Knotens ND13 zum Festlegen der MOS-Transistoren PQ12 und PQ11 auf den durchgeschalteten/nicht durchgeschalteten Zustand gemäß den Steuersignalen ΦCTZ und ΦCPZ. Daher fließt kein Verluststrom.
Ähnlich der achten Ausführungsform kann die in 20 gezeigte Spannungserzeugungsschaltung die Ladungen effizient übertragen, ohne irgendeinen Verluststrom zu verursachen, und kann dadurch eine hohe Spannung 2VCC auf dem Ausgangsknoten OD11 erzeugen.
Bei der in 20 gezeigten Spannungserzeugungsschaltung werden nur P-Kanal-MOS-Transistoren verwendet. Ähnlich der achten Ausführungsform ist es daher nicht notwendig, sowohl die P- als auch die N-Kanal-MOS-Transistoren herzustellen, so dass die von der Schaltung eingenommene Fläche und die Anzahl der Herstellungsschritte verringert werden kann, und dementsprechend die Herstellungskosten reduziert werden können.
Bei der neunten Ausführungsform haben die Steuersignale ΦPZ, ΦCPZ, ΦCTZ und ΦCTFZ die Amplituden der Versorgungsspannung VCC und eine hohe Spannung 2VCC, die um diese Amplitude höher ist als die Referenzspannung, welche die Versorgungsspannung VCC ist. Jedoch kann die an den Spannungsversorgungsknoten (Vorladespannungsversorgungsknoten) angelegte Spannung auf einem Pegel verschieden von der Versorgungsspannung VCC sein, und die Steuersignale ΦPZ, ΦCPZ, ΦCTZ und ΦCTFZ können Amplituden verschieden von der Versorgungsspannung VCC haben. In diesem Fall kann die zu dem Referenzvorladespannungsversorgungsknoten (Spannungsversorgungsknoten PW) gelieferte Spannung als eine Referenzspannung verwendet werden, und eine hohe Spannung, die um die Amplitude des Steuersignals ΦCPZ höher ist, auf der Basis einer solchen Referenzspannung an dem Ausgangsknoten OD11 erzeugt werden.
Gemäß der neunten Ausführungsform wird der PMOS-Transistor, wie oben beschrieben, verwendet zum Anhäufen und Übertragen der Ladungen durch Steuern der Spannung am Gateanschluss, und die positive hohe Spannung auf einem vorgesehenen Pegel kann ohne Verursachen eines Verluststroms erzeugt werden.
Zehnte Ausführungsform
22 zeigt einen Aufbau einer Spannungserzeugungsschaltung gemäß einer zehnten Ausführungsform der Erfindung. In der in 22 gezeigten Spannungserzeugungsschaltung ist der Vorladespannungsversorgungsknoten NDD2 mit dem Eingangsknoten S1 verbunden, der das Steuersignal ΦP empfängt. Der andere Aufbau der in 22 gezeigten Spannungserzeugungsschaltung ist der gleiche wie der der in 18 gezeigten Spannungserzeugungsschaltung. Entsprechende Abschnitte werden mit den gleichen Bezugszeichen gekennzeichnet und die Beschreibung davon wird nicht wiederholt werden.
Der MOS-Transistor NQQ1 ist vorgesehen zum zuverlässigen Vorladen des internen Knotens ND2 auf den Pegel der Massespannung GND gemäß dem Steuersignal ΦCTF. Wenn das Steuersignal ΦCTF den H-Pegel der Versorgungsspannung VCC erreicht, ist das Steuersignal ΦP, auf dem L-Pegel der Massespannung GND ( 19). Wenn daher der MOS-Transistor NQQ1 durchgeschaltet ist, kann der interne Knoten ND2 gemäß dem Steuersignal ΦP auf den Massespannungspegel aufgeladen werden.
Wenn das Steuersignal ΦP auf dem H-Pegel der Versorgungsspannung VCC ist, ist das Steuersignal ΦCTF auf dem L-Pegel der Massespannung GND. In diesem Zustand ist der MOS-Transistor NQQ2 in einem Durchlasszustand, um die internen Knoten NDD1 und ND2 elektrisch miteinander zu verbinden. Dementsprechend sind die Potentiale von Gate- und Sourceanschluss des MOS-Transistors NQQ1 aneinander angeglichen, und der MOS-Transistor NQQ1 verbleibt im Sperrzustand. Daher kann eine solche Situation zuverlässig verhindert werden, dass ein Strom von dem Steuersignaleingangsknoten S1 an den internen Knoten ND2 fließt, wenn der Potentialpegel des internen Knotens ND2 sinkt.
Die Betriebswellenformen der Spannungserzeugungsschaltung aus 22 sind die gleichen wie diejenigen in 19 für die Spannungserzeugungsschaltung aus 18. Es ist nicht notwendig, die Massespannung GND zum Erzeugen der negativen Spannung -VCC zu verwenden, und der Schaltungsaufbau und das Layout können einfach gemacht werden. Die andere Elektrode der stabilisierenden Kapazität C4 ist lediglich mit dem Masseknoten GG verbunden, und daher kann die stabilisierende Kapazität C4 in irgendeiner Position angeordnet sein. Dementsprechend ist die Spannungserzeugungsschaltung nicht einer Beschränkung durch das Verbindungslayout der Spannungsversorgungsleitung und der Masseleitung unterzogen, und die Beschränkungen der Schaltungsanordnungspositionen sind gemildert, was den Freiheitsgrad bei der Anordnungsposition der Spannungserzeugungsschaltung in der Halbleitervorrichtung verbessert, welche die Spannungserzeugungsschaltung enthält.
Elfte Ausführungsform
23 zeigt einen Aufbau einer Spannungserzeugungsschaltung gemäß einer elften Ausführungsform der Erfindung. Die in 23 gezeigte Spannungserzeugungsschaltung unterscheidet sich im Aufbau von der Spannungserzeugungsschaltung aus 20 in den folgenden Punkten. Insbesondere ist der mit dem P-Kanal-MOS-Transistor PQQ1 verbundene Vorladespannungsversorgungsknoten NDD12 mit dem Steuersignaleingangsknoten S11 verbunden, der das Steuersignal ΦPZ empfängt. Der andere Aufbau der Spannungserzeugungsschaltung aus 23 ist der gleiche wie der der Spannungserzeugungsschaltung aus 20. Entsprechende Abschnitte sind mit den gleichen Bezugszeichen gekennzeichnet und die Beschreibung davon wird nicht wiederholt.
Der MOS-Transistor PQQ1 ist vorgesehen zum Vorladen des internen Knotens ND12 auf den Pegel der Versorgungsspannung VCC. Das Steuersignal ΦPZ ist auf dem H-Pegel der Versorgungsspannung VCC, wenn das Steuersignal ΦCTZF, welches den MOS-Transistor PQQ1 in den Durchlasszustand bringt, auf dem L-Pegel ist. Wenn der MOS-Transistor PQQ1 im Durchlasszustand ist, kann daher das Steuersignal ΦPZ den internen Knoten ND12 auf den Pegel der Versorgungsspannung VCC vorladen. Dementsprechend werden die Betriebswellenformen der Spannungsversorgungsschaltung aus 23 bereitgestellt von den Betriebswellenformen, die denen in 21 veranschaulichten entsprechen, und die gleichen Vorgänge wie die der Spannungserzeugungsschaltung aus 20 können durchgeführt werden.
Wenn das Steuersignal ΦPZ auf dem L-Pegel ist, ist das Steuersignal ΦCTFZ auf dem H-Pegel, und der MOS-Transistor PQQ2 verbindet die internen Knoten NDD13 und ND12 elektrisch. Daher liegt an Gate- und Sourceanschluss (interner Knoten ND12) des MOS-Transistor PQQ1 das gleiche Potential an, und daher bleibt der MOS-Transistor PQQ1 im Sperrzustand, sodass der Fluss eines Stroms vom internen Knoten DN12 zu den Eingangsknoten S11 zuverlässig unterdrückt werden kann.
Durch Verwenden der in 23 gezeigten Spannungserzeugungsschaltung kann daher ähnlich zu der Spannungserzeugungsschaltung aus 20 eine hohe positive Spannung 2VCC erzeugt werden.
Die Spannungserzeugungsschaltung aus 23 verwendet zum Erzeugen der hohen Spannung 2VCC nicht die Versorgungsspannung VCC. Daher kann der Schaltungsaufbau einfach gemacht werden, und auch das Verbindungslayout kann einfach gemacht sein. Da die Spannungserzeugungsschaltung nicht die Versorgungsspannung VCC verwendet kann die Spannungserzeugungsschaltung ohne Beschränkung durch das Verbindungslayout der Versorgungsspannung VCC angeordnet sein (wenn sie als eine interne Schaltung einer integrierten Halbleiterschaltung angeordnet ist). Diese Spannungserzeugungsschaltung kann in einer Struktur wie z.B. einem System-LSI als ein Makro eines Schaltungsblocks angeordnet sein.
Gemäß der elften Ausführungsform der Erfindung werden, wie oben beschrieben die Steuersignale verwendet zum Vorladen des internen Knotens, und eine Versorgungsspannung wird nicht benötigt, so dass der Schaltungsaufbau einfach gestaltet sein kann.
Zwölfte Ausführungsform
24 zeigt einen Aufbau einer Spannungserzeugungsschaltung gemäß einer zwölften Ausführungsform der Erfindung. Die in 24 gezeigte Spannungserzeugungsschaltung unterscheidet sich im Aufbau von der Spannungserzeugungsschaltung aus 10A in den folgenden Punkten. Die Negativladungserzeugungsstufe ist nicht ausgebildet aus überkreuz gekoppelten P-Kanal-MOS-Transistor PQ1 und PQ2 in 10A, sondern ist ausgebildet aus MOS-Transistoren NQQ1 und NQQ2 sowie aus in 18 gezeigten Kapazitätselementen CQ1 und CQ2.
Zwischen den internen Knoten ND2 und den Endausgangsknoten FOD ist eine Mehrzahl von Ladungsübertragungsstufen XFN1 bis XFNn in Serie geschaltet, ähnlich dem in 10A gezeigten Aufbau. Der zwischen den internen Knoten ND2 und den Endausgangsknoten FOD angeordnete Aufbau ist gleich dem in 10A gezeigten. Entsprechende Abschnitte sind mit den gleichen Bezugszeichen gekennzeichnet und die Beschreibung davon wird nicht wiederholt. Jede der Ladungsübertragungsstufen XFN1 bis XFNn hat den gleichen Aufbau wie die in 10B gezeigte Ladungsübertragungsstufe XFN.
Bei der in 24 gezeigten Spannungserzeugungsschaltung wechselt der Spannungspegel des internen Knotens ND2 zwischen der Massespannung GND und der negativen Spannung -VCC, und die Ladungsübertragungsstufe XFN1 liefert von dem internen Knoten ND2 negative Ladungen an den internen Ausgangsknoten OD1. Bei dem Vorgang des Übertragens von negativen Ladungen von dem internen Knoten ND2 an den internen Ausgangsknoten OD1 ist das Steuersignal ΦP auf dem H-Pegel, und der interne Ausgangsknoten OD1 wurde auf die negative Spannung -VCC vorgeladen (im stabilen Betrieb), so dass der interne Ausgangsknoten OD1 gemäß dem Übertragungssteuersignal ΦCT zuverlässig auf den Pegel der negativen Spannung -VCC gesetzt ist. Bei dem Ladungsübertragungsvorgang ist der MOS-Transistor NQ2 im Sperrzustand, und der interne Knoten ND3 ist als Antwort auf das Steuersignal ΦCT auf den Massespannungspegel festgelegt, und dementsprechend wird der MOS-Transistor NQ1 in den Durchlasszustand gebracht, so dass die negativen Ladungen zwischen den Knoten ND2 und OD1 übertragen werden können.
Wenn das Steuersignal ΦCP den H-Pegel erreicht, erreicht der interne Knoten ND2 den Massespannungspegel, und der MOS-Transistor NQ2 wird in den Durchlasszustand gebracht, um den internen Ausgangsknoten OD1 mit dem internen Knoten ND3 elektrisch zu verbinden, so dass der MOS-Transistor NQ1 zuverlässig in den Durchlasszustand gebracht wird.
Wenn das Steuersignal ΦP von dem H-Pegel auf den L-Pegel fällt, sinkt der Spannungspegel des internen Ausgangsknotens OD1 von der negativen Spannung -VCC auf die negative Spannung -2·VCC. In diesem Zustand ist der MOS-Transistor NQ2 im Durchlasszustand, und das Potential von Source- und Drainanschluss des MOS-Transistors NQ1 ist aneinander angeglichen, und der MOS-Transistor NQ1 bleibt im Sperrzustand. Daher tritt ein Rückfluss der negativen Ladungen nicht auf.
Ähnlich dem in 10A gezeigten Aufbau wird in jedem der Ladungsübertragungsstufen XFN2 bis XFNn der Spannungsabfall, der gleich der Amplitude von VCC der Steuersignal ΦCP und ΦP ist, verursacht. Daher wechselt das Potential des Ausgangsknotens ODn-1 der Ladungsübertragungsstufe XFNn-1 zwischen der negativen Spannung -(n-1)·VCC und der negativen Spannung -n·VCC. Die letzte Ladungsübertragungsstufe XFN1 liefert die negative Spannung an den Endausgangsknoten FOD gemäß dem Steuersignal ΦCTF. Daher wird die negative Spannung -n·VCC ähnlich dem in 10A gezeigten Aufbau an dem Endausgangsknoten FOD erzeugt.
In dem Aufbau der in 24 gezeigten Spannungserzeugungsschaltung ist für den internen Knoten ND2 das Kapazitätselement C2 vorgesehen, und die negative Spannung n·VCC wird an dem Endausgangsknoten FOD erzeugt. Durch Verwenden dieses Kapazitätselementes C2 wird das negative Potential des internen Knotens ND2 zwischen der Massespannung GND und der negativen Spannung -VCC gewechselt, und dementsprechend kann die Ladungsübertragungsstufe XFN1 zuverlässig die negative Spannung -VCC an den internen Ausgangsknoten OD1 übertragen, wenn der interne MOS-Transistor (NQ1) für die Ladungsübertragung im Durchlasszustand ist als Antwort auf das Steuersignal ΦCT. Wenn der interne Knoten ND2 den Pegel der Massespannung GND wiederherstellt, kann der Ladungsübertragungstransistor (NQ1) in der Ladungsübertragungsstufe XFN1 in den Sperrzustand gebracht werden. In der Ladungsübertragungsstufe XFN1 kann daher der Ladungsübertragungsbetrieb gemäß dem Steuersignal ΦCT gesteuert werden, und daher kann der Spannungsabfall um die Amplitude VCC in jeder der Ladungsübertragungsstufen XFN1 bis XFNn ohne Verursachen eines Verluststromflusses bewirkt werden.
Die Betriebswellenformen der in 24 dargestellten Spannungserzeugungsschaltung werden durch die Signalwellenformen wiedergegeben, die in 11 dargestellt sind.
Dementsprechend sind die Ladungsübertragungsstufen XFN1 bis XFNn in der in 24 dargestellten Spannungserzeugungsschaltung alle aus N-Kanal-MOS-Transistoren ausgebildet, und die Elementarnegativladungserzeugungsstufe, welche die negative Elementarladungen auf dem internen Knoten ND2 erzeugt, ist aus den N-Kanal-MOS-Transistoren NQQ1 und NQQ2 ausgebildet. In dieser Spannungserzeugungsschaltung ist daher jede Stufe aus den N-Kanal-MOS-Transistoren ausgebildet, und die negative Spannung -n·VCC auf einem gewünschten Pegel kann mit einer geringen Schaltungsfläche und einer verringerten Leistungsaufnahme erzeugt werden.
Abwandlung
25 zeigt einen Aufbau einer Spannungserzeugungsschaltung nach einer Abwandlung der zwölften Ausführungsform der Erfindung. Die in 25 gezeigte Spannungserzeugungsschaltung unterscheidet sich im Aufbau von der in 24 gezeigten Spannungserzeugungsschaltung in den folgenden Punkten. Der Vorladespannungsversorgungsknoten NDD2 des N-Kanal-MOS-Transistors NQQ1 ist verbunden mit dem Eingangsknoten S1, der das Steuer signal ΦP empfängt. Der andere Aufbau der Spannungserzeugungsschaltung aus 25 ist der gleiche wie der der Spannungserzeugungsschaltung aus 24. Entsprechende Abschnitte sind mit den gleichen Bezugszeichen gekennzeichnet und die Beschreibung davon wird nicht wiederholt.
Bei dem Aufbau der in 25 gezeigten Spannungserzeugungsschaltung wechselt der Spannungspegel des internen Knotens ND2 zwischen der Massespannung GND (entspricht dem L-Pegel des Steuersignals ΦP) und der negativen Spannung -VCC. Daher wird auf dem Endausgangsknoten FOD die negative Spannung -n·VCC erzeugt.
Die Betriebswellenformen der Spannungserzeugungsschaltung aus 25 werden durch die in 11 veranschaulichten wiedergegeben. Bei der in 25 gezeigten Spannungserzeugungsschaltung wird die Masseschaltung GND nicht zur Erzeugung der negativen Spannung verwendet, so dass der Schaltungsaufbau wie bei der zehnten Ausführungsform einfach gehalten werden kann, und somit Herstellungskosten verringert werden können.
Gemäß der zwölften Ausführungsform der Erfindung ist, wie oben beschrieben, eine Mehrzahl von Ladungsübertragungsstufen kaskadenartig derart angeordnet, dass die negative Ausgangsspannung auf dem Endausgangsknoten erzeugt wird, und die negative Spannung auf einem gewünschten Spannungspegel kann leicht erzeugt werden. Da jede Ladungsübertragungsstufe aus den N-Kanal-MOS-Transistoren ausgebildet ist, kann der Schaltungsaufbau einfach gemacht sein. Auch kann die Schaltungslayoutfläche verringert werden und die Herstellungskosten können gering gehalten werden.
Dreizehnte Ausführungsform
26 zeigt einen Aufbau einer Spannungserzeugungsschaltung gemäß einer dreizehnten Ausführungsform der Erfindung. Die in 26 gezeigte Spannungserzeugungsschaltung unterscheidet sich im Aufbau von der in 16 gezeigten Spannungserzeugungsschaltung in den folgenden Punkten. Für eine Schaltung, welche die positiven Ladungen an den internen Knoten ND12 liefert, verwendet die in 26 gezeigte Spannungserzeugungsschaltung P-Kanal-MOS-Transistoren PQQ1 und PQQ2 sowie Kapazitätselemente CQ13 und CQ12 wie bei dem in 20 gezeigten Aufbau. Der Vorladespannungsversorgungsknoten NDD12 des MOS-Transistors PQQ1 ist mit dem Spannungsversorgungsknoten PW verbunden und empfängt die Versorgungsspannung VCC. Der Schaltungsaufbau für das Liefern der positiven Ladungen an den internen Knoten ND12 ist der gleiche wie der in 20 gezeigte Aufbau. Entsprechende Abschnitte sind mit den gleichen Bezugszeichen gekennzeichnet und die Beschreibung davon wird nicht wiederholt.
Ähnlich dem Aufbau der in 6 gezeigten Spannungserzeugungsschaltung sind die Ladungsübertragungsstufen XFP1 bis XFPn aus n Stufen kaskadenartig zwischen den internen Knoten ND12 und den Endausgangsknoten FOD angeordnet. Darüber hinaus sind die Kapazitätselemente CC1 bis CCn-1 mit internen Ausgangsknoten ODP1 bis ODPn-1 jeweiliger Ladungsübertragungsstufen XFP1 bis XFPn-1 verbunden. Die Verbindung und der Betrieb dieser Ladungsübertragungsstufen XFP1 bis XFPn und Kapazitätselemente CC1 bis CCn-1 sind gleich denen der Spannungserzeugungsschaltung aus 18, und entsprechende Abschnitte sind mit den gleichen Bezugszeichen gekennzeichnet. Dementsprechend führen die Ladungsübertragungsstufen XFP1 bis XFPn abwechselnd das Vorladen der internen Knoten und den Ladungsübertragungsbetrieb durch, und die Kapazitätselemente CC1 bis CCn führen abwechselnd das Vorladen und das Anheben der entsprechenden internen Ausgangsknoten ODP1 bis ODPn-1 durch.
Das Potential des internen Knoten ND12 wechselt zwischen der Versorgungsspannung VCC und der hohen Spannung 2VCC, ähnlich zu dem Aufbau der in 20 gezeigten Spannungserzeugungsschaltung. Nachdem die Ladungsübertragungsstufe XFP1 die hohe Spannung 2VCC an den internen Ausgangsknoten ODP1 (OD11) übertragen hat, hebt das Kapazitätselement CC1 den Spannungspegel des internen Ausgangsknotens ODP1 weiter um die Spannung VCC gemäß dem Steuersignal ΦPZ an. Daher erzeugen Ladungsübertragungsstufen XFP1 bis XFPn-1 an ihren jeweiligen Ausgangsknoten die um die Spannung VCC relativ zu den Ausgangsknotenspannungen der vorhergehenden Stufen angehobenen Spannungen. Der Spannungspegel des Ausgangsknotens ODPn-1 der Ladungsübertragungsstufe XFP(n-1) wechselt zwischen der Spannung n·VCC und (n+1)·VCC. Daher erzeugt die Ladungsübertragungsstufe XFPn in der letzten Stufe die hohe Spannung (n+1)·VCC auf dem Endausgangsknoten FOD.
Die Betriebswellenformen der in 26 gezeigten Spannungserzeugungsschaltung werden durch diejenigen der in 19 gezeigten Spannungserzeugungsschaltung wiedergegeben, und die hohe Spannung (n+1)·VCC kann ebenso von der Versorgungsspannung VCC erzeugt werden.
Durch Anordnen des Kapazitätselementes C12 für den internen Knoten ND12, und durch Wechselns des Potentials des internen Knotens ND12 zwischen der Versorgungsspannung VCC und der hohen Spannung 2VCC wird der folgende Betrieb in der Ladungsübertragungsstufe XFP1 zuverlässig durchgeführt. Der MOS-Transistor für die Übertragung (MOS-Transistor PQ11) bleibt in einem Sperrzustand, um den Rückfluss an positiven Ladungen zu verhindern, wenn das Steuersignal ΦCPZ den H-Pegel erreicht. Darüber hinaus können die positiven Ladungen von dem Knoten ND12 zu dem internen Ausgangsknoten ODP1 übertragen werden durch die Ladungsübertragungsstufe XFP1 gemäß dem Steuersignal ΦCTZ.
Die Ladungsübertragungsstufen XFP1 bis XFPn sind jeweils aus P-Kanal-MOS-Transistoren ausgebildet, und die Stufe zum Liefern positiver Ladungen an den internen Knoten ND12 ist ebenso aus P-Kanal-MOS-Transistoren PQQ1 und PQQ2 oder aus MOS-Transistoren des gleichen Leitfähigkeitstyps ausgebildet. Daher kann die positive hohe Spannung (n+1)·VCC auf irgendeinem Spannungspegel mit der Schaltung eines vereinfachten Aufbaus erzeugt werden.
Abwandlung
27 zeigt einen Aufbau einer Spannungserzeugungsschaltung nach einer Abwandlung der dreizehnten Ausführungsform der Erfindung. Die in 27 gezeigte Spannungserzeugungsschaltung unterscheidet sich im Aufbau von der in 26 gezeigten Spannungserzeugungsschaltung in den folgenden Punkten. Der Vorladespannungsversorgungsknoten NDD12 ist mit dem Eingangsknoten S11 verbunden, der das Steuersignal ΦPZ empfängt. Der andere Aufbau der Spannungserzeugungsschaltung aus 27 ist der gleiche wie der der in 26 gezeigten Spannungserzeugungsschaltung. Entsprechende Abschnitte sind mit den gleichen Bezugszeichen versehen und die Beschreibung davon wird nicht wiederholt.
Gemäß dem Aufbau der in 27 gezeigten Spannungserzeugungsschaltung wird auf dem internen Knoten ND12 eine Spannungsänderung zwischen den Spannungen VCC und 2·VCC erzeugt. Ähnlich zu der in 26 gezeigten Spannungserzeugungsschaltung wird die hohe positive Spannung auf dem Pegel (n+1)·VCC von dem Endausgangsknoten FOD erzeugt, ähnlich zu der Spannungserzeugungsschaltung aus 26.
Die in 27 gezeigte Spannungserzeugungsschaltung verwendet nicht die Versorgungsspannung VCC zum Erzeugen der hohen Spannung (n+1)·VCC. Daher kann der Schaltungsaufbau einfach gehalten werden.
Die Betriebswellenformen der in 27 dargestellten Spannungserzeugungsschaltung werden durch die in 19 gezeigten wiedergegeben, ähnlich zu der in 26 gezeigten Spannungserzeugungsschaltung.
Gemäß der dreizehnten Ausführungsform der Erfindung ist, wie oben beschrieben, eine Mehrzahl von Ladungsübertragungsstufen kaskadenartig zwischen den internen Knoten und den Endausgangsknoten angeordnet, und diese Ladungsübertragungsstufen führen abwechselnd das Vorladen des Ausgangsknotens und das Ladungsübertragen durch. Darüber hinaus sind alle Transistorelemente aus den P-Kanal-MOS-Transistoren ausgebildet, und die Ladungen können effizient übertragen werden zum Erzeugen einer positiven hohen Spannung. Weiter können die Schaltungsfläche und die Herstellungskosten verringert werden.
Die Spannungserzeugungsschaltung gemäß der Erfindung kann angewendet werden auf ein allgemeines LSI (hochintegrierte Schaltung) als eine integrierte Schaltung, die eine interne Spannung erzeugt. Darüber hinaus kann die vorliegende Erfindung allgemein angewendet werden auf eine Halbleitervorrichtung, die eine Spannung auf einem Pegel benötigt, der verschieden ist von der Versorgungsspannung und/oder der Massespannung. Weiter kann die Spannungserzeugungsschaltung gemäß der Erfindung verwendet werden zum Treiben von Flüssigkristallelementen in einer Flüssigkristallanzeigevorrichtung, die positive und negative Spannungen benötigt. Durch Verwenden der Spannungserzeugungsschaltung gemäß der Erfindung ist es mög lich Kosten von Teilen und/oder von einem Endprodukt zu verringern, und auch die Leistungsaufnahme zu verringern.
Gemäß der Erfindung wird, wie oben beschrieben, das Gateanschlusspotential jedes Transistors durch den Ladungspumpbetrieb des Kapazitätselementes derart gesteuert, dass die Ladungen zum Erzeugen einer internen Spannung erzeugt werden, und der Durchlasszustand/Sperrzustand der Transistoren wird einzeln und genau gesteuert, um die Ladungen für die Erzeugung der internen Spannung zu erzeugen. Somit kann der Fluss eines Verluststromes unterdrückt werden, und die Ladungen können effizient zum Erzeugen einer internen Spannung auf einem gewünschten Pegel bei verringerter Leistungsaufnahme erzeugt werden.

Claims

Spannungserzeugungsschaltung mit: einem ersten Transistor (PQ1; NQ11) eines ersten Leitfähigkeitstyps, der zwischen einen mit einer vorbestimmten Spannung versorgten Referenzspannungsknoten (GG; PW) und einen ersten internen Knoten (ND1; ND11) geschaltet ist und der eine mit einem zweiten internen Knoten (ND2; ND12) verbundene Steuerelektrode besitzt; einem zweiten Transistor (PQ2; NQ12) des ersten Leitfähigkeitstyps, der zwischen den Referenzspannungsknoten und den zweiten internen Knoten geschaltet ist und der eine mit dem ersten internen Knoten verbundene Steuerelektrode besitzt; einem ersten Kapazitätselement (C1; C11), das zwischen einen ersten Eingangsknoten (S1; S11), welches einen Vorladebetrieb steuerndes erstes Steuersignal empfängt, und den ersten internen Knoten geschaltet ist; einem zweiten Kapazitätselement (C2; C12), das zwischen einen zweiten Eingangsknoten (S2; S12), welcher ein eine Ladungsanhäufung steuerndes zweites Steuersignal empfängt, und den zweiten internen Knoten geschaltet ist; einem dritten Transistor (NQ1; PQ11) eines zweiten Leitfähigkeitstyps, der zwischen den zweiten internen Knoten und einen Ausgangsknoten (OD1; OD11) geschaltet ist und der eine mit einem dritten internen Knoten (ND3; ND13) verbundene Steuerelektrode besitzt; einem dritten Kapazitätselement (C3), das zwischen den dritten internen Knoten und einen dritten Eingangsknoten (S3; S13) geschaltet ist, welcher ein eine Ladungsübertragung steuerndes drittes Steuersignal empfängt; und einem vierten Transistor (NQ2; PQ12) des zweiten Leitfähigkeitstyps, der zwischen den Ausgangsknoten und den dritten internen Knoten geschaltet ist und der eine mit dem zweiten internen Knoten verbundene Steuerelektrode besitzt.
Spannungserzeugungsschaltung nach Anspruch 1, weiter mit: zumindest einer Spannungstreiberstufe (40; 50), die zwischen den Ausgangsknoten (OD1; OD11) und einem Endausgangsknoten (FOD) geschaltet ist zum Erzeugen einer Endspannung an dem Endausgangsknoten, wobei die Spannungstreiberstufe enthält: einen fünften Transistor (NQ31; PQa) des zweiten Leitfähigkeitstyps, der zwischen einen Eingangsknoten der Spannungstreiberstufe und einen Ausgangsknoten der Spannungstreiberstufe geschaltet ist und der eine mit einem vierten internen Knoten (ND30; NDB) verbundene Steuerelektrode besitzt; ein viertes Kapazitätselement (C20; CC), das mit dem Eingangsknoten der Spannungstreiberstufe verbunden ist, wobei ein erstes und ein zweites Steuersignal (ΦP; ΦCP; ΦPZ; ΦCPZ) abwechselnd angelegt werden an die vierten Kapazitätselemente in einer Verbindungsreihenfolge, wenn die zumindest eine Spannungstreiberstufe eine Mehrzahl von solchen Spannungstreiberstufen enthält; einen sechsten Transistor (NQ32; PQb) des zweiten Leitfähigkeitstyps, der zwischen den vierten internen Knoten und den Ausgangsknoten der Spannungstreiberstufe geschaltet ist, und der eine mit dem Eingangsknoten der Spannungstreiberstufe verbundene Steuerelektrode besitzt; und ein fünftes Kapazitätselement (C21; Cb), das mit dem vierten internen Knoten verbunden ist, wobei ein viertes Steuersignal (ΦCTF; ΦCTFZ) und das dritte Steuersignal (ΦCT; ΦCTP) abwechselnd an die fünften Kapazitätselemente in der Verbindungsreihenfolge angelegt werden, wenn die zumindest eine Spannungstreiberstufe eine Mehrzahl von solchen Spannungstreiberstufen enthält.
Spannungserzeugungsschaltung nach Anspruch 2, wobei das zweite Steuersignal (ΦCP; ΦCPZ) einen ersten logischen Pegel erreicht, wenn eine vorbestimmte Zeit abläuft, seit der das erste Steuersignal (ΦP; ΦPZ) von dem ersten logischen Pegel zu einem zweiten logischen Pegel gewechselt hat, und von dem ersten logischen Pegel zu dem zweiten logischen Pegel wechselt bevor das erste Steuersignal von dem zweiten logischen Pegel zu dem ersten logischen Pegel wechselt; das dritte Steuersignal (ΦCT; ΦCTZ) von dem ersten logischen Pegel zu dem zweiten logischen Pegel wechselt, wenn eine vorbestimmte Zeit abläuft, seit der das zweite Steuersignal zu dem ersten logischen Pegel gewechselt hat, und von dem zweiten logischen Pegel zu dem ersten logischen Pegel wechselt bevor das zweite Steuersignal von dem ersten logischen Pegel zu dem zweiten logischen Pegel wechselt; und das vierte Steuersignal (ΦCTF; ΦCTFZ) für eine vorbestimmte Zeitspanne auf den zweiten logischen Pegel gesetzt ist, wenn das erste Steuersignal auf dem ersten logischen Pegel und das zweite Steuersignal auf dem zweiten logischen Pegel ist, bevor das erste Steuersignal nach dem Ablauf einer vorbestimmten Zeit seit dem Übergang des zweiten Steuersignals zu dem zweiten logischen Pegel zu dem zweiten logischen Pegel wechselt.
Spannungserzeugungsschaltung nach Anspruch 2 oder 3, wobei die zumindest eine Spannungstreiberstufe (40; 50) eine Mehrzahl von in Reihe angeordneten Spannungstreiberstufen enthält.
Spannungserzeugungsschaltung nach einem der Ansprüche 1 bis 4, wobei die Endspannung von dem Endausgangsknoten an einen internen Schaltkreis angelegt ist, und die Spannungserzeugungsschaltung weiter ein Kapazitätselement (C4; C14) beinhaltet, das mit dem Endausgangsknoten verbunden ist.
Spannungserzeugungsschaltung nach einem der Ansprüche 1 bis 4, wobei der Ausgangsknoten eine interne Spannung erzeugt, die an einen internen Schaltkreis angelegt ist, und die Spannungserzeugungsschaltung weiter ein Kapazitätselement (C4; C14) enthält, das mit dem Ausgangsknoten verbunden ist.
Spannungserzeugungsschaltung mit: einem ersten Transistor (NQQ1; PQQ1), der zwischen einen eine Vorladespannung bereitstellenden Vorladespannungsversorgungsknoten (NDD2; NDD12) und einen ersten internen Knoten (ND2; ND12) geschaltet ist, und der eine mit einem zweiten internen Knoten (NDD1; NDD13) verbundene Steuerelektrode besitzt; einem ersten Kapazitätselement (CQ1; CQ13), das zwischen einen ein erstes Steuersignal für das Vorladen empfangenden ersten Eingangsknoten (S32; S52) und den zweiten internen Knoten geschaltet ist; einem zweiten Transistor (NQQ2; PQQ2), der zwischen den ersten und den zweiten internen Knoten geschaltet ist, und der eine Steuerelektrode besitzt, die ein die Ladungsanhäufung steuerndes zweites Steuersignal (ΦP; ΦPZ) empfängt; einem dritten Transistor (NQ1; PQ11), der zwischen den ersten internen Knoten und einen Ausgangsknoten (OD1; OD11) geschaltet ist, und der eine mit einem dritten internen Knoten (ND3; ND13) verbundene Steuerelektrode besitzt; einem vierten Transistor (NQ2; PQ12), der zwischen den Ausgangsknoten und den dritten internen Knoten geschaltet ist und der eine mit dem ersten internen Knoten verbundene Steuerelektrode besitzt; einem zweiten Kapazitätselement (C2; C12), das zwischen einen dritten Eingangsknoten (S2; S12), der ein zweites Ladungsvorladen steuerndes drittes Steuersignal empfängt, und den ersten internen Knoten geschaltet ist; einem dritten Kapazitätselement (C3; C13), das zwischen einen vierten Eingangsknoten (S3; S13), der ein die Ladungsübertragung steuerndes viertes Steuersignal empfängt, und den dritten internen Knoten geschaltet ist.
Spannungserzeugungsschaltung nach Anspruch 7, wobei der Vorladespannungsversorgungsknoten (NDD2; NDD12) mit einer konstanten Spannung auf einem vorbestimmten Spannungspegel versorgt wird.
Spannungserzeugungsschaltung nach Anspruch 7, wobei der Vorladespannungsversorgungsknoten (NDD2; NDD12) mit dem zweiten Steuersignal (ΦP; ΦPZ) versorgt wird.
Spannungserzeugungsschaltung nach einem der Ansprüche 7 bis 9, wobei das dritte Steuersignal (ΦCP; ΦCPZ) einen zweiten logischen Pegel erreicht und für eine vorbestimmte Zeitspanne aufrechterhält, wenn das zweite Steuersignal (ΦP; ΦPZ) auf einem ersten logischen Pegel ist, und das vierte Steuersignal (ΦCT; ΦCTZ) den ersten logischen Pegel erreicht und diesen für einen vorbestimmte Zeitspanne aufrechterhält, wenn das dritte Steuersignal auf dem zweiten logischen Pegel ist, und das Vorladen des ersten internen Knoten durchgeführt wird, wenn das erste Steuersignal den ersten logischen Pegel erreicht, während das zweite Steuersignal auf dem zweiten logischen Pegel ist.
Spannungserzeugungsschaltung nach einem der Ansprüche 7 bis 10, weiter mit: zumindest einer Spannungstreiberstufe (XFN2 bis XFNn, CK1 bis CKn-1; XFP2 bis XFPn; CC1 bis CCn-1), die zwischen den Ausgangsknoten (OD1; OD11) und den Endausgangsknoten (FOD) geschaltet ist und die eine Endspannung an dem Endausgangsknoten erzeugt, wobei die Spannungstreiberstufe enthält: einen fünften Transistor (NQa; PQa), der zwischen einen Eingangsknoten (NDI; PDI) der Spannungstreiberstufe und einen Ausgangsknoten (NDO; PDO) der Spannungstreiberstufe geschaltet ist und der eine mit einem vierten internen Knoten (NDA; NDB) verbundene Steuerelektrode besitzt; ein viertes Kapazitätselement (CK1 bis CKn-1; CC1 bis CCn-1), das mit dem Eingangsknoten der Spannungstreiberstufe verbunden ist; eine fünfte Kapazität (Ca; Cd), die mit dem vierten internen Knoten verbunden ist; und einen sechsten Transistor (NQ12; PQb), der zwischen den vierten internen Knoten und den Ausgangsknoten der Spannungstreiberstufe geschaltet ist, und der eine mit dem Eingangsknoten der Spannungstreiberstufe verbundene Steuerelektrode besitzt; und wobei wenn die zumindest eine Spannungstreiberstufe eine Mehrzahl von solchen Spannungstreiberstufen enthält, das zweite und das dritte Steuersignal an die vier Kapazitätselemente in einer Verbindungsreihenfolge der Spannungstreiberstufen abwechselnd angelegt sind, und das erste und das vierte Steuersignal an die fünften Kapazitätselemente in der Verbindungsreihenfolge abwechselnd angelegt sind.
Spannungserzeugungsschaltung nach einem der Ansprüche 7 bis 11, wobei das erste Steuersignal einen ersten logischen Pegel erreicht und diesen für eine vorbestimmte Zeitspanne aufrechter hält, wenn eine vorbestimmte Zeit abgelaufen ist seitdem das zweite Steuersignal von dem ersten logischen Pegel zu den zweiten logischen Pegel gewechselt hat, und das zweite Steuersignal von dem zweiten logischen Pegel zu dem ersten logischen Pegel wechselt nachdem das erste Steuersignal von dem ersten logischen Pegel zu dem zweiten logischen Pegel gewechselt hat; das dritte Steuersignal den zweiten logischen Pegel erreicht und diesen für eine vorbestimmte Zeitspanne aufrecht hält seit das zweite Steuersignal zu dem ersten logischen Pegel gewechselt hat, und das zweite Steuersignal den zweiten logischen Pegel erreicht nachdem das dritte Steuersignal zu dem ersten logischen Pegel gewechselt hat; und das vierte Steuersignal den ersten logischen Pegel erreicht und diesen für eine vorbestimmte Zeit aufrecht hält nachdem das dritte Steuersignal zu dem zweiten logischen Pegel gewechselt hat, und das dritte Steuersignal zu dem ersten logischen Pegel wechselt nachdem das vierte Steuersignal zu dem zweiten logischen Pegel gewechselt hat.
Spannungserzeugungsschaltung nach einem der Ansprüche 7 bis 12, wobei der Endausgangsknoten eine Endspannung an einen internen Schaltkreis anlegt, und die Spannungserzeugungsschaltung weiter ein Kapazitätselement (C4; C14) umfasst, das mit dem Endausgangsknoten verbunden ist.
Spannungserzeugungsschaltung nach einem der Ansprüche 7 bis 12, wobei der Ausgangsknoten eine an einen internen Schaltkreis anzulegende interne Spannung erzeugt, und die Spannungserzeugungsschaltung weiter ein Kapazitätselement (C4; C14) umfasst, das mit dem Ausgangsknoten verbunden ist.