DE2713024B2 - Speicher mit Blindzellen - Google Patents

Speicher mit Blindzellen

Info

Publication number
DE2713024B2
DE2713024B2 DE2713024A DE2713024A DE2713024B2 DE 2713024 B2 DE2713024 B2 DE 2713024B2 DE 2713024 A DE2713024 A DE 2713024A DE 2713024 A DE2713024 A DE 2713024A DE 2713024 B2 DE2713024 B2 DE 2713024B2
Authority
DE
Germany
Prior art keywords
memory
read
cells
lines
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2713024A
Other languages
English (en)
Other versions
DE2713024C3 (de
DE2713024A1 (de
Inventor
Masaaki Kokubunji Inadachi (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2713024A1 publication Critical patent/DE2713024A1/de
Publication of DE2713024B2 publication Critical patent/DE2713024B2/de
Application granted granted Critical
Publication of DE2713024C3 publication Critical patent/DE2713024C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409Read-write [R-W] circuits 
    • G11C11/4099Dummy cell treatment; Reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

Die Erfindung betrifft einen Speicher mit Blindzellen nach dem Oberbegriff des Anspruchs 1.
Bei einem Ein-Chip-Speicher, bei dem eine Anzahl von Speicherzellen in einem einzigen Substrat während eines einzigen Stufenverfahrens angeordnet werden, wird, wenn ein aus der Speicherzelle ausgelesenes Signal klein ist, eine Blindzelle verwendet, um das kleine Signal mit hohem Rauschabstand auslesen zu können.
Bisher wurde bei einem Speicher dieser Art jeweils eine Blindzelle für jede eines Paars von Datenleitungen verwendet, die mit jedem Vorverstärker verbunden sind (US-PS 3 774176).
Ein größeres auf den Datenleitungen auftretendes ■' Rauschen wird von elektrostatischen Kapazitäten abhängig von Überlappungsbereichen von Wortleitungen und Datenleitungen an deren Kreuzungspunkten hervorgerufen. Wenn Speicherzellen verschiedenen Aufbaues enthalten sind, unterscheiden sich die elektrostatischen Kapazitäten zwischen den Datenleitungen wegen der Auslegung oder Gestaltung der Speicherzellen und der Fehlausrichtung einer Maske während des Herstellverfahrens. Wenn die Blindzellen jeweils für die Datenleitungen wie bei dem her-■'■ kömmlichen Speicher verwendet werden, gibt es stets eine Speicherzelle mit einer von der der Blindzelle unterschiedlichen elektrostatischen Kapazität, weshalb das Rauschen des Datenleitungspaares sich voneinander unterscheidet, was eine Verringerung des
-" Rauschabstands ergibt.
Es ist daher Aufgabe der Erfindung, einen Speicher mit verbessertem Rauschabstand für Auslesesignale aus Speicherzellen zu schaffen, bei dem Speicherzellen verschiedenen Aufbaues mit je einem eines Paares
-'"> von Datenleitungen verbunden sind.
Die Lösung der Aufgabe besteht aus den im kennzeichnenden Teil des Anspruchs 1 enthaltenen Merkmalen.
Die Erfindung gibt also einen Speicher an, der
i» mehrere Speicherzellengruppen verschiedenen Speicherzellenaufbaues, Blindzellengruppen verschiedenen Zellenaufbaues, jeweils eine für mindestens eine der Speicherzellengruppen, selbstverständlich auch ein Wahlglied zum Wählen einer gewünschten Spei-
i"> cherzelle und einer Blindzelle entsprechend der Gruppe dieser Speicherzelle und ein Leseglied zum differentiellen Auslesen von Ausgangssignalen der gewählten Blindzelle und der gewählten Speicherzelle aufweist.
Die Erfindung wird anhand des in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigt
Fig. 1 schematisch einen herkömmlichen Speicher, Fig. 2 Signalverläufe zur Erläuterung des Betriebs
■r> des herkömmlichen Speichers,
Fig. 3 den Aufbau eines Ausführungsbeispiels des Hauptteils eines erfindungsgemäßen Speichers,
Fig. 4,5 Aufsichtender Anlage einer Speicherzelle bzw. einer Blindzelle.
In Fig. 1 ist schematisch ein herkömmlicher Speicher dargestellt, bei dem zwei Datenleitungen 2 und 3 beiderseits eines Vorverstärkers 1 angeordnet sind, der ein Differentialverstärker sein kann, wobei die Datenleitungen 2, 3 Gruppen von Wortleitungen 4
r>5 bzw. 5 überkreuzen oder schneiden, wobei Speicherzellengruppen 6 und 7 sowie Blindzellen 8 und 9 an den Schnittpunkten vorgesehen sind. Jeweils eine Blindzelle 8,9 ist für je eine der zwei von Datenleitungen 2, 3 angeordnet, die zwei Eingänge des Vorver-
bo stärkers so bilden, daß dann, wenn eine der Speicherzellen in der Speicherzellengruppe 6 oder 7 gewählt oder angesteuert ist, die Blindzelle 9 oder 8 gewählt oder angesteuert ist.
Die Blindzellen 8 und 9 legen jeweils eine Bezugs-
b!> spannung an einen der Eingänge des Vorverstärkers 1 an, die die in den Speicherzellen gespeicherten Information »1« oder »0« diskriminieren. Die Blindzellen 8, 9 spielen weher eine wesentliche Rolle zum
Ausgleichen von Koppelspannungen, die an das Paar der Datenleitungen 2, 3 angelegt sind, die mit den beiden Eingängen des Vorverstärkers 1 verbunden sind, wobei die Koppelspannungen durch Ausleseimpulsspannungen an den Wortleitungen 4, 5 erzeugt sind, die als Ansteuerleitungen wirken, und über elektrostatische Kapazitäten gekoppelt werden, derart, daß ein differentielles Rauschen beseitigt wird, um ein Signalauislesen hoher Empfindlichkeit zu gestatten.
Insbesondere werden, wie in Fig. 2b dargestellt, Rauschspannungen Vn, die an den Datenleitungen 2 und 3 über Koppelkapazitäten beim Anstieg des Ausleseimpulses an den Wortleitungen 4, 5 zwischen den beiden Datenleitungen 2, 3 so ausgeglichen, daß die Gesamtdifferenz (annähernd V1) zwischen der Auslesespannung von der Blindzelle 8 oder 9 (die durch eine Volllinie dargestellt ist und annähernd 0 [V] beträgt) und der Auslesespannung von der Speicherzelle 7 oder 6 (die durch eine Strichlinie dargestellt ist und F1 [V] beträgt), als Signalspannu^g S herausgeführt bzw. abgenommen.
Andererseits ist die Rauschspannung Vn durch die elektrostatischen Kapazitäten abhängig von einem Überlappungsbereich auf der Wortleitung 4 oder 5 und der Datenleitung 2 oder 3 an deren Überschneidung oder Kreuzung verursacht. Wenn Speicherzellen unterschiedlichen Aufbaues enthalten sind, unterscheiden sich die Rauschspannungen Vn, die an das Paar der Datenleitungen angelegt sind, voneinander, weil die elektrostatischen Kapazitäten sich unterscheiden wegen der Tatsache, daß das Überlappender Wortleitungen und der Datenleitungen sich unterscheidet abhängig von der Auslegung und der Fehlausrichtung der Masken im Herstellungsverfahren. Folglich besitzt, da der Unterschied im Aufbau oder der Fehler im Herstellungsverfahren enthalten ist, der herkömmliche Speicher, bei dem eine Blindzelle an der Datenleitung auf einer Seite des Vorverstärkers angeordnet ist, ,lotwendigerweise (mindestens) eine Speicherzelle mit einem unterschiedlichen Überlappungsbereich der Datenleitung und der Wortleitung gegenüber dem der Blindzelle. Bei einem derartigen Speicher unterscheiden sich, wie in Fig. 2c dargestellt, die Rauschspannungen Vn an dem Paar der Datenleitungen voneinander und wird die Signalspannung 5 auf Vx- Vn verringert, was zu einer Verringerung des Rauschverhältnisses führt. In Fig. 2c ist angenommen, daß die Rauschspannung der Datenleitung mit der gewählten Blindzelle Null beträgt.
Fig. 3 zeigt ein Ausführungsbeispiel des Hauptteils eines erfindungsgemäßen Speichers. Das Wesentliche der Erfindung liegt darin, daß bei einem Speicher mit Speicherzellengruppen mit beispielsweise unterschiedlichem Speicherzellenaufbau in einem Speicher mit verschiedenen Überlappungsbereichen der Wortleitungen und der Datenleitungen wegen der Anordnung der Speicherzellen der gleichen Form oder Ausbildung in verschiedenen Richtungen an die Datenleitungen, jeweils eine Blindzelle für jede der Speicherzellengruppen vorgesehen ist mit voneinander verschiedenem Speicherzellenaufbau, d. h., daß so viele Blindzellen vorgesehen sind, als Speicherzellengruppen mit unterschiedlichem Speicherzellenaufbau angeordnet sind. Fig. 3 zeigt ein Beispiel, bei dem zwei Speicherzellen unterschiedlichen Aufbaues verwendet sind, wobei Speicherzellengruppen 61, 71 und Speicherzellengruppen 62,72 jeweils gleichen Aufbau besitzen, wogegen die Speicherzellengruppen 61 und
62 und die Speicherzellengruppen 71, 72 unterschiedlichen Aufbau besitzen. Den Speicherzellengruppen 71,72 auf der rechten Seite des Vorverstärkers 1 sind Blindzellen 81 bzw. 82 zugeordnet, während den Speicherzellengruppen 61, 62 auf der linken Seite des Vorverstärkers 1 Blindzellen 91 bzw. 92 zugeordnet sind.
Fig. 4 zeigt ein Beispiel der Auslegung der Speicherzellen verschiedenen Aufbaues, und Fig. 5 zeigt ein Beispiel der Auslegung der entsprechenden Blindzellen. Jede Zelle enthält beim dargestellten Ausführungsbeispiel eine Einlransistorzelle.
In Fig. 4 sind dargestellt Speicherzellen C1, C1, eine aus Poly-Silicium gebildete Datenleitung D, aus Aluminium gebildete Wortleitungen W1 und W„ ausgebildete Schalt-MOS-Transistoren 7", und 7,,"Konlaktbereiche B1, B2 der Steuer- oder Gateelektroden der Transistoren Γ, und T2 mit den Wortleitungen W1 und W2 und Speicherkapazitäten C51 und C\,.
In Fig. 5 sind dargestellt Blindzellen Z)1 und D2, BJindzellen-Worlleitungen D Wx und DW1, ausgebildete Schalt-MOS-Transistoren DT1 und DT2, Kontaktbereiche DB1 und Do2 der Steuer- oder Gateelektroden der Transistoren D7", und D7, mit den Wortleitungen DW1 und DW-,, Vorladungsleitungen PL1 und PL-, und Speicherkapazitäten DS1 und DS2.
Die Speicherzellen C1 und C1 gemäß Fig. 4 entsprechen den Blindzellen D1 bzw. D2 gemäß Fig. 5.
Auf den ersten Blick scheint es, daß die Speicherzellen C1 und C2 gemäß Fig. 4, die Schalt-MOS-Transistoren T1 und T2 und die Wortleitungen W1, W-, die gleiche Struktur oder den gleichen Aufbau bezüglich der Datenleitung D besitzen. Wenn jedoch eine im Herstellungsverfahren zur Bildung der Wortleitungen W1 und W-, verwendete Aluminiumniaske nach rechts oder nach links bezüglich einer bei der Bildung der Datenleitung D verwendeten Poly-Silicium-Maske fehlausgerichtet ist, unterscheidet sich ein Überlappungsbereich (schraffierter Bereich A2) der Wortleitung W-, und der Datenleitung D von einem Überlappungsbereich (schraffierter Bereich A1) der Wortleitung W1 und der Datenleitung D. Für derartige Speicherzellen sind Blindzellen D1 und D2 gemäß Fig. 5 für die Speicherzellen C1 bzw. C2 vorgesehen. In diesem Falle besitzen die Speicherzellen und die Blindzellen die gleiche Überlappung gegenüber der Datenleitung derart, daß das von den Wortleitungen abhängige Rauschen vollständig unterdrückt oder beseitigt werden kann. Wenn auch im dargestellten Ausführungsbeispiel so viele Blindzellen verwendet sind, wie es Speicherzellengruppen unterschiedlichen Aufbaues gibt, so kann selbstverständlich eine gemeinsame Blindzelle für diejenigen Speicherzellengruppen verwendet werden, die gleiche Eigenschaften bzw. Kenndaten besitzen.
In Fig. 3 ist ein Detektorkreis einschließlich eines Leseverstärkers mit mindestens einer der Datenleitungen verbunden und ist ein Ansteuerkreis mit den Wortleitungen verbunden.
Wie erläutert, sind gemäß der Blindzellen-Anordnung der Erfindung, selbst wenn eine Fehlausrichtung der Maske beim Herstellungsverfahren auftritt, die Kopplungsspannungen von den Wortleitungen zu den Datenleitungen vollständig ausgeglichen an beiden Seiten des Vorverstärkers derart, daß das Auslesesignal bei hohem Rauschverhältnis oder Rauschabstand gefühlt oder gelesen werden kann. Wenn das in Fig. 3
5 6
dargestellte Beispiel die Spcicherzellengruppen 61, 62 terspeicher, wie beschrieben, anwendbar,sondernaucl
und die Speicherzellcngruppen 71, 72 als im gleichen auf andere Speicher, wie einem Drahtspeicher, wöbe
Bereich konzentriert darstellt in einer Anordnung, in dann die Signale auf den Datenlcitungen direkt durcl
der die Auslegung gemäß Fig. 4 wiederholt auftritt, einen Leseverstärker ausgelesen werden können,
können ungeradzahlige Speicherzellen die jeweiligen ' Schließlich können die Datenlcitungen nicht nui
Gruppen bilden. beiderseits des Vorverstärkers, wie im dargestellte!
Wenngleich die Fig. 4 und 5 Beispiele von Eintran- Ausfiihrungsbeispiel, sondern parallel an einer SciU
sistorzellen zeigen, kann die Erfindung auch auf an- des Vorverstärkers angeordnet sein. Schließlich kön
dere Zellenartcn angewendet werden. nen auch mehrere Paare von Datenleitungen selektiv
Schließlich ist die Erfindung nicht nur auf Halblei- 10 mit dem Vorverstärker verbunden sein.
Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Speicher, mit mindestens einem Paar von Lese-Leitungen, mit einem Leseglied zum differentiellen Lesen von Signalen auf dem Paar der Lese-Leitungen, mit mehreren Ansteuerleitungen, die wie Lese-Leitungen kreuzend angeordnet sind, mit mehreren mit jedem Paar der Lese-Leitungen an deren Schnittstellen mit den Ansteuerleitungen verbundenen Speicherzellen, und mit jeweils einer jeder Lese-Leitung zugeordneten, etwa gleichen Aufbau wie die Speicherzellen aufweisenden Blindzelle, bei welchem die mit einem Paar der Lese-Leitungen verbundenen Speicherzellen Speicherzellengruppen mit voneinander unterschiedlichem Aufbau bilden, dadurch gekennzeichnet, daß entsprechend der Anzahl der jeweiligen Speicherzellengruppen (61,62; 71, 72) diese Blindzelle und mindestens eine weitere Blindzelle (91,92; 81,82) vorgesehen sind, wobei die Blindzellen (91, 92; 81, 82) mit der jeweils anderen Lese-Leitung (2; 3) des Paars verbunden sind und jeweils den gleichen Aufbau wie die Speicherzellen der entsprechenden Speicherzellengruppen (61, 62; 71, 72) besitzen (Fig. 3).
2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß zumindest mehrere der Speicherzellengruppen (61,62; 71,72) so angeordnet sind, daß überschneidende Bereiche (/11, Al) der Ansteuerleitungen (4,5) und der Lese-Leitungen (2, 3) durch koplanare Verschiebung von entweder der Ansteuerleitung (4, 5) oder der Lese-Leitung (2, 3) veränderbar sind, und daß zumindest einige der Blindzellen (91, 92; D1 D2) im wesentlichen die gleiche Beziehung bei der Anordnung zwischen der Ansteuerleitung (4, 5) und der Lese-Leitung (2,3) wie die Speicherzellengruppen (61, 62; 71, 72) aufweisen.
3. Speicher nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Speicherzellen (C1, C2) und die Blindzellen (D1, D2) jeweils ein Schaltglied (Tx, T2; DT1, DT1) aufweisen, dessen Schalten durch ein Signal auf der Ansteuerleitung (W1, W2; DWx, DW2) gesteuert ist, wobei eine kapazitives Element (CS1, CS2, DSx, DS2) mit dem Schaltglied (Tx, T2, DTx, DT2) verbunden ist.
4. Speicher nach einem der Ansprüche 1 bis 3, gekennzeichnet durch einen Differenzverstärker (l)zum differentiellen Verstärken der Signale auf dem Paar der Lese-Leitungen (2, 3).
DE2713024A 1976-03-26 1977-03-24 Speicher mit Blindzellen Expired DE2713024C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3257476A JPS52116120A (en) 1976-03-26 1976-03-26 Memory

Publications (3)

Publication Number Publication Date
DE2713024A1 DE2713024A1 (de) 1977-10-06
DE2713024B2 true DE2713024B2 (de) 1978-07-13
DE2713024C3 DE2713024C3 (de) 1979-03-22

Family

ID=12362652

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2713024A Expired DE2713024C3 (de) 1976-03-26 1977-03-24 Speicher mit Blindzellen

Country Status (4)

Country Link
US (1) US4117545A (de)
JP (1) JPS52116120A (de)
DE (1) DE2713024C3 (de)
NL (1) NL7703260A (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS536544A (en) * 1976-07-07 1978-01-21 Mitsubishi Electric Corp Semiconductor memory unit
JPS5363824A (en) * 1976-11-18 1978-06-07 Mitsubishi Electric Corp Semiconductor random access memory
US4198697A (en) * 1978-06-15 1980-04-15 Texas Instruments Incorporated Multiple dummy cell layout for MOS random access memory
US4195357A (en) * 1978-06-15 1980-03-25 Texas Instruments Incorporated Median spaced dummy cell layout for MOS random access memory
EP0006753B1 (de) * 1978-06-30 1983-02-16 Fujitsu Limited Integrierte Halbleiter-Schaltungsanordnung
JPS5630754A (en) * 1979-08-23 1981-03-27 Fujitsu Ltd Semiconductor memory device
US5214601A (en) * 1986-12-11 1993-05-25 Mitsubishi Denki Kabushiki Kaisha Bit line structure for semiconductor memory device including cross-points and multiple interconnect layers
JPH0775248B2 (ja) * 1990-06-07 1995-08-09 株式会社東芝 ダイナミック型半導体メモリ
JP3553138B2 (ja) * 1994-07-14 2004-08-11 株式会社ルネサステクノロジ 半導体記憶装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE789500A (fr) * 1971-09-30 1973-03-29 Siemens Ag Memoire a semiconducteurs avec elements de memorisation a un seul transistor
US3983544A (en) * 1975-08-25 1976-09-28 International Business Machines Corporation Split memory array sharing same sensing and bit decode circuitry

Also Published As

Publication number Publication date
DE2713024C3 (de) 1979-03-22
NL7703260A (nl) 1977-09-28
JPS5529518B2 (de) 1980-08-04
US4117545A (en) 1978-09-26
JPS52116120A (en) 1977-09-29
DE2713024A1 (de) 1977-10-06

Similar Documents

Publication Publication Date Title
DE4433695C2 (de) Dynamische Halbleiterspeichervorrichtung
DE3222461C2 (de)
DE3915438C2 (de)
DE3538530C2 (de)
DE3941926C2 (de) Halbleiterspeichereinrichtung
EP1184871B1 (de) MRAM-Anordnung
DE4009836C2 (de) Halbleiterspeichervorrichtung mit vermindertem Wortleitungskopplungsrauschen
DE4018809C2 (de)
DE4000429C2 (de) Dram
DE4036091C2 (de) Dynamischer Halbleiterspeicher mit wahlfreiem Zugriff
DE3937068C2 (de) Dynamische Halbleiterspeicheranordnung
DE2760030C2 (de) Speicherschaltung
DE4024295C2 (de) Dynamische Halbleiterspeichervorrichtung
DE19625169A1 (de) Hierarchische Wortleitungsstruktur für Halbleiterspeichervorrichtung
DE3923629A1 (de) Halbleiterspeichergeraet
DE4015452C2 (de)
DE4005992C2 (de) Halbleiterspeichervorrichtung mit verringertem Wortleitungskopplungsrauschen
DE19603084B4 (de) Halbleiterspeichervorrichtung mit Bitleitungsabschnitten
DE2713024B2 (de) Speicher mit Blindzellen
EP0078338B1 (de) FET-Speicher
DE2532594B2 (de) Halbleiterspeicher
DE10116325A1 (de) Verfahren und Schaltungsanordnung für einen Speicher zur Reduzierung parasitärer Koppelkapazitäten
DE4126050C2 (de) Anordnung von Wortleitungstreiberstufen in einer Halbleiterspeicheranordnung
DE2642615A1 (de) Halbleiterspeicher
DE10334821A1 (de) Halbleiterspeicherschaltung mit normalem Betriebsmodus und Burn-in-Testmodus

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)