DE2532594B2 - Halbleiterspeicher - Google Patents
HalbleiterspeicherInfo
- Publication number
- DE2532594B2 DE2532594B2 DE2532594A DE2532594A DE2532594B2 DE 2532594 B2 DE2532594 B2 DE 2532594B2 DE 2532594 A DE2532594 A DE 2532594A DE 2532594 A DE2532594 A DE 2532594A DE 2532594 B2 DE2532594 B2 DE 2532594B2
- Authority
- DE
- Germany
- Prior art keywords
- bit line
- electrode
- storage
- word line
- transfer electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 239000000758 substrate Substances 0.000 claims description 51
- 230000015654 memory Effects 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 210000004027 cell Anatomy 0.000 description 32
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 210000000352 storage cell Anatomy 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung bezieht sich auf einen Halbleiterspeicher der im Oberbegriff des Patentanspruchs 1 angege-
benenArt
Es ist bekannt Halbleiterspeicher in MOS-Technik aufzubauen. Zum Beispiel bestehen die Speicherzellen
von solchen Halbleiterspeichern aus einer Speicherkapazität und einem MOS-Transistor, dessen Steuerelektrode
mit einer Wortleitung verbunden ist Die beiden gesteuerten Elektroden des MOS-Transistors liegen
zwischen der Speicherkapazität und einer Bitleitung. Solche Speicherzellen werden gewöhnlich Eintrasistor-RAM-Zeilen
genannt (DE-OS 24 22 136).
Der Querschnitt durch eine solche Speicherzelle ist in F i g. 1 gezeigt. In einem Halbleitersubstrat SU ist eine
Bitleitung BL hineindiffundiert. Benachbart zu der Bitleitung BL ist im Halbleitersubstrat ein weiterer
diffundierter Bereich GE vorgesehen. Ein Teil der Bitleitung BL und der Bereich GE bilden die beiden
gesteuerten Elektroden des MOS-Transistors. Auf dem Substrat, aber isoliert zu den diffundierten Bereichen BL
und GE ist die Steuerelektrode G vorgesehen. Bei einem derartigen Aufbau befindet sich zwischen den
Bereichen BL und GE der sogenannte Kanal K des MOS-Transistors, wenn dieser leitend gesteuert ist.
Weiterhin ist eine Elektrode SE vorgesehen, mit deren Hilfe die Speicherkapazität SK gebildet wird. Diese
Elektrode SE ist parallel zu der Oberfläche des Halbleitersubstrats SU angeordnet und von dem
Halbleitersubstrat durch eine Siliziumoxidschicht isoliert. Wird an die Elektrode SFeine geeignete Spannung
angelegt, dann bildet sich an der Oberfläche des Halbleitersubstrats durch Inversion eine leitende
Schicht, die mit dem Bereich GE verbunden wird. Die Elektrode SE zusammen mit der Inversionsschicht
ergeben dann die Speicherkapazität SK. Der ganze bisherige Aufbau wird schließlich noch durch eine
Isolierschicht IS, z. B. aus SIO2 abgedeckt.
Die Steuerelektrode G ist an einer nicht dargestellten Stelle mit einer Wortleitung verbunden.
Ein Nachteil dieser Eintransistorspeicherzelle besteht darin, daß für die diffundierten Bereiche, z. B. GE, in
dem Speicherbaustein Platz benötigt wird. Da aber bei den Halbleiterspeichern auf einem Speicherbaustein
möglichst viele Speicherzellen angeordnet werden sollen, besteht die Tendenz, die Einzelspeicherzelle
möglichst klein auszuführen.
Aus der Literaturstelle IEEE Journal of Solid State Circuits, Vol. SC 7, Nr. 5, Oktober 1972, Seite 330 bis
335, die eine Möglichkeit bekannt geworden, nach der die einzelnen RAM-Speicherzellen verkleinert werden
können. Bei der dort angegebenen Lösung wird die Speicherkapazität auf dieselbe Art gebildet wie es bei
der Eintransistorspeicherzelle beschrieben worden ist. Dazu wird eine sogenannte Speicherelektrode zur
Bildung der Speicherkapazität über dem Halbleitersubstrat, aber isoliert von dem Halbleitersubstrat, angeord-
iet Benachbart zu der Speicherkapazität wird die
Bitleitung in das Halbleitersubstrat hineindiffundiert Um einen Ladungsaustausch zwischen der Speicherkapazität
und der Bitleitung zu ermöglichen, wird auf dem Halbleitersubstrat und isoliert zu dem i ialbleitersubstrat
die sogenannte Transferelektrode angeordnet, die die Speicherkapazität und die Bitleitung zumindest
teilweise überlappt Werden an die Speicherelektrode, die Transferelektrode und die Bitleitung entsprechende
Spannungen angelegt, dann können Ladungen zwischen der Bitleitv\ng und der Speicherkapazität übertragen
werden. Da der Aufbau und die Wirkungsweise dieser Speicherzelle in der angegebenen Literaturstelle ausführlich
beschrieben ist, wird darauf nicht näher eingegangen.
Ein Nachteil der in der angegebenen Literaturstelle dargestellten Speicherzelle besteht darin, daß die
Wortleitung gleichzeitig die Transferelektrode bildet Da der Abstand der Transferelektroden zum Substrat
zwischen den Speicherelektroden und dir Bitleitung
und der Transferelektrode zur Bitleitung im überlappten
Bereich nicht zu groß gewählt werden darf, um einen einwandfreien Ladungsaustausch zu ermöglichen, besteht
die Gefahr, daß kapazitive Kopplungen zwischen der Wortleitung und der Bitleitung die Funktion einer
solchen Speicherzelle stört
Aufgabe der Erfindung ist es, die Speicherzelle nach dem angegebenen Prinzip technologisch so aufzubauen,
daß kapazitive Kopplungen zwischen der Wortleitung und der Bitleitung stark reduziert werden. Diese
Aufgabe wird entsprechend den im Kennzeichen des Patentanspruchs 1 angegebenen Merkmalen gelöst
Wird die Bitleitung nur im Bereich der Speicherzelle in das Halbleitersubstrat hineindiffundiert, sonst aber
über dem Halbleitersubstrat geführt dann wird eine kapazitive Kopplung zwischen der Bitleitung und der
Wortleitung gemäß den Merkmalen des Patentanspruchs 2 vermindert.
Bei der ersten Lösung der Aufgabe sind die Transferelektroden nicht Teil der Wortleitung. Vielmehr
wird die Wortleitung oberhalb der Transferelektroden, aber isoliert zu den Transferelektroden geführt.
Nur an der Stelle, an der eine Verbindung von der Wortleitung zu der Transferelektrode hergestellt
werden muß, wird durch die Isolierschicht hindurchkontaktiert Da die Wortleitung nicht mehr gleichzeitig
auch Transferelektrode ist, kann die Isolierschicht zwischen der Wortleitung und der Bitleitung so gewählt
werden, daß kapazitive Kopplungen nur geringfügig auftreten. Außerdem kann die Wortleitung in Metall
ausgeführt sein, während die Transferelektrode aus Polysilizium hergestellt ist. Dies hat den Vorteil, daß die
aus Metall bestehende Wortleitung sehr niederohmig sein kann, wodurch sich eine kurze Signallaufzeit auf der
Wortleitung ergibt, während eine aus Polysilizium bestehende Wortleitung dagegen hochohmiger wäre.
Bei der zweiten Lösung wird die Bitleitung getrennt durch eine Isolierschicht oberhalb den Transferelektroden
und den Speicherelektroden geführt. Auch hier kann die Isolierschicht zwischen der Bitleitung und den
übrigen Elektroden so groß gewählt werden, daß die kapazitiven Kopplungen zwischen Bitleitung und
Wortleitung nur geringfügig auftreten.
Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Anhand von Ausführungsbetspielen, die in den Figuren dargestellt sind, wird die Erfindung weiter
erläutert. Es zeigt
Fig. 1 den bereits beschriebene α Querschnitt durch
eine Eintransistorspeicherzellt: in MOS-Technik, F i g. 2 eine Prinzipdarstellung der Speicherzelle,
Fig.3 die in den folgenden Figuren verwendeten Darstellungsarten der einzelnen Strukturen der
Speicherzellen,
F i g. 4 Ätzstrukturen einer Speicherzelle, bei der die Bitleitung vollständig in das Halbleitersubstrat hineindiffundiert
ist
ίο Fig.5 einen Querschnitt durch eine Speicherzelle
gemäß F i g. 4,
Fig.6 Atzstruktur einer Speicherzelle, bei der die Bitleitung nur im Bereich der Speicherzelle in das
Halbleitersubstrat hineindiffundiert ist, F i g. 7 einen Querschnitt durch die Speicherzelle der
Fig.6.
in F i g. 2 ist eine Prinzipdarstellung der Speicherzelle
dargestellt Diese Speicherzelle besteht aus einer Speicherelektrode SP, die über dem Halbleitersubstrat
angeordnet ist und einer Transferelektrode TE, die sowohl über der Speicherelektrode SP und dem
Halbleitersubstrat und zwar isoliert gegenüber beiden,
angeordnet ist Im Halbleitersubstrat ist die Bitleitung BL diffundiert Mit Hilfe der Speicherelektrode SPwird
die Speicherkapazität SK gebildet- Der Austausch der
Ladungen zwischen der Speicherkapazität SK und der Bitleitung BL erfolgt mit Hilfe der Transferelektrode
TE Soll Ladung zwischen der Bitleitung BL und der Speicherkapazität SK übertragen werden, dann wird die
Transferelektrode TE durch einen Impuls 01 angesteuert Die weitere Wirkungsweise dieser Speicherzelle
ist in der oben angegebenen Literaturstelle ausführlich erläutert.
Den technologischen Aufbau einer Speicherzelle, bei der die Bitleitung vollständig in dem Halbleitersubstrat
diffundiert ist, zeigen F i g. 4 und F i g. 5. Dabei ergeben sich aus F i g. 3 die einzelnen Strukturen der Speicherzellen,
wie sie in den folgenden Figuren dargestellt sind. Gezeigt sind die Wortleitung WL bzw. die Bitleitung
BLM, die in das Substrat diffundierte Bitleitung BL: die Transferelektrode Tfund die Speicherelektrode SP.
Aus Fig.4 können die Ätzstrukturen von zwei nebeneinander angeordneten Speicherzellen entnommen
werden. Anhand der Darstellungsweisen der F i g. 3 •»5 können die einzelnen Ätzstrukturen erkannt werden.
Dabei können für die beiden nebeneinander liegenden Speicherzellen die Transferelektroden und die Speicherelektroden
miteinander verbunden sein.
Die Bitleitung BL und die Speicherkapazitäten SK sind im Substrat angeordnet. Auf dem Substrat wird
dann isoliert zum Substrat die Speicherelektrode SP ζ. B. als eine Polysiliziumlage vorgesehen. Isoliert zu der
Speicherelektrode und zu der Bitleitung BL wird als nächste Lage die Transferelektrode angeordnet. Die
Transferelektrode kann ebenfalls aus Polysilizium bestehen. Als oberste Lage folgt wiederum isoliert von
den darunterliegenden Lagen die Wortleitung IVZ, die
aus Metall hergestellt sein kann. Zur Verbindung der Wortleitung WL mit der Transferelektrode TE wird die
Wortleitung durch die Isolierschicht hindurch kontaktiert. Ein solcher Kontakt KT ist in der Mitte der Figur
dargestellt.
Aus F i g. 4 ergibt sich, daß die Bitleitung BL und die Wortleitung WL senkrecht zueinander angeordnet sind.
Ebenso ergibt sich die Ausdehnung der Speicherkapazität SAl , der Transferelektrode TE und der Speicherelektrode
SP.
In F i g. 5 ist ein Querschnitt durch die Speicherzellen
In F i g. 5 ist ein Querschnitt durch die Speicherzellen
an der Stelle V-V der F i g. 4 gezeigt. Aus ihr kann das Übereinanderliegen der einzelnen Schichten noch
besser erkannt werden.
In einem Halbleitersubstrat SU befindet sich die
Bitleitung BL, die in das Halbleitersubstrat SU hineindiffundiert ist. Benachbart zu der Bitleitung BL,
aber nicht elektrisch leitend verbunden, ist die Speicherkapazität SK angeordnet. Zur Bildung dieser
Speicherkapazität SK ist über dem Halbleitersubstrat SUdie Speicherelektrode SPvorgesehen. Die Speicher- 1«
elektrode SP ist von dem Halbleitersubstrat durch eine Isolierschicht ISi z.B. einer Siliziumoxidschicht isoliert
Sie läuft im Bereich der Speicherkapazität SK parallel zur Substratoberfläche und im verhältnismäßig geringem Abstand. Wird an die Speicherelektrode SP eine
geeignete Spannung angelegt, dann bildet sich auf bekannte Weise im Halbleitersubstrat SU eine Inversionsschicht, die zur Speicherung einer Information
herangezogen wird.
Auf die Speicherelektrode SP wird wiederum eine Isolierschicht IS 2 z.B. aus Siliziumoxid gelegt Darüber
wird dann die Transferelektrode TE angeordnet Die Transferelektrode TE liegt so zu der Bitleitung BL und
der Speicherkapazität SK, daß sie die Bitleitung BL und
die Speicherkapazität SK zumindest teilweise über- 2s
läppt Damit ist gewährleistet, daß mit Hilfe der Transferelektrode TE Ladung von der Bitleitung BL zur
Speicherkapazität SK übertragen werden kann und umgekehrt Der Abstand der Transferelektrode TE vom
Substrat zwischen der Bitleitung BL und der Speicherelektrode SP muß so gewählt sein, daß diese
Ladungsübertragung möglich ist. Der Abstand der Transferelektrode zum Substrat zwischen der Bitleitung
BL und der Speicherelektrode SP darf darum nicht zu groß sein.
Oberhalb der Transferelektrode TE ist schließlich noch die Wortleitung WL angeordnet. Diese ist durch
eine isolierschicht /S3 z. B. aus Siliziumoxid von der Transferelektrode TE und der Bitleitung BL getrennt
Nur an der Stelle, an der eine Kontaktierung zur Transferelektrode TE notwendig ist ist die Wortleitung
WL durch die Isolierschicht /S3 hindurchgeführt Diese
Kontaktstelle ist mit KT bezeichnet Die Dicke der Isolierschicht /S3 zwischen der Bitleitung BL und der
Wortleitung WL kann so gewählt werden, daß nur geringfügige kapazitive Kopplungen zwischen diesen
beiden Leitungen bestehen.
Wie sich aus F i g. 5 ergibt sind zwei Speicherzellen nebeneinander angeordnet Dabei sind sowohl die
Speicherelektroden SP als auch die Transferelektroden
TEmiteinander verbunden. Eine solche Ausführung hat
den Vorteil, daß die Wortleitung WL nur einmal zu zwei Transferelektroden kontaktiert sein muß.
Fig.6 und 7 zeigen die Ausführung von zwei Speicherzellen für den Fall, daß die Bitleitung nur im
Bereich der Speicherzellen in das Halbleitersubstrat SU diffundiert sind. Dabei ist im Ausführungsbeispiel je eine
Bitleitung BL für zwei Speicherzellen vorgesehen. Aus Fig.6 können die Ätzstrukturen entnommen werden,
während Fi g. 7 einen Querschnitt an der Stelle VII-VII zeigt
In dem Halbleitersubstrat SU ist im Bereich von zwei
Speicherzellen die Bitleitung BL hineindiffundiert. Benachbart zu der Bitleitung BL im Speichersubstrat
SU liegt wiederum die Speicherkapazität SK. Die Spcicherkäpäziiäl SK wird auf bereit» beschriebene
Weise mit Hilfe einer isoliert angeordneten Speicherelektrode SP gebildet Die Speicherelektroden zweier
benachbarter Speicherzellen können auch hier miteinander verbunden werden, was in den F i g. 6 und 7 nicht
dargestellt ist Oberhalb der Speicherelektroden SP und der Bitleitung BL im Halbleitersubstrat SL/ist dann die
Transferelektrode TE angeordnet. Diese Transferelektroden TE liegen in dieser Ausführung in den
Wortleitungen WL Oberhalb der Speicherelektroden TE aber isoliert zu diesen befindet sich dann die
Bitleitung BLM, die z. B. aus Metall besteht und die an einer Stelle mit der Bitleitung innerhalb des Substrats
BL kontaktiert ist Diese Stelle ist mit KP bezeichnet. Die Isolierschicht zwischen der Bitleitung BLAi und den
Transferelektroden und Speicherelektroden ist mit /S 4 bezeichnet Die Isolierschicht zwischen der Transferelektrode und der in das Substrat diffundierten
Bitleitung ßL im überlappten Bereich und dem zwischen
Bitleitung BL und Speicherelektrode SP liegenden Bereich des Substrats ist mit /S 5 benannt
Die Ausführung der F i g. 6 und 7 hat ebenfalls den Vorteil, daß der Abstand zwischen der Bitleitung BLM
und der Transferelektrode TE groß gewählt werden kann, so daß nur kleine Kopplungskapazitäten auftreten
können. Außerdem können bei einer derart ausgeführten Speicherzelle andere Organisationsstrukturen eines
Halbleiterspeichers gebildet werden.
Bei der Ausführung der F i g. 6 und F i g. 7 können die Speicherelektroden SP und die Transferelektroden TE
aus Polysilizium bestehen. Die Bitleitung BLM ist dagegen aus Metall ausgeführt Nur im Bereich der
Speicherzellen ist die Bitleitung in das Halbleitersubstrat SL/hineindiffundierL
Claims (8)
1. Halbleiterspeicher, bei dem jede Speicherzelle eine Speicherkapazität enthält, bei der Ladung
vermittels einer Transferelektrode zwischen der Speicherkapazität und einer Bitleitung austauschbar
ist, bei dem die Bitleitung zumindest im Bereich der
Speicherzelle in das Halbleitersubstrat hineindiffundiert ist, benachbart zu der Bitleitung zur Erzeugung
der Speicherkapazität fiber dem Halbleitersubstrat und isoliert zu diesem eine Speicherelektrode
angeordnet ist, und oberhalb der Bitleitung und der Speicherelektrode isoliert zu diesen und diese
zumindest teilweise überlappend die von einer Wortleitung angesteuerte Transferelektrode angeordnet
ist, dadurch gekennzeichnet, daß oberhalb der Transferelektrode (TE), der
Speicherelektrode (SP) und der Bitleitung (BL) isoliert zu diesen die Wortleitung (WL) angeordnet
ist, und daß durch die Isolierschicht hindurch eine Kontaktierung fATT?zwischen Wortleitung (WL)und
Transferelektrode (TE) vorgesehen ist (F i g. 5).
2. Halbleiterspeicher, bei dem jede Speicherzelle eine Speicherkapazität enthält, bei der Ladung
vermittels einer Transferelektrode zwischen der Speicherkapazität und einer Bitleitung austauschbar
ist, bei dem die Bitleitung zumindest im Bereich der Speicherzelle in das Halbleitersubstrat hineindiffundiert
ist, benachbart zu der Bitleitung zur Erzeugung der Speicherkapazität über dem Halbleitersubstrat
und isoliert zu diesem eine Speicherelektrode angeordnet ist, und oberhalb der Bitleitung und der
Speicherelektrode isoliert zu diesen und diese zumindest teilweise überlappend die von einer
Wortleitung angesteuerte Transferelektrode angeordnet ist, dadurch gekennzeichnet, daß die
Transferelektroden (TE) in der Wortleitung liegen, daß oberhalb der Wortleitung (WL) isoliert zu dieser
die Bitleitung (BLM) angeordnet ist, die im Bereich jeder Speicherzelle zu dem in das Halbleitersubstrat
hineindiffundierten Teil der Bitleitung (BL) koniaktiert ist(Fi g. 7).
3. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Wortleitung (WL) aus
Metall besteht.
4. Halbleiterspeicher nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß die Speicherelektrode
(SP) und die Transferelektrode (TE) aus Polysilizium bestehen.
5. Halbleiterspeicher nach einem der Ansprüche 1, 3 oder 4, dadurch gekennzeichnet, daß die
Isolierschicht (IS 3) zwischen der Wortleitung (WL) und der Bitleitung (BL) dicker ist als die Isolierschicht
(IS 2) zwischen der Transferelektrode (TE) und dem in dem Bereich zwischen der Bitleitung
(BL) und der Speicherelektrode (SP) liegenden Substrat (SU) sowie dem Bereich der Überlappung
der Transferelektrode (TEJ über die Bitleitung (BL)
6. Halbleiterspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die Wortleitung aus Polysilizium
besteht.
7. Halbleiterspeicher nach Anspruch 2 oder 6, dadurch gekennzeichnet, daß die Bitleitung (BLM)
im Bereich, in dem sie nicht in das Substrat (SU) diffundiert ist, aus Metall besteht.
8. Halbleiterspeicher nach einem der Ansprüche 2, 6 oder 7, dadurch gekennzeichnet, daß die
Isolierschicht (/54) zwischen der Bitleitung (BLM)
und den Transferelektroden (TE) dicker ist als die Isolierschicht (IS S) zwischen der Transferelektrode
(TE) und dem in den Bereich zwischen der in das Substrat diffundierten Bitleitung (BL) und der
Speicherelektrode (SP) liegenden Substrat sowie dem Bereich der Überlappung der Transferelektrode
(TE) über die in das Substrat diffundierte Bitleitung (BL)
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2532594A DE2532594B2 (de) | 1975-07-21 | 1975-07-21 | Halbleiterspeicher |
| GB22532/76A GB1516005A (en) | 1975-07-21 | 1976-06-10 | Semiconductor stores |
| FR7620111A FR2319182A1 (fr) | 1975-07-21 | 1976-07-01 | Memoire a semi-conducteurs |
| NL7607984A NL7607984A (nl) | 1975-07-21 | 1976-07-19 | Halfgeleidergeheugen. |
| JP51087103A JPS5212584A (en) | 1975-07-21 | 1976-07-21 | Semiconductor memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2532594A DE2532594B2 (de) | 1975-07-21 | 1975-07-21 | Halbleiterspeicher |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2532594A1 DE2532594A1 (de) | 1977-02-03 |
| DE2532594B2 true DE2532594B2 (de) | 1980-05-22 |
Family
ID=5952074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2532594A Withdrawn DE2532594B2 (de) | 1975-07-21 | 1975-07-21 | Halbleiterspeicher |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS5212584A (de) |
| DE (1) | DE2532594B2 (de) |
| FR (1) | FR2319182A1 (de) |
| GB (1) | GB1516005A (de) |
| NL (1) | NL7607984A (de) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5279679A (en) * | 1975-12-26 | 1977-07-04 | Toshiba Corp | Semiconductor memory device |
| JPS6034270B2 (ja) * | 1976-01-12 | 1985-08-07 | テキサス・インスツルメンツ・インコ−ポレイテツド | 半導体メモリ装置およびその製造方法 |
| NL176415C (nl) * | 1976-07-05 | 1985-04-01 | Hitachi Ltd | Halfgeleidergeheugeninrichting omvattende een matrix van halfgeleidergeheugencellen, die bestaan uit een veldeffekttransistor en een opslagcapaciteit. |
| IT1089299B (it) * | 1977-01-26 | 1985-06-18 | Mostek Corp | Procedimento per fabbricare un dispositivo semiconduttore |
| JPS54159887A (en) * | 1978-06-08 | 1979-12-18 | Nec Corp | Semiconductor memory device |
| DE2905506A1 (de) * | 1979-02-14 | 1980-09-04 | Bosch Gmbh Robert | Zuendbeginnsensor, insbesondere bei brennkraftmaschinen |
| DE2935254A1 (de) * | 1979-08-31 | 1981-04-02 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung einer monolithischen statischen speicherzelle |
| DE2935291A1 (de) * | 1979-08-31 | 1981-03-19 | Siemens AG, 1000 Berlin und 8000 München | Monolithische statische speicherzelle |
| EP0154685B1 (de) * | 1980-01-25 | 1990-04-18 | Kabushiki Kaisha Toshiba | Halbleiterspeichervorrichtung |
| JPS57210665A (en) * | 1981-06-19 | 1982-12-24 | Mitsubishi Electric Corp | Semiconductor memory device |
| DE3138295A1 (de) * | 1981-09-25 | 1983-04-14 | Siemens AG, 1000 Berlin und 8000 München | Zweidimensionaler halbleiter-bildsensor mit hoher packungsdichte |
| DE3138314A1 (de) * | 1981-09-25 | 1983-04-14 | Siemens AG, 1000 Berlin und 8000 München | Zweidimensionaler halbleiter-bildsensor hoher packungsdichte mit fotoleiterschicht |
| JPS5921168U (ja) * | 1982-07-30 | 1984-02-08 | 三菱電機株式会社 | メカニカル・シ−ル |
| JP2533070Y2 (ja) * | 1989-06-14 | 1997-04-16 | 株式会社 テーアンテー | スライドスイッチ |
-
1975
- 1975-07-21 DE DE2532594A patent/DE2532594B2/de not_active Withdrawn
-
1976
- 1976-06-10 GB GB22532/76A patent/GB1516005A/en not_active Expired
- 1976-07-01 FR FR7620111A patent/FR2319182A1/fr active Granted
- 1976-07-19 NL NL7607984A patent/NL7607984A/xx not_active Application Discontinuation
- 1976-07-21 JP JP51087103A patent/JPS5212584A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56947B2 (de) | 1981-01-10 |
| GB1516005A (en) | 1978-06-28 |
| DE2532594A1 (de) | 1977-02-03 |
| JPS5212584A (en) | 1977-01-31 |
| FR2319182A1 (fr) | 1977-02-18 |
| NL7607984A (nl) | 1977-01-25 |
| FR2319182B3 (de) | 1979-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1184871B1 (de) | MRAM-Anordnung | |
| DE3915438C2 (de) | ||
| DE4000429C2 (de) | Dram | |
| DE602005002546T2 (de) | Verbessertes layout einer sram-speicherzelle | |
| EP0025130B1 (de) | Hochintegrierter Festwertspeicher | |
| DE3937068C2 (de) | Dynamische Halbleiterspeicheranordnung | |
| DE3539234C2 (de) | EPROM Speichermatrix mit symmetrischen Elementar-MOS-Zellen und Verfahren zum Einschreiben in den Speicher | |
| DE2532594B2 (de) | Halbleiterspeicher | |
| DE3447722A1 (de) | Halbleiterschaltungsvorrichtung | |
| EP0513715A1 (de) | Leitbahnanorndung für höchstintegrierte Schaltungen | |
| DE2557165C3 (de) | Decoderschaltung und ihre Anordnung zur Integrierung auf einem Halbleiterbaustein | |
| DE2650574B2 (de) | Halbleiter-Speicher | |
| DE2705757C2 (de) | Dynamischer Schreib-Lese-Speicher | |
| DE4312651C2 (de) | Dram | |
| DE3101802A1 (de) | Monolithisch integrierter halbleiterspeicher | |
| DE3046524C2 (de) | Halbleitervorrichtung | |
| EP0078338B1 (de) | FET-Speicher | |
| DE19822523B4 (de) | Nichtflüchtige Halbleiter-Speicherzelle, nichtflüchtiges Halbleiterspeicher-Bauteil und Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeicher-Bauteils | |
| DE2363089A1 (de) | Speicherzelle mit feldeffekttransistoren | |
| DE2646301A1 (de) | Vorrichtung mit gekoppelter ladung | |
| DE2642615A1 (de) | Halbleiterspeicher | |
| DE2705992A1 (de) | Halbleiterspeicher | |
| DE2713024C3 (de) | Speicher mit Blindzellen | |
| DE3837762A1 (de) | Halbleitereinrichtung mit einem isolationsoxidfilm und herstellungsverfahren | |
| DE4420026A1 (de) | Halbleiterspeichervorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8239 | Disposal/non-payment of the annual fee |