DE2713024C3 - Speicher mit Blindzellen - Google Patents
Speicher mit BlindzellenInfo
- Publication number
- DE2713024C3 DE2713024C3 DE2713024A DE2713024A DE2713024C3 DE 2713024 C3 DE2713024 C3 DE 2713024C3 DE 2713024 A DE2713024 A DE 2713024A DE 2713024 A DE2713024 A DE 2713024A DE 2713024 C3 DE2713024 C3 DE 2713024C3
- Authority
- DE
- Germany
- Prior art keywords
- memory
- lines
- read
- pair
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4099—Dummy cell treatment; Reference voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Description
Die Erfindung betrifft einen Speicher mit Blind/eilen nach dem Oberbegriff des Anspruchs I.
Bei einem Ein-Chip-Speicher, bei dem eine Anzahl Von Speicherzellen in einem einzigen Substrat während
eines einzigen Stufenverfahrens angeordnet werden, wird* wenn ein aus der Speicherzelle abgelesenes
Signal klein ist, eine Blindzelle verwendet, um das kleine Signal mit hohem Rauschabstand auslesen zu
können.
Bisher wurde bei einem Speicher dieser Art jeweils eine Blindzelle für jede eines Paars von DatenldUmgen
verwendet, die mit jedem Vorverstärker verbunden sind (US-PS 3 774176).
Ein größeres auf den Datenleitungen auftretendes ϊ Rauschen wird von elektrostatischen Kapazitäten abhängig
von Üherlappungsbereiclien von Wortlejtungen und Datenleitungen an deren !Creuzungspunkten
hervorgerufen. Wenn Speicherzellen verschiedenen Aufbaues enthalten sind, unterscheiden sich die elektrostatischen
Kapazitäten zwischen den Date, !leitungen wegen der Auslegung oder Gestaltung der Speicherzellen
und der Fehlausrichtung eimer Maske während des Herstellverfahrens. Wenn die Blind/.ellen
jeweils für die Datenleitungen wie hei dem her-
1' kömmlichen Speicher verwendet werden, gibt es stets
eine Speicherzelle mit einer von der der Blindzelle unterschiedlichen elektrostatischen Kapazität, weshalb
das Rauschen des Datenleitungspaares sich voneinander unterscheidet, was eine Verringerung des
-'" Rauschabstands ergibt.
Hs ist daher Aufgabe der Erfindung, einen Speicher
mit verbessertem Rauschabstand für Auslesesignale aus Speicherzellen zu schaffen, bei dem Speicherzellen
verschiedenen Aufbaues mit je einem eines Paares
-·> von Datenleitungen verbunden sind.
Die Losung der Aufgabe besteht aus den im kennzeichnenden
Teil des Anspruchs 1 enthaltenen Merkmalen.
Die Erfindung gibt also einen Speicher an. der
s" mehrere Speicher/ellengruppen verschiedenen Spcichcrzellenaufbaues.
Blind/ellengruppen verschiedenen Zellenaufbau'--*, jeweils eine für mindestens eine
der Speicher/ellengruppen. selbstverständlich auch ein Wahlglied /um Wahlen einer gewünschten Spci-
ii cher/elle und einer Blind/eile entsprechend der
Gruppe dieser Speicher/eile und ein Leseglied /um differentiellen Auslesen von Ausgangssignalen der
gewählten Blind/eile und der gewählten Speicher/eile
aufweist.
ι» Die Erfindung svird anhand des in der Zeichnung
dargestellten Ausfuhrungsbcisipiel·. naher erläutert.
Es zeigt
Fig. 1 schematisch einen herkömmlichen Speicher.
Fig. 2 Signalverlaufe /ur E-.rlauterung des Betriebs
Γ) des herkömmlichen Speichers.
Fig. 3 den Aufbau eines Ausfuhrungsheispiels des
Hauptteils eines erfindungsgernaßen Speichers.
Fig. 4. 5 Aufsichten der Anlage einer Speicher/ellc
bzw. einer Blind/clle.
κι In fig. I ist schemalisch ein herkömmlicher Speicher
dargestellt, hei dem zwei Datenleitungen 2 und
3 beiderseits eines Vorverstärkers 1 angeordnet sind,
der ein Differentiiilverstarker sein kann, wobei die
D'ttenleitungen 2 3 Gruppen von Wortleitungen 4
Ί5 b/vv 5 uherkreu/eii oder schneiden, wobei Speicherzellengruppen
6 und 7 sowie Blind/eilen 8 und 9 au den Schnittpunkten vorgesehen sind. Jeweils eine
Blind/eile 8.9 ist fur je eine der zwei von Datenleitungen
2. 3 angeordnet, die zwei Eingänge, des Vorver
ho stärkers so bilden, daß dann, wenn eine der Speicherzellen
in der Speicher/ellengruppe 6 oder 7 gew.ihli
oder angesteuert ist. die Blind/eile 9 oder 8 gewählt oder angesteuert ist.
Die Blindzellen 8 und 9 legen jeweils eine Bezugs* spannung ari einen der Eingänge des Vorverstärkers 1
an, die die in den Speicherzellen gespeicherten In^
formation »1 ο: oder »0« diskriminieren. Die Blindzellen 8, 9 spielen weiter eine wesentliche Rolle zum
Ausgleichen von Koppelspannungen, die «n das Paar der Datenleitungen 2, 3 angelegt sind, die mit den
beiden Eingangen des Vorverstärkers 1 verbunden sind, wobei die Koppelspannungen durch Ausleseimpulsspunnungen
an den Wortleitungen 4, 5 erzeugt sind, die als Ansteuerleitungen wirken, und über elektrostatische
Kapazitäten gekoppelt werden, derart, daß ein differentielles Rauschen heseitigt wird, urn ein
Signalauslesen hoher Empfindlichkeit zu gestatten.
Insbesondere werden, wie in Fig. 2b dargestellt, Rauschspannungen Vs , die an den Datenleitungen 2
und 3 über Koppelkapazitäten beim Anstieg des Ausleseimpulses an den Wortleitungen 4, 5 zwischen den
beiden Datenleitungen 2, 3 so ausgeglichen, daß die Gesamtdifferenz (annähernd K1) zwischen der Auslesespannung
von der Blindzelle S oder 9 (die durch eine Vollinic dargestellt ist und annähernd 0 [V] beträgt)
und der Auslesespannung von der Speicherzelle 7 cider 6 (die durch eine Strichlinie dargestellt
ist und Vx [V] beträgt), als Signalspannung .S" herausgeführt
b/w. abgenommen.
Andererseits ist die Rauschspannung l\ durch die
elektrostatischen Kapazitäten abhängig vi'n einem
Üherlappungsbereich auf der Wortleitung 4 oder 5
und der Datenleitung 2 oder 3 an deren Ülurschneidung
oder Kreuzung verursacht. Wenn Speicherzellen unterschiedlichen Aufbaues enthalten sind, unterscheiden
sich die Rauschspannungen l\. die an das Paar der Datenleitungen angelegt sind, voneinander,
weil die elektrostatischen Kapazitäten sich unterscheiden wegen der Tatsache, daß das Überlappen der
Wortleitungen und der Datenleitungen sich unterscheidet abhangig von der Auslegung und der Fehlausrichtung
der Masken im Herstellungsverfahren. Folglich besitzt, da der Unterschied im Aufbau oder
der Fehler im Herstellungsverfahren enthalten ist. der herkömmliche Speicher, bei dem eine Blind/eile an
der Datenleiiung auf einer Seite des Vorverstärkers angeordnet ist. notwendigerweise (mindestens) eine
Speicherzelle mit einem unterschiedlichen Überlappungsbc reich der Datenleitung und der Wortleitung
gegenüber dem der Blindzelle. Bei einem derartigen Speicher unterscheiden sich, wie in Fig. 2c dargestellt,
die Rauschspan, iungen V\ andern Paar der Datenlcitungcn
voneinander und wird die Signalspannung .S auf l·',- V\ verringert, was zu einer Verringerung
des Rauschverhältnisses fuhr«. In Fig. 2c ist angenommen, daß die Rauschspannung der Datenleitung
mit der gewählten Blind/eile Null betragt.
Fig. 3 zeigt ein Ausfuhrungsbeispiel des Haupiteils
eines erfindungsgemaßen Speichers. Das Wesentliche der Frfindung liegt dann, daß bei einem Speicher mit
Spcichcrzcllcngruppcu mit beispielsweise unterschiedlichem Speicher/cllcnaufbau in einem Speicher
mit verschiedenen Üherlappungsbcreichen der Wortleitungen
und der Datenleitungen wegen der Anordnung der Speicherzellen der gleichen Form oder Ausbildung
in verschiedenen Richtungen an die Datenleitungen. jcsciK eine Blindzellc für jede der Speichcrzcllengruppen
vorgesehen ist mit voneinander verschiedenem Speicher/ellcnaufbau. d Iv. daß so viele
Blind/eilen vorgesehen sind, als Speicherzellengruppen mit unterschiedlichem Speichcrzellenaufbau angeordnet
sind- Fig. 3 zeigt ein Beispiel, bei dem zwei Speicherzellen unterschiedlichen Aufbaues verwendet
sind, wobei Speicherzellengruppen 61, 71 und Speichcrzeliengruppcn 62,72 jeweils gleichen Aufbau
besitzen, Wogegen die Speicherzellengruppen 61 und
62 und die Speicherzellengruppen 71,72 unterschiedlichen
Aufbau besitzen. Den Speicherzellengruppen 71,72 auf der rechten Seite des Vorverstärkers I sind
Blindzellen 81 bzw. 82 zugeordnet, während den Speicherzellengruppen 61, 62 auf der linken Seite des
Vorverstärkers 1 Blindzellen 91 bzw. 92 zugeordnet sind.
Fig. 4 zeigt ein Beispiel der Auslegung der Speicherzellen verschiedenen Aufbaues, und Fig. 5 zeigt
ein Beispiel der Auslegung der entsprechenden Blindzellen. Jede Zelle enthält beim dargestellten Ausführungsheispiel
eine Eintransistorzelle.
In Fig. 4 sind dargestellt Speicherzellen C1, C,
eine aus Poly-Silicium gebildete Datenleitung D, aus
Aluminium gebildete Wortleitungen W1 und W-,, ausgebildete
Schalt-MOS-Transistoren T, und T2,' Kontaktbereiche
O1. B1 der Steuer- oder Gateelektroden
der Transistoren T1 und T1 mit den Wortleitungen
W1 und W, und Speicherkapazitäten C,, und C,,.
In Fig. 5 sind dargestellt Blindzellen /J1 und D-.
Blindzellen-Wortleitungen DW1 und /JW.. ausgebildete
Schalt-MOS-Transistoren DT, und Dl.. Kontaktbereiche DB1 und DB, der Steuer- oder
Ciateelektroden der Transistoren /JT1 und DI. mit
den Wortleitungen /JW1 und /JW,. Vorladun:'sleitungen
/'/., und /'/.. und Speicherkapazitäten /).S
und /).'.,·
Die Speicherzellen C1 und ( . gemäß Fig 4 entsprechen
den Blindzellen /J1 bzw. /J. gemäß fig. 5.
Auf den ersten Blick scheint es. daß die Speicherzellen
C, und C, gemäß Fig. 4. die Schalt-MOS-Transistoren /, und /', und die Wortleitungen W1.
W. die gleiche Struktur oder den gleichen Aufbau bezuglich der Datenleitung D besitzen. Wenn jedoch
eine im Herstellungsverfahren zur Bildung der Wortleitungen
W1 und W, verwendete Aluminiummaske nach rechts oder nach links bezüglich einer bei der
Bildung der Datenleitung D verwendeten PoIy-SiIicitim-Maske
fehlausgerichtet ist. unterscheidet sich ein Überlappungshereich (schraffierter Bereicu /I.)
der Wortleitung W, und der Datenleitung /) von einem
Überlappungsbcreich (schraffierter Bereich --I1)
der vVortleitung W1 und der Datenleitung /). Fur derartige
Speicherzellen sind Blindzellen /J1 und D, gemäß
Fig. 5 für die Speicherzellen C1 bzw. C vorgesehen.
In diesem Falle besitzen die Speicherzellen und die Blindzellen die gleiche Überlappung gegenüber
der Datenleitung derart, daß das von den Wortleitungen abhängige Rauschen vollständig unterdruckt oder
beseitigt werden kann. Wenn auch im dargestellten Ausfuhrungsbeispiel so viele Blindzellen verwendet
sind, wie es Speicherzellengruppen unterschiedlichen
Aufbaues gibt, so kann selbstverständlich eine gemeinsame Blind/eile für diejenigen Speicherzellcngrupp
η verwendet werden, die gleiche Eigenschaften bzw Kenndaten besitzen.
In Fig. 3 ist ein "Jetektorkreis einschließlich eines
Leseverstärkers mit mindestens einer der Datenleitungen verbunden und ist ein Ansteuerkreis mit den
Wortleitungen vcrhunden.
Wie erläutert, sind gemäß der Blindzellen-Ar.ordnungder
Erfindung, selbst wenn eine Fchlausrichtung
der Maske beim Herstellungsverfahren auftritt, die Kopplungsspannungen Von den Wortleitungen zu den
Datenleitungen vollständig ausgeglichen an beiden Seiten des Vorverstärkers derart, daß das Auslcsesignal
bei hohem Rauschverhaltnis oder Ruuschabsland gefühlt oder gelesen werden kann. Wenn das in Fiß. 3
clargestellle Beispiel die Spciclierzellengruppcn 61, 62
und die Speicherzellengruppen 71, 72 als im gleichen Bereich konzentriert darstellt in einer Anordnung, in
der die Auslegung gemäß Fig. 4 wiederholt auftritt, können ungeradzahlige Speicherzellen die jeweiligen
Gruppen bilden.
Wenngleich die Fig. 4 und 5 Beispiele von Eintransistorzcllcn
zeigen, kann die Erfindung auch auf andere Zellenarten angewendet werden.
Schließlich ist die Erfindung nicht nur auf Halbleiterspeicher,
wie beschrieben, anwendbar,sundern auch
auf andere Speicher, wie einem Drahtspeicher, wobei dann die Signale auf den batenleilungen direkt durch
einen Leseverstärker ausgelesen werden können.
Schließlich können die Datenlcitungcn nicht nur beiderseits des Vorverstärkers, wie im dargestellten
Ausführungsbeispiel, sondern parallel an einer Seite des Vorverstärkers angeordnet sein. Schließlich können
auch mehrere Paare von Datcnleitungen selektiv mil dem Vorverstärker verbunden sein.
Hjcrfüί 2 ΒΙίϊϊΓ Zeichnungen
Claims (4)
1. Speicher, mit mindestens einem Paar von Lese-Leitungen, mit einem Lesegliet) zum clifferentiellen
Lesen von Signalen ouf eiern Paar der
Lese-Leitungen, mit mehreren Ansteuerleitungen, die wie Lese-Leitungen kreuzend angeordnet
sind, mit mehreren mit jedem Paar der Lese-Leitungen
an deren Schnittstellen nut den Ansteuerleitungen verbundenen Speicherzellen, und mit
jeweils einer jeder Lese-Leitung zugeordneten, etwa gleichen Aufbau wie die Speicherzellen aufweisenden
Blindzelle, bei welchem die mit einem Paar der Lese-Leitungen verbundenen Speicherzellen
Speicherzellengruppen mit voneinander unterschiedlichem Aufbau bilden, dadurch gekennzeichnet,
daß entsprechend der Anzahl der jeweiligen Speicherzellengruppen (61, 62; 71,
72) diese Blindzelle und mindestens eine weitere Blinüzelle (91, 92; 81, 82) vorgesehen sind, wobei
die Bündzeilen (91, 92; 81, 82) mit der jeweils
anderen Lese-Leitung (2; 3) des Paars verbunden sind und jeweils den gleichen Aufbau wie die Speicherzellen
der entsprechenden Speieher/.ellengruppen (61,62; 71,72) besitzen (Fig. 3).
2. Speicher nach Anspruch 1, dadurch gekennzeichnet,
daß zumindest mehrere der Speicherzellengruppen (61,62; 71, 72) so angeordnet sind,
daß überschneidende Bereiche (Al, /12) der Ansteuerleitungen
(4, 5) und der Lese-Leitungen (2, 3) durch koplanare Verschiebung von entweder
der Ans'eui leitung {4, 5) oder der Lese-Leitung (2, 3) veränderbar sin'!, und 'aß zumindest einige
der Blindzcllen (91, 92; D1 D2) im wesentlichen
die gleiche Beziehung hei de Anordnung /wischen
der Ansteuerleitung (4, 5) und der Lese-Leitung (2, 3) wie die Speichcrzellengruppen (61,
62; 71, 72) aufweisen.
3. Speicher nach einem der Ansprüche I oder 2, dadurch gekennzeichnet, daß die Speicherzellen
(C1, (',) und die Blindzcllen (D1, D2) jeweils ein
Schaltglied ( T1, T2; DT1, DT2) aufweisen, dessen
Schalten durch ein Signal auf der Ansteuerleitunj (VV1, W1; DW1, DW2) gesteuert ist, wobei eine
kapazitives Element (CS1, CS2, DS1, DS-,) mit
dem Schaltglied (T1, /",. DT1, DT,) verbunden
ist.
4. Speicher nach einem der Ansprüche I bis 3, gekennzeichnet durch einen Differenzverstärker
(l)/um differentiellen Verstärken der Signale auf dem Paar der Lese-Leitungen (2, 3).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3257476A JPS52116120A (en) | 1976-03-26 | 1976-03-26 | Memory |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2713024A1 DE2713024A1 (de) | 1977-10-06 |
DE2713024B2 DE2713024B2 (de) | 1978-07-13 |
DE2713024C3 true DE2713024C3 (de) | 1979-03-22 |
Family
ID=12362652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2713024A Expired DE2713024C3 (de) | 1976-03-26 | 1977-03-24 | Speicher mit Blindzellen |
Country Status (4)
Country | Link |
---|---|
US (1) | US4117545A (de) |
JP (1) | JPS52116120A (de) |
DE (1) | DE2713024C3 (de) |
NL (1) | NL7703260A (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS536544A (en) * | 1976-07-07 | 1978-01-21 | Mitsubishi Electric Corp | Semiconductor memory unit |
JPS5363824A (en) * | 1976-11-18 | 1978-06-07 | Mitsubishi Electric Corp | Semiconductor random access memory |
US4198697A (en) * | 1978-06-15 | 1980-04-15 | Texas Instruments Incorporated | Multiple dummy cell layout for MOS random access memory |
US4195357A (en) * | 1978-06-15 | 1980-03-25 | Texas Instruments Incorporated | Median spaced dummy cell layout for MOS random access memory |
EP0006753B1 (de) * | 1978-06-30 | 1983-02-16 | Fujitsu Limited | Integrierte Halbleiter-Schaltungsanordnung |
JPS5630754A (en) * | 1979-08-23 | 1981-03-27 | Fujitsu Ltd | Semiconductor memory device |
US5214601A (en) * | 1986-12-11 | 1993-05-25 | Mitsubishi Denki Kabushiki Kaisha | Bit line structure for semiconductor memory device including cross-points and multiple interconnect layers |
JPH0775248B2 (ja) * | 1990-06-07 | 1995-08-09 | 株式会社東芝 | ダイナミック型半導体メモリ |
JP3553138B2 (ja) * | 1994-07-14 | 2004-08-11 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE789500A (fr) * | 1971-09-30 | 1973-03-29 | Siemens Ag | Memoire a semiconducteurs avec elements de memorisation a un seul transistor |
US3983544A (en) * | 1975-08-25 | 1976-09-28 | International Business Machines Corporation | Split memory array sharing same sensing and bit decode circuitry |
-
1976
- 1976-03-26 JP JP3257476A patent/JPS52116120A/ja active Granted
-
1977
- 1977-03-16 US US05/778,108 patent/US4117545A/en not_active Expired - Lifetime
- 1977-03-24 DE DE2713024A patent/DE2713024C3/de not_active Expired
- 1977-03-25 NL NL7703260A patent/NL7703260A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
NL7703260A (nl) | 1977-09-28 |
JPS5529518B2 (de) | 1980-08-04 |
US4117545A (en) | 1978-09-26 |
JPS52116120A (en) | 1977-09-29 |
DE2713024B2 (de) | 1978-07-13 |
DE2713024A1 (de) | 1977-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3222461C2 (de) | ||
DE3941926C2 (de) | Halbleiterspeichereinrichtung | |
DE4036091A1 (de) | Halbleiterspeicheranordnung mit einem in eine anzahl von zellenbloecken unterteilten zellenarray | |
DE3538530A1 (de) | Halbleiterspeicher | |
DE3937068A1 (de) | Dynamische halbleiterspeicheranordnung | |
DE2713024C3 (de) | Speicher mit Blindzellen | |
EP0056434B1 (de) | Monolithisch integrierter Halbleiterspeicher | |
DE2557165C3 (de) | Decoderschaltung und ihre Anordnung zur Integrierung auf einem Halbleiterbaustein | |
DE4015452A1 (de) | Dynamische halbleiterspeichereinrichtung | |
DE2720533A1 (de) | Monolithisch integrierte schaltungsanordnung mit ein-transistor- speicherelementen | |
EP0078338B1 (de) | FET-Speicher | |
DE2532594B2 (de) | Halbleiterspeicher | |
DE2646653B2 (de) | Leseverstaerker fuer statische speichereinrichtung | |
DE2318550C3 (de) | Speicheranordnung | |
DE2642615A1 (de) | Halbleiterspeicher | |
DE10334821A1 (de) | Halbleiterspeicherschaltung mit normalem Betriebsmodus und Burn-in-Testmodus | |
EP0199231B1 (de) | In CMOS-Technik aufgebaute Zelle | |
DE2633558C2 (de) | Speicherbaustein | |
DE2946633C2 (de) | ||
DE2949689A1 (de) | Eintransistor-speicherzelle fuer einen dynamischen halbleiterspeicher mit wahlfreiem zugriff | |
DE2739276C3 (de) | Integrierter dynamischer Halbleiterspeicher | |
DE2553591C2 (de) | Speichermatrix mit einem oder mehreren Ein-Transistor-Speicherelementen | |
DE2641524C2 (de) | ||
EP0964404A2 (de) | Halbleiterspeicher mit differentiellen Bitleitungen | |
DE2739086C2 (de) | Verfahren zum Betrieb eines dynamischen Halbleiter-Speicherelementes und Schaltungsanordnung zur Durchführung des Verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |