DE2739276C3 - Integrierter dynamischer Halbleiterspeicher - Google Patents

Description

Die Erfindung bezieht sich allgemein auf integrierte Schaltungen auf der Grundlage von MOS-Strukluren (Metall-Oxyd-Halbleiter) und betrifft insbesondere einen integrierten dynamischen Halbleiterspeicher, der als Informationsspeichermitiel in Einrichtungen und Systemen der Rechentechnik und Automatik verwendet werden kann

Es ist ein integrierter dynamischer Halbleiterspeicher bekannt, der eine .Speichermatrix mit Spcicherelcmcn ten. bei jedem von welchen der eine Anschluß mit der entsprechenden Auswahlschiene in der Matrix/eile und der andere Anschluß mit der entsprechenden Ziffern schiene in der Matnxspaltc verbunden sind, enthält. In jeder Matrixspalte ist ein eigener Differentialvcrstärker enthalten, dessen Signalausgänge an die Ziffernschiene der Matrixspalte angeschlossen sind, wobei samtliche Auswahlschienen der Speichermatrix an einen Matrix zeilendecodierer angeschlossen sind, während sämtliche Ziffernschienen der Speichermatrix über Spaltenauv wählschalter die von dem Matrixspaltcndecodicrer gesteuert werden, elektrisch mit den Ein- und Ausgaheschientn, die an die Ein und Ausgabeeinheit gelegt sind, verbunden sind. Die Ausgänge der Steuerschaltung des Speichers stehen jeweils mit den Steuereingängen der Spaltendifferentialverstärker. den Zeilen- und Spaltendecodierern und der Ein- und Ausgabeeinheit in Verbindung. Zwischen zwei Matrixspaltenziffernschienen befindet sich in der Mitte ein Abschnitt, der diese Spalten in zwei gleiche Teile einteilt, zwischen welchen ein entsprechender Lcscdifferentialverstärker liegt, bei dem jeder Signzlansgang an die entsprechende Ziffernschiene gelegt ist. Jedes Speicherelement besteht aus einem Schalttransistor und einem InformationspotentiaUpeicherkondensator, die auf der Grundlage von MOS-Strukturen ausgefühn sind (s. beispielsweise die sowjetische Zeitschrift »Elektronika« Nr. 19.19/3,S. 43—51).

Die Anmeldung geht somit aus von einem integrier ten dynamischen Halbleiterspeicher, der eine Matrix mit Speicherelementen, bei jedem von welcher der eine Anschluß mit der entsprechenden Auswahlsehiene für die Matrixzeile verbunden ist, während der andere Anschluß der Speicherelemente an die entsprechende Ziffernschiene für die Matrixspalte angeschlossen ist, Differentialverstärker für jede Matrixspalte, an deren Anschlüsse die Ziffernschienen einer Spalte angeschlossen sind, wobei sämtliche Auswahlschienen der Speichermatrix an den Matrixzeilendecodierer gelegt sind, während die Ziffernschienen der Matrix über Spaltenauswahlschalter, die durch den Spalteudecodierer gesteuert werden, elektrisch mit den an die Ein- und Ausgabeeinheit gelegten Ein- und Ausgabeschienen verbunden smd, und eine Steuereinheit, deren Ausgänge mit den Steuereingängen jeweils der Spaltendifferentialverstärker. der Zeiien- und Spaltendecodierer und der Ein- und Ausgabeeinheit verbunden sind, enthält.

Die Teile der Spaltenziffernschiene befinden sich zu beiden Seiten vom Differentialverstrrker in einem beträchtlichen Abstand, bei dem es unter Berücksichtigung der Inhomogenität der elektrophysikalischen Parameter der Halbleiterstruktur, sowie der Besonderheiten der Herstellungstechnologie der MOS-Sirukturcn schwierig ist. eine gute Identität der Parameter (der parasitären elektrischen Kapazitäten) der Ziffernschienen. die die Spalten des Materials bilden und die Zweige des Differentialverstärkers sind, /u erhalten.

Während der Einführung des Differcntialverstärkcrs in den aktiven Zustand tritt ein Übergangsvorgang auf. der von einer Änderung der Potentiale in den /v eigen des Differeniialvcrsi,irkers begleitet wird.

Sind die parasitären K;<pa/itit .·π der Teile der Ziffernschienc der Spalte verschieden, so ist auch die erwähnte Änderung der Potentiale in den Zweigen des Differentialverslärkers nicht gleich, was /ur Entstehung einer parasitären Polcnlialdiffercr.z und somit /ur Verschlechterung der Empfindlichkeit des Differential Verstärkers gegi Informationspolentialdiffcrcn/en in seinen Zweigen fuhrt.

Außerdem führen /u einer Verschlechterung der Empfindlichkeit die verschiedenen Bedingungen fur die Einwirkung der Störungen auf die voneinander entfernten Ziffernschienen. die /u einer Spalte gehören.

Der Erfindung liegt die Aufgabe zugrunde, einen integrierten dvnamischcn Halbleiterspeicher /υ schaffen, dessen konstruktive Ausführung und schaltungsmäßige Losung der Speichermalnx es gestatten, identische Parameter der Diffcrcntialverstarker/weige und glei ehe Bedingungen fiir die Einwirkung der Störungen auf die Zweige jedes Diffcrentialvcrstärkers /u sichern, wodurch es möglich ist. die Empfindlichkeit der erwähnten Verstärker gegen Polentialinformations ditferen/cn /u erhöhen.

Diese Aufgabe wird bei dem gattungsgemäßen Halbleiterspeicher erfindungsgcmäß durch die im kennzeichnenden Teil des Patentanspruchs I beschriebcncn Maßnahmen gelöst.

Eine bevorzugte Weiterbildung der Erfindung is! Gegenstand des Patentanspruchs 2.

Anhand des in der Zeichnung dargestellten Ausftih-

rungsbeispiels wird die Erfindung näher erläutert. Es zeigt

F i g. 1 das Schaltbild einer Speichermatrix und

Fig. 2 eine Einzelheit der Speichermatrix der Fig. 1.

Der integrierte dynamische Halbleiterspeicher (Fig. 1) enthält eine Speichermatrix mit den Speicherelementen 1 und 2. Der eine Anschluß jedes der Speicherelemente 1 und 2 ist an die entsprechende Auswahlschiene 3 in einer Speichermatrixzeile 4 gelegt. In jeder Spalt-j 5 sind zwei parallele Ziffernschienen 6 und 7 vorhanden, wobei der andere Anschluß des Speicherelementes 1 der Ziffernschiene 6 und der andere Anschluß des Speicherelementes 2 an die Ziffernschiene 7 gelegt sind, somit also längs der Spalte 5 die Elemente 1 und 2 an diese Ziffernschienen 6 und 7 paarweise angeschlossen sind, z. B. alle ungeraden Elementpaare an die Schiene 6 und alle geraden Paare an die Schiene 7.

Jedes Speicherelement 1 und 2 enthält einen Schalttransistor 8 und einen Informationspoientialspeicherkondensator 9.

Der Speicher hat für jede Spalte 5 der Speichermainx einen eigenen Verstärker 10. bei welcherr der eine Informationsanschluß an die Ziffernschiene 6 iler Spalte 5 und der andere Informationsansehluß an die Ziffernschiene 7 der Spalte 5 gelegt sind.

Sämtliche Auswahlschienen 3 sind an einen Decodierer 11 der Matrixzeilen 4 angeschlossen.

Sämtliche Ziffernschienen 6 und 7 sind über Auswahlschalter 12 der Spalten 5, die durch einen Decodierer 13 der Speichermatrixspalten 5 gesteuert werden, an die Ein- und Ausgabeschienen 14 für die Zifferninformation angeschlossen, leder Auswahlschalter der Matrixspalten 5 enthält zwei Transistoren 15 und 16.

Die Hin- und Ausgabeschienen 14 sind an die Anschlüsse der Ein- und Ausgabeeinheit 17 für die Zifferninformation gelegt. Es ist ein Ausführungsbei spiel möglich, bei dem die Einheit 17 nur mil einer der Zahlenschiencn 6 und 7 der Spalte 5 verbunden scm kann. Hier'.ei ist nur eine Schiene 14 erforderlich, während jeder AuswahKchalter 12 der Spalte 5 einen der Transistoren 15 und 16 enthält.

Die Steuereinheit 18 ist mit ihren Ausgängen an die Steuereingänge des Decodierers 11 der Spoichermatrix- · /!eilen 4. des Decodierers Π der Speichcrmatrixspalten 5. der Di'fcrentialvcrstärkcr 10 i,nd der (in und Ausgabeeinheit 17 gelegt Es ist ein Ausführungsbcispid möglich, bei dem die Elemente 1 und 2 de: verschiedenen Gruppen an jede Schiene 6 und 7 längs der Spalte 5 abwechseluJ angeschlossen werden. z. 15. alle ungeraden Elemente an die Schiene 6 und alle geraden Elemente an die Schiene 7(s Γ i g. 2 und 3)

Die Differenzverstärker IO der Spalten können in. allgemeinen an einer beliebigen Stelle der Spähe ■ angeordnet sein

So ist /. B. in F i g. 2 die Anordnung der Verstärker abwechselnd an verschiedenen Enden der Spalten dargestellt.

Der Speicher ist nach der nkanaligen MOS-Technologie mit zwei Niveaus des Polvkrislallinsili/iunis ausgeführt, wobei die Auswahlschienen 3 aus Polyknstallinsili/ium des /weiten Niveaus und die Ziffernschienen 6 und 7 aus Aluminium hergestellt sind.

Der integrierte dynamische Halbleiterspeicher funktioniert wie folgt.

Vor dem nächstfolgenden Speicherzugriff liegt an allen Ausgängen der Decodierer 11 und 13 ein Nullpotential an, so daß die Transistoren 8 der Speicherelemente 1 und 2 und die Transistoren 15 und 16 der Auswahlschalter 12 der Spalten 5 gesperrt sind Die Potentiale an den Ziffernschienen 6 und 7 sämtlicher Spalten 5 der Speichermatrix sind untereinander gleich und haben einen Wert, der in der Mitte zwischen O-Niveau und dem /.-Niveau liegt.

Bei einem Speicherzugriff im Lesebetrieb werden die Schalttransistoren 8 der Speicherelemente 1 und 2 der gewählten Zeile geöffnet, und zwischen den Zahlenschienen 6 jnd 7 der Spalten 5 stellen sich Informationspott ntialdifferenzen ein.

Auf ein Signal ν in der Steuereinheit 18 werden die Differenzverstärker 10 der Spalten 5 in den aktiven Zustand gebracht und dann in eitlen der s.jbilen Zustände, die durch das Vorzeichen der Informationspotentialdifferenz zwischen den Ziffernschienen 6 und 7 bestimmt werden, eingestellt.

Da die Ziffernschienen 6 und 7. die Zweige des Differentialverstärkers 10 sind, in einer minimalen Entfernung voneinander liegen, sind deren parasitäre elektrische Kapazitäten identisch und die Bedingungen für die Einwirkung von Störungen auf die Schienen 6 und 7 gleich.

Hierbei wird sta'k die parasitäre Potentialdiffererv zwischen den Zweigen des Differentialverstärkers 10 vermindert, was seine Empfindlichkeit gegen die Informationspo'.entialdifferenz erhöht.

Das vom Differentialverstärker 10 verstärkte Signal wird auf ein Signal vom Decodierer 13 der Spähen 5 über die Transistoren 15 und 16 des Schalters 12 der ge-ählten Spalte 5 und die Schienen 14 auf die Eingänge der Ein- und Ausgabeeinheil 17 gegeben.

Bei dem erfindungsgemäßen integrierten dynamischen Halbleiterspeicher ist die Möglichkeit gegeben, die Informationspotentiiile und somit di.· Abmessungen der Speichcrkondensatoren 9 für diese Potentiale zu ν ermindern, d. h. die f lache der Speicherelemente I und 2 Z¹I reduzieren.

Dieser Vorteil kann sowohl zur Erhöhung der Zahl der Speicherelemente I und 2 als auch zur Verminderung der Abmessungen der Speichermatrix benutz! werden, was in beiden Fällen zur Senkung der Kosten eines Informationsbits fünrt.

Du.- Empfindlichkcitserhöhiing ermöglicht es außer dem. den Arbeitstemper; turbercich zu erweitern und die /uvtrlassigkeit des integrierten dynamischen Halbleiterspeichers zu erhöhen

Hierzu 2 Blatt Zeichnungen

Claims (1)

1. Patentanspruch:

   Integrierter dynamischer Halbleiterspeicher, der eine Matrix mit Speicherelementen, bei jedem von weichen der eine Anschluß rait der entsprechenden Auswahlschiene für die Matrixzeile verbunden ist, während der andere Anschluß der Speicherelemente an die entsprechende Ziffernschiene für die Matrixspalte angeschlossen ist, Differentialverstärker für jede Matrixspalte, an deren Anschlüsse die Ziffernschienen einer Spalte angeschlossen sind, wobei sämtliche Auswahlschienen der Speichermatrix an den Matrixzeilendecodierer gelegt sind, während die Ziffernschienen der Matrix über Spaltenauswahlschalter, die durch den Spaltendecodierer gesteuert werden, elektrisch mit den an die Ein- und Ausgabeeinheit gelegten Ein- und Ausgabeschienen verbunden sind, und eine Steuereinheit enthält, deren Ausgänge mit den Steuereingängen jeweils der Spaltendifferentialverstärker, der Zeilen- und Spaltendecodierer und der Ein- und Ausgabeeinheit verbunden sind, dadurch gekennzeichnet, daß die zwei Ziffernschienen (b, 7) jeder Spalte (5). die an einen Differenzverstärker (13) angeschlossen sind, parallel zueinander verlaufend ausgebildet sind, so daß jede von ihnen sich mit allen Auswahlschienen (3) der Speichermatrix kreuzt, und daß die Speicherelemente (I₁ 2) an den Kreuzungspunkten der Auswahlschienen (3) einzeln abwechselnd (Fig. 2) bzw. paarweise abwechselnd (Fig. 1) mit der einen (6) und der anderen (7) der beiden Ziffernschiei'eii. die eine Spalte (5) bilden, ausgeführt sind