AT266492B - Speichermatrix mit zwei senkrecht aufeinanderstehenden Sätzen paralleler Leiterpaare - Google Patents

Speichermatrix mit zwei senkrecht aufeinanderstehenden Sätzen paralleler Leiterpaare

Info

Publication number
AT266492B
AT266492B AT708363A AT708363A AT266492B AT 266492 B AT266492 B AT 266492B AT 708363 A AT708363 A AT 708363A AT 708363 A AT708363 A AT 708363A AT 266492 B AT266492 B AT 266492B
Authority
AT
Austria
Prior art keywords
conductors
line
driver
pair
memory matrix
Prior art date
Application number
AT708363A
Other languages
English (en)
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of AT266492B publication Critical patent/AT266492B/de

Links

Landscapes

  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Description


   <Desc/Clms Page number 1> 
 



  Speichermatrix mit zwei senkrecht aufeinanderstehenden Sätzen paralleler Leiterpaare 
Die Erfindung betrifft eine Speichermatrix mit Kondensatoren, die als Festwertspeicher für eine dauerhafte Speicherung immer wieder benötigter Informationen geeignet ist. 



   Bei solchen kapazitiven Festwertspeichern ist beidseits eines Dielektrikums je ein Satz paralleler Leiter angeordnet ; die Leitersätze sind senkrecht zueinander verlaufend. Jeder Satz der parallelen Leiter besteht seinerseits aus Leiterpaaren, und ein an der Kreuzungsstelle zweier Leiterpaare vorsehbarer Speicherplatz enthält an gegenüberliegenden Kreuzungsstellen der Leiterpaare zwei kapazitiv wirkende Beläge. 



   Die Auswahl eines Speicherplatzes erfolgt in zwei Schritten. Zunächst wird über eine Torschaltung ein Leitungsweg vorbereitet oder eine Gruppenauswahl getroffen und anschliessend eine Treiberimpulsquelle an die vorausgewählte Leitung angelegt. Die Abfühlleitungen sind als Leiterpaare ausgebildet und an einem Differentialverstärker angeschlossen, der nur dann ein Ausgangssignal liefert, wenn sich die relativen Potentiale der beiden Leiter eines Abfühlleiterpaares ändern. 



   Beim ersten Schritt des Auswahlvorganges wird das Potential der Treiberleitungen verändert, und es entsteht auf dem Abfühlleiterpaar ein Störsignal. Erfindungsgemäss soll dieses Störsignal bei einer Speichermatrix mit zwei senkrecht aufeinanderstehenden Sätzen paralleler Leiterpaare, bei der die Leiter des einen Satzes als Treiberleitungen und die Leiter des andern Satzes als Abfühlleitungen wirken und bei der an Kreuzungsstellen eine kapazitive Kopplung zwischen den Leitern der Sätze vorgesehen ist dadurch vermindert werden, dass eine gleiche, aber entgegengesetzt gerichtete Kopplung zwischen den beiden Leitern eines Treiberleiterpaares einerseits und den Abfühlleitern anderseits vorgesehen ist. 



   Eine weitere Verbesserung der Arbeitsweise wird gemäss einem weiteren Merkmal der Erfindung dadurch erreicht, dass zur Unterdrückung der Störspannungen auf nicht ausgewählten Treiberleiterpaaren die Kapazität der Koppeldiode nachgebildet wird. 



   Ein Ausführungsbeispiel der Erfindung wird nachstehend an Hand der Zeichnungen erläutert. 



  Diese zeigen in Fig. l ein Schaltbild der erfindungsgemässen Anordnung ; in Fig. 2 ein Schaltbild einer weiteren Ausführungsform der Erfindung ; in Fig. 3 eine schematische Darstellung der erfindungsgemässen Anordnung und in Fig. 4 die Darstellung zweier Speicherplätze der erfindungsgemässen Anordnung. 



   Die Matrixanordnung der Fig. 4 ist ein sogenannter kapazitiver Festwertspeicher. Er enthält eine 
 EMI1.1 
 
D2, D3....--,Abfühlleiter bestehen aus einer Mehrzahl von   Leiterpaaren-Slp, Slq ; S2p, S2q....-,   die paarweise durch die   Impedanzen--11, 12, 13....-   an einem Ende verbunden sind. Die andern Enden der Leiterpaare sind an eine Reihe von   Differentialverstärkern-D/A-angeschlossen.   



   Die einzelnen Treiberleiter werden ausgewählt durch eine Entschlüsselungsmatrix, bestehend aus einer Mehrzahl von Torschaltungen, einer für jeden Treiberleiter und durch eine Mehrzahl von Auswahlstromkreisen. In Fig. l ist ein Auswahlstromkreis gezeigt ; er besteht aus dem Transistor 

 <Desc/Clms Page number 2> 

 
 EMI2.1 
 

 <Desc/Clms Page number 3> 

 
 EMI3.1 
 Treiberleitung und der   Abfuhrleitung   zu kompensieren, hat die   Ausgleichsleitung-Bl-die   gleiche Charakteristik wie die   Treiberleitung-Dl-,   aber die Kopplung zwischen der Ausgleichsleitung und der Abfühlleitung erfolgt im umgekehrten Sinne wie die Kopplung zwischen der Treiberleitung und der Abfühlleitung.

   Wenn also   die Torschaltung-Gl-leitfähig   gemacht wird, so ändert sich das Potential der Leitungen--Dl und Bl--in gleicher Weise, und die auf den beiden Zweigen der Abfülleitung hervorgerufenen Störsignale sind gleich gross und gleich gerichtet. Wenn dann über - ein Treibersignal geliefert wird, dann ändert sich nur das Potential der Treiberleitung   --Dl--,   und der an die Abfülleitung angeschlossene Verstärker erhält ein eindeutiges Signal. 



   PATENTANSPRÜCHE : 
1. Speichermatrix mit zwei senkrecht aufeinanderstehenden Sätzen paralleler Leiterpaare, bei der die Leiter des einen Satzes als Treiberleitungen und die Leiter des andern Satzes als Abfühlleitungen wirken und bei der an Kreuzungsstellen eine kapazitive Kopplung zwischen den Leitern der Sätze 
 EMI3.2 
 Kopplung zwischen den beiden Leitern eines Treiberleiterpaares einerseits und den Abfühlleitern anderseits vorgesehen ist. 
 EMI3.3 


Claims (1)

  1. Treiberleiterpaare einerseits gruppenweise an Torschaltungen angeschlossen sind, dass anderseits, mit anderer gruppenweiser Zusammenfassung, je eine Leitung eines Treiberleiterpaares über je eine Diode an Auswahlschaltungen angeschlossen ist und dass das andere Leitungsende jedes Paares frei bleibt. EMI3.4 Leitungsende jedes Paares an dieselbe Auswahlschaltung über einen Kondensator angeschlossen wird, dessen Kapazität gleich der Kapazität der mit der einen Leitung des Paares verbundenen Diode ist.
AT708363A 1962-09-04 1963-09-03 Speichermatrix mit zwei senkrecht aufeinanderstehenden Sätzen paralleler Leiterpaare AT266492B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB3382562 1962-09-04

Publications (1)

Publication Number Publication Date
AT266492B true AT266492B (de) 1968-11-25

Family

ID=29798138

Family Applications (1)

Application Number Title Priority Date Filing Date
AT708363A AT266492B (de) 1962-09-04 1963-09-03 Speichermatrix mit zwei senkrecht aufeinanderstehenden Sätzen paralleler Leiterpaare

Country Status (1)

Country Link
AT (1) AT266492B (de)

Similar Documents

Publication Publication Date Title
DE2324965C3 (de) Schaltungsanordnung zum Auslesen eines kapazitiven Datenspeichers
DE2634089C3 (de) Schaltungsanordnung zum Erfassen schwacher Signale
DE3685615T2 (de) Leseverstaerkerschaltung.
DE2731442C2 (de) Speicherschaltung mit Isolierschicht-Feldeffekttransistoren
DE2309192A1 (de) Regenerierschaltung nach art eines getasteten flipflops
DE3206507C2 (de)
DE69100120T2 (de) Ultrahochgeschwindigkeitsspeicher mit Drainspannungsbegrenzer für Zellen.
DE3687284T2 (de) Halbleiterspeicheranordnung.
DE2708702A1 (de) Selektionstreiberschaltung
DE3236729C2 (de)
DE2707456B2 (de) Dynamischer RAM-Speicher
DE2646653C3 (de)
DE3786382T2 (de) Halbleiterspeicheranordnung mit Datenbusrücksetzungsschaltungen.
EP0348539A1 (de) Programmierbares CMOS-Logik-Feld
AT266492B (de) Speichermatrix mit zwei senkrecht aufeinanderstehenden Sätzen paralleler Leiterpaare
DE2431079A1 (de) Dynamischer halbleiterspeicher mit zwei-tranistor-speicherelementen
DE2713024A1 (de) Speicher mit blindzellen
DE2247937A1 (de) Verfahren zur messung einer gespeicherten ladung
DE2633558C2 (de) Speicherbaustein
DE2022256A1 (de) Permanentspeicher
DE1774073B1 (de) Kapazitive festwerkspeicher matrix
DE3620225A1 (de) Blindwortleitungstreiberstromkreis fuer einen dynamischen mos-ram
DE1449372C3 (de) Festwertspeicher mit Kondensatoren
EP0045399B1 (de) Monolithisch integrierter Halbleiterspeicher
DE2739276C3 (de) Integrierter dynamischer Halbleiterspeicher