DE2713024A1 - Speicher mit blindzellen - Google Patents
Speicher mit blindzellenInfo
- Publication number
- DE2713024A1 DE2713024A1 DE19772713024 DE2713024A DE2713024A1 DE 2713024 A1 DE2713024 A1 DE 2713024A1 DE 19772713024 DE19772713024 DE 19772713024 DE 2713024 A DE2713024 A DE 2713024A DE 2713024 A1 DE2713024 A1 DE 2713024A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- memory cell
- cell groups
- read
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4099—Dummy cell treatment; Reference voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Description
Speicher mit Blindzellen
Die Erfindung betrifft einen Speicher mit Blindzellen (dummy cells).
Bei einem Ein-Chip-Speicher, bei dem eine Anzahl von Speicherzellen in einem einzigen Substrat während eines
einzigen Stufenverfahrens angeordnet werden, wird, wenn ein aus der Speicherzelle ausgelesenes Signal klein ist, eine
Pseudo- oder Blindzelle verwendet, um das kleine Signal bei hohem Rauschabstand zu fühlen bzw. auszulesen.
Bisher wurden bei einem Speicher dieser Art jeweils eine Blindzelle für jede eines Paars von Datenleitungen verwendet,
die mit jedem Vorverstärker verbunden sind.
Ein größeres auf den Datenleitungen auftretendes Rauschen wird von elektrostatischen Kapazitäten abhängig von Überlappungsbereichen
von Wortleitungen und Datenleitungen an deren Kreuzungspunkten hervorgerufen. Wenn Speicherzellen verschiedenen
81-(A 2208-02)-MaF
709840/0916
2713Ü2A
Aufbaues enthalten sind, unterscheiden sich die elektrostatischen Kapazitäten zwischen den Datenleitungen wegen
der Auslegung oder Gestaltung der Speicherzellen und der Fehlausrichtung einer Maske während des Herstellverfahrens.
Wenn die Blindzellen jeweils für die Datenleitungen wie bei dem herkömmlichen Speicher verwendet werden, gibt es
stets eine Speicherzelle mit einer von der der Blindzelle unterschiedlichen elektrostatischen Kapazität, weshalb
das Rauschen des Datenleitungspaares sich voneinander unterscheidet,
was eine Verringerung des Rauschabstands ergibt.
Es ist daher Aufgabe der Erfindung, einen Speicher mit
verbessertem Rauschabstand für Auslesesignale aus Speicherzellen zu schaffen, bei denen Speicherzellen verschiedenen
Aufbaues mit je einem eines Paars von Datenleitungen verbunden sind.
Zur Lösung der Aufgabe sind gemäß der Erfindung mehrere Blindzellen angeordnet, jeweils eine für eine von mehreren
Speicherzellengruppen verschiedenen Aufbaues fUr je eine
eines Paars von Datenleitungen.
Die Erfindung gibt also einen Speicher an, der mehrere
Speicherzellengruppen verschiedenen Speicherzellenaufbaues, Blindzellengruppen verschiedenen Zellenaufbaues, jeweils
eine für mindestens eine der Speicherzellengruppen, ein Wahlglied zum Viählen einer gewünschten Speicherzelle und
einer Blindzelle entsprechend der Gruppe dieser Speicherzelle und ein Leseglied zum differentiellen Auslesen von
Ausgangssignalen der gewählten Blindzelle und der gewählten Speicherzelle.
709840/091 β
Die Erfindung wird anhand des in der Zeichnung dargestellten AusfUhrungsbeispiels näher erläutert. Es zeigen:
Fig. 1 schematisch einen herkömmlichen Speicher; Fig. 2 Signalverläufe zur Erläuterung des Betriebs
des herkömmlichen Speichers;
Fig. 3 den Aufbau eines Ausführungsbeispiels des Hauptteils eines erfindungsgemäßen Speichers;
Fig· ^» 5 Aufsichten der Anlage einer Speicherzelle bzw.
einer Blindzelle.
Tn Fig. 1 ist schematisch ein herkömmlicher Speicher dargestellt,bei
dem zwei Data- oder Datenleitungen 2 und beiderseits eines Vorverstärkers 1 angeordnet sind,der ein
Differentialverstärker sein kann, wobei die Datenleitungen 2,
3 Gruppen von Wortleitungen 4 bzw. ^ überkreuzen oder schneiden,
wobei Speicherzellengruppen 6 und 7 sowie Blindzellen 8 und 9 an den Schnittpunkten vorgesehen sind. Jeweils eine Blindzelle
8, 9 ist für je eine der zwei von Datenleitungen 2, 3 angeordnet, die zwei Eingänge des Vorverstärkers so bilden,
daß dann, wenn eine der Speicherzellen in der Speicherzellengruppe 6 oder 7 gewählt oder angesteuert ist, die Blindzelle
9 oder 8 gewählt oder angesteuert ist.
Die Blindzellen 8 und 9 legen jeweils eine Bezugsspannung an einen der Eingänge des Vorverstärkers 1 an, die die
in den Speicherzellen gespeicherte Information "1" oder "O" diskriminieren. Die Blindzellen 8, 9 spielen weiter eine
wesentliche Holle zum Ausgleichen von Koppelspannungen, die an das Paar der Datenleitungen 2,3 angelegt sind, dip mit
den beiden Eingängen des Vorverstärkers 1 verbunden sind, wobei die Koppelspannungen durch Ausieseimpulsspannungen an den
709840/0916
Wortleitungen 4,5 erzeugt sind, die als Ansteuerleitungen wirken, und über elektrostatische Kapazitäten gekoppelt
werden, derart, daß ein differentielles Rauschen beseitigt wird, um ein Signalauslesen hoher Empfindlichkeit zu
gestatten.
Insbesondere werden, wie in Fig. 2b dargestellt, Rauschspannungen Vn, die an den Datenleitungen 2 und 3 über Koppelkapazitäten
beim Anstieg des Ausleseimpulses an den Wortleitungen
4,5 zwischen den beiden Datenleitungen 2,3 so ausgeglichen, daß die Gesamtdifferenz (annährend V,)
zwischen der Auslesespannung von der Blindzelle 8 oder 9
(die durch eine Vollinie dargestellt ist und annährend o[v] beträgt) und der Auslesespannung von der Speicherzelle 7 oder
6 (die durch eine Strichlinie dargestellt ist und V, *Vjbeträgt)
als SignaIspannung S herausgeführt bzw. abgenommen.
Andererseits ist die Rauschspannung V„ durch die elektrostatischen
Kapazitäten abhängig von einem Überlappungsbereich auf der Wortleitung 4 oder 5 und der Datenleitung 2
oder 3 an deren Überschneidung oder Kreuzung verursacht. Wenn Speicherzellen unterschiedlichen Aufbaues enthalten sind,
unterscheiden sich die Rauschspannungen Vn, die an das Paar
der Datenleitungen angelegt sind, voneinander, weil die elektrostatischen Kapazitäten sich unterscheiden wegen der
Ta teache, daß das Überlappen der Wortleitungen und der Datenleitungen
sich unterscheidet abhängig von der Auslegung und der Fehlausrichtung der Masken im Herstellungsverfahren.
Folglich besitzt, da der Unterschied im Aufbau oder der Fehler im Herstellungsverfahren enthalten ist,der herkömmliche
Speicher, bei dem eine Blindzelle an der Datenleitung auf einer Seite des Vorverstärkers angeordnet ist, notwendigerweise
(mindestens) eine Speicherzelle mit einem unterschied-
709840/0918
lichen Überlappungsbereich der Datenleitung und der Wortleitung gegenüber dem der Blindzelle. Bei einem derartigen
Speicher, unterscheiden sich, wie in Fig. 2c dargestellt, die Rauschspannungen Vn an dem Paar der Datenleitungen voneinander
und wird die Signalspannung S auf V1 - V„ verringert,
was zu einer Verringerung des Rauschverhältnisses führt. In Fig. 2c ist angenommen,daß die Rauschspannung der Datenleitung
mit der gewählten Blindzelle Null beträgt.
Fig. 3 zeigt ein AusfUhrungsbeispiel des Hauptteils eines
erfindungsgemäßen Speichers. Das Wesentliche der Erfindung liegt darin,daß bei/§peicher mit Speicherzellengruppen mit
beispielsweise unterschiedlichem Speicherzellenaufbau in einem Speicher mit verschiedenen Überlappungsbereichen der
Wortleitungen und der Datenleitungen wegen der Anordnung dör Speicherzellen der gleichen Form oder Ausbildung in
verschiedenen Richtungen an die Datenleitungen, jeweils eine Blindzelle für jede der Speichfrzellengruppen vorgesehen ist
mit voneinander verschiedenem Speicherzellenaufbau, d.h., daß soviele Blindzellen vorgesehen sind als Speicherzellengruppen
mit unterschiedlichem Speicherzellenaufbau angeordnet sind. Fig.3 zeigt ein Beispiel, bei dem zwei Speicherzellen
unterschiedlichen Aufbaues verwendet sind, wobei Speicherzellengruppen 61, 71 und Speicherzellengruppen 62,
72 jeweils gleichen Aufbau besitzen, wogegen die Speicherzellengruppen 61 und 62 und die Speicherzellengruppen 71,
unterschiedlichen Aufbau besitzen. Den Speicherzellengruppen 71, 72 auf der rechten Seite des Vorverstärkers 1 sind Blindzellen
8l bzw. 82 zugeordnet, während den Speicherzellengruppen 61, 62 auf der linken Seite des Vorverstärkers 1
Blindzellen 9I bzw. 92 zugeordnet sind.
709840/0916
Fig. 4 zeigt ein Beispiel der Auslegung der Speicherzellen verschiedenen Aufbaues und Fig. 5 zeigt ein Beispiel
der Auslegung der entsprechenden Blindzellen. Jede Zelle enthält beim dargestellten AusfUhrungsbeispiel eine Eintransistorzelle.
In Fig.4 sind dargestellt Speicherzellen C^, C0,
eine aus PoIy-S11ic ium gebildeten Datenleitung D, aus
Aluminium gebildete Wortleitungen W, und Wp, ausgebildete
SchaIt-MOS-Transistoren T, und Tp, Kontaktbereiche
B1, B2 der Steuer- oder Gateelektroden der
Transistoren T1 und T2 mit den Wortleitungen W1 und U
und Speicherkapazitäten Cg1 und C32.
In Fig. 5 sind dargestellt Blindzellen D1 und D2, Blindzellen-Wortleitungen
DW1 und DW2, ausgebildete Schalt-MOS-Transistoren
DT, und DT?, Kontaktbereiche DB. und DB? der
Steuer- oder Gateelektroden der Transistoren DT1 und DTp
mit den Wortleitungen DW1 und DW2, Vorladungsleitungen PL1
und PL2 und Speicherkapazitäten DS1 und DS^.
Die Speicherzellen C1 und C2 gemäß Fig. 4 entsprechen den
Blindzellen D1 bzw. D2 gemäß Fig. 5.
Auf den ersten Blick scheint es, daß die Speicherzellen C1
und C? gemäß Fig. 4, die Schalt-MOS-Transistoren T1 und T2
und die Wortleitungen W1, Wp die gleiche Struktur oder
den gleichen Aufbau bezüglich der Datenleitung D besitzen. Wenn jedoch eine im Herstellungsverfahren zur Bildung der
Wortleitungen W1 und W_ verwendete Aluminiummaske nach
rechts oder nach links bezüglich einer bei der Bildung der Datenleitung D verwendeten PoIy-Silicium-Maske fehlausgerichtet
ist, unterscheidet sich ein Überlappungsbereich (schraffierter
709840/0916
Bereich A?) der Wortleitung W2 und der Datenleitung D von
einem Überlappungsbereich (schraffierter Bereich A.) der
Wortleitung W, und der Datenleitung D. Für derartiger Speicherzellen sind Blindzellen D1 und D_ gemäß Fig. 5
für die Speicherzellen C, bzw. Cp vorgesehen. In diesem
Falle besitzen die Speicherzellen und die Blindzellen die gleiche Überlappung gegenüber der Datenleitung derart, daß
das von den Wortleitungen abhängige Rauschen vollständig unterdrückt oder beseitigt werden kann. Wenn auch im dargestellten
AusfUhrungsbeispiel soviele Blindzellen verwendet sind, wie es Speicherzellengruppen unterschiedlichen Aufbaues
gibt, so kann selbstverständlich eine gemeinsame Blindzelle für diejenigen Speicherzellengruppen verwendet werden, die
gleiche Eigenschaften bzw. Kenndaten besitzen.
In Fig.3 ist ein Detektorkreis einschließlich eines Leseverstärkers mit mindestens einer der Datenleitungen verbunden
und ist ein Ansteuerkreis mit den Wortleitungen verbunden.
Wie erläutert, sind gemäß der Blindzellen-Anordnung der Erfindung,selbst wenn eine Fehlausrichtung der Maske beim
Herstellungsverfahren auftritt, die Kopplungsspannungen von den Wortleitungen zu den Datenleitungen vollständig
ausgeglichen an beiden Seiten des Vorverstärkers derart, daß das Auslesesignal bei hohem Rauschverhältnis oder Rauschabstand
gefühlt oder gelesen werden kann. Wenn das in Fig. J> dargestellte
Beispiel die Speicherzellengruppen 6l, 62 und die Speicherzellengruppen 71, 72 als im gleichen Bereich konzentriert
darstellt in einer Anordnung, in der die Auslegung gemäß Fig.4 wiederholt auftritt, können ungeradzahlige
709840/0916
Speicherzellen und geradzahlige Speicherzellen die jeweiligen Gruppen bilden.
Wenngleich die Fig. 4 und 5 Beispiele von Eintransistorzellen
zeigen, kann die Erfindung auch auf andere Zellenarten angewendet werden.
Schließlich ist die Erfindung nicht nur auf Halbleiterspeicher, wie beschrieben, anwendbar, sondern auch auf andere
Speicher,wie einem Drahtspeicher, wobei dann die Signale auf den Datenleitungen direkt durch einen Leseverstärker
ausgelesen werden können.
Schließlich können die Datenleitungen nicht nur beiderseits des Vorverstärkers wie im dargestellten Ausführungsbeispiel, sondern parallel an einer Seite des Vorverstärkers
angeordnet sein. Schließlich können auch mehrere Paare von Datenleitungen selektiv mit dem Vorverstärker verbunden sein.
709840/0916
Claims (1)
- Ansprüche) Speicher,gekennzeichnet durch
mindestens ein Paar von Lese-Leitungen, ein Leseglied zum differentiellen Lesen von Signalen auf dem Paar der Lese-Leitungen,mehrere Ansteuerleitungen, die die Lese-Leitungen kreuzend angeordnet sind,mehrere Speicherzellengruppen mit voneinander unterschiedlichem Aufbau, die an Schnittstellen der Lese-Leitungen und der Ansteuerleitungen angeordnet sind, undBlindzellengruppen mit voneinander unterschiedlichem Aufbau, deren jede an Schnittstellen der Lese-Leitungen und der Ansteuerleitungen entsprechend den Speicherzellengruppen angeordnet sind.2. Speicher nach Anspruch 1,dadurch gekennzeichnet,daß mindestens zwei Speicherzellengruppen unterschiedlichen Aufbaues an jeder Datenleitung angeordnet sind.3. Speicher nach Anspruch 1 oder 2, dadurch, gekennzeichnet,daß die Speicherzellengruppen mehrere so angeordnete Speicherzellengruppen enthalten, daß überschneidende Bereiche der Ansteuerlei.tungen und der Lese-Leitungen durch koplanare Verschiebung von entweder der Steuerleitung oder der Lese-Leitung veränderbar sind,und daß die Blindzellengruppen Blindzellengruppen aufweisen mit im wesentlichen der gleichen Beziehung bei der Anordnung zwischen der Ansteuerleitung und der Lese-Leitung wie die der Speicherzellengruppen.709840/0916ORiGiNAU INSPECTED- ye -^. Speicher nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,daß die Speicherzellengruppen mehrere Speicherzellen-Untergruppen aufweisen.5. Speicher nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet,daß die Speicherzellen und die Blindzellen jeweils ein Schaltglied aufweisen, dessen Schalten durch ein Signal auf der Ansteuerleitung gesteuert ist, wobei ein kapazitives Element mit dem Schaltglied verbunden ist.6. Speicher nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet,daß die Lese-Einrichtung einen Differenzverstärker zum differentiellen Verstärken der Signale auf dem Paar der Lese-Leitungen aufweist.7. Speicher nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß mindestens ein Paar erster und zweiter Lese-Leitungen vorgesehen ist, daß die Lese-Einrichtung Signale auf den ersten und den zweiten Lese-Leitungen differentiell ausliest, daß längs der ersten und der zweiten Lese-Leitungen erste und zweite Speicherzellengruppen mit voneinander unterschiedlichem Aufbau angeordnet sind,daß längs der zweiten Lese-Leitung erste und zweite Blindzellen angeordnet sind, die den gleichen Speicherzellenaufbau besitzen, wie die ersten bzw. die zweiten Speicherzellengruppen, die längs der ersten Lese-Leitung angeordnet sind, und daß dritte und vierte Speicherzellen längs der ersten Lese-Leitung angeordnet sind und den gleichen Speicherzellenaufbau bÄtzen, wie die ersten bzw. die zweiten Speicherzellengruppen, die längs der zweiten Lese-Leitung angeordnet sind.709840/09168. Speicher nach Anspruch J, daß die Lese-Einrichtung einen Differenzverstärker zum differentiellen Verstärken der Signale auf den ersten und den zweiten Lese-Leitungen besitzt.7098^0/0916
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3257476A JPS52116120A (en) | 1976-03-26 | 1976-03-26 | Memory |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2713024A1 true DE2713024A1 (de) | 1977-10-06 |
DE2713024B2 DE2713024B2 (de) | 1978-07-13 |
DE2713024C3 DE2713024C3 (de) | 1979-03-22 |
Family
ID=12362652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2713024A Expired DE2713024C3 (de) | 1976-03-26 | 1977-03-24 | Speicher mit Blindzellen |
Country Status (4)
Country | Link |
---|---|
US (1) | US4117545A (de) |
JP (1) | JPS52116120A (de) |
DE (1) | DE2713024C3 (de) |
NL (1) | NL7703260A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0006753A1 (de) * | 1978-06-30 | 1980-01-09 | Fujitsu Limited | Integrierte Halbleiter-Schaltungsanordnung |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS536544A (en) * | 1976-07-07 | 1978-01-21 | Mitsubishi Electric Corp | Semiconductor memory unit |
JPS5363824A (en) * | 1976-11-18 | 1978-06-07 | Mitsubishi Electric Corp | Semiconductor random access memory |
US4198697A (en) * | 1978-06-15 | 1980-04-15 | Texas Instruments Incorporated | Multiple dummy cell layout for MOS random access memory |
US4195357A (en) * | 1978-06-15 | 1980-03-25 | Texas Instruments Incorporated | Median spaced dummy cell layout for MOS random access memory |
JPS5630754A (en) * | 1979-08-23 | 1981-03-27 | Fujitsu Ltd | Semiconductor memory device |
US5214601A (en) * | 1986-12-11 | 1993-05-25 | Mitsubishi Denki Kabushiki Kaisha | Bit line structure for semiconductor memory device including cross-points and multiple interconnect layers |
JPH0775248B2 (ja) * | 1990-06-07 | 1995-08-09 | 株式会社東芝 | ダイナミック型半導体メモリ |
JP3553138B2 (ja) * | 1994-07-14 | 2004-08-11 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE789500A (fr) * | 1971-09-30 | 1973-03-29 | Siemens Ag | Memoire a semiconducteurs avec elements de memorisation a un seul transistor |
US3983544A (en) * | 1975-08-25 | 1976-09-28 | International Business Machines Corporation | Split memory array sharing same sensing and bit decode circuitry |
-
1976
- 1976-03-26 JP JP3257476A patent/JPS52116120A/ja active Granted
-
1977
- 1977-03-16 US US05/778,108 patent/US4117545A/en not_active Expired - Lifetime
- 1977-03-24 DE DE2713024A patent/DE2713024C3/de not_active Expired
- 1977-03-25 NL NL7703260A patent/NL7703260A/xx unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0006753A1 (de) * | 1978-06-30 | 1980-01-09 | Fujitsu Limited | Integrierte Halbleiter-Schaltungsanordnung |
Also Published As
Publication number | Publication date |
---|---|
DE2713024C3 (de) | 1979-03-22 |
NL7703260A (nl) | 1977-09-28 |
JPS5529518B2 (de) | 1980-08-04 |
US4117545A (en) | 1978-09-26 |
JPS52116120A (en) | 1977-09-29 |
DE2713024B2 (de) | 1978-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4433695C2 (de) | Dynamische Halbleiterspeichervorrichtung | |
DE3915438C2 (de) | ||
DE4000429C2 (de) | Dram | |
DE4036091C2 (de) | Dynamischer Halbleiterspeicher mit wahlfreiem Zugriff | |
DE3538530C2 (de) | ||
DE3222461C2 (de) | ||
DE3941926C2 (de) | Halbleiterspeichereinrichtung | |
DE4009836C2 (de) | Halbleiterspeichervorrichtung mit vermindertem Wortleitungskopplungsrauschen | |
DE3923629C2 (de) | DRAM-Halbleiterbaustein | |
DE3937068C2 (de) | Dynamische Halbleiterspeicheranordnung | |
DE2760030C2 (de) | Speicherschaltung | |
EP1184871A1 (de) | MRAM-Anordnung | |
DE19625169A1 (de) | Hierarchische Wortleitungsstruktur für Halbleiterspeichervorrichtung | |
DE4015452C2 (de) | ||
DE4005992C2 (de) | Halbleiterspeichervorrichtung mit verringertem Wortleitungskopplungsrauschen | |
DE4406459C2 (de) | Integrierte Halbleiterschaltungsvorrichtung mit Speicherzellenanordnung | |
DE2713024A1 (de) | Speicher mit blindzellen | |
EP0078338B1 (de) | FET-Speicher | |
DE2646653A1 (de) | Leseverstaerker fuer statische speichereinrichtung | |
DE2532594B2 (de) | Halbleiterspeicher | |
DE3833726C2 (de) | ||
DE4105765C2 (de) | Dynamischer Schreib-/Lesespeicher (DRAM) | |
DE10101630B4 (de) | Halbleiterspeicherbauelement mit Eingabe-/Ausgabeleitungsstruktur | |
DE2633558C2 (de) | Speicherbaustein | |
DE69724708T2 (de) | Verbesserungen betreffend integrierte Schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |