DE69724708T2

DE69724708T2 - Verbesserungen betreffend integrierte Schaltungen

Info

Publication number: DE69724708T2
Application number: DE69724708T
Authority: DE
Inventors: Shunichi Tsukuba-shi Sukegawa; Hugh P. Mcadams; Tachibana Tsuchiura-shi Tadashi; Katsuo Niihari-gun Komatsuzaki; Takeshi 3-1120 Kabe-machi Sakai
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1996-06-28
Filing date: 1997-06-24
Publication date: 2004-07-29
Anticipated expiration: 2017-06-25
Also published as: JP4614475B2; KR100440560B1; EP0817197A2; EP0817197B1; TW353181B; JPH10261771A; KR980006298A; JP2008227519A; EP0817197A3; JP4925217B2; DE69724708D1

Description

GEBIET DER ERFINDUNG
Diese Erfindung bezieht sich auf eine integrierte Schaltung und insbesondere auf eine integrierte Schaltung mit einer Wortleitungsbrückenschaltung.
HINTERGRUND DER ERFINDUNG
Gegenwärtige dynamische Direktzugriffsspeicher (DRAM)-Schaltungen mit komplementären Metalloxid-Halbleitern (CMOS) werden häufig für Hauptspeicher in einer Vielzahl von Anwendungen, einschließlich Tisch- und tragbarer Computersysteme verwendet. Fortschritte bei Prozessor-Design und Software-Entwicklung erfordern für Hauptspeicher dynamische Direktzugriffsspeicherschaltungen von hoher Dichte und schneller Zugriffszeit. Ein erheblicher Teil der gesamten Zugriffszeit einer dynamischen Direktzugriffsspeicherschaltung ist auf die Übergangszeit der Wortleitungen von einer niedrigen Spannung zu einer hohen Spannung zurückzuführen. Diese Wortleitungsübergangszeit wird durch das Produkt aus Widerstand und Kapazität, die mit der Wortleitung verbunden sind, begrenzt.
Frühere Speicherschaltungen haben eine Metallbrücke oder einen Nebenschluß parallel zu einer Wortleitung aus polykristallinem Silizium verwendet, um den Gesamtwiderstand der Wortleitung und dadurch die Gesamtzugriffszeit der dynamischen Direktzugriffsspeicherschaltung zu verringern. In 12A ist eine Wortleitungsbrücke 1200 durch Kontakte 1204 bis 1208 zwischen ein Zeilendekodier-UND-Gatter 386 und ein jedes von polykristallinen Wortleitungssegmenten 1210 bis 1216 gekoppelt, um den Gesamtwiderstand der Wortleitung zu verringern. Jedoch tritt bei diesem Verfahren ein Problem auf, wenn das minimale Rastermaß (Metallbreite plus Metall-zu-Metall-Abstand) der metallischen Wortleitungsbrücke größer als das Rastermaß der Speicherzellen der dynamischen Direktzugriffsspeicherschaltung ist. Falls das Rastermaß der Wortleitungsbrücken bis unter die Leistungsfähigkeit der Herstellungsgeräte verringer wird, wird die funktionstüchtige Ausbeute der dynamischen Direktzugriffsspeicherschaltungen aufgrund von kurzgeschlossenen Metalleitungen erheblich verringert.
Andere dynamische Direktzugriffsspeicherschaltungen haben Zwei-Niveau-Metallbrücken verwendet, um die Wortleitungsbrücke auf das Rastermaß der Speicherzellen zu verringern. In 12A ist für gerade Wortleitungen ein unterer metallischer Leiter 1200 durch Kontakte 1204 bis 1208 zwischen ein Zeilendekodier-UND-Gatter 386 und ein jedes von polykristallinen Wortleitungssegmenten 1210 bis 1216 gekoppelt. In 12B ist für ungerade Wortleitungen ein oberer metallischer Leiter 1220 durch Kontakte 1224 bis 1228 zwischen ein Zeilendekodier-UND-Gatter 384 und ein jedes von polykristallinen Wortleitungssegmenten 1230 bis 1236 gekoppelt. Der sich ergebende Aufbau (12C) verringert das Rastermaß der Wortleitungsbrücke erheblich ohne die funktionstüchtige Ausbeute der dynamischen Direktzugriffsspeicherschaltungen zu verringern. Jedoch tritt bei diesem Verfahren aufgrund eines Unterschieds im Widerstand zwischen den unteren und oberen metallischen Leitern ein anderes Problem auf.
Die Schaltung von 10A wurde verwendet, um eine Wortleitungsübergangszeit zwischen einem Inverter 1002 und einem Ende des Segments 1014 aus polykristallinem Silizium für zwei Widerstandswerte einer Wortleitungsbrücke 1004, die den Widerstand eines unteren metallischen Leiters bzw. eines oberen metallischen Leiters repräsentieren, zu simulieren. Für eine Wortleitung mit acht Segmenten 1012 aus polykristallinem Silizium beträgt der Unterschied zwischen einer Kurvenform 1102 für einen unteren metallischen Leiter und einer Kurvenform 1104 für einen oberen metallischen Leiter 6 Nanosekunden bei 2,8 Volt (11). Für eine Wortleitung 1024 mit 16 Segmenten 1032 (10B) aus polykristallinem Silizium und derselben Anzahl von Speicherzellen zeigen Kurvenformen 1103 und 1105 (11), daß der Unterschied in den Zugriffszeiten zwischen ungeraden und geraden Wortleitungen immer noch 6 Nanosekunden beträgt. Dies beeinträchtigt die Leistung der Schaltung, da der zum Laden der Wortleitung benötigte Spitzenstrom durch Wortleitungen mit einer einen niedrigen Widerstand aufweisenden Brücke bestimmt wird, während die Zugriffszeit der dynamischen Direktzugriffsspeicherschaltung durch Wortleitungen mit einer einen höheren Widerstand aufweisenden Brücke bestimmt wird.
ZUSAMMENFASSUNG DER ERFINDUNG
Diese Probleme, das Rastermaß der Wortleitungsbrücken, den Spitzenstrom und die Zugriffszeit zu verringern, werden durch einen Schaltkreis gelöst, der einen ersten unteren Leiter mit zwei Enden enthält. Ein Ende des ersten unteren Leiters ist mit einer ersten Signalquelle verbunden. Ein erster oberer Leiter mit zwei Enden ist von dem ersten unteren Leiter in einem Abstand angeordnet, der geringer als der zulässige Abstand zwischen benachbarten unteren Leitern ist. Ein Ende des ersten oberen Leiters ist mit einer zweiten Signalquelle verbunden. Ein zweiter oberer Leiter hat zwei Enden. Ein Ende des zweiten oberen Leiters ist mit einem anderen Ende des ersten unteren Leiters verbunden, um ein Signal von der ersten Signalquelle zu empfangen. Ein zweiter unterer Leiter hat zwei Enden. Der zweite untere Leiter ist von dem zweiten oberen Leiter in einem Abstand angeordnet, der geringer als der zulässige Abstand zwischen benachbarten unteren Leitern ist. Ein Ende des zweiten unteren Leiters ist mit einem anderen Ende des ersten oberen Leiters verbunden, um ein Signal von der zweiten Signalquelle zu empfangen.
Die vorliegende Erfindung schafft ferner ein Verfahren, das die Schritte des Anspruchs 8 enthält.
Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung verwendet untere und obere Leiter, um sie zu einer Wortleitung parallel zu schalten und dadurch das Rastermaß und die Übergangszeit der Wortleitung zu verringern. Spitzenstrom und Wortleitungsverzögerung sind im wesentlichen gleich für ungerade und gerade Wortleitungen.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Ein vollständigeres Verständnis der Erfindung kann durch Lesen der folgenden ausführlichen Beschreibung unter Bezugnahme auf die begleitenden Zeichnungen gewonnen werden, wobei:
1 ein Diagramm eines dynamischen Direktzugriffsspeichers von 64 Megabit mit einem Ausführungsbeispiel der vorliegenden Erfindung darstellt;
2 ein Diagramm eines 8-Megabit-Feldes des dynamischen Direktzugriffsspeichers von 64 Megabit aus 1 darstellt;
3 eine Prinzipskizze eines Oktanten des 8-Megabit-Feldes aus 2 darstellt;
4 eine Prinzipskizze darstellt, die Speicherzellen und Leseverstärker von dem Oktanten aus 3 zeigt;
5A ein Diagramm eines Ausführungsbeispiels der vorliegenden Erfindung für gerade Wortleitungen darstellt;
5B ein Diagramm eines Ausführungsbeispiels der vorliegenden Erfindung für ungerade Wortleitungen darstellt;
5C ein Diagramm eines Ausführungsbeispiels der vorliegenden Erfindung darstellt, das ungerade und gerade Wortleitungen zeigt;
6A ein Leitungsführungsdiagramm eines Ausführungsbeispiels der vorliegenden Erfindung darstellt;
6B ein Diagramm eines Ausführungsbeispiels einer Durchgangsstruktur der vorliegenden Erfindung darstellt;
6C ein Diagramm eines weiteren Ausführungsbeispiels einer Durchgangsstruktur der vorliegenden Erfindung darstellt;
6D ein Diagramm noch eines weiteren Ausführungsbeispiels einer Durchgangsstruktur der vorliegenden Erfindung darstellt;
7 ein Leitungsführungsdiagramm eines weiteren Ausführungsbeispiels der vorliegenden Erfindung darstellt;
8A ein Layout-Diagramm eines Ausführungsbeispiels der vorliegenden Erfindung für einen unteren Leiter darstellt;
8B ein Layout-Diagramm eines Ausführungsbeispiels der vorliegenden Erfindung für einen oberen Leiter darstellt;
8C ein Layout-Diagramm eines Ausführungsbeispiels der vorliegenden Erfindung darstellt, das untere und obere Leiter zeigt;
9A ein Diagramm einer Schaltung zum Simulieren eines Ausführungsbeispiels der vorliegenden Erfindung darstellt;
9B ein Diagramm einer Schaltung zum Simulieren eines weiteren Ausführungsbeispiels der vorliegenden Erfindung darstellt;
10A ein Diagramm einer Schaltung aus dem Stand der Technik darstellt;
10B ein weiteres Diagramm einer Schaltung aus dem Stand der Technik darstellt;
11 ein Diagramm darstellt, das Simulationskurvenformen der Ausführungsbeispiele der vorliegenden Erfindung und des Standes der Technik zeigt;
12A ein Diagramm eines Ausführungsbeispiels des Standes der Technik für gerade Wortleitungen darstellt;
12B ein Diagramm eines Ausführungsbeispiels des Standes der Technik für ungerade Wortleitungen darstellt; und
12C ein Diagramm eines Ausführungsbeispiels des Standes der Technik darstellt, das ungerade und gerade Wortleitungen zeigt.
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
Es wird nun auf 1 Bezug genommen, die ein Blockschaltbild einer dynamischen Direktzugriffsspeicherschaltung von 64 Megabit darstellt. Die Speicherschaltung ist in acht 8-Megabit-Felder 18 von Speicherzellen organisiert. Jedes 8-Megabit-Feld hat eine Spaltendekodierschaltung 14 und eine Zeilendekodierschaltung 16 zum Auswählen mehrerer Speicherzellen aus dem 8-Megabit-Feld. Eine Eingangs-Ausgangs (I/O)-Schaltung 12 leitet Daten zwischen den mehrfachen Speicherzellen und Ausgangsanschlüssen (nicht gezeigt) innerhalb einer Peripherieschaltung 10.
Eine vergrößerte Ansicht des 8-Megabit-Felds 18 und der Spalten- und Zeilendekodierschaltungen 14 und 16 ist in 2 gezeigt. Das 8-Megabit-Feld ist weiter unterteilt in acht 1-Megabit-Speicherbänke. Jede 1-Megabit-Speicherbank enthält eine Leseverstärkerbank 24 und linke 22 und rechte 26 Speicherfelder. Wortleitungen (nicht gezeigt) erstrecken sich parallel zu den Leseverstärkerbänken 24 von den Zeilendekodierschaltungen 16 durch die linken 22 und rechten 26 Speicherfelder. Jede Zeilendekodierschaltung 16 ist eine Signalquelle für eine Wortleitung, die selektiv eine entsprechende Zeile von mehr als 8192 Speicherzellen, einschließlich redundanter Speicherzellen (nicht gezeigt), innerhalb der linken 22 oder rechten 26 Speicherfelder aktiviert. Es ist äußerst vorteilhaft, die Signalverzögerungszeit der Zeilendekodierschaltung 16 entlang der jeweiligen Wortleitung zu den mehr als 8192 Speicherzellen, und dadurch die zum Auslesen von Daten aus oder zum Schreiben von Daten in selektiv aktivierte Speicherzellen benötigte Zeit zu reduzieren. Daher sind Wortleitungen periodisch mit metallischen Leitern überbrückt oder parallel geschaltet wie bei 28 und 30 angezeigt, um den Wortleitungswiderstand, und dadurch das Produkt aus Wortleitungswiderstand und -kapazität zu verringern. Diese Verringerung von Wortleitungswiderstand und -kapazität verringert die Signalverzögerung entlang der jeweiligen Wortleitung und die daraus resultierende Datenzugriffszeit des dynamischen Direktzugriffsspeichers von 64 Megabit erheblich.
Es wird nun auf 3 Bezug genommen, die eine Prinzipskizze der Leseverstärkerbank 24 und der linken 22 und rechten 26 Speicherfelder darstellt. Die Zeilendekodierschaltungen 16 enthalten UND-Gatter 376 bis 386, die auf Zeilenadressignale RA₀ bis RA_n am Bus 388 zum Aktivieren einer ausgewählten Wortleitung ansprechen. Diese Zeilenadressignale RA₀ bis RA_n können vordekodierte Vollkonjunktionen oder Volldisjunktionen externer Zeilenadressignale sein, wie es in dem Fachgebiet wohlbekannt ist. Die UND-Gatter 384 und 386 entsprechen beispielsweise Wortleitungen 372 bzw. 374. Speicherzellen 348 und 350 an den äußersten Enden der Wortleitungen WL₁ 372 bzw. WL₀ 374 erfahren eine größere Signalverzögerung als andere Speicherzellen, die näher an den Zeilendekodierschaltungen 16 liegen. Die gerade Wortleitung WL₀ 374 ist an vielfachen Stellen 28 (2) überbrückt, und die ungerade Wortleitung WL₁ 372 ist an vielfachen Stellen 30 überbrückt, um den Wortleitungswiderstand zu verringern. Die Wortleitungsbrückenstelle 28 hat einen Kontakt 375 (3), um einen unteren metallischen Leiter der Wortleitung WL₀ 374 mit einem Gate aus polykristallinem Silizium für Speicherzellen 350 und 362 zu verbinden. Entsprechende Kontakte (nicht gezeigt) für WL₁ 372 befinden sich an den vielfachen Stellen 30.
Es wird nun auf 4 Bezug genommen, die eine Prinzipskizze von Leseverstärkern 300 und 302 und ihren jeweiligen Speicherzellen darstellt. Während eines Lese-Zyklusses wird beispielsweise die Wortleitung WL₀ 374 durch ein Auswahlsignal von dem UND-Gatter 386 (3) aktiviert. Die Speicherzelle 350 (4), die einen Transistor 430 und einen Kondensator 432 enthält, wird erst nach der von dem Auswahlsignal zur Ausbreitung zu dem äußersten Ende der Wortleitung WL₀ 374 benötigten Zeit ausgewählt. Daher vergrößert die Ausbreitungsverzögerung entlang der Wortleitung WL₀ 374 direkt die zum Aktivieren einer Speicherzelle 350 in einem Lese-Zyklus benötigte Zeit. Es ist deshalb äußerst vorteilhaft, diese Ausbreitungsverzögerung durch Überbrücken oder Parallelschalten der Wortleitungen gemäß der vorliegenden Erfindung zu minimieren, um die Speicherzugriffszeit zu verringern.
Nachdem die Wortleitung WL₀ 374 die Speicherzelle 350 ausgewählt hat, leitet der Transistor 430 und koppelt einen Datenwert von dem Kondensator 432 zu einer Bitleitung 334. Der Datenwert wird durch einen Transistor 318 zu dem Leseverstärker 300 gekoppelt. Eine Differenzspannung zwischen Anschlüssen 422 und 424, die den Datenwert anzeigt, wird durch den Leseverstärker 300 verstärkt. Auf die gleiche Weise leitet ein Transistor 438 im Ansprechen auf WL₀ 374 und koppelt einen weiteren Datenwert von einem Kondensator 440 zu einem Anschluß 448 zur Verstärkung durch den Leseverstärker 302. Die Spaltendekodierschaltung 14 (2) erzeugt im Ansprechen auf Spaltenadressignale (nicht gezeigt) selektiv ein Spaltenauswahlsignal an einen Anschluß 426 zum Koppeln der Daten von den Leseverstärkern 300 und 302 (4) zu komplementären Datenleitungen I/O₀ 400 und I/O₀ 401 bzw. I/O₁ 402 und I/OX₁ 403. Die Daten werden anschließend zu der I/O-Schaltung 12 (1) gekoppelt und schließlich zu anderen Schaltungen außerhalb des dynamischen Direktzugriffspeichers.
Es wird nun auf 5A Bezug genommen, die ein Diagramm einer geraden Wortleitung, wie beispielsweise WL₀ 374, darstellt, die einer Zeile von Speicherzellen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung entspricht. Zeilendekodier-UND-Gatter 386 ist mit einem unteren metallischen Leiter 500 verbunden, der durch einen Kontakt 528 mit einem Wortleitungshalbsegment 536 aus polykristallinem Silizium verbunden ist. Das Wortleitungshalbsegment 536 aus polykristallinem Silizium bildet ein Gate für Speicherzellen in der entsprechenden Zeile, einschließlich von Speicherzellen 377 und 381 (3). Der untere metallische Leiter 500 (5A) ist ferner über einen oberen metallischen Leiter 508 und Durchgänge 516 und 518 mit einem unteren metallischen Leiter 502 verbunden. Der untere metallische Leiter 502 ist durch einen Kontakt 530 mit einem Wortleitungssegment 538 aus polykristallinem Silizium verbunden. Das Wortleitungssegment 538 aus polykristallinem Silizium bildet ein Gate für andere Speicherzellen in der entsprechenden Zeile. Dieses Muster wiederholt sich bis zu einem Wortleitungshalbsegment 542 aus polykristallinem Silizium, dem äußersten Ende von WL₀ 374, das ein Gate für Speicherzellen in der entsprechenden Zeile, einschließlich der Speicherzellen 350 und 362 (3), bildet.
Es wird nun auf 5B Bezug genommen, die ein Diagramm einer ungeraden Wortleitung, wie beispielsweise WL₁ 372, darstellt, die einer Zeile von Speicherzellen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung entspricht. Zeilendekodier-UND-Gatter 384 ist mit einem oberen metallischen Leiter 544 verbunden, der mittels eines Durchgangs 560 mit einem unteren metallischen Leiter 552 verbunden ist. Der untere metallische Leiter 552 ist durch einen Kontakt 574 mit einem Wortleitungssegment 580 aus polykristallinem Silizium verbunden. Das Wortleitungssegment 580 aus polykristallinem Silizium bildet ein Gate für Speicherzellen in der entsprechenden Reihe, einschließlich von Speicherzellen 379 und 383 (3). Dieses Muster wiederholt sich bis zu dem Wortleitungssegment 584 (5B) aus polykristallinem Silizium an dem äußersten Ende der Wortleitung WL₁ 372, das ein Gate für Speicherzellen in der entsprechenden Zeile, einschließlich von Speicherzellen 348 und 360 (3) bildet.
Es wird nun auf 5C Bezug genommen, die ein Diagramm einer Draufsicht auf gerade und ungerade Wortleitungsbrücken, wie in 5A bzw. 5B gezeigt, darstellt. Die Brücke der geraden Wortleitung WL₀ 374 beispielsweise enthält zwei Halbsegmente 500 und 506 des unteren metallischen Leiters an jedem Ende, 15 Segmente 502 bis 504 des unteren metallischen Leiters und 16 Segmente 508 bis 514 des oberen metallischen Leiters in Reihenschaltung. In ähnlicher Weise enthält beispielsweise die Brücke der ungeraden Wortleitung WL₁ 372 zwei Halbsegmente 544 und 550 des oberen metallischen Leiters an jedem Ende, 15 Segmente 546 bis 548 des oberen metallischen Leiters und 16 Segmente 552 bis 558 des unteren metallischen Leiters in Reihenschaltung. Diese Anordnung ist aus mehreren Gründen äußerst vorteilhaft. Erstens ist der Gesamtwiderstand der ungeraden und geraden Wortleitungsbrücken der gleiche, selbst wenn der Widerstand der Segmente des unteren metallischen Leiters wesentlich größer als der Widerstand der Segmente des oberen metallischen Leiters ist. Daher ist die Zugriffszeit für Speicherzellen in ungeraden und geraden Zeilen die gleiche. Zweitens ist es möglich, die Segmente aus polykristallinem Silizium sowohl bei den ungeraden als auch bei den geraden Wortleitungen nur von den unteren metallischen Leitern aus zu kontaktieren. Dadurch wird die Notwendigkeit vermieden, Kontakte von einem oberen metallischen Leiter direkt zu Segmenten aus polykristallinem Silizium herzustellen, ein Schritt, der aufgrund des größeren Längenverhältnisses (Tiefe zu Durchmesser) des Kontakts weniger zuverlässig sein kann. Schließlich wird für einen wesentlichen Teil der Länge einer Wortleitungsbrücke die benachbarte Wortleitungsbrücke aus einem anderen metallischen Leiter gebildet. Ein kleiner Abstand zwischen gleichen metallischen Leitern tritt nur in relativ kleinen Überlappungsbereichen auf, wo Durchgänge, beispielsweise die Durchgänge 516 und 560, gebildet werden. Daher wird die Wahrscheinlichkeit, benachbarte Wortleitungsbrücken während der Herstellung kurzzuschließen, erheblich verringert. Darüber hinaus kann das Wortleitungsbrücken-Rastermaß (der Abstand zwischen Mittellinien) kleiner als ein zulässiges Mindestrastermaß für aus dem gleichen Metall gebildete Metalleitungen sein, ohne daß die Zuverlässigkeit in entsprechendem Maße abnimmt. Dieses zulässige Mindestrastermaß enthält eine zulässige Mindestbreite und einen zulässigen Mindestabstand für gleiche Metalleitungen, unter dem die Zuverlässigkeit des Herstellungsprozesses durch eine erhöhte Wahrscheinlichkeit von kurzgeschlossenen oder offenen Metalleitungen beeinträchtigt wird. Solche zulässigen Mindeststrukturgrößen sind durch ein erhebliches Auftreten in einem dynamischen Direktzugriffsspeicher von 64 Megabit oder einem anderen Gerät charakterisiert.
Es wird nun auf 6A Bezug genommen, die ein Diagramm darstellt, das eine Leitungsführungstechnik zeigt, die der Notwendigkeit eines kleinen Abstandes zwischen gleichen metallischen Leitern bei beispielsweise den Durchgängen 516 und 560 (5C) begegnet. Hier sind ein oberer metallischer Leiter 605 und ein unterer metallischer Leiter 611 mittels eines Durchgangs 610 in einem Überlappungsbereich 618 (6A) verbunden. Die Verbindungspunkte für die nächsten sechs Wortleitungsbrücken 601 bis 603 und 606 bis 608 sind gegenüber den Verbindungspunkten für die Wortleitungsbrücken 600 und 605 versetzt. Das Muster von acht Wortleitungsbrücken wiederholt sich mit Wortleitungsbrücken 604 und 609, die den Wortleitungsbrücken 600 bzw. 605 entsprechen. Beispielsweise enthält ein Mindestrastermaß für acht Wortleitungsbrücken die Breite eines Durchgangs (0,36 μm), zwei Überlappungen von unteren metallischen Leitern des Durchgangs (2*0,15 μm), die Breiten von vier unteren metallischen Leitern (4*0,3 μm) und fünf Abstände zwischen unteren metallischen Leitern (5*0,3 μm) für einen Gesamtwert von 3,36 μm. Daher kann ein Rastermaß für eine einzelne Wortleitung gemäß der vorliegenden Erfindung 3,36/8 μm oder 0,42 μm betragen. Das ist wesentlich weniger als ein vergleichbares Mindestrastermaß für Wortleitungsbrücken (0,3 μm Breite plus 0,3 μm Abstand) für einen einzigen metallischen Leiter. Alternativ kann, falls ein Rastermaß für eine einzelne Wortleitung größer als 0,42 μm aber kleiner als 0,6 μm ist, der Abstand zwischen gleichen metallischen Leitern in geeignetem Maße vergrößert werden, um die Zuverlässigkeit zu verbessern.
In ähnlicher Weise kann ein Wortleitungsrastermaß weiter verringert werden, indem ein Wortleitungskreuzungsmuster alle 16 Wortleitungen wiederholt wird. Ein Mindestrastermaß für 16 Wortleitungsbrücken enthält die Breite eines Durchgangs (0,36 μm), zwei Überlappungen von unteren metallischen Leitern des Durchgangs (2*0,15 μm), die Breiten von acht unteren metallischen Leitern (8 0,3 μm) und neun Abstände zwischen unteren metallischen Leitern (9*0,3 μm) für einen Gesamtwert von 5,76 μm. Daher kann ein Rastermaß für eine einzelne Wortleitung weiter verringert werden auf 5,76/16 μm oder 0,36 μm.
Die Gesamtlänge eines für versetzte Verbindungspunkte benötigten Bereichs ist typischerweise kleiner als 20% der Länge eines Segments eines metallischen Leiters. Daher haben benachbarte Segmente unterer und oberer metallischer Leiter, beispielsweise 600 und 605, im wesentlichen die gleiche Länge. Die Überlappungsbereiche 618 und 620 sind im Abstand angeordnet, und benachbarte gleiche metallische Leiter 600 und 611 sind seitlich verschoben, um wenigstens einen erwünschten Mindestabstand zwischen gleichen metallischen Leitern beizubehalten, selbst wenn das Rastermaß für eine Wortleitungsbrücke kleiner als ein zulässiges Rastermaß für entweder die oberen oder die unteren gleichen metallischen Leiter ist. Dies verbessert die Zuverlässigkeit der Verbindung von Metallen während der Herstellung erheblich, indem zugelassen wird, daß gleiche metallische Leiter in einem Abstand angeordnet sind, der größer als ein zulässiger Mindestabstand für gleiche metallische Leiter ist, selbst wenn das Wortleitungsrastermaß kleiner als ein zulässiger Mindestabstand für gleiche metallische Leiter ist. Darüber hinaus gibt es eine Versetzung von Verbindungspunkten zwischen oberen und unteren metallischen Leitern in Bezug auf andere Verbindungspunkte über Speicherzellenfelder hin, beispielsweise 22 und 26 (2), so daß keine zusätzliche Layout-Fläche benötigt wird.
Es wird nun auf 8A Bezug genommen, die ein Diagramm darstellt, das ein dem Diagramm von 6A entsprechendes tatsächliches Layout einer unteren leitfähigen Metallschicht zeigt. Das Diagramm von 8B zeigt ein dem Diagramm von 6A entsprechendes tatsächliches Layout einer oberen leitfähigen Metallschicht. Das Diagramm von 8C zeigt schließlich ein Layout der kombinierten unteren und oberen leitfähigen Metallschichten von 8A bzw. 8B, die durchgehend entsprechende Bezugszeichen haben.
Es wird nun auf die 9A und 9B Bezug genommen, die Diagramme von Schaltungen, einschließlich parasitärer Widerstände und Kapazitäten von Verbindungssegmenten und Kapazitäten von Speicherzellen (nicht gezeigt), darstellen, die zur Simulation von Ausführungsbeispielen der vorliegenden Erfindung verwendet wurden. Die Schaltung von 9A ist ein Modell einer Wortleitung mit acht oberen metallischen Leitern. Die Schaltung von 9B ist ein Modell einer Wortleitung mit 16 oberen metallischen Leitern. Jede Wortleitung enthält ferner eine entsprechende Anzahl von unteren metallischen Leitern und Segmenten aus polykristallinem Silizium, aber jede Wortleitung hat dieselbe Gesamtzahl von Speicherzellen. Ein Inverter 902 (9A) und ein Inverter 932 (9B) sind hier einer Zeilendekodierschaltung, beispielsweise dem UND-Gatter 386 (5A), entsprechende Signalquellen.
Simulationsergebnisse für die Schaltungen von 9A und 9B sind in 11 gezeigt. Die Simulation beginnt, wenn Signale an Eingangsanschlüssen 900 und 930 der Inverter 902 bzw. 932 simultane Übergänge von einem logischen hohen Pegel zu einem logischen niedrigen Pegel bei einer Startzeit von Null machen. Kurvenformen 1100 und 1101 stellen die sich am äußersten Ende von polykristallinen Segmenten 926 bzw. 956 ergebende Spannung dar. Ein Vergleich der Kurvenform 1101 mit der Kurvenform 1100 zeigt, daß die Schaltung von 9B mit 16 Segmenten gegenüber der Schaltung von 9A einen Vorteil von 1,5 Nanosekunden bei 2,8 Volt bietet. Darüber hinaus zeigt ein Vergleich der Kurvenformen 1101 und 1100 mit Kurvenformen 1103 bzw. 1102, daß jede der Schaltungen von 9A und 9B einen Vorteil von 3 Nanosekunden bei 2,8 Volt gegenüber einem einen höheren Widerstand aufweisenden einzigen metallischen Leiter aus dem in 12C gezeigten Stand der Technik bietet. Für einen dynamischen Direktzugriffsspeicher mit einer Zugriffszeit (t_RAC) von beispielsweise 50 Nanosekunden stellt dies eine Verbesserung von sechs Prozent dar. Daher erwachsen aus diesen Ausführungsbeispielen der vorliegenden Erfindung erhebliche Verbesserungen an Zuverlässigkeit und Zugriffszeit.
Obwohl Ausführungsbeispiele der Erfindung unter Bezugnahme auf bevorzugte Ausführungsbeispiele ausführlich beschrieben wurden, versteht es sich, daß die vorangehende Beschreibung nur beispielhaften Charakter hat und nicht in einem einschränkenden Sinne auszulegen ist. Beispielsweise können die Segmente der oberen und unteren metallischen Leiter gemäß dem Leitungsführungsdiagramm von 7 verbunden sein, wo drei leitende Schichten verfügbar sind. Bei einem Verbindungspunkt für eine Wortleitungsbrücke ist ein Segment 709 eines ersten metallischen Leiters mit einem Segment 739 eines dritten metallischen Leiters an einem Durchgang 719 verbunden. Eine benachbarte Wortleitungsbrücke hat zwei Verbindungspunkte an Durchgängen 724 bzw. 714. Ein Segment 734 des ersten metallischen Leiters ist an dem Durchgang 724 mit einem Segment 729 eines zweiten metallischen Leiters verbunden. Das Segment 729 des zweiten metallischen Leiters ist mit einem Segment 704 des dritten metallischen Leiters an dem Durchgang 714 verbunden. Eine direkte Verbindung zwischen Segmenten 634 und 630 des ersten bzw. des dritten metallischen Leiters (6B) kann durch Standardätztechniken durch eine erste 633 und eine zweite 631 isolierende Schicht und nachfolgende Abscheidung eines konformen Metalls, wie beispielsweise Wolfram, oder eines anderen leitfähigen Materials zur Bildung eines Durchgangs 632 realisiert werden. Bei einem anderen Ausführungsbeispiel sind Segmente 648 und 640 des ersten bzw, des dritten metallischen Leiters durch ein Segment 644 des zweiten metallischen Leiters verbunden, indem ein Durchgang 642 direkt über einem anderen Durchgang 646 strukturiert wird (6C). Bei einem anderen Ausführungsbeispiel können Segmente 658 und 650 des ersten bzw. des dritten metallischen Leiters durch ein Segment 654 des zweiten metallischen Leiters verbunden werden, indem ein Durchgang 652 gegenüber einem anderen Durchgang 656 versetzt wird (6D). In noch einem anderen Ausführungsbeispiel kann die vorliegende Erfindung für jegliche Anwendung von Verbindungen verwendet werden, um die Layout-Fläche durch Verringerung des Rastermaßes benachbarter Leiter zu verringern und gleichzeitig die Zuverlässigkeit durch Aufrechterhaltung zumindest eines zulässigen Mindestabstands zwischen benachbarten gleichen metallischen Leitern zu verbessern. Dieses Ausführungsbeispiel der vorliegenden Erfindung wird durch Weglassen von Kontakten und polykristallinen Wortleitungssegmenten verwirklicht (5A und 5B). Solche Anwendungen beinhalten ausgedehnte Daten- und Adreßbusschaltungen für Speicher- und Mikroprozessorvorrichtungen.
Es versteht sich ferner, daß zahlreiche Änderungen von Einzelheiten der Ausführungsbeispiele der Erfindung für einen Fachmann unter Bezugnahme auf diese Beschreibung offensichtlich sein werden. Es ist beabsichtigt, daß solche Änderungen und zusätzlichen Ausführungsbeispiele innerhalb des Geltungsbereichs der Erfindung liegen.

Claims

Ein Schaltkreis, der folgendes umfaßt: einen ersten unteren Leiter (500) mit zwei Enden, wobei ein Ende des ersten unteren Leiters (500) mit einer ersten Signalquelle (386) verbunden ist; einen ersten oberen Leiter (544) mit zwei Enden, wobei der erste obere Leiter (544) vom ersten unteren Leiter (500) in einem Abstand angeordnet ist, der geringer ist als der zulässige Abstand zwischen benachbarten unteren Leitern, wobei ein Ende des ersten oberen Leiters (544) mit einer zweiten Signalquelle (384) verbunden ist; einen zweiten oberen Leiter (508) mit zwei Enden, wobei ein Ende des zweiten oberen Leiters (508) mit einem anderen Ende des ersten unteren Leiters (500) verbunden ist, um ein Signal von der ersten Signalquelle (386) zu empfangen; und einen zweiten unteren Leiter (552) mit zwei Enden, wobei der zweite untere Leiter (522) vom zweiten oberen Leiter (508) in einem Abstand angeordnet ist, der geringer ist als der zulässige Abstand zwischen benachbarten unteren Leitern, wobei ein Ende des zweiten unteren Leiters (522) mit einem anderen Ende des ersten oberen Leiters (544) verbunden ist, um von der zweiten Signalquelle (384) ein Signal zu empfangen.
Ein Schaltkreis nach Anspruch 1, worin der erste untere Leiter (500) vom zweiten oberen Leiter (508) durch eine isolierende Schicht getrennt ist und der erste obere Leiter (544) von dem zweiten unteren Leiter (552) durch eine isolierende Schicht getrennt ist.
Ein Schaltkreis nach Anspruch 1 oder Anspruch 2, der weiterhin enthält einen dritten Leiter (536), der mit dem ersten unteren Leiter (500) verbunden ist und einen vierten Leiter (580), der mit dem zweiten unteren Leiter (522) verbunden ist.
Ein Schaltkreis nach Anspruch 3, worin der dritte und der vierte Leiter (536, 580) mit einer Mehrzahl von Speicherzellen (340, 342, 344, 346) verbunden ist, wobei jede Speicherzelle mindestens einen MOS-Transistor (426) enthält, wobei der MOS-Transistor ein Gate hat, das mit dem entsprechenden dritten bzw. vierten Leiter verbunden ist.
Ein Schaltkreis nach Anspruch 3 oder Anspruch 4, wobei der dritte und der vierte Leiter (536, 580) Wortleitungen aus polykristallinem Silizium einschließen, wobei die Wortleitungen aus polykristallinem Silizium ein Rastermaß haben, das geringer ist als der zulässige Abstand zwischen benachbarten unteren Leitern.
Ein Schaltkreis nach einem der Ansprüche 1 bis 5, worin der erste untere Leiter (500) und der erste obere Leiter (544) entlang eines wesentlichen Teils der Länge des ersten oberen Leiters (544) parallel zueinander sind, und der zweite obere Leiter (508) und der zweite untere Leiter (552) über einen wesentlichen Teil der Länge des zweiten oberen Leiters (552) parallel zueinander sind.
Ein Schaltkreis nach einem der Ansprüche 1 bis 6, worin der erste untere Leiter (500) mit dem zweiten oberen Leiter (508) über einen fünften Leiter (516) verbunden ist und der erste obere Leiter (544) mit dem zweiten unteren Leiter (552) über einen sechsten Leiter (560) verbunden ist, wobei der fünfte und der sechste Leiter andere Materialeigenschaften haben als der erste und der zweite obere Leiter.
Ein Verfahren zur Bildung eines Verdrahtungsschaltkreises, das folgende Schritte umfaßt: Bildung einer ersten Mehrzahl von unteren Verdrahtungssegmenten (500, 502, 504) in einer im wesentlichen linearen Orientierung; Bildung einer zweiten Mehrzahl von unteren Verdrahtungssegmenten (552, 554, 556) in einer im wesentlichen linearen Orientierung; Bildung einer ersten Mehrzahl von oberen Verdrahtungssegmenten (508, 510), die von den ersten unteren Verdrahtungssegmenten in einem Abstand angeordnet sind, der geringer ist als der zulässige Abstand zwischen den ersten und zweiten unteren Verdrahtungen, in einer im wesentlichen linearen Orientierung, dadurch die erste Mehrzahl von unteren Verdrahtungssegmenten elektrisch verbindend; und Bildung einer zweiten Mehrzahl von oberen Verdrahtungssegmenten (546, 548) in einer im wesentlichen linearen Orientierung, dadurch die zweite Mehrzahl von unteren Verdrahtungssegmenten elektrisch verbindend.
Ein Verfahren nach Anspruch 8, das die folgenden Schritte enthält: Bildung der ersten Mehrzahl von unteren Verdrahtungssegmenten (500, 502, 504) benachbart zu der ersten Mehrzahl von oberen Verdrahtungssegmenten (508, 510); und Bildung der zweiten Mehrzahl von unteren Verdrahtungssegmenten (552, 554, 556) benachbart zu der zweiten Mehrzahl von oberen Verdrahtungssegmenten (546, 548).
Ein Verfahren nach Anspruch 8 oder Anspruch 9, das die folgenden Schritte umfaßt: Bildung einer ersten Mehrzahl von Wortleitungssegmenten (536, 538, 540), die mit entsprechenden Segmenten der ersten Mehrzahl von unteren Verdrahtungssegmenten (500, 502, 504) verbunden sind; und Bildung einer zweiten Mehrzahl von Wortleitungssegmenten (580, 582, 584), die mit entsprechenden Segmenten der zweiten Mehrzahl von unteren Verdrahtungssegmenten (552, 554, 556) verbunden sind.