DE1774073B1

DE1774073B1 - Kapazitive festwerkspeicher matrix

Info

Publication number: DE1774073B1
Application number: DE19681774073
Authority: DE
Inventors: Abbas Shakir Ahmed
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1967-04-04
Filing date: 1968-03-30
Publication date: 1971-11-18
Also published as: GB1164573A; NL6804573A; NL156529B; FR1557323A; US3506969A

Description

Die Erfindung betrifft eine kapazitive Festwertspeichermatrix, bei der an allen Bitstellen, unabhängig vom gespeicherten Inhalt, Kondensatorbeläge vorhanden sind, die neben den Bit- und Treiberleitungen mit dazwischenliegendem dielektrischem Material Ausgleichsleitungen zur kapazitiven Balance aufweist und deren Null- bzw. L-Bit-Leseleitungen mit einem Differentialverstärker abgeschlossen sind.

Durch die deutsche Auslegeschrift 1230 465 ist eine Festwertspeichermatrix mit Kondensatoren als Koppelelemente bekanntgeworden. Die Kondensatoren sind dabei in Matrixform in Form leitender Beläge beiderseitig einer isolierenden Trägerplatte angeordnet, wobei ihre Anschlußleitungen aus zwei senkrecht aufeinanderstehenden Sätzen paralleler Leitungen bestehen. Ein Merkmal dieser Festwertspeichermatrix besteht darin, daß der eine Satz der parallelen Leiter in Form breiter Streifen auf der einen Seite der Isolierplatte in sehr schmalen Steifen angeordnet sind und daß die schmalen Streifen an ausgewählten, eine kapazitive Kopplung ergeben sollenden Kreuzungsstellen zu flächenhaften leitenden Belägen erweitert sind.

Bei diesem Festwertspeicher weisen die einen als Abfrageleiter benutzten Anschlußleitungen eine vom jeweiligen Informationsgehalt abhängige kapazitive Last auf, der sich der die Abfrage bewirkende Treiber nicht automatisch anpassen kann, womit Betriebsstörungen, wie z. B. Ungleichheit der Lesesignale am Verstärkereingang beim Auslesen verschiedener Speicherwörter, auftreten.

Um diesem Nachteil zu begegnen, ist es bereits bekanntgeworden, die anderen, dazu senkrecht angeordneten Leitungen, das sind die Leseleiter, paarig vorzusehen und als Leseverstärker einen Differentialverstärker zu verwenden. Die Informationseingabe in den Speicher erfolgt so, daß zur Speicherung einer EINS ein Kondensator zwischen dem Abfrageleiter und die eine Leseleitung, zur Speicherung einer NULL aber ein Kondensator zwischen dem Abfrageleiter und die andere Leseleitung gesetzt ist. Auf diese Weise befindet sich an jeder Bitstelle unabhängig von dem gespeicherten Bitwert ein Kondensator und ist die kapazitive Last für den Treiber pro Abfrageleiter jeweils der gleiche (britische Patentschrift 1055261). Die Abfrageleiter können beispielsweise in der Zeilenrichtung der Speichermatrix liegen. Diese Festwertspeichermatrix weist aber je nachdem, um wie viele Werte EINS mehr als Werte NULL und umgekehrt pro Spalte, in der Richtung der Leseleitungen also, liegen, eine um so unsymmetrischere Belastung des Leseverstärkereingangs auf, welcher Nachteil in einer weiteren, ebenfalls bereits bekannten Festwertspeichermatrix behoben ist.

Im IBM Technical Disclosure Bulletin vom Januar 1963 ist diese auf den Seiten 47 und 48 beschrieben. Sie weist mehrere gedruckte parallele Treiberleitungen auf einer Seite einer dielektrischen Schicht auf und Paare von gedruckten parallelen Leseleitungen auf der anderen Seite, die sich im rechten Winkel mit den Treiberleitungen kreuzen. An jedem dieser Schnittpunkte entsteht so eine kapazitive Kopplung zwischen jeder Treiberleitung und je einer von zwei Leseleitungen, so daß die Schnittpunkte jeder Treiberleitung mit je zwei Leseleitungen eine Bitposition des Speichers darstellen. Wieder wird, wenn die Treiberleitung mit der einen der beiden Leseleitungen eines Paares gekoppelt ist, eine Eins gespeichert und wenn sie mit der anderen Abfrageleitung gekoppel ist, eine Null. Aus diesem Speicher wird eine Information ausgelesen, indem man einen Impuls auf die Treiberleilung gibt, wobei der Leseimpuls auf einer der beiden Leseleitungen, die mit einem Differentialverstärker abgeschlossen sind, entsteht. Um einen Ausgleich der kapazitiven Last auch auf den Leseleitungen sicherzustellen, ist bei diesem Speicher ίο eine Ausgleichsleitung mit jeder Treiberleitung verbunden. Jede Ausgleichsleitung ist wie die mit ihr verbundene Treiberleitung mit Kondensatoren versehen; diese koppeln kapazitiv die Ausgleichleitungen mit denjenigen Leseleitungen, die nicht mit der Treiberleitung gekoppelt sind. Daher besteht eine kapazitive Kopplung mit jeder der Bit-Leseleitungen an jeder Bitposition, wodurch eine gleiche kapazitive Last sowohl auf den Abfrageleitungen als auch auf den Leseleitungen sichergestellt wird, ungeachtet der in den Bitpositionen einer Leitung gespeicherten Informationen.

Wegen des für die Ausgleichsleiter nebst den züge-

hörigen Kapazitätsbelegen erforderlichen Platzes hat dieser kapazitive Festwertspeicher jedoch den Nachteil, daß die Speicherkapazität pro cm² nicht sehr hoch ist.

Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Festwertspeicher mit Kondensatoren von der oben angegebenen Art zu schaffen, der eine wesentlieh höhere Speicherkapazität als die bekannter ermöglicht.

Die erfindungsgemäße Lösung der Aufgabe besteht darin, daß zwischen jeweils einem Paar von Treiberleitungen nur eine Ausgleichsleitung angeordnet ist. Die erfindungsgemäße kapazitive Festwertspeichermatrix hat den Vorteil, daß man eine höhere Speicherkapazität dadurch erreicht, daß für je zwei Treiberleitungen nur noch eine Ausgleichsleitung benötigt wird. Außerdem wird durch die Anordnung von Schlitzen in den Kondensatorbelägen bei einer bestimmten Stärke des Dieelektrikums eine größere Kapazität erreicht als ohne Schlitze, wodurch es möglich wird, die gesamte Größe des Kondensatorbelags entsprechend zu verringern. Durch diese Maßnähme ist es möglich, den Platzbedarf nochmals zu verringern.

Die Erfindung wird nun an Hand von in den Zeichnungen dargestellten Ausführungsbeispielen näher beschrieben. Es zeigt

Fig. 1 eine Planansicht eines erfindungsgemäßen 6X4-Festwertspeichers mit Ausgleichskondensatoren, Fig. 2 einen Schnitt entlang der Linie2-2 in Fig. 1,

F i g. 3 eine Draufsicht auf einen geschlitzten bzw. eingekerbten Kondensatorbelag und

F i g. 4 eine Kurve, die den Vorteil des in F i g. 2 gezeigten eingeschnittenen leitenden Kondensatorbelages zeigt.

Gemäß den Darstellungen in den F i g. 1 und 2 befinden sich auf einer Seite einer Plastikkarte 10 sechs parallele gedruckte Treiberleitungen 12 bis 22. Auf derselben Seite der Plastikkarte befindet sich zwischen je zwei Treiberleitungen 12 eine Ausgleichsleitung 24 parallel zu den Treiberleitungen 12. Auf der anderen Seite der Karte 10 sind vier parallele Paare von gedruckten Leseleitungen 26 bis 32 angeordnet. An den Schnittpunkten jedes Paares dieser Leseleitungen 26 bis 32 mit einer Treiberleitung 12

3 4

befinden sich zwei gedruckte Kondensatorbeläge 34 a sind mit der Basis des Transistors 54 und über einen

und 34 b. Einer dieser Kondensatorbeläge 34 ist mit der Widerstand 56 mit einer — 3-V-Spannungsquelle ver-

Treiberleitung 12 und der andere mit der Ausgleichs- bunden. Die Emitter der Transistoren 54 sind alle

leitung 24 verbunden. mit Erde und ihre Kollektoren sind über die Wider-

Jeder dieser Kondensatorbeläge 34 ist über eine 5 stände 58 mit dem positiven Anschluß einer 6-V-der beiden Leseleitungen gelegt und stellt so die Stromquelle verbunden. Die Transistoren 48 und 54 kapazitive Kopplung zu dieser Leseleitung her. Somit sind durch die erwähnten Stromquellen von — 3 und sorgt der Kondensatorbelag 34 α für eine kapazitive + 6 V normalleitend vorgespannt und arbeiten linear. Kopplung zu den »1 «-Leseleitungen und der Kon- Im Betrieb sind die Transistoren 46 normalerweise densatorbelag 34 b für die kapazitive Kopplung zu io nicht leitend, weshalb die Treiberleitungen 12 bis 22 den »O«-Leseleitungen. Wenn der Belag 34 a elek- an + 6 V liegen. Da der Transistor 48 leitend ist und irisch mit den Treiberleitungen verbunden ist, wird die Widerstände 50 und 52 gleich sind, weisen die eine »1« in der entsprechenden Bitposition dargestellt, Leseleitungen 26 bis 32 je ein Potential von ungefähr und wenn der Kondensatorbelag 34 b mit der Treiber- —1,5 V auf. Die Kapazitäten zwischen den Kondenleitung verbunden ist, wird eine »0« in der entspre- 15 satorbelägen 34 und den Leseleitungen 26 bis 32 chenden Bitposition dargestellt. So ist z. B. am Schnitt- werden daher auf ungefähr 7,5 V aufgeladen,
punkt der Leseleitungen 26 mit der Treiberleitung 12 Es sei angenommen, daß die längs der Treibereine Eins gespeichert, während am Schnittpunkt der leitung 12 gespeicherte Information gelesen werden Leseleitungen 28 mit der Treiberleitung 12 eine Null soll. Der mit dieser Treiberleitung verbundene Trangespeichert ist. 20 sistor46 wird kurzzeitig leitend gemacht, um die

Gemäß der Darstellung in F i g. 2 hat die Grund- Spannung von + 6 V auf der Treiberleitung 12 nach

ebene 35 durch eine Plastiktafel 38 einen Abstand 0 V abfallen und dann wieder auf + 6 V zurück-

von diesen Leseleitungen. Die Plastiktafeln 10 und kehren zu lassen, wie es bei 58 gezeigt ist. Der Span-

38 enthalten je einen Kern aus Mylar oder einem nungswechsel induziert einen Strom in den durch den

anderen geeigneten Plastikmaterial mit einer Poly- 35 Kondensatorbelag 34 a gekoppelten Leseleitungen,

ester-Bindeschicht 40 auf jeder Seite zur Befestigung der gleich dem Produkt aus Kapazität und Spannungs-

der Kupferleitungen der gedruckten Schaltung an Änderungsgeschwindigkeit ist und so fließt, daß die

dem Kern. Kapazität entladen und später wieder geladen wird.

Die Kupferleitungen der gedruckten Schaltungen Die mit der Treiberleitung durch die Kondensator-

und Muster können durch herkömmliche Schaltungs- 30 beläge 35 gekoppelten Leseleitungen verlassen daher

Drucktechniken auf der Platte 10 angebracht werden. zuerst ihren Ruhepegel, während sich der Konden-

Eine Möglichkeit besteht darin, daß man die einheit- sator entlädt, und fallen dann wieder auf ihren Ruhe-

lichen Leseleitungen 26 bzw. 32 mit einer Maske auf pegel zurück, während sich der Kondensator wieder

die eine Seite der Tafel 10 und mit einer anderen auflädt. Dadurch wird ein Impuls mit einem nega-

Maske die Treiberleitungen 12 bis 22 sowie die Aus- 35 tiven und einem positiven Teil erzeugt, wie er bei

gleichsleitungen 24 und die Kondensatorbeläge 34 60 und 62 dargestellt ist.

auf die andere Seite der Tafel 10 druckt. Die Verbin- Da die Treiberleitung 12 über die nicht mit ihr dung 42 zwischen den Kondensatorbelägen und den durch den Kondensatorbelag 34 a gekoppelten Lese-Treiberleitungen oder den Ausgleichsleitungen kön- leitungen führt, erfahren auch diese eine Spannungsnen dann auf eine besondere Maske gesetzt werden, 4° änderung. Diese Spannungsänderung ist jedoch wedie vor dem Drucken mit der Maske zum Drucken gen der geringen kapazitiven Kopplung zwischen der Treiberleitungen, Ausgleichsleitungen und Kon- diesen Leitungen und der Treiberleitung 12 nicht so densatorbelägen ausgerichtet wird. Um die in den groß. Zum Vergleich sind die Spannungen an den Speicherzellen gespeicherte Information zu verän- Leseleitungen bei 64 und 66 gezeigt,
dem, braucht man daher lediglich die Verbindungs- 45 Die Schwankungen auf diesen Leitungen werden maske 42 auszutauschen. von dem Abfragetransistor 48 abgefühlt und ver-

Ein Ende der Treiberleitung 12 bis 22 sowie der Ursachen eine Spannungsänderung am Kollektor des Ausgleichsleitungen 24 ist über einen Widerstand 44 Transistors 48. Wenn in irgendeiner gegebenen Bitmit einer 6-V-Stromquelle verbunden und dasselbe position eine Eins gespeichert ist, wie das in der Ende der Treiberleitungen 12 bis 22 mit dem KoI- 50 Bitposition am Schnittpunkt der Leseleitungen 26 mit lektor eines Transistors 46. Das andere Ende der der Treiberleitung 12 der Fall ist, wird der Transistor Treiberleitungen und der Ausgleichsleitungen liegt 48 so betrieben, daß er erst mehr und dann weniger an einem offenen Stromkreis. Wie man später sehen leitet, da der Emitter des Transistors 48 erst über wird, werden die Informationen, die in den verschie- und dann unter den Ruhewert schwingt, weshalb der denen Bitpositionen des Speichers gespeichert sind, 55 Transistor 48 erst mehr und dann weniger leitet, über die Transistoren 46 abgefragt, die in dieser Dadurch nimmt die Spannung am Kollektor des Anordnung normalerweise nicht leitend vorgespannt Transistors 48 zuerst ab und dann zu, wie bei 68 gesind, zeigt ist. Wenn eine Null auf einer Bitposition

Je zwei Leseleitungen 26 bis 32 sind mit einem gespeichert ist, wie es in der Bitposition am Transistor 48 im Differential-Leseverstärker 49 ver- 60 Schnittpunkt der Treiberleitung 12 mit den Lesebunden. Die »1 «-Leseleitungen sind mit den Emit- leitungen 28 der Fall ist, schwingt die Bitleitung tern dieser Transistoren 48 verbunden, während die 286 erst in den negativen und dann in den »O«-Leseleitungen mit der Basis der Transistoren positiven Bereich. Dadurch wird der Emitter des verbunden sind. Die Basis der Transistoren 48 ist Transistors 48 zuerst negativer und dann positiver, außerdem über den Widerstand 50 mit Erde ver- 65 wodurch der Transistor erst weniger und dann mehr bunden, während die Emitter außerdem über den leitet. Dadurch steigt die Spannung am Kollektor des Widerstand 52 mit einer — 3-V-Spannungsquelle ver- Transistors 48 zuerst und fällt dann ab, wie bei 70 bunden sind. Die Kollektoren der Transistoren 48 gezeigt. Somit sind die Ausgangssignale am Kollek-

tor des Transistors 48 bipolar, da eine »1« von einer »0« dadurch unterschieden werden kann, daß bei einem Einerimpuls zuerst der negative Teil kommt und dann der positive folgt, während bei einem »O«-Impuls zuerst der positive Teil und dann der negative Teil des Impulses folgt.

Aus der obigen Beschreibung ist zu ersehen, daß man durch dieses System eine höhere Bitdichte erreicht, weil für je zwei Treiberleitungen nur eine Ausgleichsleitung benötigt wird, im Gegensatz zu dem früheren System, das für jede Treiberleitung eine Ausgleichsleitung brauchte.

In F i g. 4 sind Meßkurven gezeigt, die bei einer experimentell ausgeführten kapazitiven Festwertspeichermatrix aufgenommen wurden. Auf der Senkrechten des Diagramms ist dabei die Kapazität eingetragen und auf der Waagerechten die Höhe bzw. die Stärke des Dielektrikums. Die eine Kurve wurde mit geschlitzten Belägen aufgenommen und die andere Kurve mit ungeschlitzten. Wie sich nun aus der Kurve ergibt, verhält sich die Kapazität umgekehrt proportional zur Höhe des Dielektrikums, und zwar in einem sehr starken Maße. Wie nun weiter aus F i g. 4 zu ersehen ist, ruft die Einfügung eines Schlitzes 74 in einen Kondensatorbelag 72, wodurch eine Reduktion der leitenden Zone erreicht wird, keine wesentliche Veränderung der Kapazität hervor. Es ist jedoch ganz eindeutig zu ersehen, daß unterhalb einer gewissen Stärke bzw. Dicke des Dielektrikums die Beläge ohne Schlitze eine etwas größere Kapazität als die Beläge mit Schlitzen hervorrufen. Oberhalb dieser Dicke des Dielektrikums, an der sich im Diagramm nach F i g. 4 die beiden Kurven schneiden, ruft jedoch ein Belag mit Schlitzen eine etwas größere Kapazität hervor als ein Belag ohne Schlitze. Da es demnach möglich ist, mit Hilfe von Schlitzen bei einer gewissen Dicke des Dielektrikums eine höhere Kapazität hervorzurufen, ist es auch möglich, die gesamte Größe der Kondensatorbeläge entsprechend zu verringern, wodurch tatsächlich ein geringerer Raumbedarf erzielt wird.

Claims

Patentansprüche:

1. Kapazitive Festwertspeichermatrix, bei der an allen Bitstellen, unabhängig vom gespeicherten Inhalt, Kondensatorbeläge vorhanden sind, die neben den Bit- und Treiberleitungen mit dazwischenliegendem dielektrischem Material Ausgleichsleitungen zur kapazitiven Balance aufweist und deren Null- bzw. L-Bit-Leseleitungen mit einem Differentialverstärker abgeschlossen sind, dadurch gekennzeichnet, daß zwischen jeweils einem Paar von Treiberleitungen (12 und 14) nur eine Ausgleichsleitung (24) angeordnet ist.

2. Kapazitive Festwertspeichermatrix nach Anspruch 1, dadurch gekennzeichnet, daß die Kondensatorbeläge (34) Schlitze bzw. Einkerbungen (74) aufweisen.

Hierzu 1 Blatt Zeichnungen