DD244002A1

DD244002A1 - Schaltungsanordnung zur tastaturabfrage

Info

Publication number: DD244002A1
Application number: DD28392285A
Authority: DD
Inventors: Wolfgang Klein
Original assignee: Mikroelektronik Zt Forsch Tech
Priority date: 1985-12-07
Filing date: 1985-12-07
Publication date: 1987-03-18

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur Tastaturabfrage, mit der die Eingabe von Informationen mittels einer Tastatur in eine informationsverarbeitende Einrichtung moeglich ist. Sie ist fuer matrixfoermige Tastaturen geeignet. Das Ziel und die Aufgabe ist es, eine Schaltungsanordnung zu schaffen, mit der eine erweiterte Tastenmatrix abgefragt werden kann und die in integrierter Ausfuehrung realisierbar ist. Erfindungsgemaess weist eine Decodiermatrix 1 die doppelte Anzahl von Spalten als die abzufragende Tastenmatrix 4 z Zeilen auf. Die einzelnen Zeilenleitungen der Decodiermatrix 1 sind gruppenweise miteinander verbunden, wobei je eine Gruppe von zwei miteinander verbundenen Zeilenleitungen jeweils einem Datenausgang der Schaltungsanordnung zugeordnet ist. Eine Gruppe von z miteinander verbundenen Zeilenleitungen der Decodiermatrix 1 ist mit dem Flag-Ausgang F1 verschaltet, und eine Gruppe von z-1 miteinander verbundenen Zeilen ist einem Flag-Ausgang F2 zugeordnet. Die Ausgaenge des Zaehlers sind mit den restlichen Datenausgaengen verbunden. Fig. 2

Description

Hierzu 2 Seiten Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Schaltungsanordnung zur Tastaturabfrage, mit der die Eingabe von Informationen mittels einer Tastatur in eine informationsverarbeitende Einrichtung, z. B. Mikrorechner, möglich ist. Sie ist allgemein für matrixförmige aufgebaute Tastaturen geeignet, insbesondere aber für sogenannte erweiterte Tastenmatrizen.

Charakteristik der bekannten Lösung

Allgemein bekannt sind matrixförmige Tastenfelder, bei denen die Betätigung einer bestimmten Taste eine leitende Verbindung zwischen einer Zeilenleitung und einer Spaltenleitung herstellt. Bekannt sind auch zugehörige Schaltungsanordnungen, die für die Spalten leitungen nacheinander elektrische Impulse erzeugen und dabei die auf den Zeilen leitungen ankommenden Impulse empfangen und auswerten.

Im Einchiprechner U 8047 wird eine Schaltungsanordnung verwendet, die zu einer Tastaturmatrix aus vier Spaltenleitungen, vier Zeilenleitungen und 16 Tasten gehört.

Zur Abfrage der 16 Tasten werden acht Anschlüsse der Schaltungsanordnung benötigt, die mit den vier Spalten-und den vier Zeilenleitungen der Tastenmatrix verbunden sind. Über vier weitere Anschlüsse kann eine zweite gleichartige Tastenmatrix angeschlossen werden, deren Spaltenleitungen mit den entsprechenden Spaltenleitungen der ersten Tastenmatrix und deren Zeilen leitungen mit den vier weiteren Anschlüssen der Schaltungsanordnung zu verbinden sind. Somit können 32 Tasten mittels 12 Anschlüssen abgefragt werden.

Innerhalb der Schaltungsanordnung wird ein binärer 2-Bit-Zähler durch ein periodisches Taktsignal oder programmgesteuert schrittweise weitergeschaltet. Mit jedem Schritt gibt er über einen Decoder und über jeweils eine von vier parallelen Treiberstufen einen Impuls an ejne der vier Spaltenleitungen ab. Falls eine Taste in der betreffenden Spalte einer Tastenmatrix betätigt ist, gelangt dieser Impuls über eine der 2x4 Zeilenleitungen in eines der beiden Eingangsregister der Schaltungsanordnung. Falls je eine Taste in beiden Tastenmatrizen betätigt ist, gelangt der Impuls in beide Eingangsregister.

Über einen Multiplexer gelangt wahlweise einer der beiden Eingangsregister-Inhalte zur Decodierschaltung. Diese stellt fest, ob genau eine Taste je Spalte der betreffenden Tastenmatrix betätigt ist. Diese Feststellung wird durch ein binäres Signal ausgegeben. Weiterhin wird, falls genau eine Taste je Spalte betätigt ist, die Identifikation dieser Taste im Binärcode ausgegeben.

Das Steuersignal, welches zur Auswahl einer der beiden Tastenmatrizen dient, wird programmgesteuert erzeugt. Folglich ist anhand des Programmablaufs bekannt, von welcher der beiden Tastenmatrizen die anliegende Information stammt.

Die beschriebene, bekannte Schaltungsanordnung gestattetes, mittels einer Anzahl von η + m Leitungen eine Anzahl von η m Tasten abzufragen. Die Anzahl der Leitungen ist jedoch oftmals begrenzt, da z. B. die Zahl der Anschlüsse eines Schaltkreises begrenzt ist und für andere Funktionen des Schaltkreises bereits ein großerTeil davon benötigt wird. Damit ist es erwünscht, die gleiche Anzahl von Tasten mit weniger Leitungen abzufragen. Dies läßt sich jedoch mit der beschriebenen Schaltungsanordnung nicht realisieren.

Ziel der Erfindung

Es ist das Ziel der Erfindung, eine Schaltungsanordnung zur Tastaturabfrage zu schaffen, mit der eine erweiterte Tastenmatrix angesteuert werden kann, die in integrierter Ausführung realisierbar ist und keinen höheren Platzbedarf als bekannte Schaltungsanordnungen beansprucht.

Wesen der Erfindung

Die Aufgabe der Erfindung ist eine Schaltungsanordnung zur Tastaturabfrage, die sowohl zur Abfrage einfacher Tastaturmatrizen mit m Zeilenleitungen, η Spaltenleitungen und m χ η Tasten, als auch zur Abfrage erweiterterTastenmatrizen mit m Zeilen-und η Spaltenleitungen und (2 m - 1) · η Tasten benutzt werden kann, wobei eine eindeutige Identifikation jeder Taste zu gewährleisten ist.

Zur Lösung der Aufgabe wird von einer Schaltungsanordnung zur Tastaturabfrage von Tastenmatrizen ausgegangen, bei der die Spaltenleitungen der Tastenmatrix mit den Ausgängen der Schaltungsanordnung, die über getaktete Decodier- und Treiberstufen mit den Ausgängen eines Zählers verschaltet sind, verbunden sind. Die Zeilenleitungen der Tastenmatrix sind mit den Eingängen der Schaltungsanordnung verbunden, die mit einem Pufferspeicher verschaltet sind. Erfindungsgemäß weist eine Decodiermatrix zur Binärcodierung die doppelte Anzahl von s Spalten als die abzufragende Tastenmatrix ζ Zeilenleitungen auf. Die Dateneingänge des Pufferspeichers sind mit der Tastenmatrix verschaltet, die Ausgänge führen sowohl direkt als auch über Negatoren zu den Spaltenleitungen der Decodiermatrix. Die einzelnen Zeilenleitungen der Decodiermatrix sind gruppenweise miteinander verbunden, wobei je eine Gruppe von zwei miteinander verbundenen Zeilen der Decodiermatrix schaltungsmäßig jeweils einem Datenausgang der Schaltungsanordnung zugeordnet ist. Eine Gruppe von ζ miteinander verbundenen Zeilenleitungen der Decodiermatrix ist mit einem ersten Flag-Ausgang verschaltet, und eine Gruppe von ζ - 1 miteinander verbundenen Zeilen ist schaltungsmäßig einem zweiten Flag-Ausgang zugeordnet. Die Ausgänge des Zählers sind mit den restlichen Datenausgängen verschaltet. Der Zähler wird durch ein periodisches Taktsignal oder programmgesteuert schrittweise weitergeschaltet. Mit jedem Schritt gibt er über die getakteten Decodier- und Treiberstufen einen Impuls an eine der Spaltenleitungen der Tastenmatrix ab. Falls eine Taste betätigtest, gelangt dieser Impuls über eine oder über zwei benachbarte Zeilenleitungen der Tastenmatrix in den Pufferspeicher. In der Decodiermatrix wird die von der betreffenden Spalte der Tastenmatrix stammende Information umcodiert. Falls im Pufferspeicher ein 1 aus 4-Codewort steht, wird der erste Flag-Ausgang aktiviert, wobei auf den Datenleitungen, die mit der Decodiermatrix verschaltet sind, die codierte Information des Pufferspeichers anliegt. Falls im Pufferspeicher jedoch ein 2 aus 4-Codewort mit zwei benachbarten Einsen steht, wird der zweite Flag-Ausgang aktiviert, wobei auf den Datenausgängen,.die mit der Decodiermatrix verschaltet sind, wiederum die codierte Information des Pufferspeichers anliegt. Die Ausgänge des Zählers liefern die Information der aktuellen Spalte der Tastenmatrix an die restlichen Datenausgänge.

Ausführungsbeispiel

Die Erfindung soll anhand eines Ausführungsbeispiels näher erläutert.werden. Die zugehörigen Zeichnungen zeigen:

Fig. 1: eine erweiterte Tastenmatrix; und

Fig. 2: die erfindungsgemäße Schaltungsanordnung zur Tastaturabfrage

Die abzufragende Tastaturmatrix, wie in Fig. 1 dargestellt, besteht aus 28 Tasten, die in vier Spalten und 7 Zeilen angeordnet sind. Diese erweiterte Tastenmatrix besitzt vier Zeilenleitungen und vier Spaltenleitungen. Diese acht Leitungen bilden die Schnittstelle zur Schaltungsanordnung.

Fig. 2 zeigt die erfindungsgemäße Schaltungsanordnung, die einen binären 2-Bit-Zähler 3 aufweist, der über eine Eingangstaktleitung T mit einem nicht dargestellten periodischen Taktgenerator oder einem ebenfalls nicht dargestellten Befehlsdecoder verbunden ist. Die Ausgänge des 2-Bit-Zählers 3 sind mit den Eingängen der getakteten Decoder-Treiberstufe 5 verbunden, deren vier Ausgänge mit den vier Spaltenleitungen der Tastenmatrix verbunden sind. Innerhalb der Schaltungsanordnung ist weiterhin ein 4-Bit-Pufferregister 2 enthalten, dessen Dateneingänge mit den 4 Zeilenleitungen der Tastenmatrix verbunden sind. Die vier Ausgänge des Pufferregisters 2 führen sowohl direkt als auch über Negatoren zu den acht Spaltenleitungen der Decodiermatrix 1. Letztere besteht aus acht Spaltenleitungen und 11-Zeilenleitungen. Von den 88 Kreuzungspunkten der Spalten- und Zeilenleitungen der Decodiermatrix 1 sind 40 Punkte mit MOS- Feldeffekttransistoren besetzt, wobei das Gate eines Transistors mit der Spaltenleitung verbunden ist und der Source-Drain-Strompfad eines Transistors einen Teil der Zeilenleitung bildet.

Jede Zeilenleitung enthält außerdem einen weiteren Transistor, dessen Gate mit der Matrixabfrageleitung LA verbunden ist. Die einzelnen Zeilenleitungen sind gruppenweise miteinander verbunden. Je zwei Zeilenleitungen bilden zwei Gruppenleitungen. Drei weitere Zeilenleitungen sind zu einer dritten Gruppenleitung verbunden und die letzten vier Zeilenleitungen sind zur vierten Gruppenleitung verbunden. Jede Gruppenleitung ist über den Source-Drain-Strompfad je eines Transistors mit der Betriebsspannung U₈ verschaltet. Die Gates dieser Transistoren liegen an der Matrix-Vorladeleitung L_v. Die beiden ersten Gruppenleitungen führen über je einen Negator zu den Ausgängen D0undD1 der Schaltungsanordnung. Die Ausgänge des 2-Bit-Binärzählers 3 führen zu den Ausgängen D2 und D3 der Schaltungsanordnung. Die dritte und die vierte Gruppenleitung führen zu den Flag-Ausgängen F2; F1 der Schaltungsanordnung.

Der 2-Bit-Binärzähler 3 wird durch ein periodisches Taktsignal T_z oder programmgesteuert schrittweise weitergeschaltet. Mit jedem Schritt gibt er über die getakteten Decodier- und Treiberstufen 5 einen Impuls an eine der vier Spaltenleitungen der Tastenmatrix ab. Falls eine Taste betätigt ist, gelangt dieser Impuls über eine oder über zwei benachbarte Zeilenleitungen der Tastenmatrix in das Pufferregister 2 der Schaltungsanordnung. In der Decodiermatrix 1 wird die von der betreffenden Spalte der Tastenmatrix stammende Information umcodiert. Dabei muß zunächst die Matrix-Vorladeleitung L_v und danach die Matrix-Abfrageleitung La aktiviert werden. Falls im Pufferregister 2 und 1 aus 4-Codewort steht, wird die Flag-Ausgangsleitung F1 der Schaltungsanordnung aktiviert, wobei auf den Ausgangsleitungen D0 und D1 die in den Binärcode umgewandelte Information des Pufferregisters anliegt. Falls im Pufferregister 2 jedoch ein 2 aus 4-Codewort mit zwei benachbarten Einsen steht, wird die Flag-Ausgangsleitung F2 der Schaltungsanordnung aktiviert, wobei auf den Ausgangsleitungen D0 und D1 wiederum die in den Binärcode umgewandelte Information des Pufferregisters 2 anliegt. Die Ausgänge des 2-Bit-Binärzählers 3 liefern die Information der aktuellen Spalte der Tastenmatrix 4 an die Ausgänge D2 und D3 der Schaltungsanordnung. Somit enthalten die Ausgänge D0; D1; D 2; D 3 und die Flag-AusgängeF1; F 2 die exakte Identifikation der betätigten Taste. Bei aktivierter Flag-Ausgangsleitung F1 ist eine Taste der 4 ungeradzahligen Zeilen der Tastenmatrix 4 betätigt. Bei aktivierte Flag-Ausgangsleitung F2 ist eine Taste der drei geradzahligen Zeilen der Tastenmatrix betätigt. Wenn die beiden Flag-Ausgangsleitungen F1; F 2 nicht aktiviert sind, ist keine oder mehr als eine Taste in der aktuellen, durch die Information auf den Ausgangsleitungen D 2 und D 3 bestimmten Spalte der Tastenmatrix 4 betätigt.

Falls keine erweiterte, sondern eine einfache Tasten matrix 4 verwendet wird, hat die Flag-Ausgangsleitung F 2 keine Bedeutung. Dann gibt die Schaltungsanordnung auf ihren Ausgangsleitungen (außer der Flag-Ausgangsleitung F2) den gleichen Code aus, wie dies bei bekannten Schaltungsanordnungen der Fall ist. Es ist aber auch möglich, die volle Leistungsfähigkeit der Schaltungsanordnung bei Verwendung einer einfachen Tastenmatrix 4 auszunutzen. Dabei ist die gleichzeitige Betätigung zweier benachbarter Tasten in der gleichen Spalte der Tastenmatrix 4 erlaubt und jeweils mit einer besonderen Bedeutung versehen. Dann zeigt die Flag-Ausgangsleitung F1 der Schaltungsanordnung eine Ein-Tasten-Betätigung an, während die Flag-Ausgangsleitung F2 eine Zwei-Tasten-Betätigung anzeigt.

Claims

Erfindungsanspruch:

Schaltungsanordnung zur Tastaturabfrage von Tastenmatrizen, bei der die Spaltenleitungen der Tastenmatrix mit den Ausgängen der Schaltungsanordnung, die über getaktete Decodier- und Treiberstufen mit den Ausgängen eines Zählers verschaltet sind, und die Zeilenleitungen der Tastenmatrix mit den Eingängen der Schaltungsanordnung verbunden sind, die mit einem Pufferspeicher verschaltet sind, gekennzeichnet dadurch, daß eine Decodiermatrix (1) die doppelte Anzahl von s Spalten als die abzufragende Tastenmatrix (4) ζ Zeilen aufweist, daß die Spalten der Decodiermatrix (1) mit den Ausgängen des Pufferspeichers (2) derart verschaltet sind, daß jeweils eine Spalte mit einem wahren und die nächste Spalte mit dem negierten Ausgang verbunden ist, daß je eine Gruppe von zwei miteinander verbundenen Zeilen der Decodiermatrix (1) schaltungsmäßig • jeweils einem Datenausgang der Schaltungsanordnung zugeordnet ist, daß eine Gruppe von ζ miteinander verbundenen Zeilen der Decodiermatrix (T) mit einem ersten Flag-Ausgang (.F1) verschaltet ist, daß eine Gruppe von ζ - 1 miteinander verbundenen Zeilen schaltungsmäßig einem zweiten Flag-Ausgang (F2) zugeordnet ist, und daß die Ausgänge des Zählers (3) schaltungsmäßig den restlichen Datenausgängen der Schaltungsanordnung zugeordnet sind.