DE2739276A1 - Integrierter dynamischer halbleiterspeicher - Google Patents

Integrierter dynamischer halbleiterspeicher

Info

Publication number
DE2739276A1
DE2739276A1 DE19772739276 DE2739276A DE2739276A1 DE 2739276 A1 DE2739276 A1 DE 2739276A1 DE 19772739276 DE19772739276 DE 19772739276 DE 2739276 A DE2739276 A DE 2739276A DE 2739276 A1 DE2739276 A1 DE 2739276A1
Authority
DE
Germany
Prior art keywords
column
matrix
memory
rails
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772739276
Other languages
English (en)
Other versions
DE2739276C3 (de
DE2739276B2 (de
Inventor
Palmir Magometzagirovi Gafarov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GAFAROV
Original Assignee
GAFAROV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GAFAROV filed Critical GAFAROV
Publication of DE2739276A1 publication Critical patent/DE2739276A1/de
Publication of DE2739276B2 publication Critical patent/DE2739276B2/de
Application granted granted Critical
Publication of DE2739276C3 publication Critical patent/DE2739276C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Description

SCHIFF ν. FONER STREHL SCHOBEL-HOPF EBBINQHAUS FINCK
Beschreibung
INTEGRIERTER DYIiAMISCHER HALBLEITERSPEICHER ;
Die Erfindung bezieht sich auf integrierte Schaltungen auf der Grundlage von MOS-Strukturen (Metall-Oxyd-Halbleiter) und betrifft insbesondere einen integrierten dynamischen Halbleiterspeicher, der als Informationsspeichermittel in Einrichtungen und Systemen der Rechentechnik und Automatik verwendet werden kann.
Es ist ein integrierter dynamischer Halbleiterspeicher bekannt, der eine Speichermatrix mit einer geraden Zahl von Speicherelementen, die in zwei Gruppen eingeteilt sind und bei welchen der eine Anschluß mit der entsprechenden Auswahlschiene in der Matrixzeile und der andere Anschluß mit der entsprechenden Zahlenschiene in der Matrixspalte ver·* bunden sind, enthält. In jeder Matrixspälte ist ein eigener
8098U/0576
Differenzialverstärker enthalten, dessen Signalausgänge an die Zahlenschiene der Matrixspalte angeschlossen sind, wobei sämtliche Auswahlschienen der Speichermatrix an einen Matrixzeilendecodierer angeschlossen sind, während sämtliche Zahlenschienen der Speichermatrix über Spaltenauswahlschalter, die von dem Matrixspaltendecodierer gesteuert werden, elektrisch mit den Ein- und Ausgabeschinen, die an die Ein- und Ausgebeeinheit gelegt sind, verbunden sind. Die Ausgänge der Steuerschaltung des Speichers stehen jeweils mit den Steuereingängen der Spältendifferentialverstärker, den Zeilen- und Spaltendecodierern und der Ein- und Ausgabeeinheit" in Verbindung. Jede Matrixspaltenzahlenschiene hat in der Mitte einen Abschnitt,der diese in zwei gleiche Teile einteilt, zwischen welchen ein entsprechender Lesedifferentialrerstärker liegt, bei dem jeder Signalausgang an den entsprechenden Teil der Zahlenschione gelegt ist. Der erwähnte zweite Anschluß der Speicherelemente der ersten Gruppe, die längs der der Zahlenschine einerseits des Differentialverstärkers liegen, ist an einen Teil der Zahlenschiene gelegt, während an den anderen Teil derselben der zweite Anschluß der Speicherelemente, die längs der Zahlenschiene andererseits des Differentialverstärkers liegen, angeschlossen ist. Jedes Speicherelenent besteht aus einem Schalttransistor und einem Inforraationspotentialspeicherkondensator, die auf der Grundlage von MOS-Strukturen ausgeführt sind (s. beispielsweise die Zeit-
8098U/0576
schrift "Elektronika" Nr. .19, 1973, S. 43-51).
Die Teile der Spaltenzahlenschiene befinden sich zu beiden Seiten vom Differentialverstärker in einem beträchtlichen Abstand, bei dem es unter Berücksichtigung der Inhomogenität der elektrophysikalisehen Parameter der HaIbleiterstuktur, sowie der Besonderheiten der Herstellungs-* technologie der FiOS-Strukturen schwierig ist, eine gute Identität der Parameter (der parasitären elektrischen Kapazitäten) der Teile der Zahlenschiene, die Zweige des Differentialverstärkers sind, zu erhalten.
Y/ährend der Einführung des Differentialverstärkers in den aktiven Zustand tritt ein Übergangsvorgang auf, der von einer Änderung der Potentiale in den Zweigen des Differenzialverstärker begleitet wird.
Sind die parasitären Kapazitäten der Teile der Zahlenschiene verschieden, so ist auch die erwähnte Änderung der Potentiale in den Zweigen des Differentialverstärkers nicht gleich, was zur Entstehung einer parasitären Potentialdifferenz und somit zur Verschlechterung der Empfindlichkeit des Differentialverstärkers gegen Informationspotentialdifferenzen in seinen Zweigen führt.
Außerdem führen zu einer Verschlechterung der Empfindlichkeit die verschiedenen Bedingungen für die Einwirkung
8098U/0576
(ρ
der Störungen auf die voneinander entfernten Teile der Zahlenschiene.
Der Erfindung liegt die Aufgabe zugrunde, einen integrierten dynamischen Halbleiterspeicher zu schaffen, dessen konstruktive Ausführung und schaltungsnäßige Lösung der Speichermatrix es gestatten, identische Parameter der Differentialverstärkerzweige und gleiche Bedingungen für die Einwirkung der Störungen auf die Zweige jedes Differentialverstärkers zu sichern, wodurch es möglich ist, die Empfindlichkeit der erwähnten Verstärker gegen Potentialinformationsdifferenzen zu erhöhen.
Diese Aufgabe wird dadurch gelöst, daß der integrierte dynamische Halbleiterspeicher eine Speichermatrix mit einer geraden Zahl von Speicherelementen, die in zwei Gruppen eingeteilt sind und bei jedem von welchen der eine Anschluß mit der entsprechenden Auswahlschiene für die Matrixzeile verbunden ist, während der andere Anschluß der Speicherelemente der ersten Gruppe an die entsprechende Zahlenschiene für die Matrix£;palte angeschlossen ist, Differentialverstärker für jede Matrixspalte, bei jedem von welchen einer der Informationsanschlüsse mit der Zahlenschiene der entsprechenden Spalte in Verbindung steht, sämtliche Auswahlschicncn der Speichermatrix an den Matrixzeilendecodierer gelegt ist, während sämtliche Zahlenschienen der
809814/0576
Speichermatrix über Spaltenauswahlschalter, die durch den Spaltendecoüierer gesteuert werden, elektrisch mit den an die Ein- und Ausgabeeinheit gelegten Ein- und Ausgabeschienen verbunden sind, und eine Steuereinheit, deren Ausgänge mit den Steuer eingängen jeweils der Spaltendifferential-· verstärker, der Zeilen- und Spaltendecodierer und der Ein- und Ausgabeeinheit verbunden sind, enthält und gemäß der Erfindung die Speichermatrix in jeder Spalte eine andere parallel zu der erwähnten Zahlenschiene liegende Zahlen-
j
schienejhat, an welche der andere Informationsanschluß des Differentialverstärkers dieser Spalte und der andere Anschluß jedes Speicherelementes der zweiten Gruppe von Speicherelementen der Spalte gelegt sind, während die Speicherelemente der verschiedenen Gruppen an die Zahlenschienen abwechselnd längs der Spalte zumindest über ein Element angeschlossen sind.
Nachstehend soll die Erfindung anhand eines konkreten Ausführungsbeispiels unter Bezungsnahme auf die beiliegende Zeichnung, in der das Strukturschema eines erfindungsgemäßen integrierten dynamischen Halbleiterspoichers wiedergegeben ist, erläutert werden.
Der integrierte dynamische Halbleiterspeicher enthält eine Speichermatrix mit einer geraden Zahl von Speicherelementen 1 und 2. Die Speicherelemente 1 bilden die erste Gruppe und die Speicherelemente 2 die zweite Gruppe. Der
809814/0576
eine Anschluß jedes der Speicherelemente 1 und 2 aller Gruppen ist an die entsprechende Auswahlschicne 5 in einer Speichermatrixzeile 4 gelegt. In jeder Spalte 5 sind zv.'oi parallele Zahlenschienen 6 und 7 vorhanden, wobei der andere Anschluß des Speicherelementes 1 der ersten Gruppe an die Zablcnschiene 6 und der andere Anschluß des Speicherelementen 2 der zweiten Gruppe an die Zahlenschiene 7 Gelegt sind, während längs der Spalte 5 öie Elemente 1 und 2 der verschiedenen Gruppen an diese Zahlcnschienen 6 und 7 paarv/eise angeschlossen sind, 3.B. alle ungeraden EIementenpaore an die Schiene 6 und alle geraden Paare an die Schiene 7·
Jedes Speicherelement 1 und 2 enthält einen Schalttransistor 0 und einen Inforraationcpotentialspeichcr kondensator 9·
Der Speicher hat für jede Spalte 5 der Speichermatrix einen eigenen Verstärker 10, bei welchem der eine Informationsanschluß an die Zahlenschiene der Spalte 5 und der
andere Informationsanschluß - an die Zahlenschiene 7 der Spalte 5 gelegt sind.
Sämtliche Auswahlschienen 3 sind an einen Decodierer 11 der Matrixzeilen l\ angeschlossen.
Sämtliche Zahlenschienen 6 und 7 sind über Auswahlscltil tcr 12 der Spaltend, die durch einen Decodierer 13 der Speichormatrixspalten 5 gesteuert werden, an die Ein- und
8098U/0576
Ausgabeschienen 14 für die Zahleninformation angeschlossen. Jeder Ausvahlschaltor der Matrixspaltcn 5 enthält zwei Transistoren 15 und 16.
Die Ein- und Ausgabeschienen 14 sind an die Anschlüsse der Ein- und Ausgabeeinheit 1? für die Zahleniriformation gelegt. Es ist ein Ausführungsbeispiel möglich, bei dem die Einheit 17 nur mit einer der Zahlenschienen 6 und 7 der Spalte 5 verbunden sein kanu. Ilierbei ist nur eine Schiene 14 erforderlich, während jeder AuswahlschaLter 12 der Spalte 5 einen der Transistoren 15 und 16 enthält.
Die Steuereinheit 18 ist mit ihren Ausgängen an die Steueroingängo des Decodierors 11 der Speicherraatrixzeilen 4, des Decodiercrs 13 dec Speichernatrixspalten 5» der Differentialverstärker 10 und der Ein- und Ausgabeeinheit 17 gelegt. Es ist ein AusführiuKcshoi spiel möglich, bei dem die El einen te 1 und 2 dor verschiedenen Gruppen an jede Schiene 6 und 7 längs dor Spalte 5 abwechselnd angeschlossen verden, z.B. alle ungeraden Elonente an die Schiene 6 und alle geraden Elemente an die Schinne 7·
Der Speicher ist nach der n-lranal igen MOS-TecJuiologie mit zwei liiveaus dos PoIyUr L; ta! \ insiliziums ausgr führt, wobo.L die Aufr/ahlschieaen 3 aus rulykr.iiitcillinsiliivi.un dos zweiten lliveau.«; und d.it; ZnIil-'.iir, :\\\.oni.-a C> und 7 - tai:: AIi;-niiü.LM:·'. ]!or[:enl;filll sind.
Der i ritt·}1;>.· i urlc dtv)i.-irii :;c!n: K-. ! Mc i !.c r..ui-Ί chv. r l'uu'.'ioniorl. v:i.ü L*ol(*t.
8098U/0576
BAD ORIGINAL
Vor dom nächstfolgenden Speicherzugriff liegt tin allen Ausgängen der Decodierer 11 und 1p ein ITuIIpotentxul an, so daß die Transistoren 8 dor Speicherelemente 1 und und die. Transistoren 15 und 16 der Auswahlschalter 12 dor Spalten 5 gesperrt sind. Die Potentiale an den Zahlenschienen 6 und 7 sämtlicher Spalten 5 der Speicherraatrix sind untereinander gleich und haben oinen Wert, der in der Mitte zwischen dem O-Nivcau und dem L-Niveau liegt.
Bei einem Speicherzugriff im Lebebetrieb worden die Schalttransistoren 8 der Speicherelemente 1 und 2 der gewählten Zeile geöffnet und zwischen den Zahlenschienen G und 7 der Spalten 5 stellen sich Infornationspotentialdifferenzen ein.
Auf ein Signal von der Steuereinheit 18 worden die Differentialvcrntärkor 10 der »Spalten 5 in den aktiven Zustand gebracht und dann'in oinen der stabilen Zustände, die durch Cav, Vorzeichen der Informationspotentialdiff ereilt zwischen den Zahlenschienen G und 7 bestimmt werden, eingestellt.
Da die Zahlensohionen G und 7» die Z\/c:ige der: I)IATe-rentialverstärkern 10 sind, :in oinnr i;iip..i.nal cn T.ntΓοπηι;·;; vonoinri'der liegen, sind doron paranitäro olokbrir c"o Kapazitäten idcnt i.f;ch und die 1;(:·1'..nguiiron für die I'i ι ■'.:.· ·■·- ki η ig voii Γ> to runge: η auf die r.chi e:u·:! G riul 7 {;l(';.ch.
lILecboi v;ird sL-ivk dJ.o pa r;\r, i. lii.ee J'o teuLiri'!. d i J fcv. iir. zv;ir;chr:n ά(·ϊ> Zv;o.i γόρ dor; Dl ΓΓ(μ·/·Γ! ί. i ..·■.' ν · .·:; L-Zi. !·!.:) !·., '!ί1 ν;.:1·-
809814/0 576
BAD ORIGINAL
mindert, was eeino Empfindlichkeit gegen die Informationspotentialdifferenz, erhöht.
Das vom Diffcrcntialverstärker 10 verstärkte Signal wird auf ein Signal vom Decodierer 13 der Spalten 5 über die Transistoren 15 und 16 des Schalters 12 der gewählten Spalte 5 und die Schienen 14- auf die Eingänge der Ein- und Ausgabeeinheit 17 gegeben.
Bei dem erfindungsgemäßen integrierten dynamischen Halbleiterspeicher ist die Möglicheit gegeben, die Informationspotentiale und somit die Abmessungen der Speieherkondensatoren 9 für diese Potentiale zu vermindern, d.h. die Fläche der Speicherelemente 1 und 2 zu reduzieren.
Dieser Vorteil kann sowohl zur Erhöhung der Zahl der Speicherelemente 1 und 2 als auch zur Verminderung der Abmessungen der Speichermatrix benutzt werden, was in beiden Fällen zur Senkung der Kosten eines Informationsbits führt.
Die Empfindlichkeiterhöhung ermöglicht es außerdem, den Arbeitstemperaturbereich zu erweitern und die Zuverlässigkeit des integrierten dynamischen Halbleiterspeichere zu erhöhen.
809814/0576
Leerseit

Claims (1)

  1. ΡΑΤΚΝΊ ,'VNVi'ÄuTt
    SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FINCK
    MARIAHILFPLATZ 2 Λ 3, MONCHCN 9O
    POSTADRESSE: POSTFACH 95 O1 6O, D-8OOO MÖNCHEN QS 9739276
    Palmir Macometzagirovitsch Gafarov KARL
    _ . . -» T-i · · ι ι .υ , DIPL. CHEM. DR. ALEXANDER V. FUNER
    Jurij Vasiljevitsch Ninkov
    Vladimir Ivanovitsch Solomonenko
    DIPL. ING. DIETER EBBINOHAUS DR. INQ. DIETER FINCK
    TELEFON (ORS) 4BSOB« TELEX D-23 665 AURO D
    E auromarcpat München
    DA-18164
    31. August 1977
    Integrierter dynamischer Halbleiterspeicher Patentanspruch
    Integrierter dynamischer Halbleiterspeicher, der eine Speichermatrix mit einer geraden Zahl von Speicherelementen, die in zwei Gruppen eingeteilt sind und bei jedem von welchen der eine Anschluß mit der entsprechenden Auswahlschiene für die Matrixzeile verbunden ist, während der andere Anschluß der Speicherelemente der ersten Gruppe an die entsprechende Zahlenschiene für die Matrixspalte angeschlossen ist, Differentialverstärker für jede Matrixspalte, bei jedem von welchen einer der Informationsanschlüsse mit der Zahlenschiene der entsprechenden Spalte in Verbindung steht, sämtliche Auswahlschienen der Speichermatrix an den Matrixzahl endecodierer gelegt ist, während sämtliche Zahlenschienen der Speichermatrix über Spaltenauswahlschalter, die durch den Spaltendecodierer gesteuert werden, elektrisch mit den an die Ein- und Ausgabeeinheit gelegten Ein- und
    8098U/0576
    Ausgabeschienen verbunden sind, und eine Steuereinheit, deren Ausgänge mit den Steuereingängen Jeweils der Spaltendifferentialverstärker, der Zeilen- und Spaltendecodierer und der Ein- und Ausgabeeinheit verbunden sind, enthält, dadurch gekennzeichnet, daß die Speichermatrix in jeder Spalte (5) eine andere parallel zu der erwähnten Zahlenschiene (6) liegende Zahlenschiene (7) hat, an welche der andere Anschluß Jedes Speicherelementes (2) der zweiten Gruppe und der andere Informationsanschluß des Differentialverstärkers (10) dieser Spalte (5) gelegt sind, während die Speicherelemente (1 und 2) der verschiedenen Gruppen an die Zahlenschienen (6 und 7) abwechselnd längs der Spalte (5) zumindest über ein Element (1 und 2) angeschlossen sind.
    8098U/0576
DE2739276A 1976-09-30 1977-08-31 Integrierter dynamischer Halbleiterspeicher Expired DE2739276C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762406945A SU928412A1 (ru) 1976-09-30 1976-09-30 Матричный накопитель дл интегрального запоминающего устройства

Publications (3)

Publication Number Publication Date
DE2739276A1 true DE2739276A1 (de) 1978-04-06
DE2739276B2 DE2739276B2 (de) 1979-10-11
DE2739276C3 DE2739276C3 (de) 1981-03-12

Family

ID=20677899

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2739276A Expired DE2739276C3 (de) 1976-09-30 1977-08-31 Integrierter dynamischer Halbleiterspeicher

Country Status (8)

Country Link
US (1) US4133048A (de)
JP (1) JPS5352023A (de)
DD (1) DD132744A1 (de)
DE (1) DE2739276C3 (de)
FR (1) FR2366665A1 (de)
GB (1) GB1552543A (de)
NL (1) NL7709976A (de)
SU (1) SU928412A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2919166A1 (de) * 1978-05-12 1980-03-06 Nippon Electric Co Speichervorrichtung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58111183A (ja) * 1981-12-25 1983-07-02 Hitachi Ltd ダイナミツクｒａｍ集積回路装置
US4494220A (en) * 1982-11-24 1985-01-15 At&T Bell Laboratories Folded bit line memory with one decoder per pair of spare rows

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969706A (en) * 1974-10-08 1976-07-13 Mostek Corporation Dynamic random access memory misfet integrated circuit
US4031522A (en) * 1975-07-10 1977-06-21 Burroughs Corporation Ultra high sensitivity sense amplifier for memories employing single transistor cells

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Elektronika (sowj.), 1973, H. 19, S. 43-51 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2919166A1 (de) * 1978-05-12 1980-03-06 Nippon Electric Co Speichervorrichtung

Also Published As

Publication number Publication date
JPS5352023A (en) 1978-05-12
US4133048A (en) 1979-01-02
DE2739276C3 (de) 1981-03-12
NL7709976A (nl) 1978-04-03
DD132744A1 (de) 1978-10-25
DE2739276B2 (de) 1979-10-11
GB1552543A (en) 1979-09-12
FR2366665B1 (de) 1979-09-07
FR2366665A1 (fr) 1978-04-28
SU928412A1 (ru) 1982-05-15

Similar Documents

Publication Publication Date Title
DE3639169C2 (de)
DE3941926C2 (de) Halbleiterspeichereinrichtung
DE2731442C2 (de) Speicherschaltung mit Isolierschicht-Feldeffekttransistoren
DE2409058A1 (de) Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb
DE4036091A1 (de) Halbleiterspeicheranordnung mit einem in eine anzahl von zellenbloecken unterteilten zellenarray
DE3923629A1 (de) Halbleiterspeichergeraet
DE3785133T2 (de) Halbleiterspeicheranordnung mit verbesserter bitzeilenordnung.
DE3587052T2 (de) Halbleiterspeichergeraet.
DE2647892A1 (de) Eingabepufferschaltung
DE2001471C3 (de) Bitorientierte Speicheranordnung und Verfahren zur Vermeidung des Einschreibens von Informationen in nur ueber eine Zeilenleitung angesteuerte Speicherzellen einer bitorientierten Speicheranordnung
EP0056434B1 (de) Monolithisch integrierter Halbleiterspeicher
EP0078338B1 (de) FET-Speicher
DE2646653B2 (de) Leseverstaerker fuer statische speichereinrichtung
DE2033260C3 (de) Kapazitiver Speicher mit Feldeffekttransistoren
DE2713024C3 (de) Speicher mit Blindzellen
DE69833326T2 (de) Speicher mit verarbeitungsfunktion
DE10008243B4 (de) Integrierter Speicher mit Plattenleitungssegmenten
DE2739276A1 (de) Integrierter dynamischer halbleiterspeicher
DE4105765C2 (de) Dynamischer Schreib-/Lesespeicher (DRAM)
EP1163678B1 (de) Integrierter speicher mit speicherzellen, die je einen ferroelektrischen speichertransistor aufweisen
DE2633558C2 (de) Speicherbaustein
DE19903198C1 (de) Integrierter Speicher und entsprechendes Betriebsverfahren
DE69119252T2 (de) Halbleiterspeicheranordnung
EP1126470A2 (de) Integrierter Halbleiterspeicher mit Speicherzellen mit ferroelektrischem Speichereffekt
DE10310779A1 (de) Integrierte Speicherschaltung mit erhöhter Zuverlässigkeit

Legal Events

Date Code Title Description
OAR Request for search filed
OC Search report available
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8328 Change in the person/name/address of the agent

Free format text: VON FUENER, A., DIPL.-CHEM. DR.RER.NAT. EBBINGHAUS, D., DIPL.-ING. FINCK, K., DIPL.-ING. DR.-ING., PAT.-ANW., 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee