SU928412A1 - Матричный накопитель дл интегрального запоминающего устройства - Google Patents

Матричный накопитель дл интегрального запоминающего устройства Download PDF

Info

Publication number
SU928412A1
SU928412A1 SU762406945A SU2406945A SU928412A1 SU 928412 A1 SU928412 A1 SU 928412A1 SU 762406945 A SU762406945 A SU 762406945A SU 2406945 A SU2406945 A SU 2406945A SU 928412 A1 SU928412 A1 SU 928412A1
Authority
SU
USSR - Soviet Union
Prior art keywords
memory
information
tires
sampling
bus
Prior art date
Application number
SU762406945A
Other languages
English (en)
French (fr)
Inventor
Юрий Васильевич Минков
Владимир Иванович Соломоненко
Пальмир Магаметзагирович Гафаров
Original Assignee
Предприятие П/Я Р-6429
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6429 filed Critical Предприятие П/Я Р-6429
Priority to SU762406945A priority Critical patent/SU928412A1/ru
Priority to DE2739276A priority patent/DE2739276C3/de
Priority to NL7709976A priority patent/NL7709976A/xx
Priority to JP10886877A priority patent/JPS5352023A/ja
Priority to US05/835,664 priority patent/US4133048A/en
Priority to FR7728801A priority patent/FR2366665A1/fr
Priority to DD7700201249A priority patent/DD132744A1/xx
Priority to GB40808/77A priority patent/GB1552543A/en
Application granted granted Critical
Publication of SU928412A1 publication Critical patent/SU928412A1/ru

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Description

. .I - .
Изобретение относитс  к вычислитель ной технике, в частности к микроэлектронике , и может быть использовано дл  создани  интегральных динамических запоминающих устройств с произвольной выборкой (ЗУПВ).
Известно интегральное МОП-ЗУПВ, основанное на применении рднотранзисторного динамического эпемента пам ти к дифференциального усилител  считыва
НИН 1 .Наиболее близким к предлагаемому техническим решением  вл етс  матричный накопитель дл  интегрального запоминающего устройства, содержащий элементы пам ти, шины выборки и числовые шины, кажда  из которых разделена на полушины Г23 .
Однако в известных устройствах числовые полушины расположены по обе стороны от усилител  считывани  таким образом , что кажда  из них пересекае-гс  с половиной общего количества шин вь борки . При этом числовые полушины
расход тс  удаленными от усилител  считывани  концами на значительное рассто ние друг от друга. На таком прот жении заметны неоднорошюсти свойств кремниевой пластины и параметров получаемых при изготовлении элементов структур интегральной схемы (разнотолщинность подзатворного и изолирующего о окисла, неравномерность глубины диффузии и концентрации примеса в диффузионных област х   др.). Это вызывает нарушение симметричности числовых полушин , что приводит к необходимости повышать величину полезного сигнала за счет увеличени  площади элементов пам ти . Удепенное друг от друга расположение числовых полушин создает услови  дл  воздействи  на них нестабилизированных помех от импульсных формирователей охемы управлени , расположенных по периферии кристалла.

Claims (1)

  1. Целью изобрегени   вл етс  увеличение информационной емкости в помехозв щащенности накопител . 39 Указанна  цепь досткгаетс  тем, что в матричном накопителе дл  интеграль-. кого запоминающего устройства полушины числовых шин пересечены каждой шиной выборки, а элементы пам ти расположены в местах пересечени  шин выборки с одной из полушин числовых шин. На фиг. 1 изображено .взаимное расположение элементов на кристалле ЗУПВ; на фнг. 2 - фрагмент топологии матричного накопител . Накопитель поданному изобретению испопьзован в интегральном ЗУПВ емкостью 16384 бита.Запоминаюшееустройство, изготовленное по п -канальной МОИ технологии с самосовмешенными кремниевыми затворами и с двум  уровн ми развод ки из поликристаллического кремни , содержит элементы пам ти 1, состо щие из МОП-Конденсатора 2 и ключевого транзистора 3. Шины выборки 4 выполнены из поликристаллического кремни  второго уроЕН  и  вл ютс  одновременно затворными шинами ключевых транзисторов 3. Числовые полушины 5, соединеннные с ключевыми транзисторами 3, выполнены из алюмини  и имеют контакты 6 на стоковые области пары элементов пам ти 1. Конденсаторы хранени  2 образуютс  пленкой поликристаллического кремн   первого уровн  7, на которую подаетс  посто нное, положительное относительна подложки, напр жение, и инверсионным слоем, существующим в област х , где поликристаллический кремний первого уровн  расположен, над участками тонкого окисла. Дл  формировани  диффузионных областей 8 ключевых транзисторов 3 элементов пам ти 1 и дл  создани  контактов 6 алюминиевых числовых полушин 5 к стоковым област м 8 ключевых транзисторов 3 об 2 ща  обкладка 7 конденсаторов хранени  2 имеет окна 9. Числовые полушины 5 попарно соединены с усилител ми считывани  Ю. Элементы пам ти 1, шины выборки 4 и числовые полушикы 5 образуют накопитель 11. Блок ключей ввода-вывода I 12, дешифраторы 13 и 14 и устройство 15 вьюода информации осуществл ют выборку элемента пам ти, вывод из накопител  считываемой информации и ввод в накопитель записываемой информации. Улучшение cим feтpии числовых Полушин накопител  и повышение его помехозащищенности позвол ет уменьшить площадь конденсатора хранени  однотранзисторного элемента пам ти и тем самым разместить на кристалле интегрального ЗУПВ накопитель большого информационного объема. Формула изобретени  Матричный накопитель дл  интегрального запоминающего устройства, содержащий элемент пам ти, шины выборки и числовые шины, кажда  из которых разделена на полушины, отличающийс  тем, что, с целью увеличени  информационной емкости и помехозащищенности накопител , в нем полушины числовых шин пересечены каждой шиной выборки, а элементы пам ти расположены в местах пересечени  шин выборки с одной из полушин числовых шин. Источники информации, прин тые во внимание при экспертизе 1. Патент США № 3838404, кЛ. 340-173, 1972. 2-. Электроника, 1973, № 19, с. 43-51, (прототип).
    ft
    Ч
    W
    1
    L
    /2
    5 хж
    rb
    I .j
    «T
    tf
SU762406945A 1976-09-30 1976-09-30 Матричный накопитель дл интегрального запоминающего устройства SU928412A1 (ru)

Priority Applications (8)

Application Number Priority Date Filing Date Title
SU762406945A SU928412A1 (ru) 1976-09-30 1976-09-30 Матричный накопитель дл интегрального запоминающего устройства
DE2739276A DE2739276C3 (de) 1976-09-30 1977-08-31 Integrierter dynamischer Halbleiterspeicher
NL7709976A NL7709976A (nl) 1976-09-30 1977-09-12 Dynamisch geintegreerd halfgeleider geheugen.
JP10886877A JPS5352023A (en) 1976-09-30 1977-09-12 Semiconductor integrated circuit dynamic memory
US05/835,664 US4133048A (en) 1976-09-30 1977-09-22 Integrated semiconductor dynamic memory
FR7728801A FR2366665A1 (fr) 1976-09-30 1977-09-23 Memoire dynamique a circuits integres a semi-conducteurs
DD7700201249A DD132744A1 (de) 1976-09-30 1977-09-28 Integrierter dynamischer halbleiterspeicher
GB40808/77A GB1552543A (en) 1976-09-30 1977-09-30 Integrated circuit semiconductor dynamic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762406945A SU928412A1 (ru) 1976-09-30 1976-09-30 Матричный накопитель дл интегрального запоминающего устройства

Publications (1)

Publication Number Publication Date
SU928412A1 true SU928412A1 (ru) 1982-05-15

Family

ID=20677899

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762406945A SU928412A1 (ru) 1976-09-30 1976-09-30 Матричный накопитель дл интегрального запоминающего устройства

Country Status (8)

Country Link
US (1) US4133048A (ru)
JP (1) JPS5352023A (ru)
DD (1) DD132744A1 (ru)
DE (1) DE2739276C3 (ru)
FR (1) FR2366665A1 (ru)
GB (1) GB1552543A (ru)
NL (1) NL7709976A (ru)
SU (1) SU928412A1 (ru)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2919166C2 (de) * 1978-05-12 1986-01-02 Nippon Electric Co., Ltd., Tokio/Tokyo Speichervorrichtung
JPS58111183A (ja) * 1981-12-25 1983-07-02 Hitachi Ltd ダイナミツクｒａｍ集積回路装置
US4494220A (en) * 1982-11-24 1985-01-15 At&T Bell Laboratories Folded bit line memory with one decoder per pair of spare rows

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969706A (en) * 1974-10-08 1976-07-13 Mostek Corporation Dynamic random access memory misfet integrated circuit
US4031522A (en) * 1975-07-10 1977-06-21 Burroughs Corporation Ultra high sensitivity sense amplifier for memories employing single transistor cells

Also Published As

Publication number Publication date
DD132744A1 (de) 1978-10-25
JPS5352023A (en) 1978-05-12
FR2366665B1 (ru) 1979-09-07
DE2739276B2 (de) 1979-10-11
GB1552543A (en) 1979-09-12
NL7709976A (nl) 1978-04-03
FR2366665A1 (fr) 1978-04-28
US4133048A (en) 1979-01-02
DE2739276C3 (de) 1981-03-12
DE2739276A1 (de) 1978-04-06

Similar Documents

Publication Publication Date Title
US4476547A (en) DRAM with interleaved folded bit lines
US5058058A (en) Structure for sense amplifier arrangement in semiconductor memory device
US5292678A (en) Forming a bit line configuration for semiconductor memory
EP0031490B1 (en) One device field effect transistor ac stable random access memory array
USRE32708E (en) Semiconductor memory
US4658377A (en) Dynamic memory array with segmented bit lines
KR920008397B1 (ko) 반도체 집적회로 장치
US5815428A (en) Semiconductor memory device having hierarchical bit line structure
US4996168A (en) Method for manufacturing P type semiconductor device employing diffusion of boron glass
JP4015968B2 (ja) 強誘電体メモリ
KR900003939B1 (ko) 반도체 메모리 장치
US5229314A (en) Method of manufacturing field effect transistor having a multilayer interconnection layer therein with tapered sidewall insulation
SU928412A1 (ru) Матричный накопитель дл интегрального запоминающего устройства
US4922453A (en) Bit line structure of dynamic type semiconductor memory device
US4384347A (en) Semiconductor memory device
KR930009075A (ko) 반도체 장치 및 그 제조방법
JPH0713864B2 (ja) 半導体記憶装置
US4984199A (en) Semiconductor memory cells having common contact hole
JPS596068B2 (ja) 半導体メモリ装置
USRE32236E (en) One device field effect transistor (FET) AC stable random access memory (RAM) array
EP0169460A2 (en) Dynamic memory array with segmented and quasi-folded bit lines
JPH04302892A (ja) ダイナミック型半導体記憶装置
JPH0821688B2 (ja) 半導体メモリ装置
JPH06104401A (ja) 半導体メモリ装置
US5157469A (en) Field effect transistor having a multilayer interconnection layer therein with tapered sidewall insulators